WO2019142254A1 - 電子モジュール - Google Patents

電子モジュール Download PDF

Info

Publication number
WO2019142254A1
WO2019142254A1 PCT/JP2018/001165 JP2018001165W WO2019142254A1 WO 2019142254 A1 WO2019142254 A1 WO 2019142254A1 JP 2018001165 W JP2018001165 W JP 2018001165W WO 2019142254 A1 WO2019142254 A1 WO 2019142254A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
heat dissipation
dissipation layer
plane direction
electronic module
Prior art date
Application number
PCT/JP2018/001165
Other languages
English (en)
French (fr)
Inventor
康亮 池田
理 松嵜
Original Assignee
新電元工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新電元工業株式会社 filed Critical 新電元工業株式会社
Priority to JP2018538237A priority Critical patent/JP6591690B1/ja
Priority to PCT/JP2018/001165 priority patent/WO2019142254A1/ja
Publication of WO2019142254A1 publication Critical patent/WO2019142254A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector

Definitions

  • the present invention relates to an electronic module including an electronic element in a sealing portion and having a heat dissipation layer.
  • An electronic module in which a plurality of electronic elements are provided in a sealing resin is conventionally known (see, for example, JP-A-2014-45157). There is a need for more electronic devices in such electronic modules.
  • the size in the plane direction of the first substrate and the second substrate is increased.
  • the first substrate and the second substrate may be warped in the heat treatment process.
  • the thickness of the metal circuit board on which the circuit pattern is formed is made larger than the thickness of the metal heat dissipation plate, and the surface area of the metal heat dissipation plate opposite to the ceramic substrate
  • It is proposed to suppress the warpage of the ceramic substrate due to the thermal stress generated in the ceramic substrate by making the surface area of the metal circuit board larger than the surface area of the surface opposite to the ceramic substrate Japanese Patent Laid-Open No. 2016-72281.
  • the aspect proposed in JP-A-2016-72281 is also insufficient from the viewpoint of suppressing the warpage of the substrate, particularly the warpage in the peripheral portion.
  • the first substrate pressed by the mold is free from warping by pressure and heat, but the second substrate is not pressed by the mold was found to be difficult to eliminate.
  • This invention is made in view of such a point, and provides the electronic module which can prevent the curvature in a board
  • the electronic module according to the invention is A first substrate, A first electronic element provided on one side of the first substrate; A second substrate provided on one side of the first electronic device; A second heat dissipation layer provided on one side of the second substrate; A sealing portion for sealing at least the first electronic element; Equipped with A non-connecting conductor layer not electrically connected to the first electronic element is provided on one side of the first substrate,
  • the second heat dissipation layer has an opening in the in-plane direction than the peripheral edge where the second substrate is exposed via the recess by having the recess recessed in the in-plane direction.
  • the second substrate is exposed through the opening, or the second substrate is exposed between the second heat dissipation layer patterns by the second heat dissipation layer having a plurality of second heat dissipation layer patterns.
  • a non-connecting conductor layer not electrically connected to the first electronic element may not be provided on the other side of the second substrate.
  • An electronic module according to either concept 1 or 2 of the invention is It further comprises a first heat dissipation layer provided on the other side of the first substrate,
  • the first heat dissipation layer is composed of one first heat dissipation layer pattern,
  • the first heat dissipation layer pattern may not have a recess recessed in the in-plane direction and an opening in the in-plane direction.
  • the second heat dissipation layer has a plurality of second heat dissipation layer patterns, A dividing line for exposing the second substrate is provided between the plurality of second heat dissipation layer patterns,
  • the second substrate has a substantially rectangular shape in plan view, The dividing line may be provided along a virtual line including the center of the opposite side of the second substrate.
  • the second heat dissipation layer has a plurality of second heat dissipation layer patterns
  • a dividing line for exposing the second substrate is provided between the plurality of second heat dissipation layer patterns,
  • the direction of the straight line connecting the closest non-connecting conductor layers in the in-plane direction and the direction in which the dividing line extends may be parallel to each other in plan view or may extend at an angle of 10 degrees or less .
  • the second heat dissipation layer has a plurality of second heat dissipation layer patterns
  • a dividing line for exposing the second substrate is provided between the plurality of second heat dissipation layer patterns,
  • the direction of the straight line connecting the non-connecting conductor layers closest to each other in the in-plane direction and the direction in which the dividing line extends may extend at an angle of 80 degrees or more and 90 degrees or less in plan view.
  • the second heat dissipation layer has a recess recessed in the in-plane direction,
  • the second substrate has a substantially rectangular shape,
  • the second heat dissipation layer has a plurality of second heat dissipation layer patterns,
  • the at least one second heat dissipation layer pattern may have an opening in the in-plane direction more than a recess or a periphery where the second heat dissipation layer pattern is recessed in the in-plane direction.
  • the second heat dissipation layer has a recess recessed in the in-plane direction
  • the second substrate is exposed through the recess, or the second heat dissipation layer has a plurality of second heat dissipation layer patterns.
  • the warpage of the second substrate in particular, the warpage of the peripheral portion of the second substrate toward the inside of the sealing portion. it can.
  • FIG. 1 is a side sectional view of an electronic module that can be used in the first embodiment of the present invention.
  • FIG. 2 is a plan view corresponding to the electronic module shown in FIG.
  • FIG. 3 is a side cross-sectional view of an electronic module which is an aspect different from the aspect shown in FIG. 1 and can be used in the first embodiment of the present invention.
  • FIG. 4 is a plan view corresponding to the electronic module shown in FIG.
  • FIG. 5 is a side cross-sectional view of the electronic module showing also the terminal portion etc. which can be used in the first embodiment of the present invention.
  • FIG. 6 is a plan view of an electronic module that can be used in the second embodiment of the present invention.
  • FIG. 7 is a mode different from the mode shown in FIG.
  • FIG. 6 is a plan view of an electronic module that can be used in the second embodiment of the present invention.
  • FIG. 8 is a plan view of an electronic module that can be used in the third embodiment of the present invention.
  • FIG. 9 is an aspect different from the aspect shown in FIG. 8 and is a plan view of an electronic module that can be used in the third embodiment of the present invention.
  • FIG. 10 is a plan view of an electronic module that can be used in the fourth embodiment of the present invention.
  • FIG. 11 is a mode different from the mode shown in FIG. 10, and is a plan view of an electronic module that can be used in the fourth embodiment of the present invention.
  • FIG. 12 is an aspect different from the aspect shown in FIGS. 10 and 11, and is a plan view of an electronic module that can be used in the fourth embodiment of the present invention.
  • FIG. 13 is a plan view of an electronic module that can be used in the fifth embodiment of the present invention.
  • FIG. 14 is a plan view of an electronic module that can be used in the sixth embodiment of the present invention.
  • FIG. 15 is an aspect different from the aspect shown in FIG. 14 and is a plan view of an electronic module that can be used in the sixth embodiment of the present invention.
  • first direction the horizontal direction
  • second direction the front and back direction of the sheet
  • third direction the front and back direction of the sheet
  • the electronic module includes a first heat radiation layer 19, a first substrate 11 provided on one side of the first heat radiation layer 19, and a first electron provided on one side of the first substrate 11.
  • the element 13, the second electronic element 23 provided on one side of the first electronic element 13, the second substrate 21 provided on one side of the second electronic element 23, and the one side of the second substrate 21 You may have the 2nd thermal radiation layer 29 and the sealing part 90 comprised from the sealing resin etc. which seal the 1st electronic element 13 and the 2nd electronic element 23.
  • a non-connecting conductor layer 50 not electrically connected to the first electronic element 13 and the second electronic element 23 may be provided on one side of the first substrate 11.
  • the second heat dissipation layer 29 may have an exposed portion in which the second substrate 21 is exposed on the inner side of the peripheral portion.
  • the second heat dissipation layer 29 has a recess 130 recessed in the in-plane direction, and the second substrate 21 is exposed through the recess 130.
  • the concave portion 130 having a semicircular shape in plan view is shown, but various shapes of the concave portion 130 can be adopted, and a rectangular shape, a triangular shape, etc. in planar view can be adopted. It is also possible to adopt a rectangular recess.
  • the first substrate 11 may be substantially rectangular in plan view.
  • the second substrate 21 may also be substantially rectangular in plan view.
  • substantially rectangular means a quadrangle having two pairs of opposing sides, and for example, the corner in a plan view may be a right angle, but it may be rounded. It may be cut off.
  • the electronic module of the present embodiment may have connectors 60 and 70.
  • the connection bodies 60 and 70 are provided on the opposite side of the first connection body 60 provided between the first electronic element 13 and the second electronic element 23 and the first connection body 60 of the second electronic element 23.
  • the second connector 70 may be included.
  • the connecting members 60 and 70 may have head portions 61 and 71 and pillar portions 62 and 72 extending from the head portions 61 and 71 in the thickness direction of the head portions 61 and 71.
  • the first connecting member 60 includes the first head portion 61 and the thickness direction of the first head portion 61 from the first head portion 61.
  • the first post portion 62 extending in the
  • the second connection body 70 may have a second head portion 71 and a second pillar portion 72 extending from the second head portion 71 in the thickness direction of the second head portion 71.
  • One or more first conductor layers 12 may be provided on one side of the first substrate 11.
  • One or more second conductor layers 22 may be provided on the other side of the second substrate 21.
  • Each or any one of the first electronic element 13 and the second electronic element 23 may be a switching element or a control element.
  • a MOSFET, an IGBT or the like may be used as the switching element.
  • Each of the first electronic element 13 and the second electronic element 23 may be composed of a semiconductor element, and the semiconductor material may be silicon, silicon carbide, gallium nitride or the like.
  • a conductive adhesive such as solder is provided between the first electronic element 13 and the first connection body 60, and the first electronic element 13 and the first connection body 60 are connected via the conductive adhesive. May be connected.
  • a conductive adhesive such as solder is provided between the first connection body 60 and the second electronic element 23, and the first connection body 60 and the second electronic element 23 are conductively bonded. It may be connected via an agent.
  • a conductive adhesive such as a solder is provided between the second electronic element 23 and the second connection body 70, and the second electronic element 23 and the second connection body 70 have a conductive adhesive. It may be connected via an agent.
  • a mode may be adopted in which the sealing portion 90 covers only the other side surface and the side surface of the second substrate 21 and does not cover the one side surface.
  • the aspect in which the sealing portion 90 also covers the other surface of the second substrate 21 may be adopted.
  • the surface on one side of the second substrate 21 is exposed in the peripheral region of the second heat radiation layer 29 in addition to the recess 130.
  • the embodiment shown in FIGS. Then, the surface on one side of the second substrate 21 is exposed only by the recess 130.
  • a ceramic substrate, an insulating resin layer or the like can be adopted as the first substrate 11 and the second substrate 21.
  • a material having Ag or Cu as a main component can also be used.
  • a metal such as Cu can be used as a material of the first connection body 60 and the second connection body 70.
  • a metal substrate subjected to circuit patterning can be used as the substrates 11 and 21. In this case, the substrates 11 and 21 also serve as the conductor layers 12 and 22, respectively.
  • both or any one of the first conductor layer 12 and the second conductor layer 22 may be connected to the terminal portion 100, and the tip end side of the terminal portion 100 is outside the sealing portion 90. It may be exposed and connectable to an external device such as a control board.
  • the terminal portion 100 is connected to the first conductor portion 12 connected to the first conductor layer 12 via the conductive adhesive, and to the second conductor layer 22 via the conductive adhesive. And the second terminal portion 120.
  • the first electronic element 13 is a switching element such as a MOSFET
  • the first gate electrode 13 g and the first source electrode 13 s are provided on the surface on the first connection body 60 side (surface on one side). May be provided.
  • the second electronic element 23 is a switching element such as a MOSFET, even if the second gate electrode 23g and the second source electrode 23s are provided on the surface (surface on one side) on the second connection body 70 side. Good.
  • the second connection body 70 may be connected to the second source electrode 23s of the second electronic element 23 via a conductive adhesive.
  • a second drain electrode in which the first connection body 60 is provided on the surface (the surface on the other side) of the first source electrode 13 s of the first electronic element 13 and the second connection body 70 of the second electronic element 23. 23 d may be connected via a conductive adhesive.
  • a first drain electrode 13d is provided on the surface of the first electronic element 13 opposite to the first connection body 60 (the surface on the other side), and the first drain electrode 13d includes the first conductor layer 12 and a conductive adhesive. It may be connected via.
  • the first gate electrode 13 g may be connected to the connector 30 via a conductive adhesive, and the connector 30 may be connected to the first conductor layer 12 via a conductive adhesive.
  • the second gate electrode 23 g may be connected to the connector 40 via a conductive adhesive, and the connector 40 may be connected to the second conductor layer 22 via a conductive adhesive.
  • the bonding between the terminal portion 100 and the conductor layers 12 and 22 may be performed not only by using a conductive adhesive such as solder, but also by laser welding or ultrasonic bonding.
  • the first Warpage of the substrate 11 can be prevented. That is, when the non-connection conductor layer 50 which is not electrically connected to the first electronic element 13 and the second electronic element 23 is provided in the electronic module, the non-connection conductor layer 50 is formed of gold when resin-sealed. It is generally used to be pressed by a mold. For this reason, in the case where the non-connection conductor layer 50 is provided on one side of the first substrate 11, the first substrate 11 can be pressed by the pressing force of the mold without special measures on the first substrate 11 side. Can be prevented.
  • the second heat radiation layer 29 has the recess 130 recessed in the in-plane direction, so that the second substrate 21 is exposed through the recess 130.
  • the embodiment it is possible to prevent the warpage of the second substrate 21, and in particular, the warpage of the peripheral portion of the second substrate 21 inward of the sealing portion (downward in FIG. 1).
  • the second heat radiation layer 29 has a recess 130 recessed in the in-plane direction and the second substrate 21 is exposed via the recess 130, the first electron is formed on the other side of the second substrate 21.
  • the non-connecting conductor layer 50 not electrically connected to the element 13 and the second electronic element 23 may not be provided. Even if such a non-connecting conductor layer 50 is not provided, it is possible to prevent the warpage of the second substrate 21 by exposing the surface on one side of the second substrate 21 through the recess 130.
  • the first substrate 11 is not affected by the pressing force of the mold without special measures. Since the warp of the substrate 11 can be prevented, the exposed portion that exposes the surface on one side of the first substrate 11 inward at the periphery may not be provided. That is, the first heat dissipating layer 19 is formed of one first heat dissipating layer pattern, and the first heat dissipating layer pattern does not have the recess recessed in the in-plane direction and the opening in the in-plane direction. It is also good.
  • the present invention is not limited to this, and even in the case where the non-connection conductor layer 50 is provided on one side of the first substrate 11, the first heat dissipation layer 19 is composed of a plurality of first heat dissipation layer patterns.
  • the first heat dissipation layer pattern has a recess recessed in the in-plane direction, or the first heat dissipation layer pattern has an opening in the in-plane direction.
  • FIGS. 1 to 4 four non-connecting conductor layers 50 are provided at the corners of the first substrate 11, and two recesses 130 are provided corresponding to opposite sides of the second substrate 21. It has become. Then, the direction of the straight line connecting the non-connected conductor layers 50 closest to each other in the in-plane direction (the third direction in the embodiment shown in FIGS. 1 to 4) and the width direction of the two recessed portions 130 (shown in FIGS. In the embodiment, a straight line connecting the center in the second direction) is parallel to the plan view or extends at an angle of 10 degrees or less. According to such an aspect, the in-plane longitudinal length is obtained in the aspect illustrated in FIGS.
  • the second substrate 21 has a flat shape centering on the recess 130, and warpage in the longitudinal direction of the second substrate 21 can be prevented. It is considered that the reason why such an effect is exerted is that the rigidity of the electronic module on the second substrate 21 side is lowered because the second heat dissipation layer 29 is not provided in the recess 130.
  • substantially parallel includes both cases of being parallel and cases of extending at an angle of 10 degrees or less.
  • the relationship with the straight line connecting the center in the third direction) differs from that of the first embodiment.
  • the direction of the straight line connecting the non-connected conductor layers 50 closest to each other in the in-plane direction (the third direction in the embodiment shown in FIG. 6) and the width direction of the two recesses 130 (in the embodiment shown in FIG. A straight line connecting the center in the third direction) extends at an angle of not less than 80 degrees and not more than 90 degrees.
  • any of the aspects described in the above embodiments can be adopted. About the member demonstrated by said each embodiment, it demonstrates using the same code
  • the direction of the straight line connecting the non-connected conductor layers 50 closest to each other in the in-plane direction extends at an angle of approximately 80 degrees to 90 degrees (substantially orthogonal).
  • the in-plane short is caused by being pulled through the sealing portion 90 by the first substrate 11 which is likely to be pressed by the mold and become flat.
  • the second substrate 21 has a flat shape centering on the recess 130, and warpage in the short direction of the second substrate 21 can be prevented.
  • substantially orthogonal means an aspect extending at an angle of 80 degrees or more and 90 degrees or less.
  • the recess 130 is provided corresponding to each side of the substantially rectangular second heat dissipation layer 29, and the width of the recess 130 provided on the opposite side of the second heat dissipation layer 29.
  • the second heat dissipation layer 29 is substantially parallel to one of the straight lines connecting the centers of the directions and the direction of the straight line connecting the closest non-connecting conductor layers 50 in the in-plane direction (the third direction in the embodiment shown in FIG. 6).
  • a direction of a straight line connecting another non-connecting conductor layer 50 closest to each other in the in-plane direction with another one of the straight lines connecting the centers of the concave portions 130 provided on opposite sides in the width direction may be substantially orthogonal to each other. In this case, distortion on each side of the second substrate 21 can be more reliably prevented by the recess 130.
  • the second heat dissipation layer 29 has an opening 140 inward in the in-plane direction rather than the peripheral edge. Also in the present embodiment, any of the aspects described in the above embodiments can be adopted. About the member demonstrated by said each embodiment, it demonstrates using the same code
  • the opening portion 140 By providing the opening portion 140 as in the present embodiment, the surface on one side of the second substrate 21 can be exposed, and warpage of the second substrate 21 can be prevented.
  • the openings 140 are provided in the same number as the number of non-connecting conductor layers 50, and the non-connecting conductor layers 50 and the non-connecting conductor layers 50 in the in-plane direction are provided.
  • the distances in the in-plane direction from the nearest opening 140 are substantially the same.
  • “approximately the same” means within 5% of the average value, and in the in-plane direction with respect to the non-connecting conductor layer 50 and the non-connecting conductor layer 50.
  • the distance in the in-plane direction between the non-connection conductor layer 50 and the nearest opening 140 in the in-plane direction with respect to the non-connection conductor layer 50 Of each is A ⁇ 0.95 or more and A ⁇ 1.05 or less.
  • the opening 140 is provided at the center in the in-plane direction of the second heat dissipation layer 29.
  • the first heat sink 11 is pulled by the mold through the sealing portion 90 so that the first substrate 11 is likely to be flat. It becomes flat shape via the opening part 140 provided in the center part, and it becomes possible to prevent the curvature of the second substrate 21.
  • the other side of the second substrate 21 is electrically connected to the first electronic element 13 and the second electronic element 23 It is not necessary to provide an unconnected conductor layer.
  • the first heat dissipation layer 19 is configured of one first heat dissipation layer pattern, and the first heat dissipation layer pattern has an aspect in which the recess recessed in the in-plane direction and the opening in the in-plane direction are not provided. It is also good.
  • the second heat dissipation layer 29 may have the recess 130.
  • the second heat dissipation layer 29 has a plurality of second heat dissipation layer patterns 150, and the second substrate 21 is exposed between the second heat dissipation layer patterns 150. ing. Also in the present embodiment, any of the aspects described in the above embodiments can be adopted. About the member demonstrated by said each embodiment, it demonstrates using the same code
  • a dividing line for exposing one side of the second substrate 21 is formed between the plurality of second heat dissipation layer patterns 150. Become. By forming such a dividing line, the surface on one side of the second substrate 21 can be exposed, and warpage of the second substrate 21 can be prevented.
  • the dividing line of the present embodiment may be provided along a virtual line VL including the center of the opposing sides of the second substrate 21 (the sides on the upper side and the lower side in FIG. 10 in FIG. 10).
  • VL virtual line including the center of the opposing sides of the second substrate 21 (the sides on the upper side and the lower side in FIG. 10 in FIG. 10).
  • the dividing lines of the present embodiment may be provided along an imaginary line VL including the centers of two opposing pairs of sides of the second substrate 21.
  • VL an imaginary line including the centers of two opposing pairs of sides of the second substrate 21.
  • the other side of the second substrate 21 is electrically connected to the first electronic element 13 and the second electronic element 23
  • the unconnected conductor layer 50 may not be provided.
  • the first heat dissipation layer 19 is configured of one first heat dissipation layer pattern, and the first heat dissipation layer pattern has an aspect in which the recess recessed in the in-plane direction and the opening in the in-plane direction are not provided. It is also good.
  • the second heat radiation layer pattern 150 of the second heat radiation layer 29 may have a recess 130, and as shown in FIG. 12, the second heat radiation layer pattern 150 has an opening 140. May be
  • the direction (the third direction in FIG. 13) of the straight line connecting non-connecting conductor layers 50 closest to each other in the in-plane direction is parallel to the extending direction of the dividing line in plan view Or it becomes the aspect extended at an angle of less than 10 degrees (substantially parallel). Also in the present embodiment, any of the aspects described in the above embodiments can be adopted. About the member demonstrated by said each embodiment, it demonstrates using the same code
  • the direction of a straight line connecting non-connecting conductor layers 50 closest to each other in the in-plane direction pressed by the mold is substantially parallel to the extending direction of the dividing line in plan view.
  • the first substrate 11 which is easily pressed by the mold and pulled into a flat shape is pulled through the sealing portion 90, and in the longitudinal direction in the plane,
  • the two substrates 21 have a flat shape through the dividing lines, and warpage in the longitudinal direction of the second substrate 21 can be prevented. It is considered that the reason why such an effect is exerted is that the rigidity of the electronic module on the side of the second substrate 21 is lowered because the second heat dissipation layer 29 is not provided in the parting line.
  • the relationship between the direction of a straight line connecting non-connecting conductor layers 50 closest to each other in the in-plane direction and the direction of the dividing line in the in-plane direction is different from that of the fifth embodiment.
  • the direction of the straight line connecting the non-connected conductor layers 50 closest to each other in the in-plane direction (third direction in FIG. 14) and the extending direction of the dividing line (third direction in FIG. 14) It has become an aspect which extends at an angle of 80 degrees or more and 90 degrees or less in plan view. Also in the present embodiment, any of the aspects described in the above embodiments can be adopted. About the member demonstrated by said each embodiment, it demonstrates using the same code
  • the direction of the straight line connecting the closest non-connecting conductor layers 50 in the in-plane direction (the third direction in the embodiment shown in FIG. 14) and the direction of the dividing line in the plane are at an angle of about 80 degrees to 90 degrees (approximately Extend orthogonally).
  • the second substrate 21 has a flat shape through the dividing lines, and warpage of the second substrate 21 in the lateral direction can be prevented.
  • two dividing lines orthogonal to each other may be provided.
  • the extending direction of one dividing line extends substantially parallel to the direction of a straight line connecting non-connecting conductor layers 50 closest to each other in the in-plane direction
  • another dividing line The extending direction of the line may extend substantially orthogonal to the direction of the straight line connecting the non-connecting conductor layers 50 closest to each other in the in-plane direction.
  • the second heat dissipation layer pattern 150 of the second heat dissipation layer 29 may have the recess 130, or the second The heat dissipation layer pattern 150 may have an opening 140.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

電子モジュールは、第一基板１１と、第一電子素子１３と、第二基板２１と、第二放熱層２９と、封止部９０と、を有している。前記第一基板１１の一方側に、前記第一電子素子１３に電気的に接続されていない非接続導体層５０が設けられている。前記第二放熱層２９が面内方向で凹んだ凹部１３０を有する、前記第二放熱層２９が周縁よりも面内方向の内方で開口部１４０を有する、又は、前記第二放熱層２９が複数の第二放熱層パターン１５０を有することで、第二基板２１の一方側の面が露出する。

Description

電子モジュール
　本発明は、電子素子を封止部内に含み、放熱層を有する電子モジュールに関する。
　複数の電子素子が封止樹脂内に設けられた電子モジュールが従来から知られている（例えば特開２０１４－４５１５７号参照）。このような電子モジュールにおいて電子素子をより多くしたいニーズがある。
　より多くの電子素子を設ける手段として、電子素子を層状に積み重ねていく態様を採用することが考えられる。その際には、電子素子（第一電子素子）の一方側（例えばおもて面側）に別の電子素子（第二電子素子）を設けることが考えられる。
　さらに電子素子の数を増やすとなると、第一基板及び第二基板の面方向での大きさが大きくなってしまう。このように、第一基板及び第二基板の面方向の大きさが大きくなると、熱処理工程で第一基板及び第二基板が反ってしまうことがある。
　この点、基板の反りを防止するために、例えば、回路パターンが形成される金属回路板の厚さを金属放熱板の厚さよりも大きくし、金属放熱板のセラミックス基板の反対側の面の表面積を、金属回路板のセラミックス基板と反対側の面の表面積よりも大きくすることで、セラミックス基板に発生する熱応力によるセラミックス基板の反りを抑制することが提案されている（特開２０１６－７２２８１号）。しかしながら、特開２０１６－７２２８１号で提案されている態様も、基板の反り、特に周縁部における反りを抑制するという観点からは不十分なものであった。
　発明者が検討したところによると、封止樹脂を流し込む際等の熱処理工程において、金型で押圧される第一基板は圧力と熱によって反りが解消されるが、金型で押圧されない第二基板は反りが解消され難いことが判明した。
　本発明は、このような点を鑑みてなされたものであり、基板における反り、特に周縁部が封止部内方に向かう反りを防止できる電子モジュールを提供する。
［概念１］
　本発明による電子モジュールは、
　第一基板と、
　前記第一基板の一方側に設けられた第一電子素子と、
　前記第一電子素子の一方側に設けられた第二基板と、
　前記第二基板の一方側に設けられた第二放熱層と、
　少なくとも前記第一電子素子を封止する封止部と、
　を備え、
　前記第一基板の一方側に、前記第一電子素子に電気的に接続されていない非接続導体層が設けられ、
　前記第二放熱層が面内方向で凹んだ凹部を有することで前記凹部を介して前記第二基板が露出する、前記第二放熱層が周縁よりも面内方向の内方で開口部を有することで前記開口部を介して前記第二基板が露出する、又は、前記第二放熱層が複数の第二放熱層パターンを有することで前記第二放熱層パターンの間で前記第二基板が露出してもよい。
［概念２］
　本発明の概念１による電子モジュールにおいて、
　前記第二基板の他方側に、前記第一電子素子に電気的に接続されていない非接続導体層が設けられていなくてもよい。
［概念３］
　本発明の概念１又は２のいずれかによる電子モジュールは、
　前記第一基板の他方側に設けられた第一放熱層をさらに備え、
　前記第一放熱層が一つの第一放熱層パターンから構成され、
　前記第一放熱層パターンが、面内方向で凹んだ凹部及び面内方向の内方で開口部を有さなくてもよい。
［概念４］
　本発明の概念１乃至３のいずれか１つによる電子モジュールにおいて、
　前記第二放熱層が複数の第二放熱層パターンを有し、
　複数の前記第二放熱層パターンの間には、前記第二基板を露出させるための分割線が設けられ、
　前記第二基板は平面視において略矩形状からなり、
　前記分割線は前記第二基板の対向する辺の中心を含む仮想線に沿って設けられてもよい。
［概念５］
　本発明の概念１乃至４のいずれか１つによる電子モジュールにおいて、
　２つ以上の非接続導体層が前記第一基板に設けられ、
　前記第二放熱層が複数の第二放熱層パターンを有し、
　複数の前記第二放熱層パターンの間には、前記第二基板を露出させるための分割線が設けられ、
　前記面内方向で最も近い非接続導体層同士を結んだ直線の方向と前記分割線の延在する方向とが平面視において平行になっている又は１０度以内の角度で延在してもよい。
［概念６］
　本発明の概念１乃至４のいずれか１つによる電子モジュールにおいて、
　２つ以上の非接続導体層が前記第一基板に設けられ、
　前記第二放熱層が複数の第二放熱層パターンを有し、
　複数の前記第二放熱層パターンの間には、前記第二基板を露出させるための分割線が設けられ、
　前記面内方向で最も近い非接続導体層同士を結んだ直線の方向と前記分割線の延在する方向とが平面視において８０度以上９０度以下の角度で延在してもよい。
［概念７］
　本発明の概念１乃至６のいずれか１つによる電子モジュールにおいて、
　前記第二放熱層が面内方向で凹んだ凹部を有し、
　前記第二基板は略矩形状からなり、
　前記凹部は前記第二基板の対向する辺の中心を通過する仮想線上に設けられることを特徴とする請求項１に記載の電子モジュール。
［概念８］
　本発明の概念１乃至７のいずれか１つによる電子モジュールにおいて、
　２つ以上の非接続導体層が前記第一基板に設けられ、
　前記第二放熱層が面内方向で凹んだ２つの凹部を有し、
　前記面内方向で最も近い非接続導体層同士を結んだ直線の方向と２つの前記凹部の幅方向の中心を結んだ直線の方向とが平面視において平行になっている、又は１０度以内の角度で延在してもよい。
［概念９］
　本発明の概念１乃至７のいずれか１つによる電子モジュールにおいて、
　２つ以上の非接続導体層が前記第一基板に設けられ、
　前記第二放熱層が面内方向で凹んだ２つの凹部を有し、
　前記面内方向で最も近い非接続導体層同士を結んだ直線の方向と２つの前記凹部の幅方向の中心を結んだ直線の方向とが平面視において８０度以上９０度以下の角度で延在してもよい。
［概念１０］
　本発明の概念１乃至９のいずれか１つによる電子モジュールにおいて、
　前記第二放熱層が複数の第二放熱層パターンを有し、
　少なくとも１つ以上の前記第二放熱層パターンは、前記第二放熱層パターンが面内方向で凹んだ凹部又は周縁よりも面内方向の内方で開口部を有してもよい。
　本発明において、第一基板の一方側に第一電子素子及び第二電子素子に電気的に接続されていない非接続導体層を設ける態様を採用した場合には、第一基板における反りを防止できる。本発明において、第二放熱層が面内方向で凹んだ凹部を有することで凹部を介して第二基板が露出する態様を採用した場合又は第二放熱層が複数の第二放熱層パターンを有することで第二放熱層パターンの間で第二基板が露出する態様を採用した場合には、第二基板における反り、特に第二基板の周縁部が封止部内方に向かって反ることを防止できる。
図１は、本発明の第１の実施の形態で用いられうる電子モジュールの側方断面図である。 図２は、図１に示す電子モジュールに対応する平面図である。 図３は、図１に示す態様とは異なる態様であり、本発明の第１の実施の形態で用いられうる電子モジュールの側方断面図である。 図４は、図３に示す電子モジュールに対応する平面図である。 図５は、本発明の第１の実施の形態で用いられうる端子部等も示した電子モジュールの側方断面図である。 図６は、本発明の第２の実施の形態で用いられうる電子モジュールの平面図である。 図７は、図６に示す態様とは異なる態様であり、本発明の第２の実施の形態で用いられうる電子モジュールの平面図である。 図８は、本発明の第３の実施の形態で用いられうる電子モジュールの平面図である。 図９は、図８に示す態様とは異なる態様であり、本発明の第３の実施の形態で用いられうる電子モジュールの平面図である。 図１０は、本発明の第４の実施の形態で用いられうる電子モジュールの平面図である。 図１１は、図１０に示す態様とは異なる態様であり、本発明の第４の実施の形態で用いられうる電子モジュールの平面図である。 図１２は、図１０及び図１１に示す態様とは異なる態様であり、本発明の第４の実施の形態で用いられうる電子モジュールの平面図である。 図１３は、本発明の第５の実施の形態で用いられうる電子モジュールの平面図である。 図１４は、本発明の第６の実施の形態で用いられうる電子モジュールの平面図である。 図１５は、図１４に示す態様とは異なる態様であり、本発明の第６の実施の形態で用いられうる電子モジュールの平面図である。
第１の実施の形態
《構成》
　本実施の形態において、「一方側」は図１の上方側を意味し、「他方側」は図１の下方側を意味する。図１の上下方向を「第一方向」と呼び、左右方向を「第二方向」と呼び、紙面の表裏方向を「第三方向」と呼ぶ。第二方向及び第三方向を含む面内方向を「面内方向」といい、一方側から見た場合には「平面視」という。
　図１に示すように、電子モジュールは、第一放熱層１９と、第一放熱層１９の一方側に設けられた第一基板１１と、第一基板１１の一方側に設けられた第一電子素子１３と、第一電子素子１３の一方側に設けられた第二電子素子２３と、第二電子素子２３の一方側に設けられた第二基板２１と、第二基板２１の一方側に設けられた第二放熱層２９と、第一電子素子１３及び第二電子素子２３を封止する封止樹脂等から構成される封止部９０と、を有してもよい。
　第一基板１１の一方側に、第一電子素子１３及び第二電子素子２３に電気的に接続されていない非接続導体層５０が設けられてもよい。
　第二放熱層２９は、周縁部よりも内方側で第二基板２１を露出させた露出部を有してもよい。本実施の形態では、図２に示すように、第二放熱層２９が面内方向で凹んだ凹部１３０を有し、凹部１３０を介して第二基板２１が露出する態様となっている。図２に示す態様では、平面視において半円形状からなる凹部１３０が示されているが、凹部１３０の形状は様々なものを採用することができ、平面視において矩形上、三角形状等の多角形形状からなる凹部を採用することもできる。
　第一基板１１は平面視において略矩形状となってもよい。同様に、第二基板２１も平面視において略矩形状となってもよい。本実施の形態において「略矩形状」とは対向する２対の辺を有する四角形のことを意味し、例えば平面視における角部が直角であってもよいが、丸みを帯びていてもよいし切り欠かれていてもよい。
　本実施の形態の電子モジュールは、接続体６０，７０を有してもよい。接続体６０，７０は、第一電子素子１３と第二電子素子２３との間に設けられた第一接続体６０と、第二電子素子２３の第一接続体６０と反対側に設けられた第二接続体７０とを有してもよい。
　接続体６０，７０は、ヘッド部６１，７１と、ヘッド部６１，７１からヘッド部６１，７１の厚み方向で延びた柱部６２，７２とを有してもよい。接続体６０，７０が第一接続体６０及び第二接続体７０を有する態様では、第一接続体６０が、第一ヘッド部６１と、第一ヘッド部６１から第一ヘッド部６１の厚み方向で延びた第一柱部６２とを有してもよい。また、第二接続体７０が、第二ヘッド部７１と、第二ヘッド部７１から第二ヘッド部７１の厚み方向で延びた第二柱部７２とを有してもよい。
　第一基板１１の一方側には一つ又は複数の第一導体層１２が設けられてもよい。第二基板２１の他方側には一つ又は複数の第二導体層２２が設けられてもよい。第一電子素子１３及び第二電子素子２３の各々又はいずれか一方はスイッチング素子であってもよいし、制御素子であってもよい。スイッチング素子としてはＭＯＳＦＥＴやＩＧＢＴ等を用いてもよい。第一電子素子１３及び第二電子素子２３の各々は半導体素子から構成されてもよく、半導体材料としてはシリコン、炭化ケイ素、窒化ガリウム等であってもよい。
　第一電子素子１３と第一接続体６０との間にははんだ等の導電性接着剤（図示せず）が設けられ、第一電子素子１３と第一接続体６０は導電性接着剤を介して接続されてもよい。同様に、第一接続体６０と第二電子素子２３との間にははんだ等の導電性接着剤（図示せず）が設けられ、第一接続体６０と第二電子素子２３は導電性接着剤を介して接続されてもよい。同様に、第二電子素子２３と第二接続体７０との間にははんだ等の導電性接着剤（図示せず）が設けられ、第二電子素子２３と第二接続体７０は導電性接着剤を介して接続されてもよい。
　図１及び図２に示すように、封止部９０が第二基板２１の他方側の面及び側面だけを覆い一方側の面を覆わない態様を採用してもよいし、図３及び図４に示すように、封止部９０が第二基板２１の他方側の面も覆う態様を採用してもよい。図１及び図２に示す態様では、凹部１３０の他に第二放熱層２９の周縁領域でも第二基板２１の一方側の面が露出されることになるが、図３及び図４に示す態様では、凹部１３０だけで第二基板２１の一方側の面が露出されることになる。
　第一基板１１及び第二基板２１としては、セラミック基板、絶縁樹脂層等を採用することができる。導電性接着剤としては、はんだの他、ＡｇやＣｕを主成分とする材料を用いることもできる。第一接続体６０及び第二接続体７０の材料としてはＣｕ等の金属を用いることができる。なお、基板１１，２１としては例えば回路パターニングを施した金属基板を用いることもでき、この場合には、基板１１，２１が導体層１２，２２を兼ねることになる。
　図５に示すように、第一導体層１２及び第二導体層２２の両方又はいずれか一方は端子部１００と接続されてもよく、端子部１００の先端側は封止部９０の外方に露出して、制御基板等の外部装置と接続可能となってもよい。図５に示す態様では、端子部１００は、第一導体層１２に導電性接着剤を介して接続される第一端子部１１０と、第二導体層２２に導電性接着剤を介して接続される第二端子部１２０と、を有している。
　第一電子素子１３がＭＯＳＦＥＴ等のスイッチング素子である場合には、図５に示すように、第一接続体６０側の面（一方側の面）に第一ゲート電極１３ｇ及び第一ソース電極１３ｓが設けられてもよい。また、第二電子素子２３がＭＯＳＦＥＴ等のスイッチング素子である場合には、第二接続体７０側の面（一方側の面）に第二ゲート電極２３ｇ及び第二ソース電極２３ｓが設けられてもよい。この場合、第二接続体７０が第二電子素子２３の第二ソース電極２３ｓに導電性接着剤を介して接続されてもよい。また、第一接続体６０が第一電子素子１３の第一ソース電極１３ｓと第二電子素子２３の第二接続体７０と反対側の面（他方側の面）に設けられた第二ドレイン電極２３ｄとを導電性接着剤を介して接続してもよい。第一電子素子１３の第一接続体６０と反対側の面（他方側の面）に第一ドレイン電極１３ｄが設けられ、この第一ドレイン電極１３ｄは第一導体層１２と導電性接着剤を介して接続されてもよい。第一ゲート電極１３ｇは接続子３０と導電性接着剤を介して接続され、この接続子３０は第一導体層１２と導電性接着剤を介して接続されてもよい。第二ゲート電極２３ｇは接続子４０と導電性接着剤を介して接続されて、この接続子４０は第二導体層２２と導電性接着剤を介して接続されてもよい。
　端子部１００と導体層１２，２２との接合は、はんだ等の導電性接着剤を利用する態様だけではなく、レーザ溶接を利用してもよいし、超音波接合を利用してもよい。
《作用・効果》
　次に、上述した構成からなる本実施の形態による作用・効果の一例について説明する。なお、「作用・効果」で説明するあらゆる態様を、上記構成で採用することができる。
　本実施の形態において、第一基板１１の一方側に第一電子素子１３及び第二電子素子２３に電気的に接続されていない非接続導体層５０を設ける態様を採用した場合には、第一基板１１における反りを防止できる。つまり、電子モジュールにおいて第一電子素子１３及び第二電子素子２３に電気的に接続されていない非接続導体層５０を設けられる場合には、当該非接続導体層５０は樹脂封止する際に金型によって押圧されるために用いられることが一般的である。このため、第一基板１１の一方側に非接続導体層５０が設けられている場合には、第一基板１１側については特段の工夫を加えずとも、金型による押圧力によって第一基板１１の反りを防止できる。問題となるのは第二基板２１側であるが、本実施の形態において、第二放熱層２９が面内方向で凹んだ凹部１３０を有することで凹部１３０を介して第二基板２１が露出する態様を採用した場合には、第二基板２１における反り、特に第二基板２１の周縁部が封止部内方に向かって（図１の下方に）反ることを防止できる。
　第二放熱層２９が面内方向で凹んだ凹部１３０を有することで凹部１３０を介して第二基板２１が露出する態様を採用した場合には、第二基板２１の他方側に、第一電子素子１３及び第二電子素子２３に電気的に接続されていない非接続導体層５０が設けられていなくてもよい。このような非接続導体層５０が設けられていなくても、凹部１３０を介して第二基板２１の一方側の面を露出させることで、第二基板２１における反りを防止できるためである。
　前述したように、第一基板１１の一方側に非接続導体層５０が設けられている場合には、第一基板１１側については特段の工夫を加えずとも、金型による押圧力によって第一基板１１の反りを防止できることから、第一基板１１の一方側の面を周縁内方で露出させる露出部は設けられなくてもよい。つまり、第一放熱層１９が一つの第一放熱層パターンから構成され、第一放熱層パターンが面内方向で凹んだ凹部及び面内方向の内方で開口部を有さない態様となってもよい。但し、これに限られることはなく、第一基板１１の一方側に非接続導体層５０が設けられている場合であっても、第一放熱層１９が複数の第一放熱層パターンから構成されたり、第一放熱層パターンが面内方向で凹んだ凹部を有したり、第一放熱層パターンが面内方向の内方で開口部を有する態様を採用することもできる。
　凹部１３０が第二基板２１の対向する一対の辺の中心を通過する仮想線ＶＬ（図２及び図４参照）上に設けられる態様を採用した場合には、平面視における第二基板２１の辺の中心位置での歪みを緩和することができ、ひいては第二基板２１が歪むことを効率よく防止できる。
　凹部１３０が第二基板２１の対向する二対の辺の中心を通過する仮想線ＶＬ上に設けられる態様を採用した場合には、平面視における第二基板２１の辺の中心位置での歪みをより確実に緩和することを期待できる。
　図１乃至図４に示す態様では、４つの非接続導体層５０が第一基板１１の角部に設けられ、２つの凹部１３０が第二基板２１の対向する辺に対応して設けられる態様となっている。そして、面内方向で最も近い非接続導体層５０同士を結んだ直線の方向（図１乃至図４に示す態様では第三方向）と２つの凹部１３０の幅方向（図１乃至図４に示す態様では第二方向）における中心とを結んだ直線とが、平面視において平行になっている又は１０度以内の角度で延在している態様となっている。このような態様によれば、金型に押圧されて平坦形状になりやすい第一基板１１に封止部９０を介して引っ張られるようにして、図１乃至図４に示す態様では面内の長手方向において第二基板２１が凹部１３０を中心として平坦形状となり、第二基板２１の長手方向における反りを防止できる。なお、このような効果を発揮するのは、凹部１３０では第二放熱層２９が設けられないことから、電子モジュールの第二基板２１側での剛性が下がっていることにもよると考えられる。本実施の形態において「略平行」とは、平行になっている場合と１０度以内の角度で延在している場合の両方を含んでいる。
第２の実施の形態
　次に、本発明の第２の実施の形態について説明する。
　本実施の形態では、図６に示すように、面内方向で最も近い非接続導体層５０同士を結んだ直線の方向（図６では第三方向）と２つの凹部１３０の幅方向（図６に示す態様では第三方向）における中心とを結んだ直線との関係が、第１の実施の形態と異なっている。本実施の形態では、面内方向で最も近い非接続導体層５０同士を結んだ直線の方向（図６に示す態様では第三方向）と２つの凹部１３０の幅方向（図６に示す態様では第三方向）における中心とを結んだ直線とが８０度以上９０度以下の角度で延在している。本実施の形態では、上記各実施の形態で説明したあらゆる態様を採用することができる。上記各実施の形態で説明した部材については同じ符号を用いて説明する。
　本実施の形態では、面内方向で最も近い非接続導体層５０同士を結んだ直線の方向（図６に示す態様では第三方向）と２つの凹部１３０の幅方向（図６に示す態様では第三方向）における中心とを結んだ直線とが８０度以上９０度以下の角度で（略直交して）延在している。このような態様によれば、金型に押圧されて平坦形状になりやすい第一基板１１に封止部９０を介して引っ張られるようにして、図１乃至図４に示す態様では面内の短手方向において第二基板２１が凹部１３０を中心として平坦形状となり、第二基板２１の短手方向における反りを防止できる。なお、本実施の形態において「略直交」とは、８０度以上９０度以下の角度で延在する態様のことを意味している。
　前述したように、本実施の形態では第１の実施の形態の態様を採用することができる。このため、図７に示すように、略矩形状からなる第二放熱層２９の各辺に対応して凹部１３０が設けられ、第二放熱層２９の対向する辺に設けられた凹部１３０の幅方向の中心を結んだ直線の一つと面内方向で最も近い非接続導体層５０同士を結んだ直線の方向（図６に示す態様では第三方向）とが略平行となり、第二放熱層２９の対向する辺に設けられた凹部１３０の幅方向の中心を結んだ直線の別の一つと面内方向で最も近い非接続導体層５０同士を結んだ直線の方向（図６に示す態様では第三方向）とが略直交するようにしてもよい。この場合には、より確実に、第二基板２１の各辺における歪みを凹部１３０によって防止することができる。
第３の実施の形態
　次に、本発明の第３の実施の形態について説明する。
　本実施の形態では、図８及び図９に示すように、第二放熱層２９が周縁よりも面内方向の内方で開口部１４０を有している。本実施の形態でも、上記各実施の形態で説明したあらゆる態様を採用することができる。上記各実施の形態で説明した部材については同じ符号を用いて説明する。
　本実施の形態のような開口部１４０を設けることで、第二基板２１の一方側の面を露出させることができ、第二基板２１における反りを防止できる。図８に示す態様では、非接続導体層５０の数と同数だけ開口部１４０が設けられ、各非接続導体層５０に関し、非接続導体層５０と当該非接続導体層５０に対して面内方向で最も近い開口部１４０との面内方向における距離が略同一となっている。本実施の形態で「略同一」とは、平均値に対して５％以内の範囲に入っていることを意味し、非接続導体層５０と当該非接続導体層５０に対して面内方向で最も近い開口部１４０との面内方向における距離をＡとするならば、非接続導体層５０と当該非接続導体層５０に対して面内方向で最も近い開口部１４０との面内方向における距離の各々は、Ａ×０．９５以上でありかつＡ×１．０５以下となっている。
　図９に示す態様では、図８に開示された開口部１４０に加えて、第二放熱層２９の面内方向の中心部に開口部１４０が設けられている。このような態様を採用した場合には、金型に押圧されて平坦形状になりやすい第一基板１１に封止部９０を介して引っ張られるようにして、第二放熱層２９の面内方向の中心部に設けられた開口部１４０を介して平坦形状となり、第二基板２１の反りを防止できるようになる。
　前述したように、本実施の形態では上記各実施の形態の態様を用いることができ、例えば、第二基板２１の他方側に、第一電子素子１３及び第二電子素子２３に電気的に接続されていない非接続導体層が設けられていなくてもよい。また、第一放熱層１９が一つの第一放熱層パターンから構成され、第一放熱層パターンが面内方向で凹んだ凹部及び面内方向の内方で開口部を有さない態様となってもよい。また、第二放熱層２９が凹部１３０を有してもよい。
第４の実施の形態
　次に、本発明の第４の実施の形態について説明する。
　本実施の形態では、図１０に示すように、第二放熱層２９が複数の第二放熱層パターン１５０を有し、第二放熱層パターン１５０の間で第二基板２１が露出する態様となっている。本実施の形態でも、上記各実施の形態で説明したあらゆる態様を採用することができる。上記各実施の形態で説明した部材については同じ符号を用いて説明する。
　本実施の形態によれば、複数の第二放熱層パターン１５０を有することから、複数の第二放熱層パターン１５０の間に第二基板２１の一方側を露出させる分割線が形成されることになる。このような分割線が形成されることで、第二基板２１の一方側の面を露出させることができ、第二基板２１における反りを防止できる。
　本実施の形態の分割線は第二基板２１の対向する辺（図１０では、図１０の上方側の辺と下方側の辺）の中心を含む仮想線ＶＬに沿って設けられてもよい。このような態様を採用した場合には、平面視における第二基板２１の辺の中心位置での歪みを緩和することができ、ひいては第二基板２１が歪むことを効率よく防止できる。
　本実施の形態の分割線は第二基板２１の対向する二対の辺の中心を含む仮想線ＶＬに沿って設けられてもよい。このような態様を採用した場合には、平面視における第二基板２１の辺の中心位置での歪みをより確実に緩和することを期待できる。
　前述したように、本実施の形態では上記各実施の形態の態様を用いることができ、例えば、第二基板２１の他方側に、第一電子素子１３及び第二電子素子２３に電気的に接続されていない非接続導体層５０が設けられていなくてもよい。また、第一放熱層１９が一つの第一放熱層パターンから構成され、第一放熱層パターンが面内方向で凹んだ凹部及び面内方向の内方で開口部を有さない態様となってもよい。また、図１１に示すように第二放熱層２９の第二放熱層パターン１５０が凹部１３０を有してもよいし、図１２に示すように第二放熱層パターン１５０が開口部１４０を有してもよい。
第５の実施の形態
　次に、本発明の第５の実施の形態について説明する。
　本実施の形態では、面内方向で最も近い非接続導体層５０同士を結んだ直線の方向（図１３では第三方向）と分割線の延在する方向とが平面視において平行になっている又は１０度以内の角度で（略平行に）延在している態様となっている。本実施の形態でも、上記各実施の形態で説明したあらゆる態様を採用することができる。上記各実施の形態で説明した部材については同じ符号を用いて説明する。
　本実施の形態では、金型によって押圧される面内方向で最も近い非接続導体層５０同士を結んだ直線の方向と分割線の延在する方向とが平面視において略平行になっている。このような態様によれば、金型に押圧されて平坦形状になりやすい第一基板１１に封止部９０を介して引っ張られるようにして、図１３に示す態様では面内の長手方向において第二基板２１が分割線を介して平坦形状となり、第二基板２１の長手方向における反りを防止できる。なお、このような効果を発揮するのは、分割線では第二放熱層２９が設けられないことから、電子モジュールの第二基板２１側での剛性が下がっていることにもよると考えられる。
第６の実施の形態
　次に、本発明の第６の実施の形態について説明する。
　本実施の形態では、面内方向で最も近い非接続導体層５０同士を結んだ直線の方向と面内方向における分割線の方向との関係が、第５の実施の形態と異なっている。本実施の形態では、面内方向で最も近い非接続導体層５０同士を結んだ直線の方向（図１４では第三方向）と分割線の延在する方向（図１４では第三方向）とが平面視において８０度以上９０度以下の角度で延在している態様となっている。本実施の形態でも、上記各実施の形態で説明したあらゆる態様を採用することができる。上記各実施の形態で説明した部材については同じ符号を用いて説明する。
　面内方向で最も近い非接続導体層５０同士を結んだ直線の方向（図１４に示す態様では第三方向）と面内における分割線の方向とが８０度以上９０度以下の角度で（略直交して）延在している。このような態様によれば、金型に押圧されて平坦形状になりやすい第一基板１１に封止部９０を介して引っ張られるようにして、図１４に示す態様では面内の短手方向において第二基板２１が分割線を介して平坦形状となり、第二基板２１の短手方向における反りを防止できる。
　変形例として、図１５に示すように直交する２つの分割線が設けられてもよい。この場合には、例えば、一つの分割線の延在する方向が面内方向で最も近い非接続導体層５０同士を結んだ直線の方向に対して略平行に延在し、別の一つの分割線の延在する方向が面内方向で最も近い非接続導体層５０同士を結んだ直線の方向に略直交して延在する態様となってもよい。この場合には、より一層、第二基板２１の各辺における歪みを分割線によって防止することが期待できる。
　前述したように、本実施の形態では上記各実施の形態の態様を用いることができ、例えば、第二放熱層２９の第二放熱層パターン１５０が凹部１３０を有してもよいし、第二放熱層パターン１５０が開口部１４０を有してもよい。
　上述した各実施の形態の記載及び図面の開示は、請求の範囲に記載された発明を説明するための一例に過ぎず、上述した実施の形態の記載又は図面の開示によって請求の範囲に記載された発明が限定されることはない。また、出願当初の請求項の記載はあくまでも一例であり、明細書、図面等の記載に基づき、請求項の記載を適宜変更することもできる。
１１　　　　第一基板
１３　　　　第一電子素子
１９　　　　第一放熱層
２１　　　　第二基板
２３　　　　第二電子素子
２９　　　　第二放熱層
５０　　　　非接続導体層
９０　　　　封止部
１３０　　　　凹部
１４０　　　　開口部
１５０　　　　第二放熱層パターン
 

Claims (10)

  1. 　第一基板と、
    　前記第一基板の一方側に設けられた第一電子素子と、
    　前記第一電子素子の一方側に設けられた第二基板と、
    　前記第二基板の一方側に設けられた第二放熱層と、
    　少なくとも前記第一電子素子を封止する封止部と、
    　を備え、
    　前記第一基板の一方側に、前記第一電子素子に電気的に接続されていない非接続導体層が設けられ、
    　前記第二放熱層が面内方向で凹んだ凹部を有することで前記凹部を介して前記第二基板が露出する、前記第二放熱層が周縁よりも面内方向の内方で開口部を有することで前記開口部を介して前記第二基板が露出する、又は、前記第二放熱層が複数の第二放熱層パターンを有することで前記第二放熱層パターンの間で前記第二基板が露出することを特徴とする電子モジュール。
  2. 　前記第二基板の他方側に、前記第一電子素子に電気的に接続されていない非接続導体層が設けられていないことを特徴とする請求項１に記載の電子モジュール。
  3. 　前記第一基板の他方側に設けられた第一放熱層をさらに備え、
    　前記第一放熱層は一つの第一放熱層パターンから構成され、
    　前記第一放熱層パターンは、面内方向で凹んだ凹部及び面内方向の内方で開口部を有さないことを特徴とする請求項１に記載の電子モジュール。
  4. 　前記第二放熱層が複数の第二放熱層パターンを有し、
    　複数の前記第二放熱層パターンの間には、前記第二基板を露出させるための分割線が設けられ、
    　前記第二基板は平面視において略矩形状からなり、
    　前記分割線は前記第二基板の対向する辺の中心を含む仮想線に沿って設けられることを特徴とする請求項１に記載の電子モジュール。
  5. 　２つ以上の非接続導体層が前記第一基板に設けられ、
    　前記第二放熱層が複数の第二放熱層パターンを有し、
    　複数の前記第二放熱層パターンの間には、前記第二基板を露出させるための分割線が設けられ、
    　前記面内方向で最も近い非接続導体層同士を結んだ直線の方向と前記分割線の延在する方向とが平面視において平行になっている又は１０度以内の角度で延在していることを特徴とする請求項１に記載の電子モジュール。
  6. 　２つ以上の非接続導体層が前記第一基板に設けられ、
    　前記第二放熱層が複数の第二放熱層パターンを有し、
    　複数の前記第二放熱層パターンの間には、前記第二基板を露出させるための分割線が設けられ、
    　前記面内方向で最も近い非接続導体層同士を結んだ直線の方向と前記分割線の延在する方向とが平面視において８０度以上９０度以下の角度で延在していることを特徴とする請求項１に記載の電子モジュール。
  7. 　前記第二放熱層が面内方向で凹んだ凹部を有し、
    　前記第二基板は略矩形状からなり、
    　前記凹部は前記第二基板の対向する辺の中心を通過する仮想線上に設けられることを特徴とする請求項１に記載の電子モジュール。
  8. 　２つ以上の非接続導体層が前記第一基板に設けられ、
    　前記第二放熱層が面内方向で凹んだ２つの凹部を有し、
    　前記面内方向で最も近い非接続導体層同士を結んだ直線の方向と２つの前記凹部の幅方向の中心を結んだ直線の方向とが平面視において平行になっている、又は１０度以内の角度で延在していることを特徴とする請求項１に記載の電子モジュール。
  9. 　２つ以上の非接続導体層が前記第一基板に設けられ、
    　前記第二放熱層が面内方向で凹んだ２つの凹部を有し、
    　前記面内方向で最も近い非接続導体層同士を結んだ直線の方向と２つの前記凹部の幅方向の中心を結んだ直線の方向とが平面視において８０度以上９０度以下の角度で延在していることを特徴とする請求項１に記載の電子モジュール。
  10. 　前記第二放熱層が複数の第二放熱層パターンを有し、
    　少なくとも１つ以上の前記第二放熱層パターンは、前記第二放熱層パターンが面内方向で凹んだ凹部又は周縁よりも面内方向の内方で開口部を有することを特徴とする請求項１に記載の電子モジュール。
PCT/JP2018/001165 2018-01-17 2018-01-17 電子モジュール WO2019142254A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018538237A JP6591690B1 (ja) 2018-01-17 2018-01-17 電子モジュール
PCT/JP2018/001165 WO2019142254A1 (ja) 2018-01-17 2018-01-17 電子モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/001165 WO2019142254A1 (ja) 2018-01-17 2018-01-17 電子モジュール

Publications (1)

Publication Number Publication Date
WO2019142254A1 true WO2019142254A1 (ja) 2019-07-25

Family

ID=67301342

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/001165 WO2019142254A1 (ja) 2018-01-17 2018-01-17 電子モジュール

Country Status (2)

Country Link
JP (1) JP6591690B1 (ja)
WO (1) WO2019142254A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001148392A (ja) * 1999-05-27 2001-05-29 Matsushita Electronics Industry Corp 電子装置とその製造方法およびその製造装置
JP2008235852A (ja) * 2007-02-23 2008-10-02 Hitachi Metals Ltd セラミックス基板及びこれを用いた半導体モジュール
JP2016139722A (ja) * 2015-01-28 2016-08-04 日立金属株式会社 絶縁基板の反り量の調整方法
WO2016174697A1 (ja) * 2015-04-28 2016-11-03 新電元工業株式会社 半導体モジュール及び半導体モジュールの製造方法
JP2017017297A (ja) * 2015-07-07 2017-01-19 株式会社リコー 半導体装置及びレーザ装置
JP2017212362A (ja) * 2016-05-26 2017-11-30 京セラ株式会社 回路基板集合体、電子装置集合体、回路基板集合体の製造方法および電子装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001148392A (ja) * 1999-05-27 2001-05-29 Matsushita Electronics Industry Corp 電子装置とその製造方法およびその製造装置
JP2008235852A (ja) * 2007-02-23 2008-10-02 Hitachi Metals Ltd セラミックス基板及びこれを用いた半導体モジュール
JP2016139722A (ja) * 2015-01-28 2016-08-04 日立金属株式会社 絶縁基板の反り量の調整方法
WO2016174697A1 (ja) * 2015-04-28 2016-11-03 新電元工業株式会社 半導体モジュール及び半導体モジュールの製造方法
JP2017017297A (ja) * 2015-07-07 2017-01-19 株式会社リコー 半導体装置及びレーザ装置
JP2017212362A (ja) * 2016-05-26 2017-11-30 京セラ株式会社 回路基板集合体、電子装置集合体、回路基板集合体の製造方法および電子装置の製造方法

Also Published As

Publication number Publication date
JP6591690B1 (ja) 2019-10-16
JPWO2019142254A1 (ja) 2020-01-23

Similar Documents

Publication Publication Date Title
US10014241B2 (en) Semiconductor device
TWI704858B (zh) 電子模組
TWI683373B (zh) 電子模組
WO2019142254A1 (ja) 電子モジュール
JP6402281B1 (ja) 電子モジュール、接続体の製造方法及び電子モジュールの製造方法
WO2019142255A1 (ja) 電子モジュール
JP6594556B1 (ja) 電子モジュール
JP7018459B2 (ja) 電子モジュール
JP7018965B2 (ja) 電子モジュール
TWI680561B (zh) 電子模組
US12087675B2 (en) Semiconductor device and mounting structure thereof
JPWO2020008545A1 (ja) 電子モジュール
JP2022146222A (ja) 半導体装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018538237

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18900681

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18900681

Country of ref document: EP

Kind code of ref document: A1