JPWO2020008545A1 - 電子モジュール - Google Patents

電子モジュール Download PDF

Info

Publication number
JPWO2020008545A1
JPWO2020008545A1 JP2020528586A JP2020528586A JPWO2020008545A1 JP WO2020008545 A1 JPWO2020008545 A1 JP WO2020008545A1 JP 2020528586 A JP2020528586 A JP 2020528586A JP 2020528586 A JP2020528586 A JP 2020528586A JP WO2020008545 A1 JPWO2020008545 A1 JP WO2020008545A1
Authority
JP
Japan
Prior art keywords
electronic element
connector
substrate
electronic
connecting body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020528586A
Other languages
English (en)
Other versions
JP7222998B2 (ja
Inventor
康亮 池田
康亮 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of JPWO2020008545A1 publication Critical patent/JPWO2020008545A1/ja
Application granted granted Critical
Publication of JP7222998B2 publication Critical patent/JP7222998B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8412—Aligning
    • H01L2224/84136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/84138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H01L2224/84205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/8421—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/84214—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

電子モジュールは、第一基板１１と、前記第一基板１１の一方側に設けられた第一電子素子１３と、前記第一電子素子１３の一方側に設けられた第一接続体６０と、前記第一接続体６０の一方側に設けられた第二電子素子２３と、前記第二電子素子２３の一方側に設けられた第二接続体７０と、を有する。前記第一電子素子１３と前記第二電子素子２３とは面方向で重複していない。

Description

本発明は、接続体を有する電子モジュールに関する。
複数の電子素子が封止樹脂内に設けられた電子モジュールが従来から知られている。このような電子モジュールに関して小型化することが望まれている。小型化する一つの手段として、電子素子を層状に積み重ねていく態様を採用することが考えられる。このような態様としては国際公開公報２０１６／０６７３８３が知られている。
しかしながら、この国際公開公報２０１６／０６７３８３では、電子素子に含まれる半導体素子が対向する二つの基板に設けられることが提案されているだけである。また、基板を２つ設けた場合には製造コストがかかったり面方向の大きさが大きくなったりすることから、可能であれば基板を１つだけにしたいという顧客がいる。他方、放熱効果を鑑みると基板を２つ設けたいという顧客もいる。
本発明は、高い放熱効果を得ることができ、一つの基板しか設けられていなくても実用化できる電子モジュールを提供する。
［概念１］
本発明による電子モジュールは、
第一基板と、
前記第一基板の一方側に設けられた第一電子素子と、
前記第一電子素子の一方側に設けられた第一接続体と、
前記第一接続体の一方側に設けられた第二電子素子と、
前記第二電子素子の一方側に設けられた第二接続体と、
を備え、
前記第一電子素子と前記第二電子素子と概念面方向で重複しなくてもよい。
［概念２］
本発明の概念１による電子モジュールにおいて、
前記第一電子素子の一方側の面は、前記第二電子素子の他方側に位置する前記第一接続体の他方側の面よりも一方側に位置してもよい。
［概念３］
本発明の概念１又は２のいずれかによる電子モジュールにおいて、
前記第一接続体は、他方側に前記第一電子素子が設けられる第一ヘッド領域と、一方側に前記第二電子素子が設けられる第二ヘッド領域と、面方向において第一ヘッド領域と第二ヘッド領域との間に設けられた屈曲部と、を有してもよい。
［概念４］
本発明の概念１乃至３のいずれか１つによる電子モジュールにおいて、
前記第一接続体は、第一ヘッド部と、前記第一ヘッド部から他方側に延びた複数の第一柱部を有し、
前記第二接続体は、第二ヘッド部と、前記第二ヘッド部から他方側に延びた第二柱部を有し、
前記第二電子素子、一つの第一柱部及び前記第二柱部は面方向で重複し、その他の一つ以上の第一柱部と第二柱部とは面方向で重複しなくてもよい。
［概念５］
本発明の概念１乃至４のいずれか１つによる電子モジュールは、
前記第一電子素子、前記第一接続体、前記第二電子素子及び前記第二接続体を封止する封止部をさらに備え、
前記第一電子素子の一方側には前記第一接続体及び前記封止部だけが設けられてもよい。
［概念６］
本発明の概念１乃至４のいずれか１つによる電子モジュールは、
前記第一電子素子、前記第一接続体、前記第二電子素子及び前記第二接続体を封止する封止部と、
前記第二接続体の一方側に設けられた第二基板と、をさらに備え、
前記第二基板と前記第一電子素子との厚み方向における間には、前記第一接続体及び封止部又は前記第一接続体、前記封止部及び前記第二基板の他方側に設けられた第二導体層だけが設けられてもよい。
［概念７］
本発明の概念１乃至４のいずれか１つによる電子モジュールは、
前記第二接続体の一方側に設けられた第二基板をさらに備え、
前記第二基板と前記第一接続体との間にスペーサが設けられてもよい。
［概念８］
本発明の概念１乃至７のいずれか１つによる電子モジュールにおいて、
前記第一接続体は、第一ヘッド部と、前記第一ヘッド部から延びる複数の第一支持部を有し、
少なくとも一つの第一支持部は電気的に機能し、少なくとも一つの第一支持部は電気的に機能しなくてもよい。
［概念９］
本発明の概念１乃至８のいずれか１つによる電子モジュールにおいて、
前記第二接続体は、第二ヘッド部と、前記第二ヘッド部から延びる複数の第二支持部を有し、
少なくとも一つの第二支持部は電気的に機能し、少なくとも一つの第二支持部は電気的に機能しなくてもよい。
［概念１０］
本発明の概念１乃至９のいずれか１つによる電子モジュールにおいて、
前記第一接続体は、第一ヘッド部と、前記第一ヘッド部から延びる複数の第一支持部を有し、
前記第二接続体は、第二ヘッド部と、前記第二ヘッド部から延びる複数の第二支持部を有し、
前記第一支持部が前記第一ヘッド部から面方向で延びる方向と、前記第二支持部が前記第二ヘッド部から面方向で延びる方向の角度は０度から±４５度の範囲となってもよい。
本発明の一態様において、第一電子素子と第二電子素子とを面方向で重複させない態様を採用した場合には、高い放熱効果を得ることができる。また、このような態様を採用することから、一つの基板しか設けられていなくても実用化でき、一つの基板を設ける態様と二つの基板を設ける態様とを適宜選択できる。
図１は、本発明の第１の実施の形態で用いられうる電子モジュールの封止部内の構成を示した側方図である。 図２は、本発明の第１の実施の形態で用いられうる電子モジュールの平面図である。 図３は、本発明の第１の実施の形態で用いられうる電子モジュールの封止部内の構成を拡大した側方図である。 図４は、本発明の第１の実施の形態で用いられうる第一接続体の斜視図である。 図５は、本発明の第１の実施の形態で用いられうる第一接続体の側方図である。 図６は、本発明の第１の実施の形態で用いられうる第二接続体の平面図である。 図７は、本発明の第１の実施の形態で用いられうる第二接続体を他方側（裏面側）から見た斜視図である。 図８は、本発明の第１の実施の形態で用いられうる電子モジュールの外観を示した斜視図である。 図９は、本発明の第１の実施の形態で用いられうる第一電子素子及び第二電子素子を示した側方図である。 図１０（ａ）は本発明の第２の実施の形態で用いられうる電子モジュールを示した側方図であり、図１０（ｂ）は図１０（ａ）において第二基板が設けられていない態様を示した側方図である。 図１１（ａ）は本発明の第３の実施の形態で用いられうる電子モジュールを示した側方図であり、図１１（ｂ）は図１１（ａ）において第二基板及びスペーサが設けられていない態様を示した側方図である。 図１２は、図１に示した態様において、第二基板及びスペーサが設けられた態様を示した側方図である。 図１３は、本発明の第４の実施の形態で用いられうる第一接続体及び第二接続体の関係を示した平面図である。
第１の実施の形態
《構成》
本実施の形態において、「一方側」は図１の上方側を意味し、「他方側」は図１の下方側を意味する。図１の上下方向を「第一方向」と呼び、左右方向を「第二方向」と呼び、紙面の表裏方向を「第三方向」と呼ぶ。第二方向及び第三方向を含む方向を「面方向」という。
本実施の形態の電子モジュールは、図１に示すように、第一基板１１と、第一基板１１の一方側に設けられた第一電子素子１３と、第一電子素子１３の一方側に設けられた第一接続体６０と、第一接続体６０の一方側に設けられた第二電子素子２３と、第二電子素子２３の一方側に設けられた第二接続体７０と、を有してもよい。第一電子素子１３と第二電子素子２３とは面方向で重複していなくてもよい。但し、このような態様に限られることはなく、第一電子素子１３と第二電子素子２３とは面方向で重複してもよい。第一電子素子１３はその一部又は全部が第二電子素子２３と面方向で重複してもよい。第二電子素子２３はその一部又は全部が第一電子素子１３と面方向で重複してもよい。また、第二接続体７０は設けられなくてもよい。
第一基板１１の一方側には銅等の金属からなる第一導体層１２が設けられてもよい。この第一導体層１２にはんだ等の導電性接着剤を介して第一電子素子１３が設けられてもよい。
第一電子素子１３と第一接続体６０との間、第一接続体６０と第二電子素子２３との間及び第二電子素子２３と第二接続体７０との間には、はんだ等の導電性接着剤（図示せず）が設けられてもよい。
図３に示すように、第一電子素子１３の一方側の面（図３の上面）は、第二電子素子２３の他方側に位置する第一接続体６０の他方側の面（図３の下面）６０ｂよりも一方側に位置してもよい。図３に示す態様では、第一接続体６０の他方側の面６０ｂは、後述する第一柱部６２ｂの他方側の面となっている。但し、このような態様に限られることはなく、第一電子素子１３の一方側の面は、第二電子素子２３の他方側に位置する第一接続体６０の他方側の面６０ｂよりも他方側（下方側）に位置してもよい。
第一接続体６０は屈曲部６９を有し、面方向において屈曲部６９を挟んで第一電子素子１３と第二電子素子２３が設けられてもよい。より具体的には、図４及び図５に示すように、第一接続体６０が、他方側に第一電子素子１３が設けられる第一ヘッド領域６１ａと、一方側に第二電子素子２３が設けられる第二ヘッド領域６１ｂと、面方向において第一ヘッド領域６１ａと第二ヘッド領域６１ｂとの間に設けられた屈曲部６９と、を有する態様を採用してもよい。
図８に示すように、第一電子素子１３、第一接続体６０、第二電子素子２３及び第二接続体７０を封止する封止樹脂等からなる封止部９０が設けられてもよい。
電子モジュール内において、第二接続体７０の一方側及び第一接続体６０のうち第一電子素子１３が設けられた領域の一方側（第一ヘッド領域６１ａのうちの一部の一方側）には封止部９０だけが設けられ、他の部材は設けられないような態様であってもよい（図３参照）。
第一電子素子１３はスイッチング素子であってもよいし、制御素子であってもよい。第一電子素子１３がスイッチング素子である場合には、第一電子素子１３はＭＯＳＦＥＴやＩＧＢＴ等であってもよい。第二電子素子２３はスイッチング素子であってもよいし、制御素子であってもよい。第二電子素子２３がスイッチング素子である場合には、第二電子素子２３はＭＯＳＦＥＴやＩＧＢＴ等であってもよい。第一電子素子１３及び第二電子素子２３の各々は半導体素子から構成されてもよく、半導体材料としてはシリコン、炭化ケイ素、窒化ガリウム等であってもよい。第一電子素子１３の他方側の面は第一導体層１２とはんだ等の導電性接着剤を介して接続されてもよい。
図３乃至図５に示すように、第一接続体６０は、第一ヘッド部６１と、第一ヘッド部６１から他方側に延びた第一柱部６２を有してもよい。第一接続体６０は、第一電子素子１３の一方側に位置する第一ヘッド領域６１ａ及び第一柱部６２aと、第二電子素子２３の他方側に位置する第一ヘッド領域６１ｂ及び第一柱部６２ｂと、を有してもよい。第一接続体６０は断面が略Ｔ字形状となってもよい。
図３に示すように、第一ヘッド領域６１ａの他方側に第一電子素子１３が設けられ、第二ヘッド領域６１ｂの一方側に第二電子素子２３が設けられてもよい。
図６及び図７に示すように、第二接続体７０は、第二ヘッド部７１と、第二ヘッド部７１から他方側に延びた第二柱部７２を有してもよい。第二接続体７０も断面が略Ｔ字形状となってもよい。
前述した第一柱部６２及び第一柱部６２ｂのように、第一接続体６０は、複数の第一柱部６２（６２ａ，６２ｂ）を有してもよい。そのうちの一つの第一柱部６２と第二柱部７２とは面方向で重複し、その他の一つ以上の第一柱部６２と第二柱部７２とは面方向で重複しなくてもよい。図３に示す態様では、第一柱部６２ｂと第二柱部７２とが面方向で重複し、第一柱部６２ａと第二柱部７２とは面方向で重複していない。
図４に示すように、第一接続体６０は、第一ヘッド部６１から延びる一つ又は複数の第一支持部６３を有してもよい。複数の第一支持部６３が設けられる場合には、少なくとも一つの第一支持部６３が電気的に機能し、少なくとも一つの第一支持部６３が電気的に機能しないような態様を採用してもよい。図４に示す態様では、一つの第一支持部６３だけが電気的に機能し、その他の５つの第一支持部６３が電気的に機能しないような態様を採用してもよい。
図６に示すように、第二接続体７０は、第二ヘッド部７１から延びる一つ又は複数の第二支持部７３を有してもよい。複数の第二支持部７３が設けられる場合には、少なくとも一つの第二支持部７３が電気的に機能し、少なくとも一つの第二支持部７３が電気的に機能しないような態様を採用してもよい。図６に示す態様では、一つの第二支持部７３だけが電気的に機能し、その他の３つの第二支持部７３が電気的に機能しないような態様を採用してもよい。
図２に示すように、第一電子素子１３の一方側に第三接続体８０が設けられてもよい。第二電子素子２３の一方側に第四接続体８５が設けられてもよい。第三接続体８０及び第四接続体８５としては、一般的な接続子を利用してもよい。
図９（ａ）に示すように、第一電子素子１３は、一方側の面に第一素子第一電極（例えば第一ソース電極）１３ｓと第一素子第二電極（例えば第一ゲート電極）１３ｇとを有し、図９（ｂ）に示すように、第二電子素子２３は、一方側の面に第二素子第一電極（例えば第二ソース電極）２３ｓと第二素子第二電極（例えば第二ゲート電極）２３ｇを有してもよい。この場合、第二接続体７０の例えば第二柱部７２が第二電子素子２３の第二素子第一電極２３ｓに導電性接着剤を介して接続され、第四接続体８５が第二電子素子２３の第二素子第二電極２３ｇに導電性接着剤を介して接続されてもよい。また、第一接続体６０は第一電子素子１３の第一素子第一電極１３ｓと第二電子素子２３の他方側に設けられた第二素子第三電極（例えば第二ドレイン電極）２３ｄとを導電性接着剤を介して接続してもよい。なお、第一接続体６０の第一柱部６２が他方側に位置する第一電子素子１３の第一素子第一電極１３ｓに導電性接着剤を介して当接し、第一接続体６０の第二ヘッド領域６１ｂが一方側に位置する第二素子第三電極２３ｄに導電性接着剤を介して当接してもよい。第一電子素子１３の第一素子第二電極１３ｇは導電性接着剤を介して接続子等からなる第三接続体８０に接続され、当該第三接続体８０は導電性接着剤を介して第一導体層１２に接続されてもよい。
このような態様とは異なり、第一電子素子１３は、他方側の面に第一素子第一電極１３ｓと第一素子第二電極１３ｇを有し、一方側の面に第一素子第三電極１３ｄを有してもよい。また、第二電子素子２３は、他方側の面に第二素子第一電極２３ｓと第二素子第二電極２３ｇを有し、一方側の面に第二素子第三電極２３ｄを有してもよい。この場合、第二接続体７０が第二素子第三電極２３ｄに接続されてもよい。また、第一接続体６０は第一電子素子１３の一方側に設けられた第一素子第三電極１３ｄと第二電子素子２３の他方側に設けられた第二素子第一電極２３ｓとを電気的に接続してもよい。
図２に示すように、第一導体層１２は端子部５と接続されてもよく、端子部５の先端側は封止部９０の外方に露出して、外部装置と接続可能となってもよい。
第一基板１１としては、セラミック基板、絶縁樹脂層等を採用することができる。導電性接着剤としては、はんだの他、ＡｇやＣｕを主成分とする材料を用いることもできる。第一接続体６０及び第二接続体７０の材料としてはＣｕ等の金属を用いることができる。なお、第一基板１１としては例えば回路パターニングを施した金属基板を用いることもでき、この場合には、第一基板１１が第一導体層１２を兼ねることになる。
端子部５と第一導体層１２との接合は、はんだ等の導電性接着剤を利用する態様だけではなく、レーザ溶接を利用してもよいし、超音波接合を利用してもよい。
図１に示すように、第一基板１１の他方側の面には銅等からなる第一放熱板１９が設けられてもよい。この第一放熱板１９はヒートシンク等の冷却体に当接されてもよい。
《効果》
次に、上述した構成からなる本実施の形態による効果について説明する。なお、「効果」で説明するあらゆる態様を、上記構成で採用することができる。
本実施の形態において、図１に示すように、第一電子素子１３と第二電子素子２３とを面方向で重複させない態様を採用した場合には、一定程度の放熱性を保つことができる。このため、後述するような第二基板２１を設けない態様でも高い放熱効果を得ることができる。このため、製造者としては、後述する他の実施の形態で示すような第二基板２１を設ける態様と第二基板２１を設けない態様とを容易に選択することもできる。この結果、顧客の要望に従って、第二基板２１を設ける態様及び第二基板２１を設けない態様の両方のいずれも採用することができる。第二基板２１を設ける態様でも図１に示すような電子ユニットを採用することから、生産効率を高めることができ、製造原価を抑えることができる。
第一電子素子１３と第二電子素子２３とを面方向で重複させない態様を採用することで、第二電子素子２３を設ける側の領域（第二ヘッド領域６１ｂ）を第一電子素子１３を設ける側の領域（第一ヘッド領域６１ａ）と比較して屈曲部６９を用いて他方側に位置づけることできる。このような態様を採用した場合には、厚み方向（第一方向）での大きさ（厚み）を小さくすることができる。
図３の右側で示すように、第二電子素子２３、一つの第一柱部６２ｂ及び第二柱部７２が面方向で重複する態様を採用した場合には、第二電子素子２３からの熱を第一柱部６２ｂを介して直接的に第一基板１１側に逃がし、かつ第二電子素子２３からの熱を第二柱部７２、第二ヘッド部７１及び第二支持部７３を介して逃がすことができる。
図３の左側で示すように、電子モジュール内において、第二接続体７０の一方側には封止部９０だけが設けられ、第一電子素子１３の一方側には第一接続体６０及び封止部９０だけが設けられ、他の部材は設けられないような態様を採用した場合には、後述する他の実施の形態と比較して部品点数を減らすとともに厚み方向の大きさを小さくすることを期待できる。
図４に示すように第一接続体６０が第一ヘッド部６１から延びる複数の第一支持部６３を有する態様を採用した場合には、第一支持部６３を介して熱を第一基板１１側に逃がすことができる。また、少なくとも一つの第一支持部６３が電気的に機能し、かつ少なくとも一つの第一支持部６３が電気的に機能しない態様を採用することで、第一支持部６３の一部を電気的な態様で用いつつ、その他の第一支持部６３を放熱用に利用できる。
図６に示すように第二接続体７０が第二ヘッド部７１から延びる複数の第二支持部７３を有する態様を採用した場合には、第二支持部７３を介して熱を第二基板２１側に逃がすことができる。また、少なくとも一つの第二支持部７３が電気的に機能し、かつ少なくとも一つの第二支持部７３が電気的に機能しない態様を採用することで、第二支持部７３の一部を電気的な態様で用いつつ、その他の第二支持部７３を放熱用に利用できる。
第２の実施の形態
次に、本発明の第２の実施の形態について説明する。
本実施の形態では、図１０（ａ）で示すように、第二接続体７０の一方側に第二基板２１が設けられている。この態様では、第二基板２１又は第二導体層２２と第二接続体７０は導電性接着剤を介して当接する又は何ら材料を介することなく直接当接し、第二基板２１と第一電子素子１３との厚み方向（つまり第一方向）における間には、第一接続体６０及び封止部９０だけが設けられる。なお、図１０（ｂ）では、図１０（ａ）に示した態様において第二基板２１が設けられていない態様を示している。図１０に示す態様では、第１の実施の形態における第一柱部６２a及び第二柱部７２は設けられておらず、屈曲部６９も設けられていない。その他の構成については、第１の実施の形態と同様であり、第１の実施の形態で説明したあらゆる態様を採用することができる。第１の実施の形態で説明した部材については同じ符号を用いて説明する。
図１０（ａ）に示すように第二基板２１を設けることもできる。このような第二基板２１を設けるかどうかは顧客からの要望にしたがって決められてもよい。このような第二基板２１を設けることで、第二電子素子２３からの熱を第二接続体７０を介して第二基板２１へと逃がすことができ、放熱効果を高めることができる。
また、図１０（ｂ）に示すように、第二基板２１を設けない態様を採用することもできる。この場合には、第二基板２１を設けない分、製造コストを下げることができ、また厚み方向（つまり第一方向）での大きさを小さくすることができる。図１０（ｂ）に示す態様では、第一電子素子１３の一方側には第一接続体６０及び封止部９０だけが設けられることになる。
図１０に示す態様では、第一柱部６２a及び第二柱部７２が設けられていない分、厚み方向での大きさを小さくすることができる。他方、第一電子素子１３及び第二電子素子２３からの熱を逃がす観点からすると、第１の実施の形態のように第一柱部６２a及び第二柱部７２が設けられている方が有益である。
第二基板２１の他方側の面に第二導体層２２（図１２参照）が設けられてもよい。この場合には、第二基板２１と第一電子素子１３との厚み方向（つまり第一方向）における間には、第一接続体６０、封止部９０及び第二導体層２２だけが設けられる。
第二導体層２２と第二基板２１とがはんだ等の導電性接着剤を介して接続されてもよい。第二基板２１としては、セラミック基板、絶縁樹脂層等を採用することができる。第二基板２１としては例えば回路パターニングを施した金属基板を用いることもでき、この場合には、第二基板２１が第二導体層を兼ねることになる。
第二基板２１の一方側の面はヒートシンク等の冷却体に当接されて放熱が促されてもよい。
第３の実施の形態
次に、本発明の第３の実施の形態について説明する。
本実施の形態でも、第２の実施の形態と同様、第二接続体７０の一方側に第二基板２１が設けられる。但し、第２の実施の形態とは異なり、図１１（ａ）に示すように、第二基板２１と第一接続体６０との間に、第二基板２１又は第二導体層２２の一方側の面と第一接続体６０の他方側の面に当接するスペーサ１５０が設けられる。その他の構成については、上記各実施の形態で説明したあらゆる態様を採用することができる。上記各実施の形態で説明した部材については同じ符号を用いて説明する。なお、図１１（ｂ）では、図１１（ａ）に示した態様において第二基板２１及びスペーサ１５０が設けられていない態様を示している。
本実施の形態のように、スペーサ１５０が設けられることで、第一電子素子１３で発生する熱を当該スペーサ１５０を介して第二基板２１へ効果的に逃がすことができ、放熱効果を高めることができる。スペーサ１５０としては銅等の金属を用いてもよいし、放熱絶縁性部材であってもよい。また、このようなスペーサ１５０を設けることで第二基板２１の他方側の面を支えることができ、封止部９０を封止樹脂で形成する際に第二基板２１の厚み方向での位置がずれてしまう可能性を低減できる。
図１２は図１に示した態様において、スペーサ１５０及び第二基板２１が設けられた態様を示している。図１２で示すように、第二基板２１の一方側には第二放熱板２９が設けられてもよい。また、第二基板２１の面方向の大きさは第一基板１１の面方向の大きさよりも小さくなってもよい。
第４の実施の形態
次に、本発明の第４の実施の形態について説明する。
本実施の形態では、第一支持部６３が第一ヘッド部６１から面方向で延びる方向と、第二支持部７３が第二ヘッド部７１から面方向で延びる方向の角度が０度から±４５度の範囲となっている。図１３に示す態様では、全ての第一支持部６３及び全ての第二支持部７３に関して、第一支持部６３が第一ヘッド部６１から面方向で延びる方向と、第二支持部７３が第二ヘッド部７１から面方向で延びる方向は同じ方向（第二方向）となっており、これらの方向の角度は面方向において０度となっている。なお、支持部６３，７３とは、ヘッド部６１，７１よりも小さな幅を有し面方向で突出している部分のことを意味しており、図１３に示す態様では第三方向における幅がヘッド部６１，７１よりも小さく、第二方向に沿って面方向で突出している部分のことを意味している。その他の構成については、上記各実施の形態で説明したあらゆる態様を採用することができる。上記各実施の形態で説明した部材については同じ符号を用いて説明する。
本実施の形態のように第一支持部６３が第一ヘッド部６１から面方向で延びる方向と、第二支持部７３が第二ヘッド部７１から面方向で延びる方向は０度から±４５度の範囲となっている態様を採用することで、第一接続体６１及び第二接続体７１の幅方向（図１３では第三方向）の大きさを小さくすることができ、ひいては電子装置の幅方向の大きさを小さくすることができる。この観点からすると、第一支持部６３が第一ヘッド部６１から面方向で延びる方向と第二支持部７３が第二ヘッド部７１から面方向で延びる方向は０度であることが有益であり、全ての第一支持部６３及び全ての第二支持部７３において、第一支持部６３が第一ヘッド部６１から面方向で延びる方向と第二支持部７３が第二ヘッド部７１から面方向で延びる方向が０度であることが有益である。
上述した各実施の形態の記載及び図面の開示は、請求の範囲に記載された発明を説明するための一例に過ぎず、上述した実施の形態の記載又は図面の開示によって請求の範囲に記載された発明が限定されることはない。また、出願当初の請求項の記載はあくまでも一例であり、明細書、図面等の記載に基づき、請求項の記載を適宜変更することもできる。
１１ 第一基板
１３ 第一電子素子
２１ 第二基板
２３ 第二電子素子
６０ 第一接続体
６０ｂ 第一接続体の他方側の面
６１ 第一ヘッド部
６１ａ 第一ヘッド領域
６１ｂ 第二ヘッド領域
６３ 第一支持部
６９ 屈曲部
７０ 第二接続体
７１ 第二ヘッド部
７３ 第二支持部
９０ 封止部
１５０ スペーサ

Claims (10)

  1. 第一基板と、
    前記第一基板の一方側に設けられた第一電子素子と、
    前記第一電子素子の一方側に設けられた第一接続体と、
    前記第一接続体の一方側に設けられた第二電子素子と、
    前記第二電子素子の一方側に設けられた第二接続体と、
    を備え、
    前記第一電子素子と前記第二電子素子とは面方向で重複していない電子モジュール。
  2. 前記第一電子素子の一方側の面は、前記第二電子素子の他方側に位置する前記第一接続体の他方側の面よりも一方側に位置する請求項１に記載の電子モジュール。
  3. 前記第一接続体は、他方側に前記第一電子素子が設けられる第一ヘッド領域と、一方側に前記第二電子素子が設けられる第二ヘッド領域と、面方向において第一ヘッド領域と第二ヘッド領域との間に設けられた屈曲部と、を有する請求項１に記載の電子モジュール。
  4. 前記第一接続体は、第一ヘッド部と、前記第一ヘッド部から他方側に延びた複数の第一柱部を有し、
    前記第二接続体は、第二ヘッド部と、前記第二ヘッド部から他方側に延びた第二柱部を有し、
    前記第二電子素子、一つの第一柱部及び前記第二柱部は面方向で重複し、その他の一つ以上の第一柱部と第二柱部とは面方向で重複しない請求項１に記載の電子モジュール。
  5. 前記第一電子素子、前記第一接続体、前記第二電子素子及び前記第二接続体を封止する封止部をさらに備え、
    前記第一電子素子の一方側には前記第一接続体及び前記封止部だけが設けられる請求項１に記載の電子モジュール。
  6. 前記第一電子素子、前記第一接続体、前記第二電子素子及び前記第二接続体を封止する封止部と、
    前記第二接続体の一方側に設けられた第二基板と、をさらに備え、
    前記第二基板と前記第一電子素子との厚み方向における間には、前記第一接続体及び封止部又は前記第一接続体、前記封止部及び前記第二基板の他方側に設けられた第二導体層だけが設けられる請求項１に記載の電子モジュール。
  7. 前記第二接続体の一方側に設けられた第二基板をさらに備え、
    前記第二基板と前記第一接続体との間にスペーサが設けられる請求項１に記載の電子モジュール。
  8. 前記第一接続体は、第一ヘッド部と、前記第一ヘッド部から延びる複数の第一支持部を有し、
    少なくとも一つの第一支持部は電気的に機能し、少なくとも一つの第一支持部は電気的に機能しない請求項１に記載の電子モジュール。
  9. 前記第二接続体は、第二ヘッド部と、前記第二ヘッド部から延びる複数の第二支持部を有し、
    少なくとも一つの第二支持部は電気的に機能し、少なくとも一つの第二支持部は電気的に機能しない請求項１に記載の電子モジュール。
  10. 前記第一接続体は、第一ヘッド部と、前記第一ヘッド部から延びる複数の第一支持部を有し、
    前記第二接続体は、第二ヘッド部と、前記第二ヘッド部から延びる複数の第二支持部を有し、
    前記第一支持部が前記第一ヘッド部から面方向で延びる方向と、前記第二支持部が前記第二ヘッド部から面方向で延びる方向の角度は０度から±４５度の範囲となっている請求項１に記載の電子モジュール。
JP2020528586A 2018-07-04 2018-07-04 電子モジュール Active JP7222998B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/025308 WO2020008545A1 (ja) 2018-07-04 2018-07-04 電子モジュール

Publications (2)

Publication Number Publication Date
JPWO2020008545A1 true JPWO2020008545A1 (ja) 2021-08-12
JP7222998B2 JP7222998B2 (ja) 2023-02-15

Family

ID=69059554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020528586A Active JP7222998B2 (ja) 2018-07-04 2018-07-04 電子モジュール

Country Status (5)

Country Link
US (1) US11776937B2 (ja)
EP (1) EP3819934A4 (ja)
JP (1) JP7222998B2 (ja)
CN (1) CN112368829B (ja)
WO (1) WO2020008545A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093977A (ja) * 2000-07-07 2002-03-29 Alstom 電子パワー素子の製造方法、及びそれにより得られる電子パワー素子
JP2005217072A (ja) * 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
US20090189259A1 (en) * 2008-01-28 2009-07-30 Infineon Technologies Ag Electronic device and method of manufacturing
JP2011142172A (ja) * 2010-01-06 2011-07-21 Mitsubishi Electric Corp 電力用半導体装置
JP2012248658A (ja) * 2011-05-27 2012-12-13 Aisin Seiki Co Ltd 半導体装置
WO2016059702A1 (ja) * 2014-10-16 2016-04-21 新電元工業株式会社 半導体モジュール
WO2018047485A1 (ja) * 2016-09-06 2018-03-15 ローム株式会社 パワーモジュールおよびインバータ装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW488045B (en) * 2001-04-12 2002-05-21 Siliconware Precision Industries Co Ltd Semiconductor package with dislocated multi-chips
US8525309B2 (en) * 2011-06-30 2013-09-03 Tessera, Inc. Flip-chip QFN structure using etched lead frame
US9564389B2 (en) 2014-03-18 2017-02-07 Infineon Technologies Americas Corp. Semiconductor package with integrated die paddles for power stage
WO2016067383A1 (ja) 2014-10-29 2016-05-06 新電元工業株式会社 放熱構造
US10128174B2 (en) 2015-07-24 2018-11-13 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
KR102394542B1 (ko) 2015-07-30 2022-05-04 현대자동차 주식회사 반도체 패키지 및 그 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093977A (ja) * 2000-07-07 2002-03-29 Alstom 電子パワー素子の製造方法、及びそれにより得られる電子パワー素子
JP2005217072A (ja) * 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
US20090189259A1 (en) * 2008-01-28 2009-07-30 Infineon Technologies Ag Electronic device and method of manufacturing
JP2011142172A (ja) * 2010-01-06 2011-07-21 Mitsubishi Electric Corp 電力用半導体装置
JP2012248658A (ja) * 2011-05-27 2012-12-13 Aisin Seiki Co Ltd 半導体装置
WO2016059702A1 (ja) * 2014-10-16 2016-04-21 新電元工業株式会社 半導体モジュール
WO2018047485A1 (ja) * 2016-09-06 2018-03-15 ローム株式会社 パワーモジュールおよびインバータ装置

Also Published As

Publication number Publication date
CN112368829B (zh) 2024-05-14
EP3819934A1 (en) 2021-05-12
US20210134763A1 (en) 2021-05-06
CN112368829A (zh) 2021-02-12
US11776937B2 (en) 2023-10-03
JP7222998B2 (ja) 2023-02-15
EP3819934A4 (en) 2022-11-02
WO2020008545A1 (ja) 2020-01-09

Similar Documents

Publication Publication Date Title
TWI704858B (zh) 電子模組
TWI683373B (zh) 電子模組
JP6402281B1 (ja) 電子モジュール、接続体の製造方法及び電子モジュールの製造方法
JPWO2020008545A1 (ja) 電子モジュール
JP6999707B2 (ja) 電子モジュール
JP6522243B1 (ja) 電子モジュール
JP7018459B2 (ja) 電子モジュール
JP7018965B2 (ja) 電子モジュール
JP7264630B2 (ja) 電子モジュール
JP6591690B1 (ja) 電子モジュール
JP6952042B2 (ja) 電子モジュール
JPWO2018211684A1 (ja) 電子モジュール、リードフレーム及び電子モジュールの製造方法
JP6523567B1 (ja) 電子モジュール
JP6594556B1 (ja) 電子モジュール
US11309273B2 (en) Electronic module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210511

A917 Reason for reinstatement of right to file examination request

Free format text: JAPANESE INTERMEDIATE CODE: A917

Effective date: 20210511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230203

R150 Certificate of patent or registration of utility model

Ref document number: 7222998

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150