JPWO2018211684A1 - 電子モジュール、リードフレーム及び電子モジュールの製造方法 - Google Patents

電子モジュール、リードフレーム及び電子モジュールの製造方法 Download PDF

Info

Publication number
JPWO2018211684A1
JPWO2018211684A1 JP2018523037A JP2018523037A JPWO2018211684A1 JP WO2018211684 A1 JPWO2018211684 A1 JP WO2018211684A1 JP 2018523037 A JP2018523037 A JP 2018523037A JP 2018523037 A JP2018523037 A JP 2018523037A JP WO2018211684 A1 JPWO2018211684 A1 JP WO2018211684A1
Authority
JP
Japan
Prior art keywords
terminal
substrate
base end
terminal base
bent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018523037A
Other languages
English (en)
Other versions
JP6463558B1 (ja
Inventor
康亮 池田
康亮 池田
理 松嵜
理 松嵜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6463558B1 publication Critical patent/JP6463558B1/ja
Publication of JPWO2018211684A1 publication Critical patent/JPWO2018211684A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/77—Apparatus for connecting with strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4007—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75754—Guiding structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75754—Guiding structures
    • H01L2224/75755—Guiding structures in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/777—Means for aligning
    • H01L2224/77754—Guiding structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/777—Means for aligning
    • H01L2224/77754—Guiding structures
    • H01L2224/77755—Guiding structures in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H01L2224/84815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92252—Sequential connecting processes the first connecting process involving a strap connector
    • H01L2224/92255—Sequential connecting processes the first connecting process involving a strap connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

電子モジュールは、第一基板１１と、第一電子素子１３と、第二電子素子２３と、第二基板２１と、第一端子部１１０と、第二端子部１２０と、を有する。前記第一端子部１１０は、第一端子基端部１１１と、第一端子外方部１１３と、前記第一端子基端部１１１と前記第一端子外方部１１３との間に設けられ、前記第一端子基端部１１１側で他方側に曲げられた第一屈曲部１１２と、を有する。前記第二端子部１２０は、第二端子基端部１２１と、第二端子外方部１２３と、前記第二端子基端部１２１と前記第二端子外方部１２３との間に設けられ、前記第二端子基端部１２１側で一方側に曲げられた第二屈曲部１２２と、を有する。

Description

本発明は、電子モジュール、リードフレーム及び電子モジュールに関する。
複数の電子素子が封止樹脂内に設けられた電子モジュールが従来から知られている（例えば特開２０１４−４５１５７号参照）。このような電子モジュールに関して小型化することが望まれている。
小型化する一つの手段として、電子素子を層状に積み重ねていく態様を採用することが考えられる。その際には、電子素子（第一電子素子）の一方側（例えばおもて面側）に別の電子素子（第二電子素子）を設けることが考えられる。
このような態様を採用しても、第二電子素子に電気的に接続される端子が第一基板に設けられた第一導体層に落とされて接続される態様を採用した場合には、面方向での大きさが大きくなってしまう。このように第一基板及び第二基板の大きさが大きくなると、ソルダー工程、リフロー工程等の熱処理工程においてこれら第一基板及び第二基板が反ったり歪んだりすることがある。
本発明は、面方向で大きくなることを防止し、ひいては第一基板及び第二基板に反りや歪みが発生することを防止する電子モジュール、リードフレーム及び電子モジュールの製造方法を提供する。
本発明による電子モジュールは、
第一基板と、
前記第一基板の一方側に設けられた第一電子素子と、
前記第一電子素子の一方側に設けられた第二電子素子と、
前記第二電子素子の一方側に設けられた第二基板と、
前記第一電子素子に電気的に接続される第一端子部と、
前記第二電子素子に電気的に接続される第二端子部と、
を備え、
前記第一端子部が、第一端子基端部と、第一端子外方部と、前記第一端子基端部と前記第一端子外方部との間に設けられ、前記第一端子基端部側で他方側に曲げられた第一屈曲部と、を有し、
前記第二端子部が、第二端子基端部と、第二端子外方部と、前記第二端子基端部と前記第二端子外方部との間に設けられ、前記第二端子基端部側で一方側に曲げられた第二屈曲部と、を有してもよい。
本発明による電子モジュールは、
少なくとも前記第一電子素子、前記第二電子素子、前記第一端子基端部、前記第一屈曲部、前記第二端子基端部及び前記第二屈曲部を封止する封止部をさらに備え、
前記封止部と外部との境界における、前記第一端子外方部と前記第一基板との間の厚み方向の距離と、前記第二端子外方部と前記第二基板との間の厚み方向の距離とは対応してもよい。
本発明による電子モジュールは、
少なくとも前記第一電子素子、前記第二電子素子、前記第一端子基端部、前記第一屈曲部、前記第二端子基端部及び前記第二屈曲部を封止する封止部をさらに備え、
前記封止部と外部との境界における、前記第一端子外方部と前記第一基板との間の厚み方向の距離と、前記第一端子外方部と前記第二基板との間の厚み方向の距離とは対応し、
前記封止部と外部との境界における、前記第二端子外方部と前記第一基板との間の厚み方向の距離と、前記第二端子外方部と前記第二基板との間の厚み方向の距離とは対応してもよい。
本発明による電子モジュールにおいて、
前記第一端子基端部は、基端部側で前記第一基板からの厚み方向の距離が離間した第一離間部を有し、
前記第二端子基端部は、基端部側で前記第二基板からの厚み方向の距離が離間した第二離間部を有してもよい。
本発明による電子モジュールにおいて、
前記第一端子基端部は第一折り曲げ部を有し、前記第一折り曲げ部の基端部側が前記第一離間部となり、
前記第二端子基端部は第二折り曲げ部を有し、前記第二折り曲げ部の基端部側が前記第二離間部となってもよい。
本発明による電子モジュールにおいて、
前記第一折り曲げ部は、縦断面において角形状又は円弧形状を有し、
前記第二折り曲げ部は、縦断面において角形状又は円弧形状を有してもよい。
本発明による電子モジュールにおいて、
前記第一端子基端部は、前記第一基板側に突出した第一端子凸部を有し、
前記第二端子基端部は、前記第二基板側に突出した第二端子凸部を有してもよい。
本発明によるリードフレームは、
第一端子基端部と、第一端子外方部と、前記第一端子基端部と前記第一端子外方部との間に設けられ、前記第一端子基端部側で他方側に曲げられた第一屈曲部と、を有する第一端子部と、
第二端子基端部と、第二端子外方部と、前記第二端子基端部と前記第二端子外方部との間に設けられ、前記第二端子基端部側で一方側に曲げられた第二屈曲部と、を有する第二端子部と、
前記第一端子部と前記第二端子部を連結する連結体と、
を備えてもよい。
本発明による電子モジュールの製造方法は、
前述したリードフレームの前記第一端子基端部を第一基板に設けられた第一導体層又は金属基板からなる第一基板に当接させ、前述したリードフレームの前記第二端子基端部を第二基板に設けられた第二導体層又は金属基板からなる第二基板に当接させる工程と、
前記連結体を切り離す工程と、
を備え、
前記第一導体層又は金属基板からなる前記第一基板は第一電子素子に電気的に接続され、
前記第二導体層又は金属基板からなる前記第二基板は第二電子素子に電気的に接続されてもよい。
本発明の一態様として、第一端子部が第一屈曲部と第一導体層に接続される第一端子基端部を有し、第二端子部が第二屈曲部と第二導体層に接続される第二端子基端部を有する態様を採用した場合には、第一基板に設けられた第一導体層と第二基板に設けられた第二導体層の両方を利用することができる。この結果、第一基板及び第二基板の両方を用いて回路パターンを形成でき、面方向の大きさが大きくなることを防止でき、ひいては第一基板及び第二基板に反りや歪みが発生することを防止できる。
図１は、本発明の第１の実施の形態で用いられうる電子モジュールの縦断面図である。 図２、本発明の第１の実施の形態で用いられうる電子モジュールの平面図である。 図３は、本発明の第１の実施の形態で用いられうるリードフレームの斜視図である。 図４は、本発明の第１の実施の形態で用いられうるリードフレームの平面図である。 図５は、本発明の第１の実施の形態で用いられうる別の例を示した電子モジュールの縦断面図である。 図６（ａ）−（ｅ）は本発明の第１の実施の形態で用いられうるチップモジュールの製造工程を示した縦断面図である。 図７（ａ）−（ｃ）は本発明の第１の実施の形態で用いられうる電子モジュールの製造工程を示した縦断面図である。 図８は、本発明の第２の実施の形態で用いられうる電子モジュールの縦断面図である。 図８は、本発明の第２の実施の形態で用いられうる端子部の別の例を示した縦断面図である。 図１０（ａ）は、本発明の第３の実施の形態で用いられうる端子部の縦断面図であり、図１０（ｂ）は、本発明の第３の実施の形態で用いられうる端子部の別の例を示した縦断面図である。 図１１、本発明の第４の実施の形態で用いられうる電子モジュールの平面図である。 図１２は、本発明の第５の実施の形態で用いられうる電子モジュールの縦断面図である。 図１３は、本発明の第６の実施の形態で用いられうる電子モジュールの縦断面図である。
第１の実施の形態
《構成》
本実施の形態において、「一方側」は図１の上方側を意味し、「他方側」は図１の下方側を意味する。図１の上下方向を「第一方向」と呼び、左右方向を「第二方向」と呼び、紙面の表裏方向を「第三方向」と呼ぶ。第二方向及び第三方向を含む面内方向を「面方向」といい、一方側から見た場合には「平面視」という。
本実施の形態の電子モジュールは、第一電子ユニットと、第二電子ユニットとを有してもよい。
図１に示すように、第一電子ユニットは、第一基板１１と、第一基板１１の一方側に設けられた複数の第一導体層１２と、第一導体層１２の一方側に設けられた第一電子素子１３と、を有してもよい。第一電子素子１３はスイッチング素子であってもよいし、制御素子であってもよい。第一電子素子１３がスイッチング素子である場合には、第一電子素子１３はＭＯＳＦＥＴやＩＧＢＴ等であってもよい。第一電子素子１３及び後述する第二電子素子２３の各々は半導体素子から構成されてもよく、半導体材料としてはシリコン、炭化ケイ素、窒化ガリウム等であってもよい。第一電子素子１３の他方側の面は第一導体層１２とはんだ等の導電性接着剤５（図９及び図１０参照）を介して接続されてもよい。なお、表示を簡易化するために、図１、図５等の図面では導電性接着剤５を示していない。
第一電子素子１３の一方側には第一接続体６０が設けられてもよい。第一接続体６０は第一電子素子１３の一方側の面とはんだ等の導電性接着剤５を介して接続されてもよい。
図１に示すように、第一接続体６０の一方側には第二電子ユニットが設けられてもよい。第二電子ユニットは、第一接続体６０の一方側に設けられた第二電子素子２３を有してもよい。また、第二電子ユニットは、第二基板２１と、第二基板２１の他方側に設けられた第二導体層２２を有してもよい。第二導体層２２の他方側には第二接続体７０が設けられてもよい。第二接続体７０は第二電子素子２３の一方側の面及び第二導体層２２の他方側の面とはんだ等の導電性接着剤５を介して接続されてもよい。
第二電子素子２３はスイッチング素子であってもよいし、制御素子であってもよい。第二電子素子２３がスイッチング素子である場合には、第二電子素子２３はＭＯＳＦＥＴやＩＧＢＴ等であってもよい。
第一接続体６０は、第一ヘッド部６１と、第一ヘッド部６１から他方側に延びた第一柱部６２を有してもよい。第二接続体７０は、第二ヘッド部７１と、第二ヘッド部７１から他方側に延びた第二柱部７２を有してもよい。第一接続体６０は断面が略Ｔ字形状となり、第二接続体７０も断面が略Ｔ字形状となってもよい。
第一基板１１及び第二基板２１としては、セラミック基板、絶縁樹脂層等を採用することができる。導電性接着剤５としては、はんだの他、ＡｇやＣｕを主成分とする材料を用いることもできる。第一接続体６０及び第二接続体７０の材料としてはＣｕ等の金属を用いることができる。なお、導体層１２，２２が設けられた基板１１，１２としては、回路パターニングを施した金属基板を用いることもできる。なお、基板１１，２１としては例えば回路パターニングを施した金属基板を用いることもでき、この場合には、基板１１，２１が導体層１２，２２を兼ねることになる。
電子モジュールは、前述した、第一電子素子１３、第二電子素子２３、第一接続体６０、第二接続体７０、第一導体層１２、第二導体層２２等を封止する封止樹脂等から構成される封止部９０を有してもよい。
第一導体層１２は端子部１００と接続されてもよく、端子部１００の先端側は封止部９０の外方に露出して、外部装置と接続可能となってもよい。
端子部１００は、他方側に曲げられた第一屈曲部１１２を有する第一端子部１１０と、一方側に曲げられた第二屈曲部１２２を有する第二端子部１２０と、を有してもよい。
より具体的には、第一端子部１１０は、第一導体層１２に接続される第一端子基端部１１１と、封止部９０の外方に露出した第一端子外方部１１３と、第一端子基端部１１１と第一端子外方部１１３との間に設けられ、第一端子基端部１１１側で他方側に曲げられた第一屈曲部１１２と、を有してもよい。第一端子基端部１１１は導電性接着剤５を介して第一導体層１２の一方側の面に接続されてもよい。
第二端子部１２０は、第二導体層２２に接続される第二端子基端部１２１と、封止部９０の外方に露出した第二端子外方部１２３と、第二端子基端部１２１と第二端子外方部１２３との間に設けられ、第二端子基端部１２１側で一方側に曲げられた第二屈曲部１２２と、を有してもよい。第二端子基端部１２１は導電性接着剤５を介して第二導体層２２の他方側の面に接続されてもよい。
第一端子部１１０及び第二端子部１２０は、図３及び図４に示すようなリードフレーム１３０を用いて、取り付けられてもよい。このリードフレーム１３０は前述した端子部１００に対応する構成を有している。より具体的には、本実施の形態におけるリードフレーム１３０は、第一端子部１１０と第二端子部１２０とを有している。第一端子部１１０は、周縁内方側に設けられた第一端子基端部１１１と、周縁外方側に設けられた第一端子外方部１１３と、第一端子基端部１１１と第一端子外方部１１３との間に設けられ、第一端子基端部１１１側で他方側に曲げられた第一屈曲部１１２と、を有している。第二端子部１２０は、周縁内方側に設けられた第二端子基端部１２１と、周縁外方側に設けられた第二端子外方部１２３と、第二端子基端部１２１と第二端子外方部１２３との間に設けられ、第二端子基端部１２１側で一方側に曲げられた第二屈曲部１２２と、を有している。第一端子部１１０及び第二端子部１２０は連結体１３１によって互いに連結されており、第一端子基端部１１１が第一導体層１２に導電性接着剤５を介して連結され、第二端子基端部１２１が第二導体層２２に導電性接着剤５を介して連結された後で、連結体１３１を切り離す製造工程を採用してもよい。リードフレーム１３０の材料は例えばＣｕ等の金属であってもよい。
なお、第一屈曲部１１２と第二屈曲部１２２の第二方向に沿った位置は、図１に示すようにずれていてもよいし、後述する第２の実施の形態等で示されるように合致していてもよい。また、第一端子外方部１１３と第二端子外方部１２３は図１に示すように先端側で曲げられてもよいが、このような態様とは異なり、曲げられていなくてもよい。また、図１に示すように第一端子外方部１１３と第二端子外方部１２３が先端側で曲げられる場合には、先端部の第二方向に沿った位置は、図１に示すようにずれていてもよいが、このような態様とは異なり、合致していてもよい。
図４に示すように、リードフレーム１３０の一辺（図４の左側）では第一端子部１１０だけが設けられ、リードフレーム１３０の他辺（図４の右側）では第一端子部１１０と第二端子部１２０の両方が設けられてもよい。また、図４に示されるリードフレーム１３０の他辺で示されるように、第一端子部１１０と第二端子部１２０が所定個数（１〜４個）ごとに入れ子になるようにして配置されてもよい。
リードフレーム１３０の高さ（第一方向の長さ）は、第一基板１１及び第二基板２１の設計高さ（第一方向での間隔）以上となってもよい。このような態様を採用した場合には、リードフレーム１３０によって、第一基板１１と第二基板２１を離間させる力（弾性力）を作用させることができ、ひいては、第一基板１１又は第二基板２１の反りや歪みによる影響を低減できる点で有益である。なお、封止部９０となる封止樹脂を金型内に注入する際、第一基板１１及び第二基板２１が金型によって一方側から押圧されることになる。このため、リードフレーム１３０の高さ（第一方向の長さ）が、第一基板１１及び第二基板２１の設計高さ（第一方向での間隔）より大きくなっていても、第一基板１１と第二基板２１との間隔は設計通りの距離になる。
封止部９０と外部との境界Ａ（図１参照）において、第一端子外方部１１３と第一基板１１との間の厚み方向の距離（第一方向に沿った距離）と、第二端子外方部１２３と第二基板２１との間の厚み方向の距離とは対応してもよい。本実施の形態におい距離が「対応する」とは、平均値から±５％の範囲内にあることを意味する。つまり、第一端子外方部１１３と第一基板１１との間の厚み方向の距離を「Ｌ１」とし、第二端子外方部１２３と第二基板２１との間の厚み方向の距離を「Ｌ２」とし、第一端子外方部１１３と第一基板１１との間の厚み方向の距離及び第二端子外方部１２３と第二基板２１との間の厚み方向の距離の平均値を「Ｌａ」とした場合に、第一端子外方部１１３と第一基板１１との間の厚み方向の距離と、第二端子外方部１２３と第二基板２１との間の厚み方向の距離とが対応するとは、１．０５×Ｌａ≧Ｌ１≧０．９５×Ｌａとなることを意味している。
封止部９０と外部との境界Ａにおいて、第一端子外方部１１３と第一基板１１との間の厚み方向の距離と、第一端子外方部１１３と第二基板２１との間の厚み方向の距離とは対応してもよい。また、第二端子外方部１２３と第一基板１１との間の厚み方向の距離と、第二端子外方部１２３と第二基板２１との間の厚み方向の距離とは対応してもよい。ここでの「対応する」も前述したとおりの意味である。
第一端子基端部１１１は面方向に延びた直線状になっておらず、面方向に対して傾斜してもよい。同様に、第二端子基端部１２１も面方向に延びた直線状になっておらず、面方向に対して傾斜してもよい。
図２に示すように、第一ヘッド部６１の一方側の面には第一溝部６４が設けられてもよい。第一溝部６４は、平面視（面方向）において、第一柱部６２の周縁外方に設けられているが、周縁外方の一部に設けられてもよいし、第一柱部６２の周縁外方の全部に設けられてもよい。第一ヘッド部６１の一方側の面であって、第一溝部６４の周縁内方にははんだ等の導電性接着剤５が設けられてもよく、導電性接着剤５を介して第二電子素子２３が設けられてもよい。
図１に示すように、第二電子素子２３の後述する第二ゲート端子２３ｇ等の端子に接続される接続子８５が用いられてもよい。このような態様に限られることはなく、図５に示すような第三接続体８０が利用されてもよい。第三接続体８０は、第三ヘッド部８１と、第三ヘッド部８１から他方側に延びた第三柱部８２を有してもよい。第三接続体８０は、はんだ等の導電性接着剤５を介して第二導体層２２の他方側の面及び第二電子素子２３の一方側の面に接続されてもよい。
図２に示すように、平面視において、第一電子素子１３は、第一ヘッド部６１から外方に露出する態様となってもよい。第一電子素子１３がＭＯＳＦＥＴ等のスイッチング素子である場合には、外方から露出した部分に第一ゲート端子１３ｇ等が設けられてもよい。同様に、第二電子素子２３がＭＯＳＦＥＴ等のスイッチング素子である場合には、一方側の面に第二ゲート端子２３ｇ等が設けられてもよい。図２に示す第一電子素子１３は、一方側の面に第一ゲート端子１３ｇと第一ソース端子１３ｓを有し、第二電子素子２３は、一方側の面に第二ゲート端子２３ｇと第二ソース端子２３ｓを有している。この場合、第二接続体７０が第二電子素子２３の第二ソース端子２３ｓに導電性接着剤５を介して接続され、接続子８５が第二電子素子２３の第二ゲート端子２３ｇに導電性接着剤５を介して接続されてもよい。また、第一接続体６０は第一電子素子１３の第一ソース端子１３ｓと第二電子素子２３の他方側に設けられた第二ドレイン端子とを導電性接着剤５を介して接続してもよい。第一電子素子１３の他方側に設けられた第一ドレイン端子は導電性接着剤５を介して第一導体層１２に接続されてもよい。第一電子素子１３の第一ゲート端子１３ｇは導電性接着剤５を介して接続子９５（図１参照）に接続され、当該接続子９５は導電性接着剤５を介して第一導体層１２に接続されてもよい。
第一電子素子１３及び第二電子素子２３のいずれか一方だけがスイッチング素子の場合には、第一接続体６０に載置される第二電子素子２３を発熱性の低い制御素子とし、第一電子素子１３をスイッチング素子にすることも考えられる。逆に、第一接続体６０に載置される第二電子素子２３をスイッチング素子とし、第一電子素子１３を発熱性の低い制御素子にすることも考えられる。
端子部１００と導体層１２，２２との接合は、はんだ等の導電性接着剤５を利用する態様だけではなく、レーザ溶接を利用してもよいし、超音波接合を利用してもよい。
また、第一電子素子１３、第二電子素子２３、第一接続体６０、第二接続体７０、接続子８５（又は第三接続体８０）及び接続子９５によってチップモジュール５０が構成されてもよい（図７参照）。この場合には、第一電子素子１３、第二電子素子２３、第一接続体６０、第二接続体７０、接続子８５（又は第三接続体８０）及び接続子９５を有するチップモジュール５０を、第一導体層１２を有する第一基板１１及び第二導体層２２を有する第二基板２１の間に配置した後で封止部９０によって封止することで、電子モジュールが製造されてもよい。
《製造方法》
次に、本実施の形態の電子モジュールの製造方法の一例について説明する。
まず、第一治具５００に第一電子素子１３を配置する（第一電子素子配置工程、図６（ａ）参照）。なお、図６は図１とは異なる縦断面を示しており、端子部１００等は示されていない。
次に、第一電子素子１３にはんだ等の導電性接着剤５を介して第一接続体６０を配置する（第一接続体配置工程、図６（ｂ）参照）。なお、図６でははんだ等の導電性接着剤５を示していない。
次に、第一接続体６０に導電性接着剤５を介して第二電子素子２３を配置する（第二電子素子配置工程、図６（ｃ）参照）。なお、第一接続体６０上の導電性接着剤５は第一電子素子１３の第一溝部６４の周縁内方に配置されている。
第二治具５５０に第二接続体７０を配置する（第二電子素子配置工程、図６（ｄ）参照）。第二治具５５０は、第二接続体７０が配置される位置に複数の治具凹部５６０を有してもよい。治具凹部５６０の高さは、チップモジュールの高さに対応してもよい。なお、治具凹部５６０の高さがチップモジュールの高さに対応しているというのは、導電性接着剤５の厚みも考慮したチップモジュールの全体の設計上の厚み以上の高さを治具凹部５６０が有していることを意味している。
吸引部材等を用いて第二接続体７０を第二治具５５０に吸着させた状態で第二治具５５０を反転させて、第二電子素子２３に導電性接着剤５を介して第二接続体７０を配置する（反転載置工程、図６（ｅ）参照）。
次に、導電性接着剤５に熱を加えて溶融させた後で硬化させる（リフローさせる）（第一硬化工程）。このようにして、第一電子素子１３及び第二電子素子２３を有するチップモジュール５０が製造される。
次に、チップモジュール５０を用いて電子モジュールを製造する方法について説明する。
第一基板１１に設けられた第一導体層１２にチップモジュール５０の第一電子素子１３を導電性接着剤５を介して載置する（チップモジュール載置工程、図７（ａ）参照）。なお、図７でもはんだ等の導電性接着剤５を示していない。
次に、接続子９５が第一電子素子１３及び第一導体層１２の一方側に導電性接着剤５を介して配置される。また、第一端子基端部１１１が導電性接着剤５を介して第一導体層１２に設けられるようにしてリードフレーム１３０が位置付けられる。この際、リードフレーム１３０等を位置決めする治具が利用されてもよい（リードフレーム配置工程、図７（ｂ）参照）。
次に、チップモジュール５０の第二接続体７０に導電性接着剤５を介して当接するように、第二基板２１に設けられた第二導体層２２を位置づける（第二基板配置工程、図７（ｃ）参照）。この際、第二導体層２２に対して第二端子基端部１２１が導電性接着剤５を介して当接する。なお、接続子８５は第二導体層２２に導電性接着剤５によって固定された状態で、第二基板２１が配置されるようにしてもよい。なお特に断りが無い限り、本願における「当接」には、直接的に当接する態様の他、間接的に当接する態様も含まれている。間接的に当接する態様としては、例えばはんだ等の導電性接着剤５を介して当接される態様を挙げることができる。
次に、導電性接着剤５に熱を加えて溶融させた後で硬化させる（リフローさせる）（第二硬化工程）。なお、この際に用いる導電性接着剤５と、チップモジュールを製造する際に用いる導電性接着剤５とは同じ材料であってもよい。このような態様とは異なり、この際に用いる導電性接着剤５の融点はチップモジュールを製造する際に用いる導電性接着剤５の融点よりも低くなり、第二硬化工程では、チップモジュールを製造する際に用いる導電性接着剤５の融点よりも低い温度で加熱されるようにしてもよい。
次に、封止樹脂を第一基板１１及び第二基板２１の間又は第一基板１１及び第二基板２１を覆うようにして注入する（封止工程）。
次に、リードフレーム１３０の連結体１３１を切断する（切断工程）。なお、リードフレーム１３０の先端側を折り曲げる場合には、連結体１３１を切断する前又は後でリードフレーム１３０の先端側を折り曲げてもよい。
以上のようにして、本実施の形態の電子モジュールが製造される。
《作用・効果》
次に、上述した構成からなる本実施の形態による作用・効果の一例について説明する。なお、「作用・効果」で説明するあらゆる態様を、上記構成で採用することができる。
電子モジュールを小型化するために、第一電子素子１３の一方側に第二電子素子２３を設ける態様を採用した場合には電子素子の数が増えるため、第一基板１１又は第二基板２１だけに導体層１２，２２による回路パターンを形成すると、面方向における大きさが大きくなる。この点、第一端子部１１０が第一屈曲部１１２と第一導体層１２に接続される第一端子基端部１１１を有し、第二端子部１２０が第二屈曲部１２２と第二導体層２２に接続される第二端子基端部１２１を有する態様を採用した場合には、第一基板１１に設けられた第一導体層１２と第二基板２１に設けられた第二導体層２２の両方を利用することができる。この結果、第一基板１１及び第二基板２１の両方を用いて回路パターンを形成でき、面方向の大きさが大きくなることを防止でき、ひいては第一基板１１及び第二基板２１に反りや歪みが発生することを防止できる。
第一端子部１１０及び第二端子部１２０が図３及び図４に示すようなリードフレーム１３０を用いて取り付けられる態様を採用した場合には、連結体１３１が切断されるまでの工程において、第一端子部１１０及び第二端子部１２０によって第一方向に沿った反発力を作り出すことができる。製造工程において熱が加わることで、第一基板１１及び第二基板２１が反ってしまったり歪んでしまったりする可能性がある。例えば、ソルダー工程、リフロー工程等では、熱が加わることから第一基板１１及び第二基板２１が反ってしまったり歪んでしまったりする可能性がある。この点、図３及び図４に示すようなリードフレーム１３０を用いる場合には、第一基板１１が第一端子部１１０の第一端子基端部１１１を一方側に押す力が連結体１３１を介して第二端子部１２０の第二端子基端部１２１から第二基板２１に伝わり、他方、第二基板２１が第二端子部１２０の第二端子基端部１２１を他方側に押す力が連結体１３１を介して第一端子部１１０の第一端子基端部１１１から第一基板１１に伝わる。この結果、その反発力によって、第一基板１１及び第二基板２１が反ったり歪んだりすることを防止できる。なお、このような反り及び歪みは第一基板１１及び第二基板２１の面方向での大きさが大きくなるほど大きくなることから、このような場合には、図３及び図４に示すようなリードフレーム１３０を用いることは非常に有益である。
一般にリードフレーム１３０の連結体１３１は、リードフレーム１３０を一つずつ位置決めしなくすむように、基板１１，２１に位置決めされて接続された後で切断される。このため、第一導体層１２に接続される第一端子基端部１１１と、第一端子外方部１１３と、第一端子基端部１１１と第一端子外方部１１３との間に設けられる第一屈曲部１１２と、第二導体層２２に接続される第二端子基端部１２１と、第二端子外方部１２３と、第二端子基端部１２１と第二端子外方部１２３との間に設けられる第二屈曲部１２２とが設けられている場合には、図３及び図４に示すようなリードフレーム１３０を採用している可能性が高くなる。
前述したようなリードフレーム１３０を用いた場合で、第一端子基端部１１１が面方向に延びた直線状になっているときには、第一基板１１から加わる力を第二基板２１に伝えやすくなる点で有益である。同様に、第二端子基端部１２１が面方向に延びた直線状になっている場合には、第二基板２１から加わる力を第一基板１１に伝えやすくなる点で有益である。
前述したようなリードフレーム１３０を用いた場合で、封止部９０と外部との境界Ａにおいて、第一端子外方部１１３と第一基板１１との間の厚み方向の距離と、第二端子外方部１２３と第二基板２１との間の厚み方向の距離とが対応している場合には、第一基板１１が反ったり歪んだりすることで加わる力が第一端子部１１０、連結体１３１及び第二端子部１２０を介して第二基板２１に伝わる態様と、第二基板２１が反ったり歪んだりすることで加わる力が第二端子部１２０、連結体１３１及び第一端子部１１０を介して第一基板１１に伝わる態様を同様のものにすることができる。このため、第一基板１１と第二基板２１が同じように沿ったり歪んだりした場合には、それらの力を効率よく相殺できる点で有益である。
また、図４に示されるリードフレーム１３０の他辺（図４の右側）で示されるように、第一端子部１１０と第二端子部１２０が所定個数（１〜４個）ごとに入れ子になるようにして配置される態様を採用することで、第一方向に沿った力を面方向で均一に加えることができる点で有益である。
前述したようなリードフレーム１３０を用いた場合で、封止部９０と外部との境界Ａにおいて、第一端子外方部１１３と第一基板１１との間の厚み方向の距離と、第一端子外方部１１３と第二基板２１との間の厚み方向の距離とが対応し、第二端子外方部１２３と第一基板１１との間の厚み方向の距離と、第二端子外方部１２３と第二基板２１との間の厚み方向の距離とが対応し、厚み方向（第一方向）における略中間位置に第一端子外方部１１３及び第二端子外方部１２３を位置づけられる態様を採用した場合にも、第一基板１１が反ったり歪んだりすることで加わる力が第一端子部１１０、連結体１３１及び第二端子部１２０を介して第二基板２１に伝わる態様と、第二基板２１が反ったり歪んだりすることで加わる力が第二端子部１２０、連結体１３１及び第一端子部１１０を介して第一基板１１に伝わる態様を同様のものにすることができる。このため、第一基板１１と第二基板２１が同じように沿ったり歪んだりした場合には、それらの力を効率よく相殺できる点で有益である。
なお、封止部９０と外部との境界Ａにおいて、第一端子外方部１１３と第一基板１１との間の厚み方向の距離と、第二端子外方部１２３と第二基板２１との間の厚み方向の距離とが対応する場合であっても、連結体１３１が面方向で延在していない場合（例えば段形状となっている場合）には、厚み方向（第一方向）において略中間位置に第一端子外方部１１３及び第二端子外方部１２３が位置づけられることにはならないことには留意が必要である。
本実施の形態のように第一電子素子１３と第二電子素子２３が積層される電子モジュールでは両面がヒートシンクによって冷却されることが考えられるが、前述したように厚み方向（第一方向）において略中間位置に第一端子外方部１１３及び第二端子外方部１２３を位置づけられる態様を採用した場合には、各ヒートシンクからの第一方向に沿った距離を等しくすることができる。安全規格のため、例えば電子素子が６００Ｖの電圧を用いる場合には、端子部１００のうち封止部９０の外方に位置する部分（アルターリード）とヒートシンクとの距離は３．６ｍｍ以上となる必要がある。このため、他方側に設けられたヒートシンクと封止部９０の外方に位置する端子部１００（アウターリード）との間の第一方向に沿った距離と、一方側に設けられたヒートシンクと封止部９０の外方に位置する端子部１００（アウターリード）との間の第一方向に沿った距離とを同じ値にすることで、電子モジュールの厚みを最大限にまで薄くできる点で有益である。
第２の実施の形態
次に、本発明の第２の実施の形態について説明する。
第１の実施の形態では、第一端子基端部１１１が面方向に延びた直線状になっており、第二端子基端部１２１が面方向に延びた直線状になっている態様となっていた。本実施の形態では、図８及び図９に示すように、第一端子基端部１１１が基端部側で第一基板１１からの厚み方向（第一方向）の距離が離間し、第一導体層１２から離間した第一離間部１１１ａを有し、第二端子基端部１２１が基端部側で第二基板２１からの厚み方向（第一方向）の距離が離間し、第二導体層２２から離間した第二離間部１２１ａを有する態様となっている。より具体的には、第一端子基端部１１１が第一折り曲げ部１１１ｂを有し、第一折り曲げ部１１１ｂの基端部側（図８及び図９の左側）が第一離間部１１１ａとなり、第二端子基端部１２１が第二折り曲げ部１２１ｂを有し、第二折り曲げ部１２１ｂの基端部側（図８及び図９の左側）が第二離間部１２１ａとなる態様となっている。その他の構成については、第１の実施の形態と同様であり、第１の実施の形態で説明したあらゆる態様を採用することができる。第１の実施の形態で説明した部材については同じ符号を用いて説明する。
第一端子基端部１１１が第一折り曲げ部１１１ｂを有し、第一折り曲げ部１１１ｂの基端部側が第一離間部１１１ａとなる態様を採用した場合には、周縁部において第一導体層１２と第一端子基端部１１１との間に設けられた導電性接着剤５に対して十分な厚みを持たせることでき、導電性接着剤５にクラック等が入ることを防止できる。特に第一折り曲げ部１１１ｂの基端部側が第一離間部１１１ａとなることで、劣化が進みやすくクラックの入りやすい周縁部で導電性接着剤５の厚みを持たせることができる点で有益である。同様に、第二端子基端部１２１が第二折り曲げ部１２１ｂを有し、第二折り曲げ部１２１ｂの基端部側が第二離間部１２１ａとなる態様を採用した場合には、周縁部において第二導体層２２と第二端子基端部１２１との間に設けられた導電性接着剤５に対して十分な厚みを持たせることでき、導電性接着剤５にクラック等が入ることを防止できる。特に第二折り曲げ部１２１ｂの基端部側が第二離間部１２１ａとなることで、劣化が進みやすくクラックの入りやすい周縁部で導電性接着剤５の厚みを持たせることができる点で有益である。
また、離間部１１１ａ，１２１ａを設けることで、端子部１００と封止樹脂等の封止部９０との密着性が向上することも期待できる。
第一折り曲げ部１１１ｂ及び第二折り曲げ部１２１ｂの形状としては様々なものを用いることができるが、一例として、縦断面（第一方向及び第二方向を含む面）において、図８に示すような角部を有する角形状を有する態様であってもよいし、図９に示すように円弧形状を有する態様であってもよい。
図８に示すように、第一折り曲げ部１１１ｂが角形状となっている態様を採用した場合には、第一端子基端部１１１を折り曲げるだけで形成でき、また第一導体層１２からの第一方向に沿った距離を設けやすい点で有益である。同様に、第二折り曲げ部１２１ｂが角形状となっている態様を採用した場合には、第二端子基端部１２１を折り曲げるだけで形成でき、また第二導体層２２からの第一方向に沿った距離を設けやすい点で有益である。
第１の実施の形態で説明したようなリードフレーム１３０を採用して電子モジュールを製造する場合で、第一折り曲げ部１１１ｂが角形状となっている態様を採用した場合には、第一方向で力が加わったときに角形状からなる第一折り曲げ部１１１ｂが第一導体層１２に食い込みつつ、食い込んだ部分及びその周縁からの反発力が働くことを期待できる点で有益である。同様に、第１の実施の形態で説明したようなリードフレーム１３０を採用して電子モジュールを製造する場合で、第二折り曲げ部１２１ｂが角形状となっている態様を採用した場合には、第一方向で力が加わったときに角形状からなる第二折り曲げ部１２１ｂが第二導体層２２に食い込みつつ、食い込んだ部分及びその周縁からの反発力が働くことを期待できる点で有益である。
図９に示すように、第一折り曲げ部１１１ｂが円弧形状となっている態様を採用した場合には、第一端子基端部１１１を第一導体層１２から緩やかに離間させることができ、第一導体層１２に設けられた導電性接着剤５の厚みを緩やかに変化させたい場合には有益である。同様に、第二折り曲げ部１２１ｂが円弧形状となっている態様を採用した場合には、第二端子基端部１２１を第二導体層２２から緩やかに離間させることができ、第二導体層２２に設けられた導電性接着剤５の厚みを緩やかに変化させたい場合には有益である。
第１の実施の形態で説明したようなリードフレーム１３０を採用して電子モジュールを製造する場合で、第一折り曲げ部１１１ｂが円弧形状となっている態様を採用した場合には、第一方向で力が加わったときに円弧形状からなる第一折り曲げ部１１１ｂによる弾性力による反発力が働くことを期待できる点で有益である。同様に、第１の実施の形態で説明したようなリードフレーム１３０を採用して電子モジュールを製造する場合で、第二折り曲げ部１２１ｂが円弧形状となっている態様を採用した場合には、第一方向で力が加わったときに円弧形状からなる第二折り曲げ部１２１ｂによる弾性力による反発力が働くことを期待できる点で有益である。
第１の実施の形態で説明したようなリードフレーム１３０を採用して電子モジュールを製造する場合には、第一端子基端部１１１は第一導体層１２に押し付けられることが想定されていることから、第一端子基端部１１１と第一導体層１２との間に間隙が設けられて難い構成となっている。このため、本実施の形態のような第一離間部１１１ａが設けられる態様を採用することで、少なくとも第一離間部１１１ａにおいて第一端子基端部１１１と第一導体層１２との間に一定程度の間隙を設けることができ、第一導体層１２に設けられた導電性接着剤５にクラックが入ることを防止できる。同様に、第１の実施の形態で説明したようなリードフレーム１３０を採用して電子モジュールを製造する場合には、第二端子基端部１２１は第二導体層２２に押し付けられることが想定されていることから、第二端子基端部１２１と第二導体層２２との間に間隙が設けられて難い構成となっている。このため、本実施の形態のような第二離間部１２１ａが設けられる態様を採用することで、少なくとも第二離間部１２１ａにおいて第二端子基端部１２１と第二導体層２２との間に一定程度の間隙を設けることができ、導電性接着剤５にクラックが入ることを防止できる。
とりわけ、第一基板１１及び第二基板２１の熱による歪みや反りに対してより強い反発力を付与するために、リードフレーム１３０の高さ（第一方向の長さ）が、第一基板１１及び第二基板２１の設計高さ（第一方向での間隔）よりも大きくなる態様を採用した場合には、端子基端部１１１，１２１は導体層１２，２２により強く押し付けられる構成になることから、端子基端部１１１，１２１と導体層１２，２２との間に間隙が設けられ難い構成となっている。この点、本実施の形態のような離間部１１１ａ，１２１ａを採用することで、導電性接着剤５の厚みを周縁部で厚くすることができ、信頼性を高めることができる点で有益である。
また、基板１２，２２の厚さ及び端子部１１０の厚さには公差が存在することから、これらの公差によって導電性接着剤５の厚みが薄くなり過ぎたり、導体層１３，２３と端子部１１０との間の距離が離れ過ぎたりすることがある。また、基板１１，１３の第一方向に沿った位置が最適な位置からずれてしまうこともある。この点、本実施の形態のような離間部１１１ａ，１２１ａを採用することで、端子基端部１１１，１２１を導体層１３，２３に比較的近くに位置づけて設計し、端子基端部１１１，１２１の一部が導体層１３，２３と直接接触する態様を採用しても、劣化が進みやすくクラックの入りやすい周縁部では導電性接着剤５の厚みを厚くすることができる。このため、前述した問題を解決できる点でも有益である。また、この結果として、製造工程における位置合わせの精度を下げることができ、製造工程を容易にし、製造効率を高めることができる点で有益である。
第３の実施の形態
次に、本発明の第３の実施の形態について説明する。本実施の形態では、図１０に示すように、第一端子基端部１１１が第一基板１１側に突出した第一端子凸部１１６を有し、第二端子基端部１２１が第二基板２１側に突出した第二端子凸部１２６を有する態様となっている。その他の構成については、上記各実施の形態で説明したあらゆる態様を採用することができる。上記各実施の形態で説明した部材については同じ符号を用いて説明する。
第一端子基端部１１１が第一端子凸部１１６を有する態様を採用した場合には、第一導体層１２と第一端子基端部１１１との間に設けられた導電性接着剤５に対して十分な厚みを持たせることでき、導電性接着剤５にクラック等が入ることを防止できる。同様に、第二端子基端部１２１が第二端子凸部１２６を有する態様を採用した場合には、第二導体層２２と第二端子基端部１２１との間に設けられた導電性接着剤５に対して十分な厚みを持たせることでき、導電性接着剤５にクラック等が入ることを防止できる。
第１の実施の形態で説明したようなリードフレーム１３０を採用して電子モジュールを製造する場合には、第一端子基端部１１１は第一導体層１２に押し付けられることが想定されていることから、第一端子基端部１１１と第一導体層１２との間に間隙が設けられて難い構成となっている。このため、本実施の形態のような第一端子凸部１１６が設けられる態様を採用することで、周縁部で第一端子基端部１１１と第一導体層１２との間に一定程度の間隙を設けることができ、第一導体層１２に設けられた導電性接着剤５にクラックが入ることを防止できる。同様に、第１の実施の形態で説明したようなリードフレーム１３０を採用して電子モジュールを製造する場合には、第二端子基端部１２１は第二導体層２２に押し付けられることが想定されていることから、第二端子基端部１２１と第二導体層２２との間に間隙が設けられて難い構成となっている。このため、本実施の形態のような第二端子凸部１２６が設けられる態様を採用することで、周縁部で第二端子基端部１２１と第二導体層２２との間に一定程度の間隙を設けることができ、導電性接着剤５にクラックが入ることを防止できる。
とりわけ第一基板１１及び第二基板２１の熱による歪みや反りに対してより強い反発力を付与するために、リードフレーム１３０の高さ（第一方向の長さ）が、第一基板１１及び第二基板２１の設計高さ（第一方向での間隔）よりも大きくなる態様を採用した場合には、端子基端部１１１，１２１は導体層１２，２２により強く押し付けられる構成になることから、端子基端部１１１，１２１と導体層１２，２２との間に間隙が設けられ難い構成となっている。この点、本実施の形態のような端子凸部１１６，１２６を採用することで、導電性接着剤５の厚みを周縁部で厚くすることができ、信頼性を高めることができる点で有益である。
また、第一端子凸部１１６及び第二端子凸部１２６を設けることで、端子部１００と封止樹脂等の封止部９０との密着性が向上することも期待できる。第一端子凸部１１６及び第二端子凸部１２６の形状は様々なものを採用することができ、第一端子凸部１１６及び第二端子凸部１２６は、図１０（ａ）に示すように縦断面が半球又は円弧状になってもよいし、図１０（ｂ）に示すように縦断面が台形状になってもよい。また、これらに限られず、第一端子凸部１１６及び第二端子凸部１２６の縦断面は長方形状となってもよいし三角形状となってもよい。
第一端子凸部１１６及び第二端子凸部１２６の各々は一つだけ設けられる必要はなく、複数設けられてもよい。なお、劣化が進みやすくクラックの入りやすい周縁部で導電性接着剤５の厚みを厚くすることを考えると、端子凸部１１６，１２６は端子基端部１１１，１２１の周縁部以外に設けられることが有益である。
第一端子凸部１１６及び第二端子凸部１２６の各々は、平坦形状な端子基端部１１１，１２１を叩く等することで簡単に形成することができる点でも有益である。
第４の実施の形態
次に、本発明の第４の実施の形態について説明する。
上記各実施の形態では、断面が略Ｔ字形状の第一接続体６０が用いられていたが、本実施の形態の第一接続体６０は、図１１に示すように、第一ヘッド部６１から他方側に延びた４つの支持部６５（６５ａ−６５ｄ）を有している。支持体６５は、第一導体層１２又は第一基板１１に当接するようになっている。その他の構成については、上記各実施の形態で説明したあらゆる態様を採用することができる。上記各実施の形態で説明した部材については同じ符号を用いて説明する。
本実施の形態では４つの支持部６５が利用されている態様を用いて説明するが、これに限られることはなく、１、２、３又は５つ以上の支持部６５が用いられてもよい。
本実施の形態のように第一ヘッド部６１から延びた支持部６５が設けられている場合には、第二電子素子２３の実装時又は第二電子素子２３を実装した後で第二電子素子２３の重みによって第一接続体６０が傾いてしまうことを防止できる。また、このように支持部６５が第一基板１１又は第一導体層１２に当接することで、放熱性を高めることができる。特に支持部６５が第一導体層１２に当接する場合には、放熱効果をより高めることができる点で有益である。
また、本実施の形態のように複数の支持部６５が設けられている場合には、第一接続体６０をより安定に設けることができ、かつより高い放熱効果を実現できる点で有益である。
支持部６５の各々は、面方向で延び、第一基板１１又は第一導体層１２と当接する支持基端部６９（６９ａ−６９ｄ）を有してもよい。また、複数の支持部６５の各々に支持基端部６９が設けられる必要はなく、複数の支持部６５のうちの一部に支持基端部６９が設けられ、残部に支持基端部６９が設けられないようにしてもよい。
このような支持基端部６９が設けられている場合には、第一接続体６０をよりバランスよく第一基板１１又は第一導体層１２に配置することができ、また支持基端部６９で第一基板１１又は第一導体層１２との接触面積を増やすことができることから、放熱効果を高めることできる。
支持部６５の各々は第一導体層１２に当接してもよい。支持部６５に接続される第一導体層１２が他の第一導体層１２、第二導体層２２、第一電子素子１３及び第二電子素子２３に電気的に接続されておらず電気的な機能を果たさない態様を採用した場合には、支持部６５が導通して予想していない挙動を第一電子素子１３及び第二電子素子２３が示すことを防止できる点で有益である。
本実施の形態のように複数の支持部６５を有する第一接続体６０を採用した場合には、第１の実施の形態で説明したリードフレーム１３０を利用した場合と同様、第一基板１１及び第二基板２１の熱による歪みや反りに対して反発力を付与できるようになる。つまり、前述したように電子モジュールの製造工程で熱が加わることで第一基板１１及び第二基板２１が反ったり歪んだりしようとする力が加わるが、複数の支持部６５を有する第一接続体６０を用いることで、第一端子基端部１１１及び第二端子基端部１２１による作用に加えて、第一接続体６０によっても、第二電子素子２３、第二接続体７０、第三接続体８０、接続子８５等を介して、第一基板１１及び第二基板２１の反りや歪みを防止できる点で有益である。
第５の実施の形態
次に、本発明の第５の実施の形態について説明する。
上記各実施の形態では第二柱部７２を有する断面が略Ｔ字形状からなる第二接続体７０を用いて説明したが、本実施の形態では、図１２に示すように、第二接続体７０は、第二ヘッド部７１から他方側に延びる延在部７５（７５ａ，７５ｂ）を有している。その他の構成については、上述した各実施の形態で説明したあらゆる態様を採用することができる。上述した各実施の形態で説明した部材については同じ符号を用いて説明する。
本実施の形態では２つの延在部７５が利用されている態様を用いて説明するが、これに限られることはなく、１つ又は３つ以上の延在部７５が用いられてもよい。
本実施の形態によれば、延在部７５が設けられていることから、第二電子素子２３からの熱を効率よく放熱することができ、第二接続体７０によっても高い放熱効果を実現できる。
また、本実施の形態のように複数の延在部７５が設けられている場合には、より高い放熱効果を実現できる点で有益である。
延在部７５の各々は第一導体層１２に当接してもよい。延在部７５に接続される第一導体層１２は、他の第一導体層１２、第二導体層２２、第一電子素子１３及び第二電子素子２３に電気的に接続されていなくてもよい。
本実施の形態のように複数の延在部を有する第二接続体７０を採用した場合には、第１の実施の形態で説明したリードフレーム１３０を利用した場合と同様、第一基板１１及び第二基板２１の熱による歪みや反りに対して反発力を付与できるようになる。つまり、前述したように電子モジュールの製造工程で熱が加わることで第一基板１１及び第二基板２１が反ったり歪んだりしようとする力が加わるが、複数の延在部を有する第二接続体７０を用いることで、第一端子基端部１１１及び第二端子基端部１２１による作用に加えて、第二接続体７０によっても第一基板１１及び第二基板２１の反りや歪みを防止できる点で有益である。
第６の実施の形態
次に、本発明の第６の実施の形態について説明する。
上記各実施の形態では、第一接続体６０及び第二接続体７０が用いられている態様を用いて説明したが、このような態様には限られない。図１３に示すように、第一接続体６０及び第二接続体７０が設けられていなくてもよい。本実施の形態でも、前述した端子部１００について説明した効果を得ることができる。
上述した各実施の形態の記載及び図面の開示は、請求の範囲に記載された発明を説明するための一例に過ぎず、上述した実施の形態の記載又は図面の開示によって請求の範囲に記載された発明が限定されることはない。また、出願当初の請求項の記載はあくまでも一例であり、明細書、図面等の記載に基づき、請求項の記載を適宜変更することもできる。
１１ 第一基板
１２ 第一導体層
１３ 第一電子素子
２１ 第二基板
２２ 第二導体層
２３ 第二電子素子
１１０ 第一端子部
１２０ 第二端子部
１１１ 第一端子基端部
１１１ａ 第一離間部
１１１ｂ 第一折り曲げ部
１１２ 第一屈曲部
１１３ 第一端子外方部
１１６ 第一端子凸部
１２１ 第二端子基端部
１２１ａ 第二離間部
１２１ｂ 第二折り曲げ部
１２２ 第二屈曲部
１２３ 第二端子外方部
１２６ 第二端子凸部

Claims (9)

  1. 第一基板と、
    前記第一基板の一方側に設けられた第一電子素子と、
    前記第一電子素子の一方側に設けられた第二電子素子と、
    前記第二電子素子の一方側に設けられた第二基板と、
    前記第一電子素子に電気的に接続される第一端子部と、
    前記第二電子素子に電気的に接続される第二端子部と、
    を備え、
    前記第一端子部は、第一端子基端部と、第一端子外方部と、前記第一端子基端部と前記第一端子外方部との間に設けられ、前記第一端子基端部側で他方側に曲げられた第一屈曲部と、を有し、
    前記第二端子部は、第二端子基端部と、第二端子外方部と、前記第二端子基端部と前記第二端子外方部との間に設けられ、前記第二端子基端部側で一方側に曲げられた第二屈曲部と、を有することを特徴とする電子モジュール。
  2. 少なくとも前記第一電子素子、前記第二電子素子、前記第一端子基端部、前記第一屈曲部、前記第二端子基端部及び前記第二屈曲部を封止する封止部をさらに備え、
    前記封止部と外部との境界における、前記第一端子外方部と前記第一基板との間の厚み方向の距離と、前記第二端子外方部と前記第二基板との間の厚み方向の距離とは対応していることを特徴とする請求項１に記載の電子モジュール。
  3. 少なくとも前記第一電子素子、前記第二電子素子、前記第一端子基端部、前記第一屈曲部、前記第二端子基端部及び前記第二屈曲部を封止する封止部をさらに備え、
    前記封止部と外部との境界における、前記第一端子外方部と前記第一基板との間の厚み方向の距離と、前記第一端子外方部と前記第二基板との間の厚み方向の距離とは対応し、
    前記封止部と外部との境界における、前記第二端子外方部と前記第一基板との間の厚み方向の距離と、前記第二端子外方部と前記第二基板との間の厚み方向の距離とは対応することを特徴とする請求項１又は２のいずれかに記載の電子モジュール。
  4. 前記第一端子基端部は、基端部側で前記第一基板からの厚み方向の距離が離間した第一離間部を有し、
    前記第二端子基端部は、基端部側で前記第二基板からの厚み方向の距離が離間した第二離間部を有することを特徴とする請求項１乃至３のいずれか１項に記載の電子モジュール。
  5. 前記第一端子基端部は第一折り曲げ部を有し、前記第一折り曲げ部の基端部側が前記第一離間部となり、
    前記第二端子基端部は第二折り曲げ部を有し、前記第二折り曲げ部の基端部側が前記第二離間部となることを特徴とする請求項４に記載の電子モジュール。
  6. 前記第一折り曲げ部は、縦断面において角形状又は円弧形状を有し、
    前記第二折り曲げ部は、縦断面において角形状又は円弧形状を有することを特徴とする請求項５に記載の電子モジュール。
  7. 前記第一端子基端部は、前記第一基板側に突出した第一端子凸部を有し、
    前記第二端子基端部は、前記第二基板側に突出した第二端子凸部を有することを特徴とする請求項１乃至６のいずれか１項に記載の電子モジュール。
  8. 第一端子基端部と、第一端子外方部と、前記第一端子基端部と前記第一端子外方部との間に設けられ、前記第一端子基端部側で他方側に曲げられた第一屈曲部と、を有する第一端子部と、
    第二端子基端部と、第二端子外方部と、前記第二端子基端部と前記第二端子外方部との間に設けられ、前記第二端子基端部側で一方側に曲げられた第二屈曲部と、を有する第二端子部と、
    前記第一端子部と前記第二端子部を連結する連結体と、
    を備えたリードフレーム。
  9. 請求項８に記載のリードフレームの前記第一端子基端部を第一基板に設けられた第一導体層又は金属基板からなる第一基板に当接させ、請求項８に記載のリードフレームの前記第二端子基端部を第二基板に設けられた第二導体層又は金属基板からなる第二基板に当接させる工程と、
    前記連結体を切り離す工程と、
    を備え、
    前記第一導体層又は金属基板からなる前記第一基板は第一電子素子に電気的に接続され、
    前記第二導体層又は金属基板からなる前記第二基板は第二電子素子に電気的に接続されることを特徴とする電子モジュールの製造方法。
JP2018523037A 2017-05-19 2017-05-19 電子モジュール、リードフレーム及び電子モジュールの製造方法 Active JP6463558B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/018826 WO2018211684A1 (ja) 2017-05-19 2017-05-19 電子モジュール、リードフレーム及び電子モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP6463558B1 JP6463558B1 (ja) 2019-02-06
JPWO2018211684A1 true JPWO2018211684A1 (ja) 2019-06-27

Family

ID=63556385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018523037A Active JP6463558B1 (ja) 2017-05-19 2017-05-19 電子モジュール、リードフレーム及び電子モジュールの製造方法

Country Status (6)

Country Link
US (1) US11037870B2 (ja)
JP (1) JP6463558B1 (ja)
CN (1) CN109287130B (ja)
NL (1) NL2020940B1 (ja)
TW (1) TWI690954B (ja)
WO (1) WO2018211684A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7438071B2 (ja) * 2020-09-15 2024-02-26 株式会社東芝 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0671062B2 (ja) 1989-08-30 1994-09-07 株式会社東芝 樹脂封止型半導体装置
JPH0626280U (ja) 1992-09-04 1994-04-08 株式会社三協精機製作所 半導体装置のリード構造
JPH09232499A (ja) 1996-02-26 1997-09-05 Canon Inc 半導体装置
JP3525832B2 (ja) 1999-11-24 2004-05-10 株式会社デンソー 半導体装置
JP4916745B2 (ja) 2006-03-28 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2008016469A (ja) 2006-07-03 2008-01-24 Renesas Technology Corp 半導体装置
JP5067267B2 (ja) * 2008-06-05 2012-11-07 三菱電機株式会社 樹脂封止型半導体装置とその製造方法
JP5407198B2 (ja) 2008-07-02 2014-02-05 富士電機株式会社 電力変換装置のパワーモジュール
JP5414644B2 (ja) 2010-09-29 2014-02-12 三菱電機株式会社 半導体装置
WO2012157069A1 (ja) 2011-05-16 2012-11-22 トヨタ自動車株式会社 パワーモジュール
JP2014045157A (ja) 2012-08-29 2014-03-13 Hitachi Automotive Systems Ltd パワー半導体モジュール
JP6331294B2 (ja) * 2013-09-02 2018-05-30 株式会社ジェイテクト 半導体装置
JP6249394B2 (ja) 2013-09-17 2017-12-20 セイコーインスツル株式会社 リード端子付き電気化学セル
JP2016066700A (ja) 2014-09-25 2016-04-28 株式会社日立製作所 パワー半導体モジュール
JP6673012B2 (ja) * 2016-05-26 2020-03-25 三菱電機株式会社 半導体装置およびその製造方法
WO2019053840A1 (ja) * 2017-09-14 2019-03-21 新電元工業株式会社 電子モジュール及び電子モジュールの製造方法

Also Published As

Publication number Publication date
US20210043554A1 (en) 2021-02-11
WO2018211684A1 (ja) 2018-11-22
JP6463558B1 (ja) 2019-02-06
CN109287130A (zh) 2019-01-29
TWI690954B (zh) 2020-04-11
US11037870B2 (en) 2021-06-15
NL2020940A (en) 2018-11-23
NL2020940B1 (en) 2019-04-25
CN109287130B (zh) 2022-06-17
TW201909201A (zh) 2019-03-01

Similar Documents

Publication Publication Date Title
JP6139710B2 (ja) 電極端子、電力用半導体装置、および電力用半導体装置の製造方法
JP6732118B2 (ja) 電子モジュール及び電子モジュールの製造方法
WO2018179981A1 (ja) 半導体装置
JP6402281B1 (ja) 電子モジュール、接続体の製造方法及び電子モジュールの製造方法
JPWO2018211684A1 (ja) 電子モジュール、リードフレーム及び電子モジュールの製造方法
JP6511584B2 (ja) チップモジュールの製造方法
JP7422646B2 (ja) 半導体装置および半導体装置の製造方法
JP2009016380A (ja) 半導体装置及びその製造方法
JP5145168B2 (ja) 半導体装置
JP6523567B1 (ja) 電子モジュール
JP6473271B1 (ja) 電子モジュール
CN112368829B (zh) 电子模块
JP2024076763A (ja) 電子装置及び電子装置の製造方法
TW202238888A (zh) 半導體裝置
WO2019142255A1 (ja) 電子モジュール
JP2011100756A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180507

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181228

R150 Certificate of patent or registration of utility model

Ref document number: 6463558

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150