JP5067267B2 - 樹脂封止型半導体装置とその製造方法 - Google Patents

樹脂封止型半導体装置とその製造方法 Download PDF

Info

Publication number
JP5067267B2
JP5067267B2 JP2008148040A JP2008148040A JP5067267B2 JP 5067267 B2 JP5067267 B2 JP 5067267B2 JP 2008148040 A JP2008148040 A JP 2008148040A JP 2008148040 A JP2008148040 A JP 2008148040A JP 5067267 B2 JP5067267 B2 JP 5067267B2
Authority
JP
Japan
Prior art keywords
switching element
semiconductor switching
terminal
emitter
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008148040A
Other languages
English (en)
Other versions
JP2009295794A (ja
Inventor
哲也 上田
敬昭 白澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008148040A priority Critical patent/JP5067267B2/ja
Priority to US12/196,590 priority patent/US7772709B2/en
Priority to DE102008064789.6A priority patent/DE102008064789B3/de
Priority to DE102008054306A priority patent/DE102008054306B4/de
Priority to CN201210036267.7A priority patent/CN102569256B/zh
Priority to CN2009100064375A priority patent/CN101599484B/zh
Priority to CN201110079981XA priority patent/CN102201398B/zh
Publication of JP2009295794A publication Critical patent/JP2009295794A/ja
Application granted granted Critical
Publication of JP5067267B2 publication Critical patent/JP5067267B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Description

本発明は複数の半導体スイッチング素子を重なるように配置し、一体的に樹脂封止することで実装面積を縮小する樹脂封止型半導体装置とその製造方法に関する。
ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やパワーＭＯＳＦＥＴなどは電力の変換やモータ制御に幅広く用いられている半導体スイッチング素子である。半導体スイッチング素子を用いた装置の一例として、ＩＧＢＴが使用されている３相交流インバータ回路について図２５を参照して説明する。
３相交流インバータ回路３０１はＵ相３０２、Ｖ相３０４、Ｗ相３０６を備える。そしてＵ相３０２、Ｖ相３０４、Ｗ相３０６はそれぞれ上アーム３１０と下アーム３１２を備える。上アーム３１０はＩＧＢＴ３１４とそれに並列接続されるフリーホイールダイオード３１６を備える。下アーム３１２も同様にＩＧＢＴ３１８とそれに並列接続されるフリーホイールダイオード３２０を備える。そしてＵ相３０２は高電圧直流電源に接続され、制御回路から伝送される制御信号によるスイッチングを行い、負荷３２２へ交流成分を伝送する。なお、Ｖ相３０４、Ｗ相３０６についてもＵ相３０２と同様である。
このように複数のＩＧＢＴ（半導体スイッチング素子）を利用する装置は樹脂封止により実装されることが多い。前述の３相交流インバータ回路３０１のＵ相３０２は例えば図２６のように実装される。図２６では絶縁基板３３５上に第１の導体電極３３４および第２の導体電極３３２が配置される。
第１の導体電極３３４には既述した上アームのＩＧＢＴ３１４のコレクタと、フリーホイールダイオード３１６のカソードが接するようにＩＧＢＴ３１４とフリーホイールダイオード３１６が配置される。一方第２の導体電極３３２には既述した下アームのＩＧＢＴ３１８のコレクタと、フリーホイールダイオード３２０のカソードが接するようにＩＧＢＴ３１８とフリーホイールダイオード３２０が配置される。第１の導体電極３３４および第２の導体電極３３２に配置された素子はワイヤ配線３０８により所定の接続が行われ図２５の接続を実現している。
なお、図２６ではＩＧＢＴ３１４の制御信号は制御端子３３８から供給され、ＩＧＢＴ３１８の制御信号は制御端子３４０から供給される。
素子の搭載された絶縁基板は樹脂封止されることが多い。一般的な樹脂封止のプロセスを図２７から図３２を参照して概説する。図２７に示すようにここでは樹脂封止されるべき構造であるインサート物３６０が上金型３５０と下金型３５２により形成されるキャビティ３５７に配置される。下金型３５２の一部にはキャビティ内部にモールド樹脂を供給する樹脂タブレット３５６とプランジャー３５４が配置されている。
次いで、図２８に示すように上金型３５０と下金型３５２により型締めを行う。この際、上、下金型がキャビティ内に供給されるべきモールド樹脂を加熱し樹脂粘度が下げられる。次いで、プランジャー３５４がキャビティ内部方向に移動しモールド樹脂がキャビティ内部に注入される（図２９）。さらに上金型３５０、下金型３５２が温度が低下させられ、キャビティ内のモールド樹脂３５８が硬化させられる（図３０）。最後に上金型３５０および下金型３５２が前述の硬化させられたモールド樹脂から取り出され（図３１）所望の切断等が行われて樹脂封止を終了する（図３２）。
上述の樹脂封止の方法は、インサート物の厚みが製造ばらつきを持っていてもそのばらつきが一定の範囲内であれば樹脂封止が問題なく行われる。しかしながらこのような樹脂封止の方法では放熱特性の向上が十分でないという問題があった。また、実装面積の縮小の要請に答えることもできず改善が求められていた。
樹脂封止型半導体装置の実装面積を縮小するためには半導体素子を樹脂封止型半導体装置の厚み方向に重ねて配置することがある。すなわち、前述の３相交流インバータの例ではＵ相、Ｖ相、Ｗ相のいずれかに用いられる下アームを構成するＩＧＢＴの上に該上アームを構成するＩＧＢＴを乗せるように重ねた状態で樹脂封止を行うことがある（特許文献１−９）これにより図２６に示されるようなフラットな表面（基板）に素子を搭載した場合と比較して、実装面積をおよそ半分程度にまで縮小できる。
特開２００６−０４９５４２号公報 特開２００６−１３４９９０号公報 特開２００４−１９３４７６号公報 特開２００２−０２６２５１号公報 特開２００４−０４７８５０号公報 特開２００５−０６４１１６号公報 特開２００５−０６４１１５号公報 特開２００５−３３３００８号公報 特開２００５−３０３０１８号公報
前述したように２のＩＧＢＴを重ねた状態で樹脂封止する半導体装置では、フラットな表面（基板）に複数の素子を搭載した場合と比較して、素子を高密度で搭載できる。一般に電力用などの半導体装置では放熱性が重要な特性である。そして前述のように素子を高密度で搭載すると、ＩＧＢＴなどの樹脂封止される素子の放熱性を高める必要がさらに増す。そこで図３４に記載のようなインサート物４０１を製造することが考えられる。図３４に記載のインサート物４０１とはモールド金型内部に搭載され樹脂封止が行われるべき構造である。インサート物４０１はＩＧＢＴ４０８とＩＧＢＴ４１０、ダイオード４２４とダイオード４２６を重ねるように配置するものである。
そしてＩＧＢＴ４０８の表面側すなわちゲートとエミッタが配置される面では、ヒートスプレッダ４２２が前述のエミッタと接合される。この接合は例えば、はんだ４１６などにより行われる。ヒートスプレッダ４２２は金属製である。ヒートスプレッダ４２２はＩＧＢＴ４０８のエミッタだけでなくダイオオード４２６のアノードとも接合される。ヒートスプレッダ４２２は、ＩＧＢＴ４０８のエミッタと接合される面と反対の面において絶縁層４３０を介し放熱板である銅箔４３４と接合される。銅箔４３４の絶縁層４３０と接する面と反対の面は、モールド樹脂工程後も外部に露出することを意図している面である。
また、ＩＧＢＴ４０８と重ねて配置されるＩＧＢＴ４１０については、ＩＧＢＴ４１０の裏面すなわち、コレクタの形成される面にヒートスプレッダ４２０が接合される。ヒートスプレッダ４２０は金属製である。ヒートスプレッダ４２０はＩＧＢＴ４１０のコレクタだけでなくダイオオード４２４のカソードとも接合される。ヒートスプレッダ４２０は、ＩＧＢＴ４１０のコレクタと接合される面と反対の面において絶縁層４３２を介し放熱板である銅箔４３６と接合される。銅箔４３６の絶縁層４３２と接する面と反対の面は、モールド樹脂工程後も外部に露出することを意図している面である。
このような構成を備えるインサート物４０１は図３３に記載の下金型４０２、中間金型４０４、上金型４０６を備える金型を用いてモールド樹脂による樹脂封止が行われる。図３３に示されるように、下金型４０２はその上面において中間金型４０４および上金型４０６と接し、上金型４０６はその下面において中間金型４０４および下金型４０２の上面と接して型締めが行われる。以後、下金型４０２、中間金型４０４、上金型４０６を用いた樹脂封止の方法と、図２７から図３２を参照して説明した方法との相違点を説明する。
インサート物４０１の銅箔４３４と銅箔４３６は、それぞれ絶縁層４３０、４３２に接する面と反対側の面でモールド樹脂外部に露出することを予定しているため、キャビティ４００内部に配置されモールド樹脂がキャビティに導入される際には、キャビティ内壁に押し付けられていなければならない。すなわち、キャビティ内壁と銅箔４３４、銅箔４３６とが接していることにより、キャビティ内壁と銅箔４３４、銅箔４３６との間にモールド樹脂が浸入せず、前述した通り銅箔４３４と銅箔４３６の一部をモールド樹脂外部に露出させることができる。
これにより、ヒートスプレッダ４２２に接続され樹脂封止後のモールド樹脂外部に延びるＩＧＢＴ４０８のエミッタ端子４４０と、ＩＧＢＴ４１０のコレクタ端子４３８および主電極４２８からの放熱に加えて、銅箔４３４と銅箔４３６からの放熱も行われる。よって放熱性の良好な樹脂封止型半導体装置を製造し得る。
ところで前述の製造方法を実施するためには、インサート物４０１の総厚さと金型（下金型４０２、中間金型４０４、上金型４０６）により形成されるキャビティ４００のキャビティ総深さ（図３３においてＡで示す）とが完全に一致しなければならない。両者が完全に一致した状態でインサート物４０１がキャビティ４００に導入されモールド樹脂の注入が行われれば、銅箔４３４と銅箔４３６の一部をモールド樹脂外部へ露出させることができ、しかもインサート物に不要な力がかかる弊害もない。しかしながら、インサート物４０１の製造において、総厚さＢには一定のばらつきが生じることは避けられない。
ゆえに、インサート物４０１の総厚さＢがキャビティ総深さより小さい値である場合がある。この場合、図３５に示される通り下金型４０２、中間金型４０４、上金型４０６による型締めが行われた後においても銅箔４３４と上金型４０６の内壁との間もしくは銅箔４３６と下金型４０２の内壁との間に間隔４５０、間隔４５２が生じ得る。間隔４５０、間隔４５２が生じている状態のままで樹脂封止を行うと、モールド樹脂外部に露出すべき銅箔４３４と銅箔４３６の一部までもがモールド樹脂４５４で覆われてしまう（図３６）。この結果、装置の放熱特性の改善、向上が困難となる問題があった。
他方、インサート物４０１の総厚さがキャビティ総深さＡより大きい値である場合も考えられる。この場合、図３７に記載される通り、下金型４０２、中間金型４０４、上金型４０６の型締めができない。そして、例えば下金型４０２上面と上金型４０６下面との間に間隔４６０があく。ここで、前述の間隔４６０をなくすために下金型４０２、中間金型４０４、上金型４０６またはこれらのいずれかに対する押圧を強め、無理に型締めを行うと素子がダメージを受けてしまう問題があった（図３８の４６２、４６４、４６６、４６８)。
このように、実装面積を縮小するべくＩＧＢＴなどの半導体スイッチング素子を重ねて配置したインサート物であって、インサート物の放熱特性を向上させることを目的にインサート物の一部を金型内壁に密着させた状態でモールド樹脂を行う場合、インサート物の製造ばらつきに応じてインサート物全体がモールド樹脂で覆われてしまったり、インサート物が割れるなどのダメージを受けてしまったりするという問題があった。
本発明は、上述のような課題を解決するためになされたもので、実装面積の縮小と放熱特性の向上ができる樹脂封止型半導体装置とその製造方法を提供することを目的とする。
本発明にかかる樹脂封止型半導体装置は、表面にエミッタを有し裏面にコレクタを有する第１の半導体スイッチング素子と、該第１の半導体スイッチング素子の該表面に接合された第１のエミッタ端子と、該第１の半導体スイッチング素子の該裏面に接合された第１のコレクタ端子と、該第１のコレクタ端子の該第１の半導体スイッチング素子との接合面とは反対側の面に接合された第１の放熱板と、を有するハイサイドと、表面にエミッタを有し裏面にコレクタを有する第２の半導体スイッチング素子と、該第２の半導体スイッチング素子の該表面に接合された第２のエミッタ端子と、該第２の半導体スイッチング素子の該裏面に接合された第２のコレクタ端子と、該第２のコレクタ端子の該第２の半導体スイッチング素子との接合面とは反対側の面に接合された第２の放熱板と、を有するローサイドと、該ハイサイドと該ローサイドが、該第１のエミッタ端子と該第２のコレクタ端子を該モールド樹脂内部で接続する接続リード以外によっては接しないように該ハイサイドと該ローサイドと該接続リードを一体的に覆うモールド樹脂とを備え、該第１の放熱板の該第１のコレクタ端子との接合面とは反対側の面は該モールド樹脂から露出し、該第２の放熱板の該第２のコレクタ端子との接合面とは反対側の面は該モールド樹脂から露出し、該第１の半導体スイッチング素子と該第２の半導体スイッチング素子は、該第１の半導体スイッチング素子のエミッタと該第２の半導体スイッチング素子のエミッタが相対するように配置されることを特徴とする。
本発明にかかる他の樹脂封止型半導体装置は、表面にエミッタを有し裏面にコレクタを有する第１の半導体スイッチング素子と、該第１の半導体スイッチング素子の該表面に接合された第１のエミッタ端子と、該第１の半導体スイッチング素子の該裏面に接合された第１のコレクタ端子と、該第１のコレクタ端子の該第１の半導体スイッチング素子との接合面とは反対側の面に接合された第１の放熱板と、を有するハイサイドと、表面にエミッタを有し裏面にコレクタを有する第２の半導体スイッチング素子と、該第２の半導体スイッチング素子の該表面に接合された第２のエミッタ端子と、該第２の半導体スイッチング素子の該裏面に接合された第２のコレクタ端子と、該第２のコレクタ端子の該第２の半導体スイッチング素子との接合面とは反対側の面に接合された第２の放熱板と、を有するローサイドと、該ハイサイドと該ローサイドが、該第１のエミッタ端子と該第２のエミッタ端子との間に配置された弾性構造体以外によっては接しないように該ハイサイドと該ローサイドと該弾性構造体を一体的に覆うモールド樹脂とを備え、該第１の放熱板の該第１のコレクタ端子との接合面とは反対側の面は該モールド樹脂から露出し、該第２の放熱板の該第２のコレクタ端子との接合面とは反対側の面は該モールド樹脂から露出していることを特徴とする。
本発明にかかる樹脂封止型半導体装置の製造方法は、表面にエミッタを有し裏面にコレクタを有する第１の半導体スイッチング素子の該表面に第１のエミッタ端子を接合し、該第１の半導体スイッチング素子の該裏面に第１のコレクタ端子を接合する工程と、該第１のコレクタ端子の該第１の半導体スイッチング素子との接合面とは反対側の面に第１の放熱板を接合する工程と、表面にエミッタを有し裏面にコレクタを有する第２の半導体スイッチング素子の該表面に第２のエミッタ端子を接合し、該第２の半導体スイッチング素子の該裏面に第２のコレクタ端子を接合する工程と、該第２のコレクタ端子の該第２の半導体スイッチング素子との接合面とは反対側の面に第２の放熱板を接合する工程と、上金型、下金型、及びこれらの間に配置される中間金型で形成されるキャビティ内部に、該第１、第２の半導体スイッチング素子、該第１、第２のエミッタ端子、該第１、第２のコレクタ端子、および該第１、第２の放熱板を入れ、該キャビティの内部にモールド樹脂を注入して該第１の半導体スイッチング素子と該第２の半導体スイッチング素子を一体的に覆う工程とを備え、該モールド樹脂を該キャビティ内部に注入する際に、該第１の放熱板の該第１のコレクタ端子との接合面とは反対側の面を該下金型の内部底面に接触させ、該第２の放熱板の該第２のコレクタ端子との接合面とは反対側の面を該上金型の内部上面に接触させ、該第１の半導体スイッチング素子のエミッタと該第２の半導体スイッチング素子のエミッタが相対するように該第１の半導体スイッチング素子と該第２の半導体スイッチング素子を配置し、該第１のエミッタ端子と該第１のコレクタ端子を該下金型の上面に載せ、該第１のエミッタ端子と該第１のコレクタ端子の上に該中間金型を載せ、該第２のエミッタ端子と該第２のコレクタ端子を該中間金型の上に載せ、該上金型の下面を該第２のエミッタ端子と該第２のコレクタ端子の上面に押し付け、該第１のエミッタ端子と該第２のエミッタ端子を離間させることを特徴とする。
本発明にかかる他の樹脂封止型半導体装置は、表面にエミッタを有し裏面にコレクタを有する第１の半導体スイッチング素子の該裏面に第１のコレクタ端子を接合する工程と、該第１のコレクタ端子の該第１の半導体スイッチング素子との接合面とは反対側の面に有機組成である第１の高放熱絶縁体を接合する工程と、該第１の高放熱絶縁体の該第１のコレクタ端子との接合面とは反対側の面に第１の放熱板を接合する工程と、表面にエミッタを有し裏面にコレクタを有する第２の半導体スイッチング素子の該表面に第２のエミッタ端子を接合する工程と、該第２のエミッタ端子の該第２の半導体スイッチング素子との接合面とは反対側の面に有機組成である第２の高放熱絶縁体を接合する工程と、該第２の高放熱絶縁体の該第２のエミッタ端子との接合面とは反対側の面に第２の放熱板を接合する工程と、該第１の半導体スイッチング素子の表面と該第２の半導体スイッチング素子の裏面とに挟まれるように主電極出力端子を接合する工程と、上金型と下金型で形成されるキャビティ内部に該第１、第２の半導体スイッチング素子、該第１のコレクタ端子、該第２のエミッタ端子、該第１、第２の高放熱絶縁体、該第１、第２の放熱板、該主電極出力端子を入れ、該キャビティの内部にモールド樹脂を注入して該第１の半導体スイッチング素子と該第２の半導体スイッチング素子を一体的に覆う工程とを備え、該モールド樹脂を該キャビティ内部に注入する際に、該第１の放熱板の該第１の高放熱絶縁体との接合面とは反対側の面を該下金型の内部底面に接触させ、該第２の放熱板の該第２の高放熱絶縁体との接合面とは反対側の面を該上金型の内部上面に接触させ、該第１の高放熱絶縁体と該第２の高放熱絶縁体のガラス転移温度は、モールド金型温度より低いことを特徴とする。
本発明により、樹脂封止型半導体装置の小型化と放熱特性の向上を弊害なく行うことができる。
実施の形態１
本実施形態は小型化と放熱特性の向上ができる樹脂封止型半導体装置とその製造方法に関する。図１は本実施形態の樹脂封止型半導体装置１１の断面図である。樹脂封止型半導体装置１１は第１のＩＧＢＴ１０を備える。第１のＩＧＢＴ１０は表面にゲート、エミッタを有し、裏面にコレクタを有する。第１のＩＧＢＴ１０のゲートには第１の内部配線３２を介して第１の制御端子２８が接続される。また第１のＩＧＢＴ１０のエミッタには、はんだ１８により第１のエミッタ端子２２が接続されている。さらに第１のＩＧＢＴ１０のコレクタには、はんだ１８により第１のコレクタ端子２０が接続されている。
さらに本実施形態の樹脂封止型半導体装置１１は第１のダイオード１４を備える。第１のダイオード１４は表面にカソードが形成され裏面にアノードが形成されるものである。第１のダイオード１４のカソードは、はんだ１８により第１のコレクタ端子２０に接続される。第１のダイオード１４のアノードは、はんだ１８により第１のエミッタ端子２２に接続される。従って第１のコレクタ端子２０はその所定の面で第１のＩＧＢＴ１０のコレクタおよび第１のダイオード１４のカソードと接続されることになる。また、第１のエミッタ端子２２はその所定の面で第１のＩＧＢＴ１０のエミッタおよび第１のダイオード１４のアノードと接続される。
前述の第１のコレクタ端子２０の、第１のＩＧＢＴ１０のコレクタおよび第１のダイオード１４のカソードと接続される面とは反対側の面（以後、第１のコレクタ端子放熱面と称する）には第１の絶縁層３６が配置されている。第１の絶縁層３６は第１のコレクタ端子２０の絶縁のために第１のコレクタ端子放熱面と接して配置される。第１の絶縁層３６の、第１のコレクタ端子放熱面と接する面と反対の面には第１の放熱板３８が配置される。第１の放熱板３８は平板状であり、第１の絶縁層３６と接する面と反対側の面においてモールド樹脂３４から外部に露出している。ここで、第１の放熱板３８は金属製であり、モールド樹脂３４内部、特に第１のコレクタ端子２０の放熱性を高める。なお、前述した第１のコレクタ端子放熱面とは、第１の絶縁層３６を介して第１の放熱板３８と繋がれ放熱を行う面である。しかしながら第１のコレクタ端子２０の放熱が第１のコレクタ端子放熱面以外の面からも行われる場合もある。後述する第２のコレクタ端子放熱面についても同様である。
以後説明の便宜上、前述した第１のＩＧＢＴ１０、第１のダイオード１４、第１のコレクタ端子２０、第１のエミッタ端子２２、第１の内部配線３２、第１の制御端子２８、第１の絶縁層３６、第１の放熱板３８からなる構造を「ハイサイド」と称することがある。
樹脂封止型半導体装置１１は第２のＩＧＢＴ１２を更に備える。第２のＩＧＢＴ１２は表面にゲート、エミッタを有し、裏面にコレクタを有する。第２のＩＧＢＴ１２のゲートには第２の内部配線３３を介して第２の制御端子３０が接続される。また第２のＩＧＢＴ１２のエミッタには、はんだ１８により第２のエミッタ端子２６が接続されている。さらに第２のＩＧＢＴ１２のコレクタには、はんだ１８により第２のコレクタ端子２４が接続されている。
さらに本実施形態の樹脂封止型半導体装置１１は第２のダイオード１６を備える。第２のダイオード１６は表面にカソードが形成され裏面にアノードが形成されるものである。第２のダイオード１６のカソードは、はんだ１８により第２のコレクタ端子２４に接続される。なお、はんだ１８はハイサイドと対応する場所には配置されているものである。
そして第２のダイオード１６のアノードは、はんだ１８により第２のエミッタ端子２６に接続される。従って第２のコレクタ端子２４はその所定の面で第２のＩＧＢＴ１２のコレクタおよび第２のダイオード１６のカソードと接続される。また、第２のエミッタ端子２６はその所定の面で第２のＩＧＢＴ１２のエミッタおよび第２のダイオード１６のアノードと接続される。
前述の第２のコレクタ端子２４のうち、第２のＩＧＢＴ１２のコレクタおよび第２のダイオード１６のカソードと接続される面とは反対側の面（以後、第２のコレクタ端子放熱面と称する）には第２の絶縁層３７が配置されている。第２の絶縁層３７は第２のコレクタ端子２４の絶縁のために第２のコレクタ端子放熱面と接して配置される。第２の絶縁層３７の、第２のコレクタ端子放熱面と接する面と反対の面には第２の放熱板３９が配置される。第２の放熱板３９は平板状であり、第２の絶縁層３７と接する面と反対側の面においてモールド樹脂３４から外部に露出している。ここで、第２の放熱板３９は金属製であり、モールド樹脂３４内部、特に第２のコレクタ端子２４の放熱性を高める。
以後説明の便宜上、前述した第２のＩＧＢＴ１２、第２のダイオード１６、第２のコレクタ端子２４、第２のエミッタ端子２６、第２の内部配線３３、第２の制御端子３０、第２の絶縁層３７、第２の放熱板３９からなる構造を「ローサイド」と称することがある。
本実施形態の樹脂封止型半導体装置１１は前述のハイサイドとローサイドとがモールド樹脂３４により一体的に覆われている。しかも、第１のエミッタ端子２２と第２のエミッタ端子２６とが相対するようにハイサイドとローサイドが配置される。ここで、第１のエミッタ端子２２と第２のエミッタ端子２６とは０．１ｍｍ程度の間隔が空けられている。この間隔は特に０．１ｍｍに限定されないが、少なくともハイサイドとローサイドの厚みの製造ばらつきの和（総厚ばらつき）よりも大きい値が設定される。そしてこの間隔を満たすように第１のエミッタ端子２２と第２のエミッタ端子２６との間にはモールド樹脂３４が形成されている。
そして、第１のＩＧＢＴ１０、第２のＩＧＢＴ１２、第１のダイオード１４、第２のダイオード１６はモールド樹脂３４で覆われているが第１のコレクタ端子２０、第２のコレクタ端子２４、第１のエミッタ端子２２、第２のエミッタ端子２６、第１の制御端子２８、第２の制御端子３０はモールド樹脂３４の外部に延びる部分を備える。
第１のコレクタ端子２０と第２のエミッタ端子２６が伸びる方向はモールド樹脂３４内外問わず平行であり、両者がモールド樹脂３４の外部に延びる方向は同一方向である。また、第１のエミッタ端子２２と第２のコレクタ端子２４が伸びる方向はモールド樹脂３４内外問わず平行であり、両者がモールド樹脂３４の外部に延びる方向は同一方向である。さらに、第１のコレクタ端子２０と第２のエミッタ端子２６がモールド樹脂３４の外部に延びる方向と、第１のエミッタ端子２２と第２のコレクタ端子２４がモールド樹脂３４の外部に延びる方向とは逆方向である。
本実施形態の樹脂封止型半導体装置は上述の構成を備え、図２５で説明した３相交流インバータにおける交流Ｕ相３０２、Ｖ相３０４、Ｗ相３０６のいずれかを形成するものである。
図２は図１のＢ矢示図である。図２に示されるとおり、第１のＩＧＢＴ１０のゲートは第１の内部配線３２により第１の制御端子２８と接続される。また、第２のＩＧＢＴ１２のゲートは第２の内部配線３３により第２の制御端子３０と接続される。第１の制御端子２８、第２の制御端子３０共にモールド樹脂３４の外部に延びる部分を備える。
図３は本実施形態の樹脂封止型半導体装置１１を図１のＣ矢示方向から見た底面図である。第２の放熱板３９は第２のコレクタ端子放熱面の広い範囲と重なるように配置されている。
図４、５、６は上述の樹脂封止型半導体装置１１を様々な角度から表した図であり、これらに付された符号については記載済みであるから説明を省略する。
図７は本実施形態の樹脂封止型半導体装置１１の製造方法について説明する図である。本実施形態の樹脂封止型半導体装置１１のモールド樹脂による樹脂封止は、下金型５０、中間金型５２、上金型５４を用いて実施される。すなわち下金型５０、中間金型５２、上金型５４の内壁により形成されるキャビティ内部にハイサイドとローサイドを入れた状態で、キャビティ内部にモールド樹脂を注入しハイサイドとローサイドの樹脂封止を行う。
以下、樹脂封止の工程について図７を参照して詳述する。まず、はんだ付けなどにより組み立てが行われたローサイドが下金型５０に搭載される。ローサイドのうち、モールド樹脂外部に延びるべき第２のエミッタ端子２６と第２のコレクタ端子２４の部分は下金型５０の上側面に載せられる。
次いで、第２のエミッタ端子２６と第２のコレクタ端子２４の下金型５０の上側面に載せられた部分の上に、中間金型５２を重ねて載置する。中間金型５２は少なくともその一部において、中間金型５２と下金型５０とにより第２のエミッタ端子２６と第２のコレクタ端子２４の一部を挟む部分を備える。
次いで、はんだ付けなどにより組み立てが行われたハイサイドが、中間金型５２に搭載される。具体的には、モールド樹脂外部に延びるべき第１のコレクタ端子２０と第１のエミッタ端子２２の部分が中間金型５２の上側面に搭載される。
次いで、第１のコレクタ端子２０と第１のエミッタ端子２２の中間金型５２の上側面に搭載され部分の上に、上金型５４を重ねて載置する。上金型５４は少なくともその一部において、中間金型５２と上金型５４とにより第１のエミッタ端子２２と第１のコレクタ端子２０の一部を挟む部分を備える。
なお、このように下金型５０、中間金型５２、上金型５４のキャビティにハイサイドとローサイドが配置された状態では第１のエミッタ端子２２と第２のエミッタ端子２６とは相対する位置にあり、両者の間には一定の間隔が設けられている。この間隔は中間金型５２の厚みにより調整できる。
次いで、下金型５０、中間金型５２、上金型５４の型締めが行われる。型締めは上金型５０と下金型５４とあるいはそれらの一方に力を加え、ハイサイドおよびローサイドを固定するものである。本実施形態では、少なくともこの型締めが行われている状態においては、第１の放熱板３８の第１の絶縁層３６と接する面と反対の面（以後、第１の放熱面と称する）が上金型５４の内壁と接する。また、第２の放熱板３９の第２の絶縁層３７と接する面と反対の面（以後、第２の放熱面と称する）が下金型５０の内壁と接する。
また、型締めが行われている状態における第１のエミッタ端子２２と第２のエミッタ端子２６との距離（図７においてこの距離はＣで表されている）は、０．１ｍｍであるが、特にこの値に限定されないのは前述した通りである。
次いで、前述の型締めが行われた状態でキャビティ内部にモールド樹脂が注入され、ハイサイドとローサイドとが一体的に樹脂封止される。
上述してきた樹脂封止型半導体装置およびその製造方法は以下の特徴を有する。まず、図７を参照して説明したとおり、本実施形態では第１のエミッタ端子２２と第２のエミッタ端子２６との間に間隔（図７ではＣで示す）が設けられた状態で樹脂封止を行う。よって前述の課題が生じる場合である、ハイサイドとローサイドの厚さの和がキャビティ総深さより大きい場合であっても、間隔Ｃがこの両者の乖離（差）を吸収する。よってＩＧＢＴ素子などがダメージを受ける弊害を回避できる。これにより、樹脂封止工程前にハイサイドとローサイドの厚みを厳しく管理したり、型締め時にハイサイドおよびローサイドに過剰な力がかかることを回避すべく緩衝層を設けたり、あるいは金型構造を複雑化させて対応したりする必要はなく、簡便な工程で安価に製造することが可能である。
さらに、前述の通り、第１の放熱面および第２の放熱面はキャビティ内壁と接した状態でモールド樹脂の注入が行われるから、これらの面にモールド樹脂が付着することはない。よって第１の放熱面および第２の放熱面をモールド樹脂外部に露出させることができるから、樹脂封止型半導体装置の放熱特性を向上させることができる。ここで、ハイサイド、ローサイドともにＩＧＢＴのコレクタが樹脂封止型半導体装置の外側を向くように位置されていることは放熱特性にとって理想的な配置である。すなわち、ＩＧＢＴのコレクタ側に放熱板を配置できることによりＩＧＢＴ素子の投影面積と同等（またはそれ以上)の放熱板による放熱面積を備える構造とすることができる。
さらに、本実施形態の樹脂封止型半導体装置はハイサイドとローサイドを重ねて縦方向に配置するため、これらを平面状に配置する場合と比較して実装面積の削減が可能である。
さらに、本実施形態の樹脂封止型半導体装置は、第１のコレクタ端子２０と第２のエミッタ端子２６がモールド樹脂３４の外部に延びる方向と、第１のエミッタ端子２２と第２のコレクタ端子２４がモールド樹脂３４の外部に延びる方向とは逆方向である。よってハイサイドとローサイドを流れる電流の向きは逆方向であるから相互インダクタンスの低減ができる。
ここで、本実施形態の樹脂封止型半導体装置の放熱特性をさらに向上させる構造について説明する。
図８は第１のエミッタ端子２２と第２のコレクタ端子２４とにはんだ６０によりフィン状の冷却構造６２が取り付けられた樹脂封止型半導体装置について説明する図である。本実施形態の構成によれば、既述の第１の放熱板３８と第２の放熱板３９による放熱によって高い放熱効果を得られるが、コレクタ端子、エミッタ端子のいずれかあるいは全てにフィン状の冷却構造６２のような冷却構造を設置することでさらに放熱特性を高めることができる。
図９は前述の冷却構造の他の例を説明する図である。図９のように冷却プレート６４をコレクタ端子、エミッタ端子のいずれかあるいは全てに設置することも可能である。
本実施形態を通して、樹脂封止型半導体装置が備える素子として第１のＩＧＢＴ１０、第２のＩＧＢＴ１２、第１のダイオード１４、第２のダイオード１６を挙げたが本発明はこれに限定されない。すなわち、複数の半導体素子を重ねて配置し樹脂封止を行う樹脂封止工程において、半導体素子へのダメージなどの弊害なく放熱特性の良好な樹脂封止型半導体装置を作成できる事が本発明の第１の効果である。よって本発明の効果を得るためには半導体素子の種類は限定されない。
同様に本実施形態で示した構成も本発明の範囲を逸脱しない限りにおいて様々な変形が考えられる。例えば、第１の放熱板３８および第２の放熱板３９として銅箔を用いても良い。また、第１の絶縁層３６、第２の絶縁層３７が省略あるいは他のもので代用されていても良い。
実施の形態２
本実施形態は構成を単純化し放熱特性、電気的特性を高めることができる樹脂封止型半導体装置に関する。図１０は本実施形態の樹脂封止型半導体装置の断面図である。なお、図１０において図１と同一の符号が付されたものは図１と同様の構成要素であるから説明を省略する。以後、実施形態１との構成上の相違点について説明する。
本実施形態の第１のＩＧＢＴ１０の裏面および第１のダイオード１４のカソードが形成された面ははんだ１８を介して第１のヒートスプレッダ７２と接合される。また、第２のＩＧＢＴ１２の裏面および第２のダイオード１６のカソードが形成された面ははんだ１８を介して第２のヒートスプレッダ７６と接合される。第１のヒートスプレッダ７２、第２のヒートスプレッダ７６は電気伝導性の良い金属板である。
第１のヒートスプレッダ７２であって、第１のＩＧＢＴ１０の裏面などと接する面には第１のＩＧＢＴ１０のコレクタ端子７４が接続される。コレクタ端子７４はモールド樹脂３４の外部に延びる部分を備える。
第２のヒートスプレッダ７６の、第２のＩＧＢＴ１２のコレクタおよび第２のダイオード１６のカソードと接合される面にはさらに接続リード７０が配置される。接続リード７０はヒートスプレッダ７６と第１のエミッタ端子２２とをモールド樹脂３４の内部で接続する。
本実施形態の樹脂封止型半導体装置は、３相交流インバータのＵ相、Ｖ相、Ｗ相のいずれかを構成するモジュールであり、（実施形態１で定義した）ハイサイドのエミッタ端子とローサイドのコレクタ端子は接続されなければならない。そこで、本実施形態ではこの接続をモールド樹脂３４内部で行うことにより、構成を簡単化している。コレクタ端子７４と第２のエミッタ端子２６とはモールド樹脂内外を問わず平行に配置されており、両者はモールド樹脂３４外部の同じ方向に向かって延びる。ここで、第１のエミッタ端子２２がモールド樹脂３４外部に延びる方向は、コレクタ端子７４と第２のエミッタ端子２６がモールド樹脂３４外部に伸びる方向と反対側であり、かつモールド樹脂３４内外問わず平行である。なお、第１のエミッタ端子２２、コレクタ端子７４、第２のエミッタ端子２６はその役割からそれぞれ、主電極出力端子、主電極Ｐ端子、主電極Ｎ端子と称することもできる。
本実施形態の樹脂封止型半導体装置の別の角度から見た図を図１１と図１２に示す。図１１は図１０のＢ矢示図である。また、図１２は図１０のＣ矢示図である。このような構成の樹脂封止型半導体装置の製造方法は実施形態１と同様であるから説明を省略する。
本実施形態の樹脂封止型半導体装置の放熱特性を向上させるためには、例えば、図１３、１４、１５のような構成が考えられる。図１３には第１のエミッタ端子２２のモールド樹脂３４外部に延びる部分の表面、裏面にフィン状の冷却構造８０、８２がはんだ８１を介して取り付けられた様子が示されている。この場合第１のエミッタ端子２２の放熱特性を高めることができる。
図１４には第１の放熱板３８に接して配置された冷却プレート９０を第１のエミッタ端子２２の放熱にも利用する樹脂封止型半導体装置について説明する図である。冷却プレート９０は放熱板（ここでは第１の放熱板３８）の放熱を行うために設置されるものである。本実施形態では冷却プレート９０がグリス層８４、高放熱絶縁体８６、絶縁層８８を介して第１のエミッタ端子２２と接続されるから第１の放熱板３８の放熱と第１のエミッタ端子２２の放熱を同時に行うことができる。この際、第１の放熱板３８と第１のエミッタ端子２２とは電気的に絶縁されていなければならないため、本実施形態では絶縁層８８が用いられている。
図１５は、図１４と同様に冷却プレート９０を第１のエミッタ端子の冷却にも利用できる構成を説明する図である。ただし、図１５における第１のエミッタ端子９２はモールド樹脂３４の外部で厚く形成された部分９４を備える。この厚く形成された部分９４が高放熱絶縁層９６と接するため、容易に、第１の放熱板３８と第１のエミッタ端子９２との冷却構造の共有化ができる。
このように第１のエミッタ端子９２のうちモールド樹脂３４外部に延びる部分において厚く形成された部分９４を設けることにより図１４の構成と比較して冷却プレート９０と第１のエミッタ端子９２との間の熱抵抗を低減できる。すなわち、図１５に示す構成によれば厚く形成された部分９４が熱容量を持つことになるから、厚く形成された部分９４と第１のエミッタ端子９２との間には熱抵抗がなく過渡熱特性が向上できる。
本実施形態の樹脂封止型半導体装置の放熱特性に関する特徴は上述の通りである。以後、電気的特性に関する特徴を説明する。
本実施形態の樹脂封止型半導体装置の電気的特性については図１６、１７、１８、１９を参照して説明する。図１６は３相交流インバータを構成するＵ相の樹脂封止型半導体装置１１０、Ｖ相の樹脂封止型半導体装置１１２、Ｗ相の樹脂封止型半導体装置１１４それぞれが冷却プレート９８に挟まれる構成である。Ｕ相の樹脂封止型半導体装置１１０、Ｖ相の樹脂封止型半導体装置１１２、Ｗ相の樹脂封止型半導体装置１１４はそれぞれが、図１０に示す樹脂封止型半導体装置である。ここで、Ｕ相の樹脂封止型半導体装置１１０、Ｖ相の樹脂封止型半導体装置１１２、Ｗ相の樹脂封止型半導体装置１１４の各端子がモールド樹脂の外部に延びる方向は同一である。すなわち、Ｕ相の樹脂封止型半導体装置１１０、Ｖ相の樹脂封止型半導体装置１１２、Ｗ相の樹脂封止型半導体装置１１４それぞれの、コレクタ端子７４、第２のエミッタ端子２６は同一方向に延び、同様に第１のエミッタ端子２２も各々が同一方向に延びる。
冷却プレートを介して重ねて配置された３つのモジュール（樹脂封止型半導体装置）にはねじ締めなどによりリアクタンス１００とリアクタンス１０１が固定される。リアクタンス１００とリアクタンス１０１は、リアクタンス１００とリアクタンス１０１により前述の「冷却プレートを介して重ねて配置された３つのモジュール（樹脂封止型半導体装置）を挟むように配置される。
このような構成の３相交流インバータはさらにバスバーに接続される。以後図１７を参照して説明する。図１７は図１６の構成にＮバスバー１０２、Ｐバスバー１０４が付加された構成の斜視図である。Ｎバスバー１０２は３つのモジュールのコレクタ端子７４と接続される。一方Ｐバスバー１０４は３つのモジュールの第２のエミッタ端子２６に接続される。ここで、Ｎバスバー１０２とＰバスバー１０４とは平行に配置される。
上述の電極配置である３相交流インバータは、Ｐバスバー１０４−樹脂封止型半導体装置（インバータモジュール）−Ｎバスバー１０２と電流が流れるループの面積を狭くすることができる。よって装置のインダクタンスが低減できる。
ところで、樹脂封止型半導体装置などの半導体装置には要求耐圧が定められており、この要求耐圧により必要絶縁距離（沿面距離）が決められる。本実施形態の樹脂封止型半導体装置においてもＰ電極、Ｎ電極、出力端子（エミッタ端子やコレクタ端子）は上述の要求耐圧を満たす必要沿面距離の確保が必要である。
本実施形態では前述の沿面距離をｄとした場合に、コレクタ端子７４と第２のエミッタ端子２６との距離をｄより大きい値としている。さらに、冷却プレート９０と第１のエミッタ端子２２との距離もｄより大きい値としているから要求耐圧を満たすことができる。なお、図１８は図１７の側面図である。また、図１９は図１８の破線周辺を拡大したものである。そして、図１９に示される距離Ｘと距離Ｙとが前述の値ｄより大きい値となっている。
上述してきた放熱特性の向上や電気的特性の向上のための構成の適用は、図１０の樹脂封止型半導体装置に限らず他の実施形態の樹脂封止型半導体装置であってもよい。すなわち、本実施形態は実施形態１と同様に第１のエミッタ端子２２と第２のエミッタ端子２６とが相対し、かつ両者の間には間隔が設けられている構成の樹脂封止型半導体装置において放熱特性を電気的特性を向上させるものであるからこの範囲を逸脱しない限りにおいては特に限定されない。
実施の形態３
本実施形態はハイサイドとローサイドの間に間隔を設けることなく樹脂封止工程を行うことができる樹脂封止型半導体装置とその製造方法に関する。本実施形態は図２０、２１、２２、２３を参照して説明する。本実施形態の樹脂封止型半導体装置は、表面にゲート、エミッタが形成され裏面にコレクタが形成された第１のＩＧＢＴ２００と、第２のＩＧＢＴ２０２を備える。また、表面にカソード、裏面にアノードが形成された第１のダイオード２１２、第２のダイオード２１４を備える。
そして、第１のＩＧＢＴ２００のエミッタおよび第１のダイオード２１２のアノードが平板状の第１のヒートスプレッダ２０８に、はんだ２１６などにより接続される。第１のヒートスプレッダ２０８にはモールド樹脂２２９の外部に延びる部分を有する第１のエミッタ端子２２４が接続される。第１のヒートスプレッダ２０８の第１のＩＧＢＴ２００などと接続される面と反対の面には有機組成である第１の高放熱絶縁体２１７が配置される。第１の高放熱絶縁体２１７はそのガラス転移温度がモールド金型温度より低い材料である。一般にモールド金型温度は概ね１８０℃程度であるが本発明は特に限定されない。
第１の高放熱絶縁体２１７は第１のヒートスプレッダ２０８と接する面の反対の面において第１の放熱板２０１と接合される。第１の放熱板２０１は第１の高放熱絶縁体２１７と接する面と反対の面においてモールド樹脂２２９の外部に露出する。
さらに、本実施形態の樹脂封止型半導体装置は平板状の出力端子２２８を備える。出力端子２２８はその一面においてはんだ２１６などにより第１のＩＧＢＴ２００のコレクタおよび第１のダイオードのカソードと接合される。出力端子２２８は、第１のＩＧＢＴ２００のコレクタなどと接合される面と反対の面において第２のＩＧＢＴのエミッタおよび第２のダイオード２１４のアノードと接合される。そして、出力端子２２８は、前述の第１のエミッタ端子と反対方向にモールド樹脂２２９外部に延びる部分を有する。
さらに、第２のＩＧＢＴ２０２のコレクタと第２のダイオード２１４のカソードとは平板状の第２のヒートスプレッダ２１０に、はんだ２１６などにより接続される。第２のヒートスプレッダ２１０にはモールド樹脂２２９の外部に延びる部分を有する第２のコレクタ端子２２６が接続される。ここで、第２のコレクタ端子２２６と第１のエミッタ端子２２４とはモールド樹脂内外問わず平行であり、かつモールド樹脂２２９から同一方向に外部に延びる。
第２のヒートスプレッダ２１０の、第２のＩＧＢＴ２０２のコレクタなどと接続される面と反対の面には第２の高放熱絶縁体２１８が配置される。第２の高放熱絶縁体２１８の組成は第１の高放熱絶縁体２１７と同様である。ここで、第１の高放熱絶縁体２１７と第２の高放熱絶縁体２１８は例えばエポキシ樹脂であり、それぞれ厚みが０．２〜０．３ｍｍ程度である。また、ガラス転移温度においてはその厚みの１０％程度の範囲で膨張あるいは収縮できる。そして、第２の高放熱絶縁体２１８の第２のヒートスプレッダ２１０と接する面とは反対の面はモールド樹脂２２９の外部に露出する。なお、図２１は、第１のＩＧＢＴ２００と第２のＩＧＢＴ２０２の制御端子について説明するための図であって図２０のＢ矢示図である。これは実施の形態１で説明したとおりであるから説明を省略する。
このように本実施形態の樹脂封止型半導体装置は、実施形態１とは異なりハイサイドとローサイドとの間に間隔がない。しかしながら、ハイサイドとローサイドとを金型のキャビティ内部に搭載し、金型をモールド樹脂の流動性を得られる温度であるモールド金型温度まで上昇させたときには第１の高放熱絶縁体２１７と第２の高放熱絶縁体２１８はガラス転移温度に達している。ゆえに、樹脂封止を行う際にハイサイドとローサイドの総厚とキャビティ深さとの間に乖離があったとしてもその乖離を第１の高放熱絶縁体２１７と第２の高放熱絶縁体２１８が膨張又は収縮することにより吸収できる。より具体的には図２２と図２３を参照して説明する。
図２２はハイサイドとローサイドの総厚がキャビティ深さよりも小さい値である場合について説明する図である。この場合、樹脂封止工程後にも外部に露出すべき第１の放熱面と第２の放熱面がモールド樹脂に覆われてしまう恐れがある。ところが、本実施形態の第１の高放熱絶縁体２１７と第２の高放熱絶縁体２１８はガラス転移温度において力が加えられていなければ熱膨張する。よって第１の高放熱絶縁体２１７と第２の高放熱絶縁体２１８の熱膨張によりハイサイドとローサイドの総厚とキャビティ深さとの乖離を埋めることができる。ゆえにモールド樹脂を注入する際にはハイサイドとローサイドの総厚がキャビティ深さと一致するから実施形態１などと同様に放熱板を表面に露出させることができ、しかも素子へのダメージも回避できる。
図２３ではハイサイドとローサイドの総厚がキャビティ深さよりも大きい値である場合について説明する図である。この場合、下金型、中間金型、上金型による型締めの際にハイサイドとローサイドとに力がかかり得る。ところが、本実施形態の第１の高放熱絶縁体２１７と第２の高放熱絶縁体２１８はガラス転移温度においては軟化しており力が加えられると収縮する。よって第１の高放熱絶縁体２１７と第２の高放熱絶縁体２１８の熱膨張によりハイサイドとローサイドの総厚とキャビティ深さとの乖離を埋めることができる。ゆえにモールド樹脂を注入する際にはハイサイドとローサイドの総厚がキャビティ深さと一致するから実施形態１などと同様にＩＧＢＴなどへの素子に対するダメージを回避したモールド樹脂を行うことができる。
本実施形態は、樹脂封止されるべきハイサイドとローサイドの総厚ばらつきが、 第１の高放熱絶縁体２１７および第２の高放熱絶縁体２１８がガラス転移温度以上のときに膨張あるいは収縮できる厚みの範囲内であるかぎりにおいて弊害なく樹脂封止を行うことができるものである。従って、あらかじめハイサイドとローサイドからなるインサート物のばらつき（総厚のばらつき）を取得しておけば、それに応じて第１の高放熱絶縁体２１７および第２の高放熱絶縁体２１８の厚さ、材質等を最適化することにより、樹脂封止型半導体装置の厚さを不必要に厚くすることなく実施形態１と同様の効果を得ることができる。
ここで、第１の高放熱絶縁体２１７および第２の高放熱絶縁体２１８の厚みは、ＩＧＢＴ素子の厚みのばらつきなどにより適宜定められるから上述の値に限定されない。同様に、第１の高放熱絶縁体２１７および第２の高放熱絶縁体２１８がガラス転移温度に達したときに熱膨張、収縮できる範囲についてもＩＧＢＴ素子などのばらつきに応じて適宜定めればよいので限定されない。
実施の形態４
本実施形態はハイサイドとローサイドの間に弾性構造体が配置される樹脂封止型半導体装置とその製造方法に関する。本実施形態は図２４を参照して説明する。図２４において図１と同様の符号が付される部分は図１と同様であるから説明を省略する。本実施形態の樹脂封止型半導体装置は第１のエミッタ端子２２と第２のエミッタ端子２６の両者に挟まれて弾性構造体３００が配置される点に特徴がある。
弾性構造体３００は平板状の絶縁体であって、少なくとも厚み方向に弾性を有する材料である。弾性構造体３００は第１のＩＧＢＴ１０と第２のＩＧＢＴ１２に挟まれると同時に第１のダイオード１４と第２のダイオード１６によっても挟まれるように配置される。
このような樹脂封止型半導体装置は、例えば、ハイサイドとローサイドを弾性構造体３００により一体化させた状態でキャビティ内部に導入される。ここで、弾性構造体３００が厚み方向へ変形することができる範囲は、ハイサイドとローサイドの総厚ばらつきを吸収できるように定められる。
すなわち、ハイサイドとローサイドの総厚ばらつきがあったとしても弾性構造体３００が変形することでその総厚を金型のキャビティ厚さと一致させることができる。よってハイサイドとローサイドが金型のキャビティ内部に配置された状態では実施形態１で定義した第１の放熱面と第２の放熱面はそれぞれ上金型と下金型の内壁に接している。
ここで、既述の通り実施の形態１においても第１の放熱面と第２の放熱面はそれぞれ上金型と下金型の内壁に接触させられる。これは、第１のコレクタ端子２０などの樹脂封止工程時に金型によって固定される部分がハイサイドにおいては上側に、ローサイドにおいては下側に及ぼす押圧力によって得られる効果である。ところが、本実施形態では「第１のコレクタ端子２０などが樹脂封止工程時に金型によって固定される部分」ではなく、弾性構造体３００によって前述の押圧力が生み出される。
そして実施形態１では第１のエミッタ端子２２と第２のエミッタ端子２６あるいは、第１の制御端子２８と第２の制御端子３０との間はモールド樹脂３４によって「離間」されていた。ところが本実施形態では前述の「離間」が弾性構造体３００により行われるからより確実なショート防止効果が得られる。このように本実施形態では弾性構造体３００により、樹脂封止工程においては第１の放熱面と第２の放熱面を金型に密着させることができ、しかも完成品においては端子間のショート防止効果を得られる。
以上実施形態１から４を通して樹脂封止型半導体装置とその製造方法について説明したが、これらについては様々な変形が考えられる。すなわち、本発明の最も重要な特徴は「素子を重ねた状態で樹脂封止される樹脂封止型半導体装置において、モールド金型温度より低いガラス転移温度を有する高放熱絶縁体を該素子と重ねて配置したり、ハイサイドとローサイドとの間に間隔を設けたり、弾性構造体を設けたりすることにより、樹脂封止工程において素子にダメージを与えることなく、放熱特性が良好な樹脂封止型半導体装置を作成できる」点にある。従ってこの範囲を逸脱しない限りにおいては様々な変形が適宜行われる。
例えば、第１のコレクタ端子２０は、第１の絶縁層３６を介して第１の放熱板３８と接合されているが、第１のコレクタ端子２０が直接に第１の放熱板３８に接合される構成であっても本発明の効果を失わない。従って、本発明でいう「接合」とは、例えば第１の絶縁層３６などを介して（挟んで）間接的に接合する場合と直接的に接合する場合とを包含するものであり、広義に解釈されるべきものである。他の実施形態においても同様である。
実施の形態１の樹脂封止型半導体装置の断面図である。 図１におけるＢ矢示図である。 図１におけるＣ矢示図である。 図１の樹脂封止型半導体装置の概観を表す図である。 図１の樹脂封止型半導体装置の概観を表す図である。 図１の樹脂封止型半導体装置の概観を表す図である。 実施の形態１の樹脂封止型半導体装置の製造方法を説明する図である。 実施の形態１の樹脂封止型半導体装置の冷却構造を説明する図である。 実施の形態１の樹脂封止型半導体装置の冷却構造を説明する図である。 実施の形態２の樹脂封止型半導体装置の断面図である。 図１０におけるＢ矢示図である。 図１０におけるＣ矢示図である。 実施の形態２の樹脂封止型半導体装置の冷却構造を説明する図である。 実施の形態２の樹脂封止型半導体装置の冷却構造を説明する図である。 実施の形態２の樹脂封止型半導体装置の冷却構造を説明する図である。 実施の形態２の樹脂封止型半導体装置で３相交流インバータを形成した例を示す図である。 バスバーに接続された図１６の構造を説明する斜視図である。 図１７の正面図である。 図１８のＤで表された部分周辺の拡大図である。 実施の形態３の樹脂封止型半導体装置の断面図である。 図１におけるＢ矢示図である。 実施の形態３の樹脂封止型半導体装置の製造方法について説明する図である。 実施の形態３の樹脂封止型半導体装置の製造方法について説明する図である。 実施の形態４の樹脂封止型半導体装置の断面図である。 ３相交流インバータを説明する回路図である。 単一の相のレイアウト例について説明する図である。 既知の樹脂封止工程について説明する図である。 既知の樹脂封止工程について説明する図である。 既知の樹脂封止工程について説明する図である。 既知の樹脂封止工程について説明する図である。 既知の樹脂封止工程について説明する図である。 既知の樹脂封止工程について説明する図である。 樹脂封止工程で用いられる金型について説明する図である。 既知のモールド樹脂工程前の構造について説明する図である。 放熱性に関する課題を説明する図である。 放熱性に関する課題を説明する図である。 素子へのダメージに関する課題について説明する図である。 素子へのダメージに関する課題について説明する図である。
符号の説明
１１ 樹脂封止型半導体装置、 １０ 第１のＩＧＢＴ、 １２ 第２のＩＧＢＴ、 １４ 第１のダイオード、 １６ 第２のダイオード、 ２０ 第１のコレクタ端子、 ２２ 第１のエミッタ端子、 ２６ 第２のエミッタ端子、 ２４ 第２のコレクタ端子、 ３８ 第１の放熱板、 ３９ 第２の放熱板、 ３４ モールド樹脂、 ５０ 下金型、 ５２ 中間金型、 ５４ 上金型、 ７０ 接続リード、 ２１６ 第１の高放熱絶縁体、 ２１８ 第２の高放熱絶縁体、 ３００ 弾性構造体

Claims (6)

  1. 表面にエミッタを有し裏面にコレクタを有する第１の半導体スイッチング素子と、前記第１の半導体スイッチング素子の前記表面に接合された第１のエミッタ端子と、前記第１の半導体スイッチング素子の前記裏面に接合された第１のコレクタ端子と、前記第１のコレクタ端子の前記第１の半導体スイッチング素子との接合面とは反対側の面に接合された第１の放熱板と、を有するハイサイドと、
    表面にエミッタを有し裏面にコレクタを有する第２の半導体スイッチング素子と、前記第２の半導体スイッチング素子の前記表面に接合された第２のエミッタ端子と、前記第２の半導体スイッチング素子の前記裏面に接合された第２のコレクタ端子と、前記第２のコレクタ端子の前記第２の半導体スイッチング素子との接合面とは反対側の面に接合された第２の放熱板と、を有するローサイドと、
    前記ハイサイドと前記ローサイドが、前記第１のエミッタ端子と前記第２のコレクタ端子を前記モールド樹脂内部で接続する接続リード以外によっては接しないように前記ハイサイドと前記ローサイドと前記接続リードを一体的に覆うモールド樹脂とを備え、
    前記第１の放熱板の前記第１のコレクタ端子との接合面とは反対側の面は前記モールド樹脂から露出し、
    前記第２の放熱板の前記第２のコレクタ端子との接合面とは反対側の面は前記モールド樹脂から露出し、
    前記第１の半導体スイッチング素子と前記第２の半導体スイッチング素子は、前記第１の半導体スイッチング素子のエミッタと前記第２の半導体スイッチング素子のエミッタが相対するように配置されることを特徴とする樹脂封止型半導体装置。
  2. 表面にエミッタを有し裏面にコレクタを有する第１の半導体スイッチング素子と、前記第１の半導体スイッチング素子の前記表面に接合された第１のエミッタ端子と、前記第１の半導体スイッチング素子の前記裏面に接合された第１のコレクタ端子と、前記第１のコレクタ端子の前記第１の半導体スイッチング素子との接合面とは反対側の面に接合された第１の放熱板と、を有するハイサイドと、
    表面にエミッタを有し裏面にコレクタを有する第２の半導体スイッチング素子と、前記第２の半導体スイッチング素子の前記表面に接合された第２のエミッタ端子と、前記第２の半導体スイッチング素子の前記裏面に接合された第２のコレクタ端子と、前記第２のコレクタ端子の前記第２の半導体スイッチング素子との接合面とは反対側の面に接合された第２の放熱板と、を有するローサイドと、
    前記ハイサイドと前記ローサイドが、前記第１のエミッタ端子と前記第２のエミッタ端子との間に配置された弾性構造体以外によっては接しないように前記ハイサイドと前記ローサイドと前記弾性構造体を一体的に覆うモールド樹脂とを備え、
    前記第１の放熱板の前記第１のコレクタ端子との接合面とは反対側の面は前記モールド樹脂から露出し、
    前記第２の放熱板の前記第２のコレクタ端子との接合面とは反対側の面は前記モールド樹脂から露出していることを特徴とする樹脂封止型半導体装置。
  3. 表面にエミッタを有し裏面にコレクタを有する第１の半導体スイッチング素子の前記表面に第１のエミッタ端子を接合し、前記第１の半導体スイッチング素子の前記裏面に第１のコレクタ端子を接合する工程と、
    前記第１のコレクタ端子の前記第１の半導体スイッチング素子との接合面とは反対側の面に第１の放熱板を接合する工程と、
    表面にエミッタを有し裏面にコレクタを有する第２の半導体スイッチング素子の前記表面に第２のエミッタ端子を接合し、前記第２の半導体スイッチング素子の前記裏面に第２のコレクタ端子を接合する工程と、
    前記第２のコレクタ端子の前記第２の半導体スイッチング素子との接合面とは反対側の面に第２の放熱板を接合する工程と、
    上金型、下金型、及びこれらの間に配置される中間金型で形成されるキャビティ内部に、前記第１、第２の半導体スイッチング素子、前記第１、第２のエミッタ端子、前記第１、第２のコレクタ端子、および前記第１、第２の放熱板を入れ、前記キャビティの内部にモールド樹脂を注入して前記第１の半導体スイッチング素子と前記第２の半導体スイッチング素子を一体的に覆う工程とを備え、
    前記モールド樹脂を前記キャビティ内部に注入する際に、
    前記第１の放熱板の前記第１のコレクタ端子との接合面とは反対側の面を前記下金型の内部底面に接触させ、
    前記第２の放熱板の前記第２のコレクタ端子との接合面とは反対側の面を前記上金型の内部上面に接触させ、
    前記第１の半導体スイッチング素子のエミッタと前記第２の半導体スイッチング素子のエミッタが相対するように前記第１の半導体スイッチング素子と前記第２の半導体スイッチング素子を配置し、
    前記第１のエミッタ端子と前記第１のコレクタ端子を前記下金型の上面に載せ、
    前記第１のエミッタ端子と前記第１のコレクタ端子の上に前記中間金型を載せ、
    前記第２のエミッタ端子と前記第２のコレクタ端子を前記中間金型の上に載せ、
    前記上金型の下面を前記第２のエミッタ端子と前記第２のコレクタ端子の上面に押し付け、
    前記第１のエミッタ端子と前記第２のエミッタ端子を離間させることを特徴とする樹脂封止型半導体装置の製造方法。
  4. 前記モールド樹脂を前記キャビティの内部に注入する際に、前記第１のエミッタ端子と前記第２のエミッタ端子との間に弾性構造体を配置することを特徴とする請求項３に記載の樹脂封止型半導体装置の製造方法。
  5. 前記第１のエミッタ端子は、前記第１の半導体スイッチング素子から第１の方向に延び、
    前記第１のコレクタ端子は、前記第１の半導体スイッチング素子から前記第１の方向とは異なる第２の方向に延び、
    前記第２のエミッタ端子は、前記第２の半導体スイッチング素子から前記第２の方向に延び、
    前記第２のコレクタ端子は、前記第２の半導体スイッチング素子から前記第１の方向に延びることを特徴とする請求項３又は４に記載の樹脂封止型半導体装置の製造方法。
  6. 表面にエミッタを有し裏面にコレクタを有する第１の半導体スイッチング素子の前記裏面に第１のコレクタ端子を接合する工程と、
    前記第１のコレクタ端子の前記第１の半導体スイッチング素子との接合面とは反対側の面に有機組成である第１の高放熱絶縁体を接合する工程と、
    前記第１の高放熱絶縁体の前記第１のコレクタ端子との接合面とは反対側の面に第１の放熱板を接合する工程と、
    表面にエミッタを有し裏面にコレクタを有する第２の半導体スイッチング素子の前記表面に第２のエミッタ端子を接合する工程と、
    前記第２のエミッタ端子の前記第２の半導体スイッチング素子との接合面とは反対側の面に有機組成である第２の高放熱絶縁体を接合する工程と、
    前記第２の高放熱絶縁体の前記第２のエミッタ端子との接合面とは反対側の面に第２の放熱板を接合する工程と、
    前記第１の半導体スイッチング素子の表面と前記第２の半導体スイッチング素子の裏面とに挟まれるように主電極出力端子を接合する工程と、
    上金型と下金型で形成されるキャビティ内部に前記第１、第２の半導体スイッチング素子、前記第１のコレクタ端子、前記第２のエミッタ端子、前記第１、第２の高放熱絶縁体、前記第１、第２の放熱板、前記主電極出力端子を入れ、前記キャビティの内部にモールド樹脂を注入して前記第１の半導体スイッチング素子と前記第２の半導体スイッチング素子を一体的に覆う工程とを備え、
    前記モールド樹脂を前記キャビティ内部に注入する際に、
    前記第１の放熱板の前記第１の高放熱絶縁体との接合面とは反対側の面を前記下金型の内部底面に接触させ、
    前記第２の放熱板の前記第２の高放熱絶縁体との接合面とは反対側の面を前記上金型の内部上面に接触させ、
    前記第１の高放熱絶縁体と前記第２の高放熱絶縁体のガラス転移温度は、モールド金型温度より低いことを特徴とする樹脂封止型半導体装置の製造方法。
JP2008148040A 2008-06-05 2008-06-05 樹脂封止型半導体装置とその製造方法 Active JP5067267B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2008148040A JP5067267B2 (ja) 2008-06-05 2008-06-05 樹脂封止型半導体装置とその製造方法
US12/196,590 US7772709B2 (en) 2008-06-05 2008-08-22 Resin sealed semiconductor device and manufacturing method therefor
DE102008054306A DE102008054306B4 (de) 2008-06-05 2008-11-03 Herstellungsverfahren für harzabgedichtete Halbleitervorrichtung
DE102008064789.6A DE102008064789B3 (de) 2008-06-05 2008-11-03 Harzabgedichtete Halbleitervorrichtung
CN201210036267.7A CN102569256B (zh) 2008-06-05 2009-02-18 树脂密封型半导体装置及其制造方法
CN2009100064375A CN101599484B (zh) 2008-06-05 2009-02-18 树脂密封型半导体装置及其制造方法
CN201110079981XA CN102201398B (zh) 2008-06-05 2009-02-18 树脂密封型半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008148040A JP5067267B2 (ja) 2008-06-05 2008-06-05 樹脂封止型半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2009295794A JP2009295794A (ja) 2009-12-17
JP5067267B2 true JP5067267B2 (ja) 2012-11-07

Family

ID=41317897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008148040A Active JP5067267B2 (ja) 2008-06-05 2008-06-05 樹脂封止型半導体装置とその製造方法

Country Status (4)

Country Link
US (1) US7772709B2 (ja)
JP (1) JP5067267B2 (ja)
CN (3) CN102201398B (ja)
DE (2) DE102008054306B4 (ja)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7816784B2 (en) * 2008-12-17 2010-10-19 Fairchild Semiconductor Corporation Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same
US9257375B2 (en) * 2009-07-31 2016-02-09 Alpha and Omega Semiconductor Inc. Multi-die semiconductor package
US8755185B2 (en) 2010-01-08 2014-06-17 Toyota Jidosha Kabushiki Kaisha Semiconductor module
JP5338803B2 (ja) * 2010-01-22 2013-11-13 株式会社デンソー 電力変換装置
JP5165012B2 (ja) * 2010-02-22 2013-03-21 三菱電機株式会社 樹脂封止形電子制御装置及びその製造方法
JP4948613B2 (ja) * 2010-02-25 2012-06-06 三菱電機株式会社 樹脂封止形電子制御装置、及びその製造方法
US8513784B2 (en) * 2010-03-18 2013-08-20 Alpha & Omega Semiconductor Incorporated Multi-layer lead frame package and method of fabrication
JP5557585B2 (ja) * 2010-04-26 2014-07-23 日立オートモティブシステムズ株式会社 パワーモジュール
JP5581822B2 (ja) * 2010-06-07 2014-09-03 日産自動車株式会社 半導体装置
JP5380376B2 (ja) 2010-06-21 2014-01-08 日立オートモティブシステムズ株式会社 パワー半導体装置
JP5115595B2 (ja) * 2010-06-23 2013-01-09 株式会社デンソー 半導体モジュールの製造方法
JP2012119488A (ja) * 2010-11-30 2012-06-21 Sanken Electric Co Ltd 半導体装置の製造方法及び半導体装置
JP5947537B2 (ja) * 2011-04-19 2016-07-06 トヨタ自動車株式会社 半導体装置及びその製造方法
CN103534805B (zh) * 2011-05-16 2016-08-24 丰田自动车株式会社 功率模块
US9041183B2 (en) * 2011-07-19 2015-05-26 Ut-Battelle, Llc Power module packaging with double sided planar interconnection and heat exchangers
JP5995435B2 (ja) 2011-08-02 2016-09-21 ローム株式会社 半導体装置およびその製造方法
JP5891744B2 (ja) * 2011-11-28 2016-03-23 トヨタ自動車株式会社 半導体装置
JP2013153010A (ja) * 2012-01-24 2013-08-08 Denso Corp 半導体モジュール及び半導体装置
JP2013191788A (ja) * 2012-03-15 2013-09-26 Denso Corp 半導体モジュール及び半導体装置
KR101388737B1 (ko) * 2012-04-12 2014-04-25 삼성전기주식회사 반도체 패키지, 반도체 모듈, 및 그 실장 구조
ITMI20120711A1 (it) 2012-04-27 2013-10-28 St Microelectronics Srl Dispositivo di potenza
ITMI20120713A1 (it) 2012-04-27 2013-10-28 St Microelectronics Srl Sistema elettronico a montaggio attraverso fori passanti con elementi di dissipazione serrati tra loro contro corpo isolante
ITMI20120712A1 (it) 2012-04-27 2013-10-28 St Microelectronics Srl Dispositivo elettronico a montaggio passante con doppio dissipatore di calore
JP5741526B2 (ja) * 2012-05-30 2015-07-01 トヨタ自動車株式会社 半導体装置及びその製造方法
JP5971015B2 (ja) * 2012-08-01 2016-08-17 三菱電機株式会社 半導体装置
JP5975789B2 (ja) * 2012-08-20 2016-08-23 日立オートモティブシステムズ株式会社 パワー半導体モジュール
JP5831401B2 (ja) * 2012-08-24 2015-12-09 三菱電機株式会社 半導体装置
JP5357315B1 (ja) 2012-09-19 2013-12-04 マイクロモジュールテクノロジー株式会社 半導体装置
JP2014072385A (ja) * 2012-09-28 2014-04-21 Toyota Motor Corp 半導体装置
JP6094592B2 (ja) * 2012-10-01 2017-03-15 富士電機株式会社 半導体装置とその製造方法
KR101366889B1 (ko) * 2012-10-18 2014-02-24 삼성전기주식회사 반도체 패키지
JP6058353B2 (ja) 2012-11-02 2017-01-11 株式会社東芝 半導体装置
JP6075128B2 (ja) * 2013-03-11 2017-02-08 株式会社ジェイテクト 駆動回路装置
US9041170B2 (en) 2013-04-02 2015-05-26 Infineon Technologies Austria Ag Multi-level semiconductor package
JP5950872B2 (ja) * 2013-06-26 2016-07-13 三菱電機株式会社 半導体モジュール
WO2015049944A1 (ja) 2013-10-03 2015-04-09 富士電機株式会社 半導体モジュール
JP2015076440A (ja) * 2013-10-07 2015-04-20 トヨタ自動車株式会社 半導体モジュール
JP6125984B2 (ja) * 2013-12-11 2017-05-10 トヨタ自動車株式会社 半導体装置
JP5955911B2 (ja) * 2014-08-27 2016-07-20 株式会社ジェイデバイス 半導体装置
DE102014221124A1 (de) * 2014-10-17 2016-04-21 Robert Bosch Gmbh Modul mit zwei Leistungshalbleitern
DE112015004424B4 (de) * 2014-10-29 2021-05-20 Hitachi Automotive Systems, Ltd. Verfahren zur Herstellung einer elektronischen Vorrichtung
DE102014227027A1 (de) * 2014-12-30 2016-06-30 Robert Bosch Gmbh Leistungshalbleiteransteuerung
JP6168082B2 (ja) * 2015-02-27 2017-07-26 トヨタ自動車株式会社 電力変換装置
US10123465B2 (en) * 2015-04-15 2018-11-06 Ford Global Technologies, Llc Power-module assembly
CN106298695B (zh) * 2015-06-05 2019-05-10 台达电子工业股份有限公司 封装模组、封装模组堆叠结构及其制作方法
JP6517642B2 (ja) * 2015-09-11 2019-05-22 株式会社東芝 半導体装置、インバータ回路、及び、駆動装置
CN106558560A (zh) * 2015-09-29 2017-04-05 比亚迪股份有限公司 功率模块和具有其的车辆
CN106558563B (zh) * 2015-09-29 2020-03-31 比亚迪股份有限公司 功率模块和具有其的车辆
ES2701500T3 (es) * 2015-12-17 2019-02-22 Bosch Gmbh Robert Circuito convertidor de corriente
JP2016076727A (ja) * 2015-12-24 2016-05-12 トヨタ自動車株式会社 半導体装置
US10714404B2 (en) * 2016-01-29 2020-07-14 Mitsubishi Electric Corporation Semiconductor device
DE102016202509A1 (de) * 2016-02-18 2017-08-24 Siemens Aktiengesellschaft Vertikaler Aufbau einer Halbbrücke
DE102016110847B4 (de) 2016-06-14 2022-02-17 Auto-Kabel Management Gmbh Leitungsintegrierter Schalter und Verfahren zum Herstellen eines leitungsintegrierten Schalters
US10137789B2 (en) * 2016-07-20 2018-11-27 Ford Global Technologies, Llc Signal pin arrangement for multi-device power module
JP6822000B2 (ja) * 2016-08-05 2021-01-27 株式会社デンソー 半導体装置
JP6897056B2 (ja) * 2016-10-20 2021-06-30 富士電機株式会社 半導体装置及び半導体装置製造方法
JP6463558B1 (ja) * 2017-05-19 2019-02-06 新電元工業株式会社 電子モジュール、リードフレーム及び電子モジュールの製造方法
CN110998807B (zh) * 2017-08-01 2023-12-01 株式会社村田制作所 半导体装置
JP6834841B2 (ja) * 2017-08-09 2021-02-24 三菱電機株式会社 半導体装置
JP2019046899A (ja) * 2017-08-31 2019-03-22 ルネサスエレクトロニクス株式会社 電子装置
US11088042B2 (en) * 2017-09-29 2021-08-10 Hitachi Metals, Ltd. Semiconductor device and production method therefor
JP2019129228A (ja) * 2018-01-24 2019-08-01 トヨタ自動車株式会社 半導体装置及びその製造方法
JP6884723B2 (ja) * 2018-03-23 2021-06-09 株式会社東芝 半導体装置
US10373890B1 (en) * 2018-04-09 2019-08-06 Infineon Technologies Ag Cooling techniques for semiconductor package
JP7204174B2 (ja) * 2018-07-19 2023-01-16 マイクロモジュールテクノロジー株式会社 半導体装置及び半導体装置の製造方法
JP7139862B2 (ja) * 2018-10-15 2022-09-21 株式会社デンソー 半導体装置
US11764126B2 (en) * 2018-11-12 2023-09-19 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device
WO2020105556A1 (ja) * 2018-11-21 2020-05-28 三菱電機株式会社 半導体装置、電力変換装置及び半導体装置の製造方法
US11004763B2 (en) * 2018-12-20 2021-05-11 Northrop Grumman Systems Corporation Superconducting device with multiple thermal sinks
CN110246835B (zh) * 2019-05-22 2020-08-18 西安交通大学 一种三维集成高压碳化硅模块封装结构
DE102019209829A1 (de) * 2019-07-04 2021-01-07 Audi Ag Vorrichtung umfassend einen Kühlkörper und Kraftfahrzeug
CN111081653A (zh) * 2019-11-25 2020-04-28 合肥速芯微电子有限责任公司 半导体封装结构及其制备方法
CN113347778B (zh) * 2021-05-31 2023-02-28 西安联飞智能装备研究院有限责任公司 一种印制电路板及共模电容与开关器件散热器的连接方法
WO2023090072A1 (ja) * 2021-11-16 2023-05-25 ローム株式会社 半導体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2838625B2 (ja) * 1992-09-08 1998-12-16 株式会社日立製作所 半導体モジュール
JP3225457B2 (ja) * 1995-02-28 2001-11-05 株式会社日立製作所 半導体装置
US6424026B1 (en) * 1999-08-02 2002-07-23 International Rectifier Corporation Power module with closely spaced printed circuit board and substrate
EP2244289B1 (en) * 2000-04-19 2014-03-26 Denso Corporation Coolant cooled type semiconductor device
JP4044265B2 (ja) * 2000-05-16 2008-02-06 三菱電機株式会社 パワーモジュール
JP2002026251A (ja) 2000-07-11 2002-01-25 Toshiba Corp 半導体装置
JP4286465B2 (ja) * 2001-02-09 2009-07-01 三菱電機株式会社 半導体装置とその製造方法
JP3847676B2 (ja) 2002-07-15 2006-11-22 三菱電機株式会社 パワー半導体装置
JP4239580B2 (ja) 2002-12-13 2009-03-18 株式会社デンソー 半導体装置
JP3879688B2 (ja) 2003-03-26 2007-02-14 株式会社デンソー 半導体装置
JP4193633B2 (ja) 2003-08-08 2008-12-10 株式会社デンソー 半導体冷却ユニット
JP4158648B2 (ja) 2003-08-08 2008-10-01 株式会社デンソー 半導体冷却ユニット
JP4007304B2 (ja) * 2003-10-14 2007-11-14 株式会社デンソー 半導体装置の冷却構造
JP4438489B2 (ja) 2004-04-13 2010-03-24 富士電機システムズ株式会社 半導体装置
JP4325486B2 (ja) 2004-05-20 2009-09-02 株式会社デンソー 電力変換ユニット
JP2006049542A (ja) 2004-08-04 2006-02-16 Toyota Motor Corp パワーモジュール
JP2006120970A (ja) 2004-10-25 2006-05-11 Toyota Motor Corp 半導体モジュールとその製造方法
JP4635564B2 (ja) * 2004-11-04 2011-02-23 富士電機システムズ株式会社 半導体装置
JP4407489B2 (ja) * 2004-11-19 2010-02-03 株式会社デンソー 半導体装置の製造方法ならびに半導体装置の製造装置
JP4581885B2 (ja) * 2005-07-22 2010-11-17 株式会社デンソー 半導体装置
US7291869B2 (en) * 2006-02-06 2007-11-06 Infieon Technologies A.G. Electronic module with stacked semiconductors
JP4878520B2 (ja) * 2006-08-09 2012-02-15 本田技研工業株式会社 半導体装置

Also Published As

Publication number Publication date
US7772709B2 (en) 2010-08-10
CN101599484A (zh) 2009-12-09
DE102008054306B4 (de) 2013-05-23
DE102008054306A1 (de) 2009-12-17
JP2009295794A (ja) 2009-12-17
US20090302444A1 (en) 2009-12-10
DE102008064789B3 (de) 2014-05-08
CN102569256B (zh) 2014-11-19
CN102201398B (zh) 2013-08-14
CN101599484B (zh) 2012-11-14
CN102201398A (zh) 2011-09-28
CN102569256A (zh) 2012-07-11

Similar Documents

Publication Publication Date Title
JP5067267B2 (ja) 樹脂封止型半導体装置とその製造方法
US9390996B2 (en) Double-sided cooling power module and method for manufacturing the same
US9351423B2 (en) Semiconductor device and semiconductor device connection structure
JP6344215B2 (ja) 半導体装置及びパワーモジュール
TWI404177B (zh) 功率半導體電路裝置及其製造方法
US8497572B2 (en) Semiconductor module and method of manufacturing the same
EP3026701B1 (en) Power module and manufacturing method thereof
US8610263B2 (en) Semiconductor device module
JP6077773B2 (ja) パワーモジュール半導体装置
US9437508B2 (en) Method for manufacturing semiconductor device and semiconductor device
WO2021181831A1 (ja) 電気回路体、電力変換装置、および電気回路体の製造方法
CN111276447A (zh) 双侧冷却功率模块及其制造方法
JP6575739B1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
US20130175703A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP6401444B2 (ja) パワーモジュールおよびその製造方法
US10903138B2 (en) Semiconductor device and method of manufacturing the same
WO2020105463A1 (ja) 半導体モジュール、電力変換装置および半導体モジュールの製造方法
JPWO2020105556A1 (ja) 半導体装置、電力変換装置及び半導体装置の製造方法
WO2018146799A1 (ja) 半導体装置および電力変換装置
WO2022201426A1 (ja) 半導体装置および半導体装置の製造方法
WO2019171684A1 (ja) 半導体装置及び電力変換装置
CN115206919A (zh) 半导体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120717

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120730

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5067267

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250