JP6884723B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6884723B2
JP6884723B2 JP2018056220A JP2018056220A JP6884723B2 JP 6884723 B2 JP6884723 B2 JP 6884723B2 JP 2018056220 A JP2018056220 A JP 2018056220A JP 2018056220 A JP2018056220 A JP 2018056220A JP 6884723 B2 JP6884723 B2 JP 6884723B2
Authority
JP
Japan
Prior art keywords
electrode
terminal
pole
frame
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018056220A
Other languages
English (en)
Other versions
JP2019169609A (ja
Inventor
宏 松山
宏 松山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2018056220A priority Critical patent/JP6884723B2/ja
Priority to CN201810851496.1A priority patent/CN110299340B/zh
Priority to US16/054,334 priority patent/US10410985B1/en
Publication of JP2019169609A publication Critical patent/JP2019169609A/ja
Application granted granted Critical
Publication of JP6884723B2 publication Critical patent/JP6884723B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明の実施形態は、半導体装置に関する。
パワー半導体モジュールでは、例えば、金属基板の上に、絶縁基板を間に挟んで複数のパワー半導体チップが実装される。パワー半導体チップは、例えば、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、又は、ダイオードである。
パワー半導体モジュールを、複数個接続することで、例えば、インバータ回路等の回路システムが構成される。パワー半導体モジュールを用いた回路システムのインダクタンスが大きいと、スイッチング損失が大きくなるという問題が生ずる。したがって、パワー半導体モジュールを用いた回路システムのインダクタンスを低減することが望まれる。
特許第６１１２０７３号公報
本発明が解決しようとする課題は、インダクタンスの低減が可能な半導体装置を提供することにある。
本発明の一態様の半導体装置は、枠体と、前記枠体の中に設けられた基板と、前記基板の上に設けられ、第１の上部電極と、第１の下部電極と、第１のゲート電極と、を有する第１の半導体チップと、前記基板の上に設けられ、第２の上部電極と、第２の下部電極と、第２のゲート電極と、を有する第２の半導体チップと、前記基板と前記第１の半導体チップとの間に設けられ、前記第１の下部電極が電気的に接続された第１の金属層と、前記基板と前記第２の半導体チップとの間に設けられ、前記第２の下部電極が電気的に接続された第２の金属層と、前記基板の上に設けられ前記第１の上部電極と電気的に接続された第３の金属層と、前記枠体の外に第１の方向に設けられた第１の第一極端子と、前記枠体の外に前記第１の方向と反対方向の第２の方向に設けられた第２の第一極端子を有し、一部が前記枠体の中に設けられた板状の第一極電極と、前記枠体の外に前記第１の方向に設けられた第１の第二極端子と、前記枠体の外に前記第２の方向に設けられた第２の第二極端子を有し、一部が前記枠体の中に設けられ、前記第一極電極に対向して設けられた板状の第二極電極と、前記枠体の外に設けられた出力端子と、前記第３の金属層と前記第一極電極との間に設けられ、前記第３の金属層と前記第一極電極を電気的に接続する第１の金属プラグと、前記第２の金属層と前記第二極電極との間に設けられ、前記第２の金属層と前記第二極電極を電気的に接続する第２の金属プラグと、を備え、前記出力端子が前記第１の下部電極及び前記第２の上部電極に電気的に接続される。
第１の実施形態の半導体装置の模式上面図。 第１の実施形態の半導体装置の模式上面図。 第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の等価回路図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第２の実施形態の半導体装置の模式上面図。 第２の実施形態の半導体装置の模式上面図。 第２の実施形態の半導体装置の作用及び効果の説明図。 第３の実施形態の半導体装置の模式上面図。 第４の実施形態の半導体装置の模式断面図。 第５の実施形態の半導体装置の模式図。 第５の実施形態の半導体装置の作用及び効果の説明図。
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する場合がある。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
（第１の実施形態）
第１の実施形態の半導体装置は、枠体と、枠体の中に設けられた基板と、基板の上に設けられ、第１の上部電極と、第１の下部電極と、第１のゲート電極と、を有する第１の半導体チップと、枠体の外に第１の方向に設けられた第１の第一極端子と、枠体の外に第１の方向と反対方向の第２の方向に設けられた第２の第一極端子を有し、一部が枠体の中に設けられた板状の第一極電極と、枠体の外に第１の方向に設けられた第１の第二極端子と、枠体の外に第２の方向に設けられた第２の第二極端子を有し、一部が枠体の中に設けられ、第一極電極に対向して設けられた板状の第二極電極と、を備える。
図１、図２は、第１の実施形態の半導体装置の模式上面図である。図３は、第１の実施形態の半導体装置の模式断面図である。図４は、第１の実施形態の半導体装置の等価回路図である。以下、第一極が負極（Ｎ極）、第二極が正極（Ｐ極）である場合を例に説明する。
第１の実施形態の半導体装置は、パワー半導体モジュール１００である。図４に示すように、第１の実施形態のパワー半導体モジュール１００は、２個のＭＯＳＦＥＴが直列に接続されている。第１の実施形態のパワー半導体モジュールは、１モジュールでハーフブリッジ回路を構成できる、いわゆる「２ｉｎ１」タイプのモジュールである。例えば、第１の実施形態のパワー半導体モジュール１００を３個用いることにより３相インバータ回路を構成できる。
第１の実施形態のパワー半導体モジュール１００は、樹脂ケース１０（枠体）、蓋１２、Ｎ電極１４（第一極電極）、第１のＮ端子１４ａ（第１の第一極端子）、第２のＮ端子１４ｂ（第２の第一極端子）、Ｐ電極１６（第二極電極）、第１のＰ端子１６ａ（第１の第二極端子）、第２のＰ端子１６ｂ（第２の第二極端子）、第１のＡＣ出力端子１８ａ（出力端子）、第２のＡＣ出力端子１８ｂ、金属基板２２、絶縁基板２４（基板）、第１の金属層２６、第２の金属層２８、第３の金属層３０、ＭＯＳＦＥＴ３８（第１の半導体チップ）、ＭＯＳＦＥＴ４０（第２の半導体チップ）、ボンディングワイヤ４２、シリコーンゲル４４、第１の金属プラグ５２、第２の金属プラグ５４を備える。
図１（ａ）は、パワー半導体モジュール１００の上面図である。図１（ｂ）は、パワー半導体モジュール１００から蓋１２及びシリコーンゲル４４を除いた状態の上面図である。
図２（ａ）は、パワー半導体モジュール１００から蓋１２、Ｐ電極１６（第二極電極）、及び、シリコーンゲル４４を除いた状態の上面図である。図２（ｂ）は、パワー半導体モジュール１００から蓋１２、Ｐ電極１６、Ｎ電極１４、ＡＣ出力端子１８、及び、シリコーンゲル４４を除いた状態の上面図である。
図３（ａ）は、図１（ａ）に示すＡＡ’方向の断面図である。図３（ｂ）は、図１（ａ）に示すＢＢ’方向の断面図である。図３（ｃ）は、図１（ａ）に示すＣＣ’方向の断面図である。
金属基板２２は、例えば、銅である。例えば、半導体モジュールを製品に実装する際、金属基板２２の裏面には、図示しない放熱板が接続される。
樹脂ケース１０は、金属基板２２の周囲に設けられる。樹脂ケース１０の上には蓋１２が設けられる。また、半導体モジュールの内部には、封止材としてシリコーンゲル４４が充填されている。樹脂ケース１０、金属基板２２、蓋１２、及びシリコーンゲル４４は、半導体モジュール内の部材を保護又は絶縁する機能を有する。
絶縁基板２４は、樹脂ケース１０の中に設けられる。絶縁基板２４は、金属基板２２の上に設けられる。絶縁基板２４は、金属基板２２と、第１の金属層２６、第２の金属層２８、及び、第３の金属層３０を絶縁する機能を有する。絶縁基板２４は、樹脂中に、例えば、窒化ホウ素などで形成される熱伝導率の高いフィラ―を含有する。絶縁基板２４は、例えば、高熱伝導材である窒化アルミニウム（ＡｌＮ）である。
第１の金属層２６、第２の金属層２８、及び、第３の金属層３０は、絶縁基板２４上に設けられる。第１の金属層２６、第２の金属層２８、及び、第３の金属層３０は、例えば、銅である。
ＭＯＳＦＥＴ３８は、第１の金属層２６の上に設けられる。ＭＯＳＦＥＴ３８は、例えば、半田やＡｇナノ粒子を用いて、第１の金属層２６に接続される。ＭＯＳＦＥＴ３８は、上面にソース電極３８ａ（第１の上部電極）、及び、ゲート電極３８ｃ（第１のゲート電極）、下面にドレイン電極３８ｂ（第１の下部電極）を有する。
ＭＯＳＦＥＴ４０は、第２の金属層２８の上に設けられる。ＭＯＳＦＥＴ３８は、例えば、半田やＡｇナノ粒子を用いて、第２の金属層２８に接続される。ＭＯＳＦＥＴ４０は、上面にソース電極４０ａ（第２の上部電極）、及び、ゲート電極４０ｃ（第２のゲート電極）、下面にドレイン電極４０ｂ（第２の下部電極）を有する。
ＭＯＳＦＥＴ３８、ＭＯＳＦＥＴ４０は、例えば、炭化珪素（ＳｉＣ）、シリコン（Ｓｉ）又は窒化ガリウム（ＧａＮ）などの化合物半導体を用いた半導体チップである。
Ｎ電極１４は、板状である。Ｎ電極１４は、第１のＮ端子１４ａと第２のＮ端子１４ｂを有する。Ｎ電極１４の一部は、樹脂ケース１０の中に設けられる。Ｎ電極１４の一部は、シリコーンゲル４４に囲まれる。
第１のＮ端子１４ａは、樹脂ケース１０の外に設けられる。第１のＮ端子１４ａは、樹脂ケース１０に対し、第１の方向に設けられる。
第２のＮ端子１４ｂは、樹脂ケース１０の外に設けられる。第２のＮ端子１４ｂは、樹脂ケース１０に対し、第１の方向と反対方向の第２の方向に設けられる。
第１のＮ端子１４ａと第２のＮ端子１４ｂは、絶縁基板２４の法線を法線とする異なる２つの平面内に存在する。例えば、第１のＮ端子１４ａは図３（ａ）に示す平面Ｐ１内に存在し、第２のＮ端子１４ｂは、図３（ａ）に示す平面Ｐ２内に存在する。平面Ｐ１と平面Ｐ２とは異なる平面である。言い換えれば、第１のＮ端子１４ａと第２のＮ端子１４ｂは、絶縁基板２４から異なる高さに設けられる。
Ｎ電極１４は、金属プラグ５２により第３の金属層３０に電気的に接続される。
Ｐ電極１６は、板状である。Ｐ電極１６は、第１のＰ端子１６ａと第２のＰ端子１６ｂを有する。Ｐ電極１６の一部は、樹脂ケース１０の中に設けられる。Ｐ電極１６の一部は、シリコーンゲル４４に囲まれる。
第１のＰ端子１６ａは、樹脂ケース１０の外に設けられる。第１のＰ端子１６ａは、樹脂ケース１０に対し、第１の方向に設けられる。
第２のＰ端子１６ｂは、樹脂ケース１０の外に設けられる。第２のＰ端子１６ｂは、樹脂ケース１０に対し、第１の方向と反対方向の第２の方向に設けられる。
第１のＰ端子１６ａと第２のＰ端子１６ｂは、絶縁基板２４の法線を法線とする異なる２つの平面内に存在する。例えば、第１のＰ端子１６ａは図３（ｂ）に示す平面Ｐ３内に存在し、第２のＰ端子１６ｂは、図３（ｂ）に示す平面Ｐ４内に存在する。平面Ｐ３と平面Ｐ４とは異なる平面である。言い換えれば、第１のＰ端子１６ａと第２のＰ端子１６ｂは、絶縁基板２４から異なる高さに設けられる。なお、例えば、平面Ｐ３及び平面Ｐ４は、平面Ｐ１及び平面Ｐ２と異なる平面である。
Ｐ電極１６は、金属プラグ５４により第２の金属層２８に電気的に接続される。金属プラグ５４は、Ｎ電極１４を貫通する。
Ｐ電極１６の少なくとも一部は、Ｎ電極１４の少なくとも一部に対向する。Ｎ電極１４とＰ電極１６は、平行に対向する領域を有する。言い換えれば、Ｎ電極１４の一部とＰ電極の一部は、平行平板である。
Ｐ電極１６には外部から、例えば、正電圧が印加される。Ｎ電極には外部から、例えば、負電圧が印加される。
第１のＡＣ出力端子１８ａは、樹脂ケース１０の外に設けられる。第１のＡＣ出力端子１８ａは、樹脂ケース１０に対し、第１の方向と直交する第３の方向に設けられる。
第２のＡＣ出力端子１８ｂは、樹脂ケース１０の外に設けられる。第２のＡＣ出力端子１８ｂは、樹脂ケース１０に対し、第３の方向と反対方向の第４の方向に設けられる。
半導体モジュール１００は、例えば、図示しない第１のゲート端子、及び、第２のゲート端子を備える。第１のゲート端子は、例えば、ゲート電極３８ｃに電気的に接続される。第２のゲート端子は、例えば、ゲート電極４０ｃに電気的に接続される。
Ｎ電極１４、Ｐ電極１６、第１のＡＣ出力端子１８ａ、第２のＡＣ出力端子１８ｂ、第１のゲート端子、第２のゲート端子は、金属である。Ｎ電極１４、Ｐ電極１６、第１のＡＣ出力端子１８ａ、第２のＡＣ出力端子１８ｂ、第１のゲート端子、第２のゲート端子は、例えば、銅又は銅合金である。
ＭＯＳＦＥＴ３８のソース電極３８ａは、ボンディングワイヤ４２により、第３の金属層３０に接続される。Ｎ電極１４は、金属プラグ５２、第３の金属層３０、及び、ボンディングワイヤ４２を介してソース電極３８ａに電気的に接続される。
Ｐ電極１６は、金属プラグ５４、及び、第２の金属層２８を介して、ドレイン電極４０ｂに電気的に接続される。
第１のＡＣ出力端子１８ａ、及び、第２のＡＣ出力端子１８ｂは図示しないボンディングワイヤ、第１の金属層２６を介して、ドレイン電極３８ｂ及びソース電極４０ａに接続される。
次に、第１の施形態の半導体装置の作用及び効果について説明する。
パワー半導体モジュールを、複数個接続することで、例えば、インバータ回路等の回路システムが構成される。パワー半導体モジュールを用いた回路システムのインダクタンスが大きいと、半導体チップのスイッチングのオフ動作を高速で行う際に、サージ電圧と称される過電圧が発生する。サージ電圧を考慮して、半導体チップの耐圧を高く設計すると、半導体チップのオン抵抗が増大し回路システムの導通損失が大きくなるという問題が生ずる。また、オフ動作の時間を長くすることで、サージ電圧は低減できるが、回路システムのスイッチング損失が大きくなるという問題が生ずる。したがって、パワー半導体モジュールを用いた回路システムのインダクタンスを低減することが望まれる。
例えば、１モジュールでハーフブリッジ回路を構成できる、「２ｉｎ１」タイプのパワー半導体モジュールを、３個並列に接続することにより、３相インバータ回路を構成できる。この場合、それぞれのパワー半導体モジュールの端子間を、バスバーを用いて接続することになる。この場合、パワー半導体モジュールの内部のインダクタンスに加え、バスバーのインダクタンスも加わり、パワー半導体モジュールを用いた回路システムのインダクタンスが増大する。
図５は、第１の実施形態の半導体装置の作用及び効果の説明図である。図５（ａ）は、３個のパワー半導体モジュール１００を並列に接続した場合の模式上面図である。図５（ｂ）は、３個のパワー半導体モジュール１００を並列に接続した場合の模式断面図である。図５（ｂ）は、図３（ａ）に相当する断面図である。
パワー半導体モジュール１００は、樹脂ケース１０の両側にＮ電極１４の端子を有する。すなわち、樹脂ケース１０の両側に第１のＮ端子１４ａと第２のＮ端子１４ｂを有する。また、パワー半導体モジュール１００は、樹脂ケース１０の両側にＰ電極１６の端子を有する。すなわち、樹脂ケース１０の両側に第１のＰ端子１６ａと第２のＰ端子１６ｂを有する。
図５に示すように、隣接するパワー半導体モジュール１００の第１のＮ端子１４ａと第２のＮ端子１４ｂを接続し、第１のＰ端子１６ａと第２のＰ端子１６ｂを接続することが可能となる。したがって、パワー半導体モジュールの端子間を、バスバーを用いずに接続することが可能となる。よって、パワー半導体モジュールを用いた回路システムのインダクタンスが低減する。
なお、隣接するパワー半導体モジュール１００の端子同士の接続は、例えば、図示しない接続用ネジを用いて行うことが可能である。
配線のインダクタンスには、自己誘導による自己インダクタンスと相互誘導による相互インダクタンスがある。配線のインダクタンスは、自己インダクタンスと相互インダクタンスの和になる。例えば、Ｎ電極１４とＰ電極１６のインダクタンスは、Ｎ電極１４とＰ電極１６のそれぞれの自己インダクタンスと、Ｎ電極１４とＰ電極１６の相互誘導に伴う相互インダクタンスがある。
パワー半導体モジュール１００は、Ｎ電極１４とＰ電極１６の一部が、平行平板となっている。このため、相互インダクタンスは、自己インダクタンスを打ち消す方向に作用する。このため、Ｎ電極１４とＰ電極１６のインダクタンスが低減する。したがって、パワー半導体モジュール１００の内部のインダクタンスも低減する。よって、パワー半導体モジュール１００を用いた回路システムのインダクタンスが低減する。
以上、第１の実施形態によれば、パワー半導体モジュール１００の接続にバスバーが不要となり、パワー半導体モジュール１００を用いた回路システムのインダクタンスを低減することが可能となる。また、Ｎ電極１４とＰ電極１６の一部を、平行平板とすることにより、パワー半導体モジュール１００を用いた回路システムのインダクタンスを低減することが可能となる。
（第２の実施形態）
第２の実施形態の半導体装置は、第一極電極が、枠体の第１の方向と垂直な第３の方向に設けられた第３の第一極端子と、枠体の外に第３の方向と反対方向の第４の方向に設けられた第４の第一極端子を有し、第二極電極が、枠体の第１の方向と垂直な第３の方向に設けられた第３の第二極端子と、枠体の外に第３の方向と反対方向の第４の方向に設けられた第４の第二極端子を有する点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については、記述を省略する。
図６、図７は、第２の実施形態の半導体装置の模式上面図である。
第２実施形態のパワー半導体モジュール２００は、樹脂ケース１０（枠体）、蓋１２、Ｎ電極１４（第一極電極）、第１のＮ端子１４ａ（第１の第一極端子）、第２のＮ端子１４ｂ（第２の第一極端子）、第３のＮ端子１４ｃ（第３の第一極端子）、第４のＮ端子１４ｄ（第４の第一極端子）、Ｐ電極１６（第二極電極）、第１のＰ端子１６ａ（第１の第二極端子）、第２のＰ端子１６ｂ（第２の第二極端子）、第３のＰ端子１６ｃ（第３の第二極端子）、第４のＰ端子１６ｄ（第４の第二極端子）、第１のＡＣ出力端子１８ａ（出力端子）、第２のＡＣ出力端子１８ｂ、第３のＡＣ出力端子１８ｃ、第４のＡＣ出力端子１８ｄ、金属基板２２、絶縁基板２４（基板）、第１の金属層２６、第２の金属層２８、第３の金属層３０、ＭＯＳＦＥＴ３８（第１の半導体チップ）、ＭＯＳＦＥＴ４０（第２の半導体チップ）、ボンディングワイヤ４２、シリコーンゲル４４、第１の金属プラグ５２、第２の金属プラグ５４を備える。
図６は、パワー半導体モジュール２００の上面図である。図７（ａ）は、パワー半導体モジュール２００から蓋１２及びシリコーンゲル４４を除いた状態の上面図である。図７（ｂ）は、パワー半導体モジュール２００から蓋１２、Ｐ電極１６（第二極電極）、及び、シリコーンゲル４４を除いた状態の上面図である。
Ｎ電極１４は、板状である。Ｎ電極１４は、第１のＮ端子１４ａ、第２のＮ端子１４ｂ、第３のＮ端子１４ｃ、第４のＮ端子１４ｄを有する。Ｎ電極１４の一部は、樹脂ケース１０の中に設けられる。Ｎ電極１４の一部は、シリコーンゲル４４に囲まれる。
第１のＮ端子１４ａは、樹脂ケース１０の外に設けられる。第１のＮ端子１４ａは、樹脂ケース１０に対し、第１の方向に設けられる。
第２のＮ端子１４ｂは、樹脂ケース１０の外に設けられる。第２のＮ端子１４ｂは、樹脂ケース１０に対し、第１の方向と反対方向の第２の方向に設けられる。
第３のＮ端子１４ｃは、樹脂ケース１０の外に設けられる。第３のＮ端子１４ｃは、樹脂ケース１０に対し、第１の方向と垂直な第３の方向に設けられる。
第４のＮ端子１４ｄは、樹脂ケース１０の外に設けられる。第４のＮ端子１４ｄは、樹脂ケース１０に対し、第３の方向と反対方向の第４の方向に設けられる。
Ｐ電極１６は、板状である。Ｐ電極１６は、第１のＰ端子１６ａ、第２のＰ端子１６ｂ、第３のＰ端子１６ｃ、第４のＰ端子１６ｄを有する。Ｐ電極１６の一部は、樹脂ケース１０の中に設けられる。Ｐ電極１６の一部は、シリコーンゲル４４に囲まれる。
第１のＰ端子１６ａは、樹脂ケース１０の外に設けられる。第１のＰ端子１６ａは、樹脂ケース１０に対し、第１の方向に設けられる。
第２のＰ端子１６ｂは、樹脂ケース１０の外に設けられる。第２のＰ端子１６ｂは、樹脂ケース１０に対し、第１の方向と反対方向の第２の方向に設けられる。
第３のＰ端子１６ｃは、樹脂ケース１０の外に設けられる。第３のＰ端子１６ｃは、樹脂ケース１０に対し、第１の方向と垂直な第３の方向に設けられる。
第４のＰ端子１６ｄは、樹脂ケース１０の外に設けられる。第４のＰ端子１６ｄは、樹脂ケース１０に対し、第３の方向と反対方向の第４の方向に設けられる。
図８は、第２の実施形態の半導体装置の作用及び効果の説明図である。図８は、３個のパワー半導体モジュール２００を並べて接続した場合の模式上面図である。
図８に示すように、パワー半導体モジュール２００は、第１の方向、第２の方向、第３の方向、第４の方向のいずれの方向にも、バスバーを用いずに接続することが可能である。したがって、パワー半導体モジュール２００を用いた回路システムのレイアウトの自由度が向上する。
なお、第１のＡＣ出力端子１８ａと第２のＡＣ出力端子１８ｂ、又は、第３のＡＣ出力端子１８ｃと第４のＡＣ出力端子１８ｄに関しては、パワー半導体モジュール２００を接続する際に、例えば、互いに接触しないように高さを調整することが可能である。
以上、第２の実施形態によれば、第１の実施形態と同様の効果に加え、パワー半導体モジュール２００を用いた回路システムのレイアウトの自由度が向上する。
（第３の実施形態）
第３の実施形態の半導体装置は、第一極電極及び第二極電極の少なくともいずれか一方が、ストライプパターン又はメッシュパターンを有する点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については、記述を省略する。
図９は、第３の実施形態の半導体装置の模式上面図である。図９は、パワー半導体モジュール３００から蓋１２及びシリコーンゲル４４を除いた状態の上面図である。
図９（ａ）のＰ電極１６はストライプ状のパターンを有する。図９（ｂ）のＰ電極１６はメッシュ状のパターンを有する。
なお、図示はしないが、Ｎ電極１４が、ストライプ状のパターン、又は、メッシュ状のパターンを有する構成とすることも可能である。
パワー半導体モジュール３００は、Ｎ電極１４及びＰ電極１６の少なくともいずれか一方が、ストライプ状のパターン、又は、メッシュ状のパターンを有する。これにより、温度変化に伴って生ずる応力を低減することが可能となる。具体的には、樹脂ケース１０の内部の応力や、端子の接続部での応力が低減できる。したがって、パワー半導体モジュール３００を用いた信頼性の高い回路システムが実現できる。
以上、第３の実施形態によれば、第１の実施形態と同様の効果に加え、パワー半導体モジュール３００を用いた回路システムの信頼性が向上する。
（第４の実施形態）
第４の実施形態の半導体装置は、第一極電極と第二極電極との間に、シリコーンゲルよりも誘電率の高い絶縁層が設けられる点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については、記述を省略する。
図１０は、第４の実施形態の半導体装置の模式断面図である。図１０は、第１の実施形態の図３（ｃ）に相当する断面図である。
パワー半導体モジュール４００は、Ｎ電極１４とＰ電極１６との間に、シリコーンゲルよりも誘電率の高い絶縁層６０が設けられている。絶縁層６０は、例えば、フッ素樹脂、ポリイミド、エポキシ樹脂である。
パワー半導体モジュール４００は、Ｎ電極１４とＰ電極１６との間に、シリコーンゲルよりも誘電率の高い絶縁層６０を設けることで、パワー半導体モジュール４００の内部のインダクタンスを低減できる。したがって、パワー半導体モジュール４００を用いた回路システムのインダクタンスを低減できる。
以上、第４の実施形態によれば、第１の実施形態と比較し、更にパワー半導体モジュール４００を用いた回路システムのインダクタンスを低減することが可能となる。
（第５の実施形態）
第５の実施形態の半導体装置は、枠体が、第１の方向に凸部、第２の方向に凹部を有し、第１の第一極端子及び第１の第二極端子が凸部に設けられ、第２の第一極端子及び第２の第二極端子が凹部に設けられる点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については、記述を省略する。
第５の実施形態のパワー半導体モジュール５００は、樹脂ケース１０（枠体）、蓋１２、Ｎ電極１４（第一極電極）、第１のＮ端子１４ａ（第１の第一極端子）、第２のＮ端子１４ｂ（第２の第一極端子）、Ｐ電極１６（第二極電極）、第１のＰ端子１６ａ（第１の第二極端子）、第２のＰ端子１６ｂ（第２の第二極端子）、第１のＡＣ出力端子１８ａ（出力端子）、第２のＡＣ出力端子１８ｂ、金属基板２２、絶縁基板２４（基板）、第１の金属層２６、第２の金属層２８、第３の金属層３０、ＭＯＳＦＥＴ３８（第１の半導体チップ）、ＭＯＳＦＥＴ４０（第２の半導体チップ）、ボンディングワイヤ４２、シリコーンゲル４４、電極間絶縁層５０（絶縁層）、第１の金属プラグ５２、第２の金属プラグ５４を備える。
図１１は、第５の実施形態の半導体装置の模式図である。図１１（ａ）は、パワー半導体モジュール５００の上面図である。図１１（ｂ）は、図１１（ａ）のＤＤ’断面図である。
樹脂ケース１０は、凸部１０ａ及び凹部１０ｂを有する。凸部１０ａは、樹脂ケース１０の第１の方向に設けられる。凹部１０ｂは、樹脂ケース１０の第２の方向に設けられる。
凸部１０ａに第１のＮ端子１４ａ及び第１のＰ端子１６ａが設けられる。また、凹部１０ｂに第２のＮ端子１４ｂ及び第２のＰ端子１６ｂが設けられる。
図１２は、第５の実施形態の半導体装置の作用及び効果の説明図である。図１２（ａ）は、３個のパワー半導体モジュール５００を並べて接続した場合の模式上面図である。図１２（ｂ）は、３個のパワー半導体モジュール５００を並列に接続した場合の模式断面図である。図１２（ｂ）は、図１１（ｂ）に相当する断面図である。
半導体モジュールには、回路システム内で端子の空間的な絶縁が必要となる。例えば、半導体モジュールの下面が固定される部材と第１のＮ端子１４ａとの間の絶縁のために、一定の絶縁距離（図１２（ｂ）中のｄ）が必要である。半導体モジュールに要求される耐圧が高くなると、絶縁距離ｄも大きくする必要がある。このため、半導体モジュールの高さ（図１２（ｂ）中のｈ）も高くなり、半導体モジュールを用いた回路システムの大きさが大きくなってしまうという問題がある。
パワー半導体モジュール５００を接続した場合、図１２（ｂ）に示すように、凹部１０ｂに、隣接するパワー半導体モジュール５００の凸部１０ａがはめ込まれる。したがって、例えば、第１のＮ端子１４ａと、半導体モジュールの下面が固定される部材との間の樹脂ケース１０の間の絶縁距離が長くなる。すなわち、第１のＮ端子１４ａと、半導体モジュールの下面が固定される部材との間には、樹脂ケース１０が存在するため、空間が存在しなくなり、第１のＮ端子１４ａの実効的な絶縁距離が長くなる。第２のＮ端子１４ｂ、第１のＰ端子１６ａ、第２のＰ端子１６ｂについても同様に実効的な絶縁距離が長くなる。
したがって、パワー半導体モジュール５００の絶縁耐圧が向上する。言い換えれば、絶縁距離ｄを短くして、半導体モジュール５００の高さｈを低くしても、所望の耐圧が実現できる。よって、半導体モジュール５００を用いた回路システムの小型化が可能である。
以上、第５の実施形態によれば、第１の実施形態と同様の効果に加え、半導体モジュール５００を用いた回路システムの小型化が可能である。
第１ないし第５の実施形態では、半導体モジュールとして、「２ｉｎ１」タイプのモジュールを例に説明したが、半導体モジュールの構成を「２ｉｎ１」タイプのモジュール以外の構成とすることも可能である。
第１ないし第５の実施形態では、半導体チップとしてＭＯＳＦＥＴを用いる場合を例に説明したが、半導体チップはこれらに限定されるものではない。例えば、ＩＧＢＴ、ＳＢＤ（Ｓｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）、ＰＩＮダイオードなど、その他のトランジスタやダイオードを適用することも可能である。また、トランジスタとダイオードの組み合わせを適用することも可能である。
第１ないし第５の実施形態では、パワー半導体モジュール内に２個の半導体チップが設けられる形態を例に説明したが、例えば、３個以上の半導体チップが設けられても構わない。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 樹脂ケース（枠体）
１０ａ 凸部
１０ｂ 凹部
１４ Ｎ電極（第一極電極）
１４ａ 第１のＮ端子（第１の第一極端子）
１４ｂ 第２のＮ端子（第２の第一極端子）
１４ｃ 第３のＮ端子（第３の第一極端子）
１４ｄ 第４のＮ端子（第４の第一極端子）
１６ Ｐ電極（第二極電極）
１６ａ 第１のＰ端子（第１の第二極端子）
１６ｂ 第２のＰ端子（第２の第二極端子）
１６ｃ 第３のＰ端子（第３の第二極端子）
１６ｄ 第４のＰ端子（第４の第二極端子）
１８ａ 第１のＡＣ出力端子（出力端子）
２４ 絶縁基板（基板）
３８ ＭＯＳＦＥＴ（第１の半導体チップ）
３８ａ ソース電極（第１の上部電極）
３８ｂ ドレイン電極（第１の下部電極）
３８ｃ ゲート電極（第１のゲート電極）
４０ ＭＯＳＦＥＴ（第２の半導体チップ）
４０ａ ソース電極（第２の上部電極）
４０ｂ ドレイン電極（第２の下部電極）
４０ｃ ゲート電極（第２のゲート電極）
４４ シリコーンゲル
６０ 絶縁層
１００ パワー半導体モジュール（半導体装置）
２００ パワー半導体モジュール（半導体装置）
３００ パワー半導体モジュール（半導体装置）
４００ パワー半導体モジュール（半導体装置）
５００ パワー半導体モジュール（半導体装置）
Ｐ１ 平面
Ｐ２ 平面
Ｐ３ 平面
Ｐ４ 平面

Claims (8)

  1. 枠体と、
    前記枠体の中に設けられた基板と、
    前記基板の上に設けられ、第１の上部電極と、第１の下部電極と、第１のゲート電極と、を有する第１の半導体チップと、
    前記基板の上に設けられ、第２の上部電極と、第２の下部電極と、第２のゲート電極と、を有する第２の半導体チップと、
    前記基板と前記第１の半導体チップとの間に設けられ、前記第１の下部電極が電気的に接続された第１の金属層と、
    前記基板と前記第２の半導体チップとの間に設けられ、前記第２の下部電極が電気的に接続された第２の金属層と、
    前記基板の上に設けられ前記第１の上部電極と電気的に接続された第３の金属層と、
    前記枠体の外に第１の方向に設けられた第１の第一極端子と、前記枠体の外に前記第１の方向と反対方向の第２の方向に設けられた第２の第一極端子を有し、一部が前記枠体の中に設けられた板状の第一極電極と、
    前記枠体の外に前記第１の方向に設けられた第１の第二極端子と、前記枠体の外に前記第２の方向に設けられた第２の第二極端子を有し、一部が前記枠体の中に設けられ、前記第一極電極に対向して設けられた板状の第二極電極と、
    前記枠体の外に設けられた出力端子と、
    前記第３の金属層と前記第一極電極との間に設けられ、前記第３の金属層と前記第一極電極を電気的に接続する第１の金属プラグと、
    前記第２の金属層と前記第二極電極との間に設けられ、前記第２の金属層と前記第二極電極を電気的に接続する第２の金属プラグと、
    を備え、
    前記出力端子が前記第１の下部電極及び前記第２の上部電極に電気的に接続された半導体装置。
  2. 前記第２の金属プラグは、前記第一極電極を貫通する請求項１記載の半導体装置。
  3. 枠体と、
    前記枠体の中に設けられた基板と、
    前記基板の上に設けられ、第１の上部電極と、第１の下部電極と、第１のゲート電極と、を有する第１の半導体チップと、
    前記枠体の外に第１の方向に設けられた第１の第一極端子と、前記枠体の外に前記第１の方向と反対方向の第２の方向に設けられた第２の第一極端子を有し、一部が前記枠体の中に設けられた板状の第一極電極と、
    前記枠体の外に前記第１の方向に設けられた第１の第二極端子と、前記枠体の外に前記第２の方向に設けられた第２の第二極端子を有し、一部が前記枠体の中に設けられ、前記第一極電極に対向して設けられた板状の第二極電極と、
    を備え、
    前記第一極電極が、前記枠体の前記第１の方向と垂直な第３の方向に設けられた第３の第一極端子と、前記枠体の外に前記第３の方向と反対方向の第４の方向に設けられた第４の第一極端子を有し、
    前記第二極電極が、前記枠体の前記第３の方向に設けられた第３の第二極端子と、前記枠体の外に前記第４の方向に設けられた第４の第二極端子を有する半導体装置。
  4. 前記第一極電極及び前記第二極電極の少なくともいずれか一方が、ストライプパターン又はメッシュパターンを有する請求項１ないし請求項３いずれか一項記載の半導体装置。
  5. 前記第一極電極と前記第二極電極との間に、シリコーンゲルよりも誘電率の高い絶縁層が設けられた請求項１ないし請求項４いずれか一項記載の半導体装置。
  6. 前記枠体が、前記第１の方向に凸部、前記第２の方向に凹部を有し、前記第１の第一極端子及び前記第１の第二極端子が前記凸部に設けられ、前記第２の第一極端子及び前記第２の第二極端子が前記凹部に設けられた請求項１ないし請求項５いずれか一項記載の半導体装置。
  7. 前記第１の第一極端子と前記第２の第一極端子は、前記基板の法線を法線とする異なる２つの平面内に存在し、前記第１の第二極端子と前記第２の第二極端子は、前記基板の法線を法線とする異なる２つの平面内に存在する請求項１ないし請求項６いずれか一項記載の半導体装置。
  8. 前記枠体の中にシリコーンゲルが充填された請求項１ないし請求項７いずれか一項記載の半導体装置。
JP2018056220A 2018-03-23 2018-03-23 半導体装置 Active JP6884723B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018056220A JP6884723B2 (ja) 2018-03-23 2018-03-23 半導体装置
CN201810851496.1A CN110299340B (zh) 2018-03-23 2018-07-30 半导体装置
US16/054,334 US10410985B1 (en) 2018-03-23 2018-08-03 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018056220A JP6884723B2 (ja) 2018-03-23 2018-03-23 半導体装置

Publications (2)

Publication Number Publication Date
JP2019169609A JP2019169609A (ja) 2019-10-03
JP6884723B2 true JP6884723B2 (ja) 2021-06-09

Family

ID=67845181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018056220A Active JP6884723B2 (ja) 2018-03-23 2018-03-23 半導体装置

Country Status (3)

Country Link
US (1) US10410985B1 (ja)
JP (1) JP6884723B2 (ja)
CN (1) CN110299340B (ja)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183094A (ja) * 1992-01-06 1993-07-23 Nec Ic Microcomput Syst Ltd 半導体集積回路
JP2000049280A (ja) * 1998-07-31 2000-02-18 Toshiba Corp 半導体装置とその製造方法
JP2004014891A (ja) * 2002-06-10 2004-01-15 Tetsuya Hojo 立体凝縮型のキュービック状ｉｃパッケージ、およびコネクター部品
JP4628687B2 (ja) * 2004-03-09 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置
JP4450230B2 (ja) * 2005-12-26 2010-04-14 株式会社デンソー 半導体装置
JP4804497B2 (ja) * 2008-03-24 2011-11-02 ルネサスエレクトロニクス株式会社 半導体装置
JP5067267B2 (ja) * 2008-06-05 2012-11-07 三菱電機株式会社 樹脂封止型半導体装置とその製造方法
CN104040715B (zh) 2012-02-09 2017-02-22 富士电机株式会社 半导体器件
JP5626274B2 (ja) * 2012-06-29 2014-11-19 株式会社デンソー 半導体装置
JP2016006806A (ja) 2013-06-05 2016-01-14 富士電機株式会社 半導体装置
JP6056971B2 (ja) * 2013-06-24 2017-01-11 日産自動車株式会社 電力変換装置
JP6112073B2 (ja) 2014-06-20 2017-04-12 株式会社豊田自動織機 半導体装置
JP6300682B2 (ja) * 2014-08-04 2018-03-28 株式会社東芝 半導体装置、および半導体モジュール
JP6166701B2 (ja) * 2014-08-22 2017-07-19 株式会社東芝 半導体装置
US10340816B2 (en) 2014-08-29 2019-07-02 Mitsubishi Electric Corporation Semiconductor device and multiphase semiconductor device
EP3226294B1 (en) * 2014-11-28 2021-04-07 Nissan Motor Co., Ltd. Half-bridge power semiconductor module and method for manufacturing same
JP6584783B2 (ja) * 2015-02-06 2019-10-02 ルネサスエレクトロニクス株式会社 半導体装置
JP6708066B2 (ja) * 2016-09-05 2020-06-10 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
CN110299340A (zh) 2019-10-01
US20190295970A1 (en) 2019-09-26
JP2019169609A (ja) 2019-10-03
US10410985B1 (en) 2019-09-10
CN110299340B (zh) 2023-03-14

Similar Documents

Publication Publication Date Title
EP3107120B1 (en) Power semiconductor module
US9165871B2 (en) Semiconductor unit and semiconductor device using the same
JP6852011B2 (ja) 半導体装置
US8373197B2 (en) Circuit device
US9171772B2 (en) Semiconductor device
JP6786416B2 (ja) 半導体装置
US11923266B2 (en) Semiconductor module circuit structure
KR20150101893A (ko) 반도체 장치
KR102586458B1 (ko) 반도체 서브 어셈블리 및 반도체 파워 모듈
US11081412B2 (en) Semiconductor device
JP6884723B2 (ja) 半導体装置
US10957673B2 (en) Semiconductor device
WO2013105456A1 (ja) 回路基板および電子デバイス
JP2021180234A (ja) 半導体モジュール
JP7270576B2 (ja) 半導体装置
KR102499825B1 (ko) 패키지형 전력 반도체 장치
US11270970B2 (en) Semiconductor device
JP2023134143A (ja) 半導体モジュール、半導体装置、及び車両
CN116913904A (zh) 半导体模块

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210413

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210512

R150 Certificate of patent or registration of utility model

Ref document number: 6884723

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150