JP6300682B2 - 半導体装置、および半導体モジュール - Google Patents

半導体装置、および半導体モジュール Download PDF

Info

Publication number
JP6300682B2
JP6300682B2 JP2014159047A JP2014159047A JP6300682B2 JP 6300682 B2 JP6300682 B2 JP 6300682B2 JP 2014159047 A JP2014159047 A JP 2014159047A JP 2014159047 A JP2014159047 A JP 2014159047A JP 6300682 B2 JP6300682 B2 JP 6300682B2
Authority
JP
Japan
Prior art keywords
base
semiconductor device
protrusion
semiconductor
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014159047A
Other languages
English (en)
Other versions
JP2016035994A (ja
Inventor
冨岡　泰造
泰造 冨岡
井口　知洋
知洋 井口
相澤　隆博
隆博 相澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014159047A priority Critical patent/JP6300682B2/ja
Priority to US14/789,365 priority patent/US20160035657A1/en
Priority to DE102015212663.3A priority patent/DE102015212663B4/de
Publication of JP2016035994A publication Critical patent/JP2016035994A/ja
Application granted granted Critical
Publication of JP6300682B2 publication Critical patent/JP6300682B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明の実施形態は、半導体装置、および半導体モジュールに関する。
パワーエレクトロニクスの応用分野は、家電製品、自動車、鉄道、送電、発電などの広い技術領域に跨がっている。
パワーエレクトロニクスの分野において用いられる半導体モジュールは、パターン配線が設けられた基板と、基板上に設けられた半導体素子とを有する半導体装置を複数備えている。
そして、複数の半導体装置は、金属ワイヤを用いて、相互に接合されている。
ここで、半導体モジュールは、電流容量を大きくすることが望まれている。
ところが、電流容量を大きくするために、金属ワイヤの数を増加させると金属ワイヤを接合する領域が広くなり、半導体モジュールの大型化を招くことになる。
また、金属ワイヤの太さを太くすると、ワイヤボンディング法による接合の信頼性が低下するおそれがある。
そのため、小型化、および信頼性の向上を図ることができる半導体装置、および半導体モジュールの開発が望まれていた。
特許４７１５２８３号公報
本発明が解決しようとする課題は、小型化、および信頼性の向上を図ることができる半導体装置、および半導体モジュールを提供することである。
実施形態に係る半導体装置は、
第１の方向に伸びる第１の基部と、前記第１の方向と交差する第２の方向において、前記第１の基部と並べて設けられ、前記第１の方向に伸びる第２の基部と、前記第２の方向において、前記第１の基部と、前記第２の基部と、の間に並べて設けられ、前記第１の方向に伸びる第３の基部と、前記第１の基部、前記第２の基部、および前記第３の基部の少なくともいずれかの上に設けられた半導体素子と、前記第１の基部、前記第２の基部、および前記第３の基部の一部を覆うケースと、を備えている。
前記第１の方向における前記第１の基部の第１の端部は、前記第１の方向および前記第２の方向と交差する第３の方向において、前記第１の基部の前記第１の端部とは反対側の第２の端部よりも前記半導体素子が設けられる側に位置している。
前記第２の基部の前記第１の端部側の第３の端部は、前記第３の方向において、前記第２の基部の前記第２の端部側の第４の端部よりも前記半導体素子が設けられる側に位置している。
前記第３の基部の前記第１の端部側の第５の端部は、前記第３の方向において、前記第３の基部の前記第２の端部側の第６の端部よりも前記半導体素子が設けられる側に位置している。
前記第１の方向において、前記ケースの一方の端面からは、前記第１の基部の前記第１の端部、前記第２の基部の前記第３の端部、および、前記第３の基部の前記第５の端部が突出している。
前記第１の方向において、前記ケースの他方の端面からは、前記第１の基部の前記第２の端部、前記第２の基部の前記第４の端部、および、前記第３の基部の前記第６の端部が突出している。
第１の実施形態に係る半導体装置１を例示するための模式斜視図である。 基体３を例示するための模式斜視図である。 第２の実施形態に係る半導体モジュール１００を例示するための模式図である。 図３におけるＡ−Ａ線断面図である。 （ａ）〜（ｄ）は、半導体装置１の製造方法、および半導体モジュール１００の製造方法を例示するための模式工程図である。（ｅ）は、摩擦撹拌接合法において用いられる工具３１を例示するための模式斜視図である。 （ａ）、（ｂ）は、半導体装置１ａについて例示するための模式斜視図である。 （ａ）、（ｂ）は、半導体装置１ｂについて例示するための模式斜視図である。 半導体装置１ｃを例示するための模式図である。 半導体モジュール１００ａを例示するための模式図である。
以下、図面を参照しつつ、実施の形態について例示をする。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。
また、各図中における矢印Ｘ、Ｙ、Ｚは互いに直交する三方向を表している。例えば、基板１１の主面に対して垂直な方向をＺ方向（第３の方向の一例に相当する）としている。また、基板１１の主面に対して平行な平面内の１つの方向をＹ方向（第２の方向の一例に相当する）とし、Ｚ方向とＹ方向とに垂直な方向をＸ方向（第１の方向の一例に相当する）としている。
[第１の実施形態]
まず、第１の実施形態に係る半導体装置１を例示する。
図１は、第１の実施形態に係る半導体装置１を例示するための模式斜視図である。
図２は、基体３を例示するための模式斜視図である。
図１に示すように、半導体装置１には、半導体素子２、基体３、ケース４、および配線５ａ１、５ａ２、５ｂが設けられている。
半導体素子２は、基部３ｂ（第３の基部の一例に相当する）の上に設けられている。
ただし、半導体素子２は、基部３ａ（第１の基部の一例に相当する）、基部３ｂ、および基部３ｃ（第２の基部の一例に相当する）のいずれに設けられていてもよい。
半導体素子２ａは、例えば、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）などとすることができる。
半導体素子２ａがＭＯＳＦＥＴの場合には、表面と裏面に電極を有するものとすることができる。
この場合、基部３ｂ側とは反対側の面である表面にはソース電極およびゲート電極が設けられるようにすることができる。
ソース電極は、配線５ａ１を介して、基部３ｃと電気的に接続されている。
ゲート電極は、配線５ａ２を介して、基部３ａと電気的に接続されている。
基部３ｂ側の面である裏面にはドレイン電極が設けられるようにすることができる。
ドレイン電極は、はんだなどの接合部材を用いて基部３ｂと電気的に接続されている。
半導体素子２ｂは、例えば、ダイオードなどとすることができる。
半導体素子２ｂがダイオードの場合には、表面と裏面に電極を有するものとすることができる。
この場合、基部３ｂ側とは反対側の面である表面にはアノード電極が設けられるようにすることができる。
アノード電極は、配線５ｂを介して、基部３ｃと電気的に接続されている。
基部３ｂ側の面である裏面にはカソード電極が設けられるようにすることができる。
カソード電極は、はんだなどの接合部材を用いて基部３ｂと電気的に接続されている。 なお、半導体素子２の種類や接合方法は例示をしたものに限定されるわけではなく適宜変更することができる。
図１および図２に示すように、基体３には、基部３ａ、基部３ｂ、および基部３ｃが設けられている。
基部３ａ、基部３ｂ、および基部３ｃは、所定の間隔を開けて、Ｙ方向に並んでいる。 基部３ａ、基部３ｂ、および基部３ｃは、Ｘ方向にそれぞれ伸びている。
基部３ａ、基部３ｂ、および基部３ｃは、ケース４により一体化されている。
Ｘ方向において、ケース４の一方の端面からは、基部３ａの端部３ａ１（第２の端部の一例に相当する）、基部３ｂの端部３ｂ１（第６の端部の一例に相当する）、および基部３ｃの端部３ｃ１（第４の端部の一例に相当する）がそれぞれ突出している。
Ｘ方向において、ケース４の他方の端面からは、基部３ａの端部３ａ２（第１の端部の一例に相当する）、基部３ｂの端部３ｂ２（第５の端部の一例に相当する）、および基部３ｃの端部３ｃ２（第３の端部の一例に相当する）がそれぞれ突出している。
Ｚ方向において、端部３ａ１は、基部３ａの、配線５ａが接合される領域と同一平面内にある。
Ｚ方向において、端部３ｂ１は、基部３ｂの、半導体素子２ａ、２ｂが設けられる領域と同一平面内にある。
Ｚ方向において、端部３ｃ１は、基部３ｃの、配線５ａ１および配線５ｂが接合される領域と同一平面内にある。
端部３ａ２の下方には、隙間３ａ３が設けられている。
基部３ａの厚み寸法をＴ１ａ、Ｚ方向における隙間３ａ３の寸法をＴ２ａとすると、
Ｔ１ａ≦Ｔ２ａとなっている。
この場合、寸法Ｔ２ａは、厚み寸法Ｔ１ａと同じか僅かに長くなるようにすることが好ましい。
端部３ｂ２の下方には、隙間３ｂ３が設けられている。
基部３ｂの厚み寸法をＴ１ｂ、Ｚ方向における隙間３ｂ３の寸法をＴ２ｂとすると、
Ｔ１ｂ≦Ｔ２ｂとなっている。
この場合、寸法Ｔ２ｂは、厚み寸法Ｔ１ｂと同じか僅かに長くなるようにすることが好ましい。
端部３ｃ２の下方には、隙間３ｃ３が設けられている。
基部３ｃの厚み寸法をＴ１ｃ、Ｚ方向における隙間３ｃ３の寸法をＴ２ｃとすると、
Ｔ１ｃ≦Ｔ２ｃとなっている。
この場合、寸法Ｔ２ｃは、厚み寸法Ｔ１ｃと同じか僅かに長くなるようにすることが好ましい。
端部３ａ２、端部３ｂ２、および端部３ｃ２は、例えば、塑性加工（折り曲げ加工）により形成することができる。
基部３ａ、基部３ｂ、および基部３ｃの材料は、導電性を有するものであれば特に限定はない。
この場合、塑性加工や摩擦撹拌接合などを行うことを考慮すると、基部３ａ、基部３ｂ、および基部３ｃの材料は、例えば、アルミニウムや銅などとすることが好ましい。
また、基部３ａ、基部３ｂ、および基部３ｃの表面には、例えば、ニッケルメッキなどを施すこともできる。ニッケルメッキの厚み寸法は、例えば、１０μｍとすることができる。
基部３ａ、基部３ｂ、および基部３ｃの厚み寸法にも特に限定はない。
この場合、塑性加工や摩擦撹拌接合などを行うことを考慮すると、基部３ａ、基部３ｂ、および基部３ｃの厚み寸法は、例えば、１ｍｍ程度とすることができる。
ケース４は、Ｙ方向に並んでいる基部３ａ、基部３ｂ、および基部３ｃの一部を覆っている。
ケース４には、孔部４ａ、孔部４ｂ、および孔部４ｃが設けられている。
孔部４ａは、基部３ａの上に設けられている。孔部４ａの内部には、基部３ａの配線５ａ２が接合される面が露出している。
孔部４ｂは、基部３ｂの上に設けられている。孔部４ｂのに内部には、基部３ｂの半導体素子２ａ、２ｂが接合される面が露出している。
孔部４ｃは、基部３ｃの上に設けられている。孔部４ｃの内部には、基部３ｃの配線５ａ１、５ｂが接合される面が露出している。
また、ケース４の、孔部４ａが開口する面とは反対側の面には、基部３ａが露出している。
ケース４の、孔部４ｂが開口する面とは反対側の面には、基部３ｂが露出している。
ケース４の、孔部４ｃが開口する面とは反対側の面には、基部３ｃが露出している。
孔部４ａ〜４ｃが開口する面とは反対側の面から露出する基部３ａ〜３ｃの面は、後述する基板１１の上に半導体装置１を設ける際に設置面となる。
ケース４の材料は、絶縁性を有するものであれば特に限定はない。
この場合、基部３ａ、基部３ｂ、および基部３ｃと一体化する際の加工性を考慮すると、ケース４の材料は、例えば、樹脂材料とすることが好ましい。
樹脂材料としては、例えば、エポキシ樹脂などを例示することができる。
また、樹脂材料にシリカフィラなどを添加することもできる。
配線５ａ１、５ａ２、５ｂは、例えば、直径寸法が５００μｍ程度のアルミニウムワイヤなどとすることができる。
配線５ａ１、５ａ２、５ｂの接合は、例えば、ワイヤボンディング法を用いて行うことができる。
なお、配線５ａ１、５ａ２、５ｂの寸法、材料、数、接合方法などは、例示をしたものに限定されるわけではなく適宜変更することができる。
本実施の形態に係る半導体装置１によれば、端部３ａ２の下方の隙間３ａ３に隣接する半導体装置１の端部３ａ１を設けることができる。端部３ｂ２の下方の隙間３ｂ３に隣接する半導体装置１の端部３ｂ１を設けることができる。端部３ｃ２の下方の隙間３ｃ３に隣接する半導体装置１の端部３ｃ１を設けることができる。
そして、端部３ａ１と端部３ａ２、端部３ｂ１と端部３ｂ２、および端部３ｃ１と端部３ｃ２を、それぞれ直接接合することができる。
そのため、配線などを介して接合する場合と比べて、電流容量を大きくすることができる。また、小型化、および信頼性の向上を図ることができる。
[第２の実施形態]
次に、第２の実施形態に係る半導体モジュール１００を例示する。
なお、以下においては、一例として、同じ種類の複数の半導体装置１が半導体モジュール１００に設けられる場合を例示する。
ただし、例えば、半導体素子の種類が異なる複数の半導体装置が半導体モジュール１００に設けられる場合も同様とすることができる。
図３は、第２の実施形態に係る半導体モジュール１００を例示するための模式図である。
なお、図３においては、煩雑となるのを避けるために封止部１２を省いて描いている。
図４は、図３におけるＡ−Ａ線断面図である。
図３および図４に示すように、半導体モジュール１００には、半導体装置１、枠部６、端子７、端子８、コネクタ９、端子１０、基板１１、封止部１２、および締結部１３が設けられている。
図３および図４に示すように、半導体装置１は基板１１の上に複数設けられている。
複数の半導体装置１は、例えば、基板１１の上に接着されている。
複数の半導体装置１は、Ｘ方向に並んでいる。
基部３ａの端部３ａ１の上には、隣接する半導体装置１の基部３ａの端部３ａ２が設けられている。
基部３ｂの端部３ｂ１の上には、隣接する半導体装置１の基部３ｂの端部３ｂ２が設けられている。
基部３ｃの端部３ｃ１の上には、隣接する半導体装置１の基部３ｃの端部３ｃ２が設けられている。
また、端部３ａ１と端部３ａ２、端部３ｂ１と端部３ｂ２、および端部３ｃ１と端部３ｃ２は、それぞれ接合されている。
すなわち、複数の半導体装置１は、Ｘ方向において連結されている。
接合方法には、特に限定はないが、例えば、摩擦撹拌接合法や超音波接合法などとすることが好ましい。
なお、半導体装置１の数は例示をしたものに限定されるわけではなく、２つ以上の半導体装置１が設けられていればよい。
枠部６は、基板１１の上に設けられている。
枠部６は、例えば、基板１１の上に接着されている。
枠部６は、複数の半導体装置１の周囲を囲んでいる。
枠部６の材料は、絶縁性を有するものであれば特に限定はない。
この場合、加工性を考慮すると、枠部６の材料は、例えば、樹脂材料とすることが好ましい。
樹脂材料としては、例えば、エポキシ樹脂などを例示することができる。
端子７の一方の端部側は、枠部６の上に設けられている。
端子７の一方の端部側には、孔部７ａが設けられている。
孔部７ａは、枠部６の内部に埋め込まれた締結部１３の真上に設けられている。そのため、図示しない圧着端子などを締結部１３に締結する際に、端子７は、図示しない圧着端子などとともに取り付けられる。なお、端子７の一方の端部側は、枠部６の上に接着してもよい。
端子７の他方の端部側は、基部３ｂの端部３ｂ１の上に接合されている。
接合方法には、特に限定はないが、例えば、摩擦撹拌接合法や超音波接合法などとすることが好ましい。
端子７は、例えば、塑性加工により形成することができる。
端子８の一方の端部側は、枠部６の上に設けられている。
端子８の一方の端部側には、孔部８ａが設けられている。
孔部８ａは、枠部６の内部に埋め込まれた締結部１３の真上に設けられている。そのため、図示しない圧着端子などを締結部１３に締結する際に、端子８は、図示しない圧着端子などとともに取り付けられる。なお、端子８の一方の端部側は、枠部６の上に接着してもよい。
端子８の他方の端部側は、基部３ｃの端部３ｃ２の上に接合されている。
接合方法には、特に限定はないが、例えば、摩擦撹拌接合法や超音波接合法などとすることが好ましい。
端子８は、例えば、塑性加工により形成することができる。
端子７および端子８の材料は、導電性を有するものであれば特に限定はない。
この場合、塑性加工や摩擦撹拌接合などを行うことを考慮すると、端子７および端子８の材料は、例えば、アルミニウムや銅などとすることが好ましい。
端子７および端子８の厚み寸法にも特に限定はない。
この場合、塑性加工や摩擦撹拌接合などを行うことを考慮すると、端子７および端子８の厚み寸法は、例えば、１ｍｍ程度とすることができる。
コネクタ９は、基部３ａの端部３ａ２と端子１０とを電気的に接続する。
コネクタ９の一方の端部側は、基部３ａの端部３ａ２の上に接合されている。
コネクタ９の他方の端部側は、端子１０の上に接合されている。
コネクタ９と端部３ａ２の接合、およびコネクタ９と端子１０の接合には、特に限定はないが、例えば、摩擦撹拌接合法や超音波接合法などとすることが好ましい。
端子１０は、枠部６の内部に埋め込まれている。
端子１０は、例えば、インサート成形法などを用いて、枠部６の内部に埋め込むことができる。
端子１０の材料は、導電性を有するものであれば特に限定はない。
端子１０の材料は、例えば、アルミニウムや銅などとすることができる。
基板１１は、板状を呈している。
基板１１の厚み寸法は、例えば、２ｍｍ程度とすることができる。
基板１１の材料は、絶縁性を有するものであれば特に限定はない。
この場合、半導体装置１において発生した熱を放出することを考慮すると、基板１１の材料は、例えば、酸化アルミニウムや窒化アルミニウムなどのセラミックスなどとすることが好ましい。
封止部１２は、枠部６の内部に設けられ、複数の半導体装置１を覆っている。
封止部１２を設けるようにすれば、半導体素子２ａ、２ｂや配線５ａ１、５ａ２、５ｂを覆うことができるので、水分やゴミなどが半導体素子２ａ、２ｂや配線５ａ１、５ａ２、５ｂに接触するのを抑制することができる。また、機械的な外力が、半導体素子２ａ、２ｂや配線５ａ１、５ａ２、５ｂに加わるのを抑制することができる。そのため、半導体モジュール１００の信頼性を向上させることができる。
封止部１２の材料は、絶縁性を有するものであれば特に限定はない。
この場合、半導体装置１において発生した熱に起因する熱応力を緩和させることを考慮すると、封止部１２の材料は、軟質樹脂とすることが好ましい。
軟質樹脂としては、例えば、シリコーン樹脂などを例示することができる。
締結部１３は、枠部６の内部に埋め込まれている。
締結部１３は、例えば、インサート成形法などを用いて、枠部６の内部に埋め込むことができる。
締結部１３には、例えば、雌ねじが加工されている。締結部１３は、例えば、ナットなどとすることができる。
本実施の形態に係る半導体モジュール１００においては、端部３ａ２と隣接する半導体装置１の端部３ａ１、端部３ｂ２と隣接する半導体装置１の端部３ｂ１、および端部３ｃ２と隣接する半導体装置１の端部３ｃ１をそれぞれ重ね合わせている。
そして、端部３ａ１と端部３ａ２、端部３ｂ１と端部３ｂ２、および端部３ｃ１と端部３ｃ２を、それぞれ直接接合している。
そのため、配線などを介して接合する場合と比べて、電流容量を大きくすることができる。また、小型化、および信頼性の向上を図ることができる。
[第３の実施形態]
次に、第３の実施形態に係る半導体装置１の製造方法、および半導体モジュール１００の製造方法について例示をする。
図５（ａ）〜（ｄ）は、半導体装置１の製造方法、および半導体モジュール１００の製造方法を例示するための模式工程図である。
図５（ｅ）は、摩擦撹拌接合法において用いられる工具３１を例示するための模式斜視図である。
まず、図５（ａ）に示すように、それぞれが枠材３０に連結された基部３ａ、基部３ｂ、および基部３ｃを形成する。
この際、端部３ａ２を折り曲げて、端部３ａ２の下方に隙間３ａ３を設ける。
端部３ｂ２を折り曲げて、端部３ｂ２の下方に隙間３ｂ３を設ける。
端部３ｃ２を折り曲げて、端部３ｃ２の下方に隙間３ｃａ３を設ける。
基部３ａ、基部３ｂ、基部３ｃ、端部３ａ２、端部３ｂ２、および端部３ｃ２の加工は、例えば、金型を用いて行うことができる。
次に、図５（ｂ）に示すように、基部３ａ、基部３ｂ、および基部３ｃの一部を覆うようにケース４を形成する。
ケース４を形成することで、基部３ａ、基部３ｂ、および基部３ｃが一体化される。
ケース４は、例えば、シリカフィラなどが添加されたエポキシ樹脂などから形成することができる。
また、ケース４には、孔部４ａ、孔部４ｂ、および孔部４ｃが設けられ、基部３ａ、基部３ｂ、および基部３ｃの一部が露出するようにする。
また、端部３ａ１、端部３ｂ１、端部３ｃ１、端部３ａ２、端部３ｂ２、および端部３ｃ２がケース４からそれぞれ突出するようにする。
次に、図５（ｃ）に示すように、ダイボンディング法を用いて基体３の上に半導体素子２を実装し、ワイヤボンディング法を用いて半導体素子２の電極と基体３とを配線により電気的に接続する。
例えば、孔部４ｂの内部に露出する基部３ｂの上に半導体素子２ａ、２ｂを実装する。 この際、半導体素子２ａのドレイン電極が、はんだなどの接合部材を介して基部３ｂと電気的に接続される。
半導体素子２ｂのカソード電極が、はんだなどの接合部材を介して基部３ｂと電気的に接続される。
続いて、半導体素子２ａのソース電極と、孔部４ａの内部に露出する基部３ａとを配線５ａ２により電気的に接続する。
半導体素子２ａのゲート電極と、孔部４ｃの内部に露出する基部３ｃとを配線５ａ１により電気的に接続する。
半導体素子２ｂのアノード電極と、孔部４ｃの内部に露出する基部３ｃとを配線５ｂにより電気的に接続する。
以上の様にして、複数の半導体装置１を一体的に製造することができる。
次に、枠材３０から半導体装置１を切り離す。
例えば、金型を用いて枠材３０から半導体装置１を切り離す。
この様にして、図１に例示をした半導体装置１を製造することができる。
次に、図５（ｄ）に示すように、複数の半導体装置１を連結する。
基部３ａの端部３ａ１の上に、隣接する半導体装置１の基部３ａの端部３ａ２を載せる。
基部３ｂの端部３ｂ１の上に、隣接する半導体装置１の基部３ｂの端部３ｂ２を載せる。
基部３ｃの端部３ｃ１の上に、隣接する半導体装置１の基部３ｃの端部３ｃ２を載せる。
また、基部３ｂの端部３ｂ１の上に、端子７の端部を載せる。
基部３ｃの端部３ｃ２の上に、端子８の端部を載せる。
基部３ａの端部３ａ２の上に、コネクタ９の端部を載せる。
そして、摩擦攪拌接合法を用いて、端部３ａ１と端部３ａ２、端部３ｂ１と端部３ｂ２、端部３ｃ１と端部３ｃ２、端部３ｂ１と端子７、端部３ｃ２と端子８、および端部３ａ２とコネクタ９を、それぞれ接合する。
なお、図５（ｄ）においては、接合箇所を「×」で表している。
摩擦攪拌接合法には、図５（ｅ）に示すような工具３１を用いることができる。
工具３１は、側面に溝を有するプローブ３２と、プローブ３２に接続されたショルダ３３を備えたものとすることができる。
プローブ３２の直径寸法は、例えば、１．５ｍｍ程度、高さ寸法は、例えば、１．２ｍｍ程度とすることができる。
ショルダ３３の直径寸法は、例えば、４ｍｍ程度とすることができる。
そして、工具３１を２０００ｒｐｍ程度の回転数で回転させ、回転した工具３１を重なり合った部分に押し付けるようにする。
すると、摩擦熱により重なり合った部分の材料が軟化する。
軟化した材料の中にプローブ３２を挿入し、水平方向に、例えば毎分５００ｍｍの速度で走査する。
すると、軟化した材料がかき混ぜられて一体化し、重なり合った部分が接合される。
なお、超音波接合法などを用いて接合を行うこともできる。
次に、基板１１の上に枠部６を接着する。
次に、枠部６の内部に露出する基板１１の上に、連結された複数の半導体装置１を接着する。
接着剤は、例えば、熱伝導率が６Ｗ／ｍ・Ｋ程度のシリコーン接着剤などとすることができる。
次に、枠部６の内部に埋め込まれた端子１０に、コネクタ９を接合する。
接合は、例えば、摩擦攪拌接合法や超音波接合法などを用いて行うことができる。
次に、枠部６の内部にシリコーン樹脂などを充填して封止部１２を形成する。
以上の様にして、半導体モジュール１００を製造することができる。
なお、本実施の形態に係る半導体装置１の製造方法、および半導体モジュール１００の製造方法について例示をしたが、例示をした具体的な数値や材料などに限定されるわけではない。
また、後述する半導体装置１ａ〜１ｃ、半導体モジュール１００ａも同様の手順により製造することができる。
[第４の実施形態]
次に、第４の実施形態に係る半導体装置１ａについて例示する。
図６（ａ）、（ｂ）は、半導体装置１ａについて例示するための模式斜視図である。
図６（ａ）は、連結前の半導体装置１ａを表した模式斜視図である。
図６（ｂ）は、連結後の半導体装置１ａを表した模式斜視図である。
なお、煩雑となるのを避けるために、半導体素子２ａ、２ｂ、配線５ａ１、５ａ２、５ｂ、および孔部４ａ、４ｂ、４ｃなどは省略している。
図６（ａ）、（ｂ）に示すように、半導体装置１ａにおいては、突出部３ａ４（第１の突出部の一例に相当する）、突出部３ｂ４（第３の突出部の一例に相当する）、突出部３ｃ４（第２の突出部の一例に相当する）がさらに設けられている。
２つの突出部３ａ４は、Ｙ方向における端部３ａ２の両側の端面にそれぞれ設けられている。２つの突出部３ａ４は、隙間３ａ３の側（Ｚ方向における端部３ａ１側）に伸びている。２つの突出部３ａ４同士の間には、隣接する半導体装置１ａの端部３ａ１が挿入される。
２つの突出部３ｂ４は、Ｙ方向における端部３ｂ２の両側の端面にそれぞれ設けられている。２つの突出部３ｂ４は、隙間３ｂ３の側（Ｚ方向における端部３ｂ１側）に伸びている。２つの突出部３ｂ４同士の間には、隣接する半導体装置１ａの端部３ｂ１が挿入される。
２つの突出部３ｃ４は、Ｙ方向における端部３ｃ２の両側の端面にそれぞれ設けられている。２つの突出部３ｃ４は、隙間３ｃ３の側（Ｚ方向における端部３ｃ１側）に伸びている。２つの突出部３ｃ４同士の間には、隣接する半導体装置１ａの端部３ｃ１が挿入される。
なお、突出部は、端部３ａ１、端部３ｂ１、および端部３ｃ１に設けることもできる。
すなわち、端部３ａ１に設けられ、Ｚ方向において、端部３ａ２側に突出する突出部（第４の突出部の一例に相当する）を設けることができる。
また、端部３ｂ１に設けられ、Ｚ方向において、端部３ｂ２側に突出する突出部（第５の突出部の一例に相当する）を設けることができる。
また、端部３ｃ１に設けられ、Ｚ方向において、端部３ｃ２側に突出する突出部（第６の突出部の一例に相当する）を設けることができる。
ここで、摩擦攪拌接合法や超音波接合法などを用いて接合を行う部分では、隣接する半導体装置の基部の端部同士が重ね合わされている。
この場合、接合加工を行う際の力が端部に作用することになる。
そのため、端部の位置がずれるおそれがある。
加工治具を用いて接合を行う部分を保持することもできるが、加工治具による保持を行うためのスペースが必要となり、半導体装置のＹ方向における寸法が増大するおそれがある。
本実施の形態に係る半導体装置１ａにおいては、突出部３ａ４、３ｂ４、３ｃ４を設けているので、接合を行う部分における位置ずれを抑制することができる。
そのため、接合品質の向上と半導体装置１ａの小型化を図ることができる。
[第５の実施形態]
次に、第５の実施形態に係る半導体装置１ｂについて例示する。
図７（ａ）、（ｂ）は、半導体装置１ｂについて例示するための模式斜視図である。
図７（ａ）は、連結前の半導体装置１ｂを表した模式斜視図である。
図７（ｂ）は、連結後の半導体装置１ｂを表した模式斜視図である。
なお、煩雑となるのを避けるために、半導体素子２ａ、２ｂ、配線５ａ１、５ａ２、５ｂ、および孔部４ａ、４ｂ、４ｃなどは省略している。
図７（ａ）、（ｂ）に示すように、半導体装置１ｂにおいては、突出部３ａ５（第１の突出部の一例に相当する）、突出部３ｂ５（第３の突出部の一例に相当する）、突出部３ｃ５（第２の突出部の一例に相当する）、および孔部３ａ６（第１の孔部の一例に相当する）、孔部３ｂ６（第３の孔部の一例に相当する）、孔部３ｃ６（第２の孔部の一例に相当する）が設けられている。
突出部３ａ５は、端部３ａ２から隙間３ａ３の側（Ｚ方向における端部３ａ１側）に伸びている。
突出部３ｂ５は、端部３ｂ２から隙間３ｂ３の側（Ｚ方向における端部３ｂ１側）に伸びている。
突出部３ｃ５は、端部３ｃ２から隙間３ｃ３の側（Ｚ方向における端部３ｃ１側）に伸びている。
また、端部３ａ１には、突出部３ａ５が挿入される孔部３ａ６が設けられている。
端部３ｂ１には、突出部３ｂ５が挿入される孔部３ｂ６が設けられている。
端部３ｃ１には、突出部３ｃ５が挿入される孔部３ｃ６が設けられている。
なお、突出部３ａ５、３ｂ５、３ｃ５、および孔部３ａ６、３ｂ６、３ｃ６がそれぞれ２つずつ設けられる場合を例示したが、突出部３ａ５、３ｂ５、３ｃ５、および孔部３ａ６、３ｂ６、３ｃ６は少なくとも１つずつ設けられていれば良い。
また、突出部３ａ５、３ｂ５、３ｃ５には、挿入を容易とするためのテーパを設けることもできる。
また、突出部を端部３ａ１、端部３ｂ１、および端部３ｃ１に設け、孔部を端部３ａ２、３ｂ２、３ｃ２に設けることもできる。
すなわち、端部３ａ１に設けられ、Ｚ方向において、端部３ａ２側に突出する突出部（第４の突出部の一例に相当する）を設けることができる。
また、端部３ｂ１に設けられ、Ｚ方向において、端部３ｂ２側に突出する突出部（第５の突出部の一例に相当する）を設けることができる。
また、端部３ｃ１に設けられ、Ｚ方向において、端部３ｃ２側に突出する突出部（第６の突出部の一例に相当する）を設けることができる。
また、端部３ａ２に設けられた孔部（第４の孔部の一例に相当する）、端部３ｂ２に設けられた孔部（第６の孔部の一例に相当する）、端部３ｃ２に設けられた孔部（第５の孔部の一例に相当する）を設けることができる。
本実施の形態に係る半導体装置１ｂにおいては、突出部３ａ５、３ｂ５、３ｃ５、および孔部３ａ６、３ｂ６、３ｃ６を設けているので、接合を行う部分における位置ずれを抑制することができる。
そのため、接合品質の向上と半導体装置１ｂの小型化を図ることができる。
[第６の実施形態]
次に、第６の実施形態に係る半導体装置１ｃ、および半導体モジュール１００ａについて例示する。
図８は、半導体装置１ｃを例示するための模式図である。
図９は、半導体モジュール１００ａを例示するための模式図である。
なお、煩雑となるのを避けるために、孔部４ａ、４ｂ、４ｃや、封止部１２などは省略している。
図８に示すように、半導体装置１ｃには、半導体素子２、基体３、ケース４、および配線５ａ１、５ａ２、５ｂが設けられている。
半導体装置１ｃにおいては、半導体素子２ａのドレイン電極が基部３ａと電気的に接続されている。
ソース電極は、配線５ａ１を介して、基部３ｃと電気的に接続されている。
ゲート電極は、配線５ａ２を介して、基部３ｂと電気的に接続されている。
半導体素子２ｂのカソード電極は、基部３ａと電気的に接続されている。
アノード電極は、配線５ｂを介して、基部３ｃと電気的に接続されている。
また、半導体装置１ｃにおいては、突出部３ａ７（第７の突出部の一例に相当する）と、突出部３ｃ７（第８の突出部の一例に相当する）とがさらに設けられている。
突出部３ａ７は、Ｙ方向における端部３ａ１の端面、および端部３ａ２の端面から半導体装置１ｃの外方に向けて突出している。
突出部３ｃ７は、Ｙ方向における端部３ｃ１の端面、および端部３ｃ２の端面から半導体装置１ｃの外方に向けて突出している。
図９に示すように、半導体モジュール１００ａには、Ｘ方向において３つの半導体装置１ｃを連結したものが、Ｙ方向に２組並べられている。
そして、Ｙ方向において、突出部３ｃ７と隣接する半導体装置１ｃの突出部３ａ７が接触するようになっている。
すなわち、半導体モジュール１００ａは、複数の半導体装置１ｃが直列に２段接続された２ｉｎ１の構成となっている。
本実施の形態に係る半導体装置１ｃには、突出部３ａ７、３ｃ７が設けられているので、直列および並列を併用してマトリクス状に配置することが容易となる。
以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
１ 半導体装置、１ａ〜１ｃ 半導体装置、２ 半導体素子、２ａ 半導体素子、２ｂ 半導体素子、３ 基体、３ａ 基部、３ａ１ 端部、 ３ａ２ 端部、３ａ３ 隙間、３ａ４ 突出部、３ａ５ 突出部、３ａ６ 孔部、３ａ７ 突出部、３ｂ 基部、３ｂ１ 端部、 ３ｂ２ 端部、３ｂ３ 隙間、３ｂ４ 突出部、３ｂ５ 突出部、３ｂ６ 孔部、３ｃ 基部、３ｃ１ 端部、 ３ｃ２ 端部、３ｃ３ 隙間、３ｃ４ 突出部、３ｃ５ 突出部、３ｃ６ 孔部、３ｃ７ 突出部、４ ケース、４ａ〜４ｃ 孔部、５ａ１、５ａ２、５ｂ 配線、６ 枠部、７ 端子、８ 端子、９ コネクタ、１０ 端子、１１ 基板、１２ 封止部、１３ 締結部、１００ 半導体モジュール、１００ａ 半導体モジュール

Claims (13)

  1. 第１の方向に伸びる第１の基部と、
    前記第１の方向と交差する第２の方向において、前記第１の基部と並べて設けられ、前記第１の方向に伸びる第２の基部と、
    前記第２の方向において、前記第１の基部と、前記第２の基部と、の間に並べて設けられ、前記第１の方向に伸びる第３の基部と、
    前記第１の基部、前記第２の基部、および前記第３の基部の少なくともいずれかの上に設けられた半導体素子と、
    前記第１の基部、前記第２の基部、および前記第３の基部の一部を覆うケースと、
    を備え、
    前記第１の方向における前記第１の基部の第１の端部は、前記第１の方向および前記第２の方向と交差する第３の方向において、前記第１の基部の前記第１の端部とは反対側の第２の端部よりも前記半導体素子が設けられる側に位置し、
    前記第２の基部の前記第１の端部側の第３の端部は、前記第３の方向において、前記第２の基部の前記第２の端部側の第４の端部よりも前記半導体素子が設けられる側に位置し、
    前記第３の基部の前記第１の端部側の第５の端部は、前記第３の方向において、前記第３の基部の前記第２の端部側の第６の端部よりも前記半導体素子が設けられる側に位置し、
    前記第１の方向において、前記ケースの一方の端面からは、前記第１の基部の前記第１の端部、前記第２の基部の前記第３の端部、および、前記第３の基部の前記第５の端部が突出し、
    前記第１の方向において、前記ケースの他方の端面からは、前記第１の基部の前記第２の端部、前記第２の基部の前記第４の端部、および、前記第３の基部の前記第６の端部が突出している半導体装置。
  2. 前記第１の基部の厚み寸法をＴ１ａ、前記第１の端部の前記半導体素子が設けられる側とは反対側に設けられた隙間の寸法をＴ２ａとし、
    前記第２の基部の厚み寸法をＴ１ｂ、前記第３の端部の前記半導体素子が設けられる側とは反対側に設けられた隙間の寸法をＴ２ｂとし、
    前記第３の基部の厚み寸法をＴ１ｃ、前記第５の端部の前記半導体素子が設けられる側とは反対側に設けられた隙間の寸法をＴ２ｃとした場合に、以下の式を満足する請求項１記載の半導体装置。
    Ｔ１ａ≦Ｔ２ａ
    Ｔ１ｂ≦Ｔ２ｂ
    Ｔ１ｃ≦Ｔ２ｃ
  3. 前記第１の基部の第１の端部に設けられ、前記第３の方向において、前記第２の端部側に突出する第１の突出部と、
    前記第２の基部の第３の端部に設けられ、前記第３の方向において、前記第４の端部側に突出する第２の突出部と、
    前記第３の基部の第５の端部に設けられ、前記第３の方向において、前記第６の端部側に突出する第３の突出部と、
    をさらに備えた請求項１または２に記載の半導体装置。
  4. 前記第１の基部の第２の端部に設けられた第１の孔部と、
    前記第２の基部の第４の端部に設けられた第２の孔部と、
    前記第３の基部の第６の端部に設けられた第３の孔部と、
    をさらに備えた請求項３記載の半導体装置。
  5. 前記第１の基部の第２の端部に設けられ、前記第３の方向において、前記第１の端部側に突出する第４の突出部と、
    前記第２の基部の第４の端部に設けられ、前記第３の方向において、前記第３の端部側に突出する第５の突出部と、
    前記第３の基部の第６の端部に設けられ、前記第３の方向において、前記第５の端部側に突出する第６の突出部と、
    をさらに備えた請求項１または２に記載の半導体装置。
  6. 前記第１の基部の第１の端部に設けられた第４の孔部と、
    前記第２の基部の第３の端部に設けられた第５の孔部と、
    前記第３の基部の第５の端部に設けられた第６の孔部と、
    をさらに備えた請求項５記載の半導体装置。
  7. 前記第１の基部に設けられ、前記第１の基部の前記第３の基部側とは反対側に突出する第７の突出部と、
    前記第２の基部に設けられ、前記第２の基部の前記第３の基部側とは反対側に突出する第８の突出部と、
    をさらに備えた請求項１〜６のいずれか１つに記載の半導体装置。
  8. 請求項１〜７のいずれか１つに記載の半導体装置を複数備え、
    前記複数の半導体装置は、第１の方向において連結され、
    第１の基部の第１の端部は、前記第１の方向において隣接する前記半導体装置の前記第１の基部の第２の端部の上に接合され、
    第２の基部の第３の端部は、前記隣接する前記半導体装置の前記第２の基部の第４の端部の上に接合され、
    第３の基部の第５の端部は、前記隣接する前記半導体装置の前記第３の基部の第６の端部の上に接合されている半導体モジュール。
  9. 前記第１の基部の前記第１の端部に設けられた第１の突出部は、前記隣接する前記半導体装置の前記第１の基部の前記第２の端部の前記第１の方向に交差する第２の方向における端面に接触し、
    前記第２の基部の前記第３の端部に設けられた第２の突出部は、前記隣接する前記半導体装置の前記第２の基部の前記第４の端部の前記第２の方向における端面に接触し、
    前記第３の基部の前記第５の端部に設けられた第３の突出部は、前記隣接する前記半導体装置の前記第３の基部の前記第６の端部の前記第２の方向における端面に接触している請求項８記載の半導体モジュール。
  10. 前記第１の基部の前記第１の端部に設けられた第１の突出部は、前記隣接する前記半導体装置の前記第１の基部の第２の端部に設けられた第１の孔部の内部に設けられ、
    前記第２の基部の前記第３の端部に設けられた第２の突出部は、前記隣接する前記半導体装置の前記第２の基部の第４の端部に設けられた第２の孔部の内部に設けられ、
    前記第３の基部の前記第５の端部に設けられた第３の突出部は、前記隣接する前記半導体装置の前記第３の基部の第６の端部に設けられた第３の孔部の内部に設けられている請求項８記載の半導体モジュール。
  11. 前記第１の基部の前記第２の端部に設けられた第４の突出部は、前記隣接する前記半導体装置の前記第１の基部の前記第１の端部の前記第２の方向における端面に接触し、
    前記第２の基部の前記第４の端部に設けられた第５の突出部は、前記隣接する前記半導体装置の前記第２の基部の前記第３の端部の前記第２の方向における端面に接触し、
    前記第３の基部の前記第６の端部に設けられた第６の突出部は、前記隣接する前記半導体装置の前記第３の基部の前記第５の端部の前記第２の方向における端面に接触している請求項８記載の半導体モジュール。
  12. 前記第１の基部の前記第２の端部に設けられた第４の突出部は、前記隣接する前記半導体装置の前記第１の基部の第１の端部に設けられた第４の孔部の内部に設けられ、
    前記第２の基部の前記第４の端部に設けられた第５の突出部は、前記隣接する前記半導体装置の前記第２の基部の第３の端部に設けられた第５の孔部の内部に設けられ、
    前記第３の基部の前記第６の端部に設けられた第６の突出部は、前記隣接する前記半導体装置の前記第３の基部の第５の端部に設けられた第６の孔部の内部に設けられている請求項８記載の半導体モジュール。
  13. 前記第１の方向に連結された複数の半導体装置は、前記第２の方向に２組並べられ、
    前記第１の基部に設けられ、前記第１の基部の前記第３の基部側とは反対側に突出する第７の突出部と、
    前記第２の方向において隣接する半導体装置の前記第２の基部に設けられ、前記第２の基部の前記第３の基部側とは反対側に突出する第８の突出部と、が接触している請求項８記載の半導体モジュール。
JP2014159047A 2014-08-04 2014-08-04 半導体装置、および半導体モジュール Expired - Fee Related JP6300682B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014159047A JP6300682B2 (ja) 2014-08-04 2014-08-04 半導体装置、および半導体モジュール
US14/789,365 US20160035657A1 (en) 2014-08-04 2015-07-01 Semiconductor device and semiconductor module
DE102015212663.3A DE102015212663B4 (de) 2014-08-04 2015-07-07 Halbleitervorrichtung und Halbleitermodul

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014159047A JP6300682B2 (ja) 2014-08-04 2014-08-04 半導体装置、および半導体モジュール

Publications (2)

Publication Number Publication Date
JP2016035994A JP2016035994A (ja) 2016-03-17
JP6300682B2 true JP6300682B2 (ja) 2018-03-28

Family

ID=55079792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014159047A Expired - Fee Related JP6300682B2 (ja) 2014-08-04 2014-08-04 半導体装置、および半導体モジュール

Country Status (3)

Country Link
US (1) US20160035657A1 (ja)
JP (1) JP6300682B2 (ja)
DE (1) DE102015212663B4 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6582678B2 (ja) 2015-07-27 2019-10-02 三菱電機株式会社 半導体装置
JP2017168770A (ja) * 2016-03-18 2017-09-21 富士電機株式会社 半導体装置
WO2018087800A1 (ja) * 2016-11-08 2018-05-17 三菱電機株式会社 半導体モジュールおよび半導体装置
JP6884723B2 (ja) * 2018-03-23 2021-06-09 株式会社東芝 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0263149A (ja) * 1988-08-29 1990-03-02 Sumitomo Electric Ind Ltd 半導体集積回路用パッケージ
JP3468355B2 (ja) * 1999-02-24 2003-11-17 新光電気工業株式会社 半導体装置及び半導体装置システム
JP2008147345A (ja) * 2006-12-08 2008-06-26 Denso Corp リアクトルの製造方法
US8951841B2 (en) * 2012-03-20 2015-02-10 Infineon Technologies Ag Clip frame semiconductor packages and methods of formation thereof
JP2014007345A (ja) * 2012-06-26 2014-01-16 Denso Corp 集積回路

Also Published As

Publication number Publication date
DE102015212663A1 (de) 2016-02-04
JP2016035994A (ja) 2016-03-17
US20160035657A1 (en) 2016-02-04
DE102015212663B4 (de) 2021-05-27

Similar Documents

Publication Publication Date Title
JP5661183B2 (ja) 半導体装置およびその製造方法
US9887142B2 (en) Power semiconductor device
TWI404177B (zh) 功率半導體電路裝置及其製造方法
JP5991440B2 (ja) 半導体装置、半導体モジュール
JP6300682B2 (ja) 半導体装置、および半導体モジュール
JP5859906B2 (ja) 半導体装置および半導体装置の製造方法
JP5071405B2 (ja) 電力用半導体装置
US10522482B2 (en) Semiconductor device manufacturing method comprising bonding an electrode terminal to a conductive pattern on an insulating substrate using ultrasonic bonding
CN103872036A (zh) 半导体模块及其制造方法
JP5935374B2 (ja) 半導体モジュールの製造方法
JP2015176871A (ja) 半導体装置及びその製造方法
US10886205B2 (en) Terminal structure and semiconductor module
CN108336057B (zh) 半导体装置及其制造方法
US8810014B2 (en) Semiconductor package including conductive member disposed between the heat dissipation member and the lead frame
JP5856864B2 (ja) 接続端子および接続端子ユニット
JP2012059876A (ja) 半導体モジュール及びその製造方法
JP2015149363A (ja) 半導体モジュール
JP2012238749A (ja) 半導体装置
US9892991B2 (en) Connectable package extender for semiconductor device package
JP2018107414A (ja) 半導体装置およびその製造方法
JP2013143519A (ja) 接続子および樹脂封止型半導体装置
JP2017028131A (ja) パッケージ実装体
JP2009111319A (ja) 半導体装置および半導体装置の検査方法
WO2022202638A1 (ja) 回路装置
WO2023139687A1 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160923

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180227

R151 Written notification of patent or utility model registration

Ref document number: 6300682

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees