JP2017168770A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017168770A
JP2017168770A JP2016054849A JP2016054849A JP2017168770A JP 2017168770 A JP2017168770 A JP 2017168770A JP 2016054849 A JP2016054849 A JP 2016054849A JP 2016054849 A JP2016054849 A JP 2016054849A JP 2017168770 A JP2017168770 A JP 2017168770A
Authority
JP
Japan
Prior art keywords
semiconductor
sealing body
unit
semiconductor device
units
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016054849A
Other languages
English (en)
Inventor
裕一朗 日向
Yuichiro Hyuga
裕一朗 日向
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016054849A priority Critical patent/JP2017168770A/ja
Priority to CN201710111772.6A priority patent/CN107204313A/zh
Priority to DE102017203253.7A priority patent/DE102017203253A1/de
Priority to US15/452,118 priority patent/US20170271224A1/en
Publication of JP2017168770A publication Critical patent/JP2017168770A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】複数の半導体ユニットを確実に封止する。【解決手段】複数の半導体ユニット１００ａ，１００ｂの各おもて面の溝部１６１と、側部の（係合されていない側の）係合部１６２，１６３とがアンカー効果により密着力が向上する。すなわち、連結された半導体ユニット１００ａ，１００ｂに対する第２封止体１５の密着力が向上する。そして、複数の半導体ユニット１００ａ，１００ｂは、それぞれ係合部１６２，１６３で係合されて連結されている。このため、各半導体ユニット１００ａ，１００ｂの間に第２封止体１５が入り込むことがなく、半導体ユニット１００ａ，１００ｂの間における第２封止体１５の剥離を抑制でき、半導体ユニット１００ａ，１００ｂの位置ずれを防止することができる。【選択図】図２

Description

本発明は、半導体装置に関する。
パワー半導体モジュールでは、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＦＷＤ（Free Wheeling Diode）等の半導体素子を含み、例えば、電力変換装置として広く用いられている。
パワー半導体モジュールは、例えば、半導体素子と、おもて面に回路板、裏面に金属板がそれぞれ形成された絶縁板を有し、回路板上にはんだを介して半導体素子が設けられた積層基板とを有する。パワー半導体モジュールは、さらに、積層基板に対向配置されて、半導体素子並びに回路板にそれぞれ接合された導電ポストが電気的に接続されて形成されたプリント基板を有する。そして、半導体素子と、積層基板と、プリント基板とが封止樹脂により構成される第１封止体で封止されている（例えば、特許文献１参照）。
このようなパワー半導体モジュール（半導体ユニット）を、例えば、４つ用意して２行２列に配置する。各半導体ユニットの制御電極間、主端子間を接続ユニットで接続して、全ての半導体ユニットと接続ユニットとを封止樹脂で構成される第２封止体で封止することで半導体装置が構成される。半導体装置は、４つの半導体ユニットを含んでいることから、電流容量の増大化が図られる。
特開２００９−０６４８５２号公報
ところで、半導体ユニットを構成する第１封止体には、封止の際に用いる金型との離型性を高めるために離型剤等が塗布されている。このため、第１封止体と、半導体装置を構成する（半導体ユニットを封止する）ための第２封止体との密着性が低下して、第１封止体と第２封止体との間に剥離が発生するおそれがある。半導体装置内で剥離が進展して、半導体ユニットを確実に封止できなくなると、半導体ユニットの位置ずれが生じ、さらに、半導体装置の機械的な割れ、故障に繋がる。
本発明は、複数の半導体ユニットを確実に封止する半導体装置を提供することを目的とする。
本発明の一観点によれば、半導体素子と、前記半導体素子を封止して形成され、複数の凸部がおもて面に形成された第１封止体とをそれぞれ備え、並列配置されて、互いに係合する係合部を対向する箇所に備え、前記係合部により連結された複数の半導体ユニットと、前記半導体ユニットを封止して形成された第２封止体と、を有する半導体装置が提供される。
開示の技術によれば、半導体装置の機械的な割れ、故障等を防止して、半導体装置の信頼性の低下を抑制することができる。
第１の実施の形態における半導体装置の上面図である。 第１の実施の形態における半導体装置の断面図である。 第１の実施の形態における半導体ユニットの上面図である。 第１の実施の形態における半導体ユニットの断面図である。 第２の実施の形態における半導体ユニットの上面図である。 第３の実施の形態における半導体ユニットの断面図である。
［第１の実施の形態］
以下、第１の実施の形態について図面を用いて説明する。
まず、半導体装置について、図１及び図２を用いて説明する。
図１は、第１の実施の形態における半導体装置の上面図である。
なお、図１では、半導体ユニット１００ａ，１００ｂ，１００ｃ，１００ｄの配置位置を破線で示している。
図２は、第１の実施の形態における半導体装置の断面図である。
なお、図２は、図１の一点鎖線Ｘ−Ｘにおける断面図である。
半導体装置１０は、複数の半導体ユニット１００ａ，１００ｂ，１００ｃ，１００ｄ（場合によって、これらの総称を半導体ユニット１００とする）と、ベース板１１と、接続ユニット１４とを備える。なお、半導体ユニット１００の詳細については後述する。そして、ベース板１１に、複数の半導体ユニット１００の裏面側がそれぞれはんだ１２ａにより接合されている。また、接続ユニット１４と、複数の半導体ユニット１００の制御端子１５２及び主端子１５１（これらの総称を接続端子とする）とが、はんだ１２ｂで接合されている。そして、接続ユニット１４により、複数の半導体ユニット１００が電気的に並列に接続されている。なお、本実施の形態では、半導体装置１０に、半導体ユニット１００が、縦横２列（２行２列）の４つ搭載されている場合を例示している。
ベース板１１は、熱伝導率に優れた金属、例えば、銅やアルミにより構成されている。
接続ユニット１４は、プリント基板１４ａと、外部接続端子１４ｂと、外部制御端子１４ｃとを有する。
プリント基板１４ａは、回路層（図示を省略）と絶縁層（図示を省略）とが複数積層されて構成されている。
また、外部接続端子１４ｂは、プリント基板１４ａに含まれる回路層に電気的に接続されている。外部接続端子１４ｂは外部装置に接続されて、半導体ユニット１００からの出力電流を出力する。
そして、外部制御端子１４ｃは、プリント基板１４ａの対応する回路層に電気的に接続されている。外部制御端子１４ｃは、制御信号を出力する外部装置に接続されて、所定の制御信号が入力される。
なお、各外部接続端子１４ｂは、プリント基板１４ａの対応する回路層を経由して、半導体ユニット１００の主端子１５１と電気的に接続されている。また、外部制御端子１４ｃは、プリント基板１４ａの対応する回路層を経由して、半導体ユニット１００の制御端子１５２と電気的に接続されている。
ケース１３は、ベース板１１の裏面を露出して、その他の構成の外囲を囲んでいる。また、ケース１３の開口部１３ａから複数の半導体ユニット１００がはんだ１２ａを介してベース板１１に配置されている。外部制御端子１４ｃは、ケース１３の開口部１３ｂから突出している。
また、ケース１３の内側に封止樹脂が充填されて第２封止体１５が構成され、ベース板１１と、半導体ユニット１００と、接続ユニット１４とが第２封止体１５で封止されている。なお、第２封止体１５は、例えば、エポキシ樹脂等の封止樹脂が固化して構成されている。なお、ベース板１１、ケース１３がない場合でもよい。
次に、半導体ユニット１００について、図３及び図４を用いて説明する。
図３は、第１の実施の形態における半導体ユニットの上面図である。
図４は、第１の実施の形態における半導体ユニットの断面図である。
なお、図４は、図３の一点鎖線Ｘ−Ｘにおける断面図である。
半導体ユニット１００は、積層基板１１０と、半導体素子１２０と、プリント基板１４０と、主端子１５１と、制御端子１５２とを備え、これらが第１封止体１６０により封止されて構成されている。
積層基板１１０は、回路板１１２ａ，１１２ｂと、絶縁板１１１と、金属板１１３とが積層して構成される。回路板１１２ａ，１１２ｂは、絶縁板１１１のおもて面に配置され、半導体ユニット１００内部の所定の回路を構成するパターン形状を有している。金属板１１３は、絶縁板１１１の裏面に配置される。絶縁板１１１は、例えば、窒化アルミニウムや窒化珪素、酸化アルミニウム等の絶縁性セラミックス、またはエポキシ樹脂等の樹脂絶縁材料よりなり、回路板１１２ａ，１１２ｂ、金属板１１３は、例えば、銅やアルミよりなる。積層基板１１０は、例えば、ＤＣＢ（Direct Copper Bonding）基板や、ＡＭＢ（Active Metal Blazing）基板を用いることができる。
半導体素子１２０は、例えば、ＩＧＢＴ、ＭＯＳＦＥＴ、ＦＷＤ等が適宜用いられる。また、半導体素子１２０の裏面電極は、積層基板１１０の回路板１１２ｂ上に、はんだ等の接合材１３１により接合されている。
プリント基板１４０は、樹脂層１４１と、樹脂層１４１のおもて面及び裏面にそれぞれ配置された回路層１４２，１４３とを有する。プリント基板１４０には、プリント基板１４０のおもて面側、裏面側にそれぞれ突出する複数の導電ポスト１４４が設けられている。これらの導電ポスト１４４は、回路層１４２，１４３と電気的に接続されている。また、導電ポスト１４４は、半導体素子１２０のおもて面電極（ゲート電極やエミッタ電極、ソース電極）に、上記接合材１３１と同様に構成された接合材１３２により電気的に接続、固着されている。
複数の主端子１５１は、プリント基板１４０のスルーホール（図示を省略）を貫通して、積層基板１１０の回路板１１２ａ，１１２ｂに電気的に接続されている。半導体素子１２０は、主端子１５１が外部の正極、負極がそれぞれ接続された状態で、入力される制御信号に応じた出力を行う。
複数の制御端子１５２は、プリント基板１４０に固定され、プリント基板１４０の回路層１４２，１４３に電気的に接続されている。制御端子１５２は、外部から制御信号が入力されて、回路層１４２，１４３及び導電ポスト１４４を経由して、入力された制御信号を半導体素子１２０に出力する。
第１封止体１６０は、例えば、エポキシ樹脂等の封止樹脂が固化して構成されている。このような第１封止体１６０は、積層基板１１０と、複数の半導体素子１２０と、プリント基板１４０とを封止して、プリント基板１４０に接続されている主端子１５１と制御端子１５２とが突出されている。また、第１封止体１６０は、おもて面に溝部１６１が形成されることで凸部が構成されている。溝部１６１は、図３に示されるように、図３中上下に一方向に向けて形成されている。第１封止体１６０の各辺には係合部１６２，１６３，１６４，１６５が形成されている。係合部１６２，１６５は、上向きの鍵状、係合部１６３，１６４は、下向きの鍵状をそれぞれ成している。
なお、第１封止体１６０の形成で用いる金型には、予め、溝部１６１と、係合部１６２，１６３とに対応する型が形成されている。このような金型の内側には予め離型剤を塗布しておき、積層基板１１０と、積層基板１１０の回路板１１２ａ，１１２ｂ上に接合材１３１を介して設けられた半導体素子１２０と、半導体素子１２０に接合材１３２を介して設けられた導電ポスト１４４を有するプリント基板１４０とを収納する。このように収納した金型内にエポキシ樹脂等の封止樹脂を充填して固化した後、金型を取り外す。これにより、積層基板１１０と、半導体素子１２０と、プリント基板１４０と、主端子１５１と、制御端子１５２とが第１封止体１６０により封止された半導体ユニット１００が得られる。
また、このような半導体ユニット１００の第１封止体１６０のおもて面には溝部１６１に嵌合するような電子部品等の部品を搭載することも可能である。
このような複数の半導体ユニット１００は、図２に示されるように、互いの係合部１６２，１６３により係合して連結された状態で、はんだ１２ａを介してベース板１１上に配置されている。このような状態の半導体ユニット１００がケース１３に収納されて、第２封止体１５で封止されている。
このように第２封止体１５に封止されている複数の半導体ユニット１００では、それらの各おもて面の溝部１６１と、側部の（係合されていない側の）係合部１６２，１６３，１６４，１６５のうち他の半導体ユニット１００に係合していないものがアンカー効果により密着力が向上する。すなわち、半導体ユニット１００に対する第２封止体１５の密着力が向上する。
また、仮に、半導体ユニット１００が係合部１６２，１６３，１６４，１６５を備えていない場合には、２行２列で配列された半導体ユニット１００の間に第２封止体１５が入り込んでしまう。このようにして入り込んだ第２封止体１５が、半導体ユニット１００から剥離してしまうと、半導体ユニット１００の位置がずれてしまい、また、剥離箇所から割れ、故障等が生じてしまうおそれがある。一方、第１の実施の形態の複数の半導体ユニット１００は、それぞれ係合部１６２，１６３で係合されて連結されているために、半導体ユニット１００の間に第２封止体１５が入り込むことがなく、剥離率を低減でき、半導体ユニット１００の位置ずれを防止することができるようになる。
上記半導体装置１０は、半導体素子１２０を封止して形成され、複数の凸部を構成する溝部１６１がおもて面に形成された第１封止体１６０をそれぞれ備え、並列配置されて、互いに係合する係合部１６２，１６３を対向する箇所に備え、係合部１６２，１６３，１６４，１６５のうち半導体ユニット１００の配置によって定まる係合部により連結された複数の半導体ユニット１００を有する。半導体装置１０は、さらに、これらの半導体ユニット１００が第２封止体１５で封止されている。
このような半導体装置１０では、複数の半導体ユニット１００の各おもて面の溝部１６１と、側部の（係合されていない側の）係合部１６２，１６３，１６４，１６５のうち他の半導体ユニット１００に係合していないものとがアンカー効果により密着力が向上する。すなわち、連結された半導体ユニット１００に対する第２封止体１５の密着力が向上する。そして、複数の半導体ユニット１００は、それぞれ係合部１６２，１６３，１６４，１６５のうち半導体ユニット１００の配置によって定まる係合部で係合されて連結されている。このため、各半導体ユニット１００の間に第２封止体１５が入り込むことがなく、半導体ユニット１００の間における第２封止体１５の剥離を抑制でき、半導体ユニット１００の位置ずれを防止することができる。したがって、半導体装置１０では、複数の半導体ユニット１００が第２封止体１５により確実に封止されるようになり、半導体装置１０の機械的な割れによる故障等が防止されて、半導体装置１０の信頼性の低下を抑制することができるようになる。
［第２の実施の形態］
第１の実施の形態では、半導体ユニット１００のおもて面に形成された溝部１６１が、全てが一方向に向いている場合を例に挙げて説明した。
一方、第２の実施の形態では、半導体装置１０に含まれる半導体ユニットのおもて面に形成された溝部の全てが一方向に揃っていない場合を例に挙げる。この場合について、図５を用いて説明する。
図５は、第２の実施の形態における半導体ユニットの上面図である。
半導体ユニット２００は、第１封止体２６０のおもて面に形成された溝部以外の構成は、半導体ユニット１００と同様の構成を成している。
半導体ユニット２００では、第１封止体２６０のおもて面の領域は２行２列に四等分されている。図５における右上と左下との領域には、図５中上下方向の溝部２６１が形成されている。一方、図５における左上と右下との領域には、図５中左右方向の溝部２６２が形成されている。
このような半導体ユニット２００は、半導体装置１０内でそのおもて面に形成された溝部２６１，２６２が、第１の実施の形態と同様に、アンカー効果により第１封止体２６０に対する密着力が向上する。すなわち、連結された半導体ユニット２００に対する第２封止体１５の密着性が向上する。
なお、半導体ユニット２００の第１封止体２６０のおもて面の四等分は一例であって、二等分以上に等分することができる。溝部２６１，２６２も、図５の場合に限らず、任意の領域に設置することができる。また、溝部２６１，２６２は、図５中の上下方向または左右方向に限らず、斜め方向、波線形、楔形、ドット模様等その他、それらを組み合わせた形状に形成することも可能である。
［第３の実施の形態］
第１の実施の形態では、半導体ユニット１００の係合部１６２，１６３，１６４，１６５が鍵型の場合について説明した。
一方、第３の実施の形態では、半導体ユニットの係合部が別の形状の場合を例に挙げる。この場合について、図６を用いて説明する。
図６は、第３の実施の形態における半導体ユニットの断面図である。
半導体ユニット３００は、第１封止体３６０の係合部３６１，３６２並びに図３の係合部１６４，１６５に対応する箇所の係合部以外の構成は、第１の実施の形態の半導体ユニット１００と同様の構成を成している。
半導体ユニット３００の第１封止体３６０は、そのおもて面に溝部１６１が形成されている。なお、第１封止体３６０のおもて面の溝部１６１は一例であって、第２の実施の形態で説明したような、例えば、溝部２６１，２６２を形成することも可能である。
また、第１封止体３６０には、凸状の係合部３６１（図６中右側）と、凹状の係合部３６２（図６中左側）とがそれぞれ形成されている。なお、図３においては係合部１６３，１６４に、凸状の係合部３６１が、係合部１６２，１６５には、凹状の係合部３６２がそれぞれ対応する。
このような複数の半導体ユニット３００のうち一対の半導体ユニット３００において、一方の半導体ユニット３００の係合部３６１が他方の半導体ユニット３００の係合部３６２に嵌合することで、半導体ユニット３００間が次々に連結される。このようにして連結された複数の半導体ユニット３００がはんだ１２ａを介してベース板１１上に設けられる。半導体ユニット３００の主端子１５１と制御端子１５２とが接続ユニット１４のプリント基板１４ａと接続され、ケース１３に収納される。そして、ケース１３の内側に封止樹脂が充填されて第２封止体１５が構成され、ベース板１１と、連結された複数の半導体ユニット３００と、接続ユニット１４とが第２封止体１５で封止される。
この場合においても、第２封止体１５に封止されている複数の半導体ユニット３００では、それらの各おもて面の溝部１６１と、側部の（係合されていない側の）係合部３６１，３６２，１６３とがアンカー効果により密着力が向上する。すなわち、半導体ユニット３００に対する第２封止体１５の密着力が向上する。
また、半導体ユニット３００は、それぞれ係合部３６１，３６２で係合されて連結されているために、半導体ユニット３００の間に第２封止体１５が入り込むことがなく、剥離率を低減でき、半導体ユニット３００の位置ずれを防止することができる。
また、第３の実施の形態の複数の半導体ユニット３００は、それぞれ係合部３６１，３６２で係合されて連結されているために、半導体ユニット３００の間に第２封止体１５が入り込むことがなく、剥離率を低減でき、半導体ユニット３００の位置ずれを防止することができるようになる。
さらに、プリント基板１４ａの半導体ユニット１００側に、溝部１６１と係合するように係合部を形成することで、プリント基板１４ａの位置ずれも防止することができるようになる。なお、本実施形態ではプリント基板１４ａと溝部１６１との組み合わせだが、ナット用孔を形成した別部材に、溝部１６１と係合するように係合部を形成することで、プリント基板１４ａ以外の部品の位置ずれも防止することが可能である。
したがって、複数の半導体ユニット３００を備える半導体装置１０では、複数の半導体ユニット３００が第２封止体１５により確実に封止されるようになり、半導体装置１０の機械的な割れによる故障等が防止されて、半導体装置１０の信頼性の低下を抑制することができるようになる。
１０ 半導体装置
１１ ベース板
１２ａ，１２ｂ はんだ
１３ ケース
１３ａ，１３ｂ 開口部
１４ 接続ユニット
１４ａ プリント基板
１４ｂ 外部接続端子
１４ｃ 外部制御端子
１５ 第２封止体
１００，１００ａ，１００ｂ，１００ｃ，１００ｄ，２００，３００ 半導体ユニット
１１０ 積層基板
１１１ 絶縁板
１１２ａ，１１２ｂ 回路板
１１３ 金属板
１２０ 半導体素子
１３１，１３２ 接合材
１４０ プリント基板
１４１ 樹脂層
１４２，１４３ 回路層
１４４ 導電ポスト
１５１ 主端子
１５２ 制御端子
１６０，２６０，３６０ 第１封止体
１６１，２６１，２６２ 溝部
１６２，１６３，１６４，１６５，３６１，３６２ 係合部

Claims (7)

  1. 半導体素子と、
    前記半導体素子を封止して形成され、複数の凸部がおもて面に形成された第１封止体と
    をそれぞれ備え、
    並列配置されて、互いに係合する係合部を対向する箇所に備え、前記係合部により連結された複数の半導体ユニットと、
    前記半導体ユニットを封止して形成された第２封止体と、
    を有する半導体装置。
  2. 前記半導体ユニットは、前記半導体素子に電気的に接続して、前記第１封止体から突出した接続端子をそれぞれ備え、
    前記接続端子に電気的に接続されて、前記半導体ユニットを電気的に並列に接続し、前記第２封止体に前記半導体ユニットと共に封止される接続ユニット、
    を有する請求項１記載の半導体装置。
  3. 前記接続ユニットは、前記複数の凸部に係合する係合部、
    を有する請求項２記載の半導体装置。
  4. 前記係合部は鍵型であって、
    前記半導体ユニットは、前記鍵型が係合することで連結される、
    請求項１乃至３のいずれかに記載の半導体装置。
  5. 前記係合部は、凹部または凸部であって、
    前記半導体ユニットは、前記凹部と前記凸部とが嵌合することで連結される、
    請求項１乃至３のいずれかに記載の半導体装置。
  6. 前記第１封止体の前記おもて面に形成された前記凸部は、前記おもて面に複数の溝部が一方向に形成されていることにより構成されている、
    請求項１乃至５のいずれかに記載の半導体装置。
  7. 前記溝部の一部は、前記一方向に形成されており、前記溝部の一部は前記一方向に対して垂直方向に形成されている、
    請求項６記載の半導体装置。
JP2016054849A 2016-03-18 2016-03-18 半導体装置 Pending JP2017168770A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016054849A JP2017168770A (ja) 2016-03-18 2016-03-18 半導体装置
CN201710111772.6A CN107204313A (zh) 2016-03-18 2017-02-28 半导体装置
DE102017203253.7A DE102017203253A1 (de) 2016-03-18 2017-02-28 Halbleitervorrichtung
US15/452,118 US20170271224A1 (en) 2016-03-18 2017-03-07 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016054849A JP2017168770A (ja) 2016-03-18 2016-03-18 半導体装置

Publications (1)

Publication Number Publication Date
JP2017168770A true JP2017168770A (ja) 2017-09-21

Family

ID=59751764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016054849A Pending JP2017168770A (ja) 2016-03-18 2016-03-18 半導体装置

Country Status (4)

Country Link
US (1) US20170271224A1 (ja)
JP (1) JP2017168770A (ja)
CN (1) CN107204313A (ja)
DE (1) DE102017203253A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024009753A1 (ja) * 2022-07-05 2024-01-11 ローム株式会社 半導体装置および半導体装置ユニット
JP7460862B2 (ja) 2020-12-10 2024-04-03 ヒタチ・エナジー・リミテッド パワー半導体モジュール、パワー半導体アセンブリ、およびパワー半導体モジュールの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067905B2 (en) * 2002-08-08 2006-06-27 Micron Technology, Inc. Packaged microelectronic devices including first and second casings
JP5241177B2 (ja) 2007-09-05 2013-07-17 株式会社オクテック 半導体装置及び半導体装置の製造方法
JP6093455B2 (ja) * 2014-01-27 2017-03-08 株式会社日立製作所 半導体モジュール
JP6300682B2 (ja) * 2014-08-04 2018-03-28 株式会社東芝 半導体装置、および半導体モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7460862B2 (ja) 2020-12-10 2024-04-03 ヒタチ・エナジー・リミテッド パワー半導体モジュール、パワー半導体アセンブリ、およびパワー半導体モジュールの製造方法
WO2024009753A1 (ja) * 2022-07-05 2024-01-11 ローム株式会社 半導体装置および半導体装置ユニット

Also Published As

Publication number Publication date
DE102017203253A1 (de) 2017-09-21
US20170271224A1 (en) 2017-09-21
CN107204313A (zh) 2017-09-26

Similar Documents

Publication Publication Date Title
EP3107120B1 (en) Power semiconductor module
JP4635564B2 (ja) 半導体装置
TWI628750B (zh) 功率覆蓋結構及其製造方法
US10903130B2 (en) Semiconductor apparatus and manufacturing method of semiconductor apparatus
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
WO2021002166A1 (ja) 半導体装置
JP5930070B2 (ja) 半導体装置
US9445503B2 (en) Carrier device, electrical device having a carrier device and method for producing same
US10763244B2 (en) Power module having power device connected between heat sink and drive unit
US10312194B2 (en) Stacked electronics package and method of manufacturing thereof
JP6591808B2 (ja) パワーモジュールおよびインバータ装置
WO2015111202A1 (ja) 半導体モジュール
US11756868B2 (en) Semiconductor device and method for manufacturing the same
JP6125089B2 (ja) パワー半導体モジュールおよびパワーユニット
JP4349364B2 (ja) 半導体装置
CN111341731A (zh) 半导体装置
WO2015182284A1 (ja) 半導体装置
JP2017123360A (ja) 半導体モジュール
US20180040562A1 (en) Elektronisches modul und verfahren zu seiner herstellung
JP2017168770A (ja) 半導体装置
JP7135293B2 (ja) 半導体装置および半導体装置の製造方法
JP6769556B2 (ja) 半導体装置及び半導体モジュール
US20240030122A1 (en) Dual side cooled power module with three-dimensional direct bonded metal substrates
WO2023062972A1 (ja) 半導体モジュール及び半導体装置
JP7540248B2 (ja) 半導体モジュール