JP7460862B2 - パワー半導体モジュール、パワー半導体アセンブリ、およびパワー半導体モジュールの製造方法 - Google Patents

パワー半導体モジュール、パワー半導体アセンブリ、およびパワー半導体モジュールの製造方法 Download PDF

Info

Publication number
JP7460862B2
JP7460862B2 JP2023535504A JP2023535504A JP7460862B2 JP 7460862 B2 JP7460862 B2 JP 7460862B2 JP 2023535504 A JP2023535504 A JP 2023535504A JP 2023535504 A JP2023535504 A JP 2023535504A JP 7460862 B2 JP7460862 B2 JP 7460862B2
Authority
JP
Japan
Prior art keywords
power semiconductor
module
elastic element
module frame
housing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023535504A
Other languages
English (en)
Other versions
JP2023547561A (ja
Inventor
ドゥガル，フランク
パーク，ゴントラン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Ltd
Original Assignee
Hitachi Energy Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Energy Ltd filed Critical Hitachi Energy Ltd
Publication of JP2023547561A publication Critical patent/JP2023547561A/ja
Application granted granted Critical
Publication of JP7460862B2 publication Critical patent/JP7460862B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Description

詳細な説明
本発明は、パワー半導体モジュール、パワー半導体アセンブリおよびパワー半導体モジュールの製造方法に関する。
電気変換器は、例えば、機械的挟持システムの助けを借りて、いくつかのパワー半導体モジュールが互いの上に積層されることを利用する。パワー半導体モジュールの、異なる電流定格は、異なる数のサブモジュールを並列化することによって得られる。この場合、サブモジュールは、パワー半導体モジュールのモジュールフレームに機械的に取り付けられることなく挿入される。これは、半導体モジュールが積層状に挟持されるときに挟持力を均一に分散させるために必要な、モジュールフレーム内におけるサブモジュールのある程度の移動を与える。残念ながら、パワー半導体モジュール内のサブモジュールの過度の移動は、積層状に挟持されていないときには、サブモジュールの損傷につながり得る。
本開示は、信頼性が向上したパワー半導体モジュール、そのようなパワー半導体モジュールを含むパワー半導体アセンブリ、およびそのようなパワー半導体モジュールの製造方法を提供する。
本開示の主題は、独立請求項によって定義される。さらに、例示的な実施形態は、従属請求項および以下の説明から明らかである。
本開示の第１の局面は、パワー半導体モジュールに関する。ここにおける、および以下の、「パワー」という用語は、例えば、１００ボルト超の電圧および／または１０アンペア超の電流、例として１０００ボルト超の電圧および数百アンペアの電流を処理するよう構成されたパワー半導体モジュール、パワー半導体アセンブリおよび／またはパワー半導体素子を指す。
パワー半導体モジュールは、例えば、主延在面を有する。横方向は主延在面に対して平行に整列され、垂直方向は主延在面に対して垂直に整列される。
本開示の一実施形態によれば、パワー半導体モジュールは、少なくとも１つのサブモジュールを備える。
パワー半導体モジュールは、例えば、複数のサブモジュールを備える。例えば、パワー半導体モジュールは、４つまたは６つのサブモジュールを備える。サブモジュールは、横方向に隣り合って配置される。さらに、サブモジュールは、横方向に互いに離間している。例えば、サブモジュールは、第１の規則的な格子の格子点に配置される。すなわち、サブモジュールは、行列状、例えば行と列に沿って配置される。第１の規則的な格子は、例えば、三角格子、四角格子または六角格子である。
実施形態によれば、パワー半導体モジュールの少なくとも１つのサブモジュールは、少なくとも１つの押圧ピンおよび少なくとも１つのゲートピンに接続されるよう構成される少なくとも１つのパワー半導体素子を含む。
少なくとも１つのパワー半導体素子は、例えば、シリコンまたは炭化ケイ素に基づく。パワー半導体素子は、例えば、ＩＧＢＴと略称される絶縁ゲートバイポーラトランジスタ、逆導通ＩＧＢＴと略称される逆導通絶縁ゲートバイポーラトランジスタ、ＢＩＧＴと略称されるバイモード絶縁ゲートトランジスタ、またはダイオード等のパワートランジスタとして形成される。
少なくとも１つのサブモジュールは、例えば、複数のパワー半導体素子を含む。パワー半導体素子は、例えば、サブモジュール内で横方向に互いに離間される。例えば、パワー半導体素子は、第２の規則的な格子の格子点に配置される。すなわち、パワー半導体素子は、行列状、例えば行と列に沿って配置される。第２の規則的な格子は、例えば、三角格子、四角格子または六角格子である。
各半導体素子は、互いに、導通するように、並列に、相互接続されている。また、押圧ピンおよびゲートピンは、パワー半導体素子に導通接続されている。例示的に、厳密に１つの押圧ピンおよび厳密に１つのゲートピンが、厳密に１つのパワー半導体素子に導通接続される。
実施形態によれば、パワー半導体モジュールの少なくとも１つのサブモジュールは、少なくとも１つのパワー半導体素子を横方向に囲む筐体を含む。例えば、筐体は、パワー半導体素子を横方向において完全に囲む。
サブモジュールが複数のパワー半導体素子を含む場合、筐体は、すべてのパワー半導体素子、すべての押圧ピン、およびすべてのゲートピンを、横方向において、完全に囲む。すなわち、筐体は、すべてのパワー半導体素子、すべての押圧ピン、およびすべてのゲートピンを横方向に包囲している。
実施形態によれば、パワー半導体モジュールは、少なくとも１つのサブモジュールを横方向において側方を囲むモジュールフレームを備える。例示的に、モジュールフレームは、サブモジュールを横方向において完全に囲む。
パワー半導体モジュールが複数のサブモジュールを含む場合、各サブモジュールはモジュールフレームによって横方向において完全に囲まれる。すなわち、モジュールフレームは、すべての直接隣接するサブモジュール間に配置される。
パワー半導体モジュールの実施形態によれば、少なくとも１つの弾性要素がモジュールフレームと筐体との間に配置される。弾性要素は、例えば、モジュールフレーム内でのサブモジュールの移動の自由度を低減するよう構成される。例示的に、パワー半導体モジュールが挟持されていない状況にあるときに、移動の自由度が低減される。例えば、弾性要素の弾性は、モジュールフレームおよび筐体の弾性よりも低い。
例えば、弾性要素の弾性はヤング率で表される。ヤング率は、例えば０．０１ＭＰａ以上１ＧＰａ以下、例えば１ＭＰａ以上５００ＭＰａ以下である。
要約すると、このようなパワー半導体モジュールは、とりわけ以下の利点を提供することができる。有利なことに、弾性要素の使用は、取り扱い中または輸送中のパワー半導体モジュールの損傷またはパワー半導体モジュールの故障を防止する。
パワー半導体モジュールの少なくとも１つの実施形態によれば、少なくとも１つのパワー半導体素子は、少なくとも１つの押圧ピンおよび少なくとも１つのゲートピンに接続され、筐体は、少なくとも１つの押圧ピンおよび少なくとも１つのゲートピンを横方向において側方を囲む。
パワー半導体モジュールの少なくとも１つの実施形態によれば、弾性要素は、筐体を、横方向において、ある領域においてのみ囲むか、または筐体を、横方向において、完全に囲む。例えば、弾性要素が、横方向において、ある領域においてのみ、筐体を囲む場合、弾性要素はモジュールフレームと筐体との間に不連続に配置される。有利なことに、このような不連続な弾性要素により、弾性要素の材料は、筐体を完全に囲む弾性要素と比較して、より少なく使用される。このようなパワー半導体モジュールは、例えば、費用対効果がある。
弾性要素がパワー半導体モジュールを横方向において完全に囲む場合、例えば、弾性要素は、モジュールフレームと筐体との間に連続的に配置される。この場合、弾性要素は、有利なことに封止として構成される。例えば、弾性要素は、半導体素子を、外部の化学的汚染、すなわち湿度から保護するよう構成される。さらに、そのような封止として構成された弾性要素はまた、パワー半導体素子が故障して高温プラズマを生成する場合に、パワー半導体モジュールの外部を保護する。
パワー半導体モジュールの少なくとも１つの実施形態によれば、モジュールフレームは、少なくとも１つのサブモジュールに面する内側面上に第１の突起を備える。例えば、モジュールフレームの内側面は、筐体に面して垂直方向に延在する。第１のバー構造が、例えば、モジュールフレームの内側面上に配置される。例示的に、第１のバー構造は、サブモジュールを横方向において完全に囲む。第１の突起は、例えば、第１のバー構造によって形成される。例えば、第１の突起とモジュールフレームとは一体に形成されている。
この実施形態では、第１の突起、例えば、第１のバー構造は、互いに反対側に位置する上面および底面を備え、上面および底面は、側面によって相互接続される。例えば、第１の突起の底面は、モジュールフレームの底面と面一で終端する。また、第１の突起の側面は、筐体に面している。例えば、モジュールフレームの内側面と、第１の突起の上面と、第１の突起の側面とは、垂直方向の断面図において階段形状をなす。
パワー半導体モジュールの少なくとも１つの実施形態によれば、弾性要素は、第１の突起上に配置される。例えば、弾性要素は、第１の突起の上面に配置される。弾性要素は、例えば、第１の突起の上面を完全に覆う。代替的に、第１の突起の上面は、例えば、少なくともいくつかの領域において弾性要素がない。
加えて、弾性要素は、例えば、モジュールフレームの内側面上において少なくとも一部に配置される。例えば、モジュールフレームの内側面は、大部分において弾性要素がない。「大部分においてない」とは、モジュールフレームの内側面の少なくとも７０％、例えば少なくとも９０％は弾性要素がないことを意味する。
パワー半導体モジュールの少なくとも１つの実施形態によれば、前記筐体は、前記モジュールフレームに面する外側面に第２の突起を有する。第２のバー構造が、例えば、筐体の外側面上に配置される。例示的に、第２のバー構造は、パワー半導体素子を横方向に完全に囲む。第２の突起は、例えば、第２のバー構造によって形成される。例えば、第２の突起と筐体とは一体に形成されている。
この実施形態では、第２の突起、例えば、第２のバー構造は、互いに反対側に位置する上面および底面を備え、上面および底面は、側面によって相互接続される。例えば、第２の突起の側面は、モジュールフレームと対向する。
例えば、第１の突起および第２の突起は、互いに直接接触していない。また、第１の突起および第２の突起は、パワー半導体モジュールの平面視において、少なくとも一部の領域において重なっている。例えば、第２の突起の底面は、第１の突起の上面と対向して位置する。
パワーモジュールの少なくとも１つの実施形態によれば、第２の突起は弾性要素上に配置される。例えば、弾性要素は、第２の突起の底面上に配置される。弾性要素は、例えば、第２の突起の底面を完全に覆う。代替的に、第２の突起の底面は、例えば、少なくともいくつかの領域において弾性要素がない。
さらに、弾性要素は、筐体の外側面上において少なくとも部分的に配置される。例えば、筐体の外側面は、大部分において弾性要素がない。「大部分においてない」とは、筐体の外側面の少なくとも７０％、例えば少なくとも９０％は弾性要素がないことを意味する。
少なくとも１つの実施形態によれば、パワー半導体モジュールは、少なくとも２つのサブモジュールを含む。
パワー半導体モジュールの少なくとも１つの実施形態によれば、モジュールフレームは、横方向に互いに離間された少なくとも２つの開口部を備える。開口部は、例えば、モジュールフレームを完全に貫通する。各開口部は、例えば、各筐体の横方向における二次元の広がりよりもわずかに大きい、横方向における二次元の広がりを有する。ここで、「わずかに大きい」とは、各開口部の横方向における二次元の広がりが、各筐体の横方向における二次元の広がりよりも、例えば０．１ｍｍまたは０．５ｍｍ大きいことを意味する。
パワー半導体モジュールが少なくとも２つのサブモジュール、例えば複数のサブモジュールを含む場合、開口部は、第１の格子の格子点に配置することができる。
パワー半導体モジュールの少なくとも１つの実施形態によれば、各サブモジュールは、少なくとも２つの開口部のうちの１つに配置される。例えば、厳密に１つのサブモジュールが、厳密に１つの開口部に配置される。
パワー半導体モジュールの少なくとも１つの実施形態によれば、少なくとも１つの押圧ピンは、上部と下部とを含み、下部は、少なくとも１つのパワー半導体素子と直接接触している。押圧ピンは、例えば、ばねワッシャパックを含む。ばねワッシャパックは、上部と下部との間に力をかけ、それらを垂直方向において反対方向に押すよう構成される。すなわち、上部および下部は、例えばばねワッシャパックによって横方向に沿って互いに対して移動可能である。さらに、上部および下部は、例えば、導通するよう相互接続される。
例えば、弾性要素の弾性は、垂直方向におけるばねワッシャパック全体の弾性よりも高い。したがって、パワー半導体モジュールを挟持するとき、ばねワッシャパックのみが主に圧縮される。
パワー半導体モジュールの少なくとも１つの実施形態によれば、エミッタカバーは、少なくとも１つの押圧ピンの上部およびモジュールフレーム上に配置される。例えば、エミッタカバーは、モジュールフレームおよび／または押圧ピンの上部に直接接触して配置される。例えば、ばねワッシャパックは、上部とエミッタカバーとの間に導通接続が確立されるように、上部をエミッタカバーに押すよう構成される。エミッタカバーは、例えば、導電性である。
パワーモジュールの少なくとも１つの実施形態によれば、ベースプレートが、少なくとも１つのパワー半導体素子および筐体上に配置され、ベースプレートは、少なくとも１つのパワー半導体素子と直接接触している。加えて、ベースプレートは、例えば、筐体に直接接触して配置される。ベースプレートは、例えば、導電性である。
パワーモジュールの少なくとも１つの実施形態によれば、弾性要素は発泡体である。例えば、発泡体は、電気的に絶縁性であるよう構成される。例示的に、発泡体はポリマー発泡体である。
パワーモジュールの少なくとも１つの実施形態によれば、弾性要素は、筐体によって部分的に圧縮される。
有利なことに、弾性要素のため、筐体とモジュールフレームとは、直接接触しない。したがって、フレームおよび筐体に加えて、弾性要素がエミッタカバーとベースプレートとの間にさらに配置される。有利なことに、そのような弾性要素は、エミッタカバーとベースプレートとの間の電気的絶縁をさらに高める。
本開示の第２の局面は、パワー半導体アセンブリに関する。パワー半導体アセンブリは、ここにおいて上述した少なくとも２つのパワー半導体モジュールを備える。したがって、パワーモジュールに関連して開示されるすべての特徴は、本方法にも関連して開示され、その逆も同様である。
パワー半導体アセンブリの実施形態によれば、少なくとも２つのパワー半導体モジュールは、互いの上に積層される。例えば、少なくとも２つのパワー半導体モジュールは、垂直方向に積層され、垂直方向に互いに抗して挟持される。この挟持により、押圧ピンが垂直方向に押圧され、下部と半導体素子との間、上部とエミッタカバーとの間の導通接続が確実に確立される。
本開示の第３の局面は、パワー半導体モジュールの製造方法に関する。好ましくは、本方法は、ここにおいて上述したパワー半導体モジュールを製造する。したがって、パワー半導体モジュールに関連して開示されるすべての特徴は、本方法にも関連して開示され、その逆も同様である。
実施形態によれば、方法は、少なくとも１つの押圧ピンおよび少なくとも１つのゲートピンに接触するよう構成される少なくとも１つのパワー半導体素子と、少なくとも１つのパワー半導体素子を横方向において側方を囲む筐体とを含む、少なくとも１つのサブモジュールを提供することを含む。
実施形態によれば、本方法は、弾性要素を少なくとも１つの開口部内においてモジュールフレーム上に適用することを含む。例えば、発泡体は、第１の突起の上面に適用される。また、発泡体は、例えば、モジュールフレームの内側面に適用される。
少なくとも１つの実施形態によれば、本方法は、少なくとも１つのサブモジュールをモジュールフレームの少なくとも１つの開口部において弾性要素上に挿入することを含む。
少なくとも１つの実施形態によれば、本方法は、第１の接着剤によって弾性要素をモジュールフレームに取り付けることを含む。この実施形態では、発泡体を適用する前に、第１の接着剤がモジュールフレームに適用される。例えば、第１の接着剤は、第１の突起の上面に適用される。また、第１の接着剤は、例えば、モジュールフレームの内側面に適用される。
少なくとも１つの実施形態によれば、本方法は、第２の接着剤によって少なくとも１つのサブモジュールを弾性要素に取り付けることを含む。例えば、第２の接着剤が、筐体に、例えば第２の突起に、適用される。第２の接着剤の適用は、弾性要素がモジュールフレームに適用される前または後に行うことができる。
少なくとも１つの実施形態によれば、本方法は、弾性要素をモジュールフレームに直接適用することを含む。弾性要素は、例えば弾性要素の適用中にモジュールフレームに接着するよう構成される。この実施形態では、パワー半導体モジュール、例えばサブモジュールは接着剤を含まない。
本開示の主題は、添付の図面に示される例示的な実施形態を参照して、以下でより詳細に説明される。
本開示の例示的な実施形態によるパワー半導体モジュールの側面図を概略的に示す。 本開示の例示的な実施形態によるパワー半導体モジュールの平面図におけるモジュールフレームを概略的に示す。 図１の側面図の拡大部分を概略的に示す。
図面において使用される参照記号およびそれらの意味は、参照記号のリストにおいて要約形態で列挙される。原則として、図面において、同一部分には同じ参照符号が付されている。
図１に示すパワー半導体モジュール１は、モジュールフレーム７とサブモジュール２とを備える。モジュールフレーム７は、サブモジュール２が配置される開口部１３を有する。
サブモジュール２は、ベースプレート１７上に配置される３つのパワー半導体素子３を備える。パワー半導体素子３は、横方向に間隔をあけて配置されている。各パワー半導体素子３は、ベースプレート１７に導通接続されている。
各パワー半導体素子３の上面は、ベースプレート１７とは反対側を向いている。また、各パワー半導体素子３は、その上面を介して押圧ピン４に接続されている。各押圧ピン４は、上部１４と下部１５とを有する。下部１５は、パワー半導体素子３の上面と直接接触している。上部１４は、エミッタカバー１６上に配置される。すなわち、押圧ピン４は、エミッタカバー１６とベースプレート１７との間に配置されている。また、上部１４と下部１５とは導通するよう相互接続される。
さらに、押圧ピン４は、上部１４と下部１５との間に配置されるばねワッシャパック１８を含む。ばねワッシャパック１８は、上部１４と下部１５との間に力をかけるよう構成され、それらを垂直方向において反対方向に押す。
各押圧ピン４に隣接して、ゲートピン５がエミッタカバー１６とベースプレート１７との間に配置されている。各ゲートピン５は、パワー半導体素子３に導通接続されている。
パワー半導体素子３が例えばＩＧＢＴからなる場合、下部１５の１つとパワー半導体素子３の１つとのコンタクトがエミッタコンタクトとなる。また、ベースプレート１７とパワー半導体素子３の１つとのコンタクトがコレクタコンタクトとなり、ゲートピン５の１つとパワー半導体素子３の１つとのコンタクトがゲートコンタクトとなる。また、ゲートピン５はエミッタカバー１６とは電気的に接触していない。
ベースプレート１７は、半導体素子３の底面を互いに導通するよう相互接続するように、導電性材料から形成される。さらに、エミッタカバー１６は、エミッタカバー１６が押圧ピン４の上部１４を互いに導通するよう相互接続するように、導電性材料から形成される。
サブモジュール２は、パワー半導体素子３、押圧ピン４およびゲートピン５を横方向に囲む筐体６を備える。筐体６は、電気絶縁材料で形成されている。
ベースプレート１７は筐体６上に配置され、ベースプレート１７は筐体６と直接接触している。また、ベースプレート１７は、筐体６よりも横方向に突出していない。エミッタカバー１６は、モジュールフレーム７上に配置される。また、エミッタカバー１６は、サブモジュール２よりも横方向に突出している。
モジュールフレーム７は、サブモジュール２、例えば筐体６に面する内側面１０を有する。さらに、モジュールフレーム７は、内側面１０に第１の突起９を備える。第１の突起９とモジュールフレーム７とは一体に形成されている。第１の突起９を有するモジュールフレーム７は、垂直方向の断面図において階段形状を有する。例示的に、モジュールフレーム７の内側面１０と、第１の突起１９の上面と、第１の突起９の側面とが階段形状を形成する。
また、筐体６は、モジュールフレーム７に面する外側面１２を有する。さらに、筐体６は、外側面１２上に第２の突起１１を含む。第２の突起１１と筐体６とは一体に形成されている。第２の突起１１は、上面と、上面に対向する第２の突起の底面２０とを含む。第２の突起の上面と第２の突起の底面２０とは、側面によって相互接続されている。
第１の突起９と第２の突起１１とは直接接触していない。むしろ、第２の突起１１は、第１の突起９より垂直方向に上に配置される。すなわち、第２の突起の底面２０と第１の突起１９の上面とは対向しているが、直接接触していない。また、第１の突起９と第２の突起１１とは、平面視で重なっている。
言い換えると、互いに対向する、第１の突起９の表面と第２の突起１１の表面との間に、間隙２１がある。この間隙２１内には、弾性要素８が配置されている。すなわち、弾性要素８は、第１の突起９および第２の突起１１が拡大して示されている図３に関連して示されるように、モジュールフレーム７と筐体６との間に配置される。例示的に、弾性要素８は、第２の突起の底面２０と第１の突起の上面１９との間に配置される。このような弾性要素８は、筐体６がエミッタカバー１６に対して垂直方向に押されるように垂直方向の力を与える。例示的に、弾性要素８は、筐体６によって部分的に圧縮され、その圧縮に対する反作用として垂直力を及ぼすことができる。このような弾性要素８により、モジュールフレーム７内でのサブモジュール２の垂直方向の移動の自由度が低減される。垂直方向の弾性要素の力は、例えば、押圧ピン４とエミッタカバー１６との間の導通接続を増大させるためには使用されない。
また、弾性要素８は、第２の突起１１の側面とモジュールフレーム７の内面との間に配置されている。このような弾性要素８により、モジュールフレーム７内でのサブモジュール２の横方向の移動の自由度が低減される。
パワー半導体モジュール１が挟持されていない状態にある場合に、弾性要素８により、モジュールフレーム７内でのサブモジュール２の垂直方向および横方向の移動の自由度が低減される。
図２に示すモジュールフレーム７は、横方向に互いに離間した６つの開口部１３を備える。開口部１３は、モジュールフレーム７の材料によって分離される。例示的に、開口部１３は、第１の突起９によって分離される。すなわち、直接隣接する開口部１３の間には、第１の突起９が配置されている。第１の突起９は、各開口部１３の横方向の延在を画定する。
パワー半導体モジュール１が複数のサブモジュール２を備える場合、各サブモジュール２は、開口部１３の１つに配置される。各開口部１３は、サブモジュール２の厳密に１つを受け入れるよう構成される。
１つの例示的な実施形態では、弾性要素８は、図２の右側、すなわち右側の領域において２つの開口部１３に関連して示されるように、横方向に、開口部１３、したがってサブモジュール２を囲む。右側の領域では、各開口部１３は、横方向において弾性要素８で完全に包囲されている。さらに、この領域では、弾性要素８は、第１の突起１９の上面上に連続的に配置される。
すなわち、弾性要素８は、横方向においてパワー半導体モジュール１を完全に包囲している。例えば、弾性要素８は、第１の突起１９の上面上に連続的に配置される。
図２の左側、すなわち左側の領域における２つの開口部１３に関連して、弾性要素８は、開口部１３を、横方向において、ある領域において囲む。この例示的な実施形態では、開口部１３は矩形形状を有し、したがって４つの角領域を含む。左側の領域では、弾性要素８は、開口部１３の角領域、例えば開口部１３のすべての角領域においてのみ配置される。開口部１３の角領域間の領域には弾性要素８はない。すなわち、弾性要素８は、第１の突起１９の上面に不連続に配置されている。
図２の中央、すなわち中央領域における２つの開口部１３に関連して示されるように、弾性要素８は、横方向において、ある領域においてのみ、開口部１３を囲む。
参照符号リスト
１ パワー半導体モジュール
２ サブモジュール
３ パワー半導体素子
４ 押圧ピン
５ ゲートピン
６ 筐体
７ モジュールフレーム
８ 弾性要素
９ 第１の突起
１０ 内側面
１１ 第２の突起
１２ 外側面
１３ 開口部
１４ 上部
１５ 下部
１６ エミッタカバー
１７ ベースプレート
１８ ばねワッシャパック
１９ 第１の突起の上面
２０ 第２の突起の底面
２１ 間隙

Claims (10)

  1. パワー半導体モジュール（１）であって、
    －少なくとも１つのサブモジュール（２）を備え、前記少なくとも１つのサブモジュール（２）は、
    －少なくとも１つのパワー半導体素子（３）を含み、前記少なくとも１つのパワー半導体素子（３）は、少なくとも１つの押圧ピン（４）および少なくとも１つのゲートピン（５）に接続され、
    －前記少なくとも１つの押圧ピン（４）は、上部（１４）および下部（１５）を含み、
    －前記下部（１５）は、前記少なくとも１つのパワー半導体素子（３）に直接接触しており、
    前記押圧ピン（４）は、ばねワッシャパック（１８）を含み、前記ばねワッシャパック（１８）は、前記上部と前記下部との間に力をかけるよう構成され、それらを反対方向に押しており、
    前記少なくとも１つのサブモジュール（２）は、
    －前記少なくとも１つのパワー半導体素子（３）、前記少なくとも１つの押圧ピン（４）および前記少なくとも１つのゲートピン（５）を横方向において側方を囲む筐体（６）を含み、
    前記パワー半導体モジュール（１）はさらに、
    －前記少なくとも１つのサブモジュール（２）を横方向において側方を囲むモジュールフレーム（７）を備え、
    －少なくとも１つの弾性要素（８）が、前記モジュールフレーム（７）と前記筐体（６）との間に配置され、
    －前記モジュールフレーム（７）は、前記少なくとも１つのサブモジュール（２）に面する内側面（１０）上に第１の突起（９）を含み、
    －前記弾性要素（８）は、前記第１の突起（９）上に配置され、
    －前記筐体（６）は、前記モジュールフレーム（７）に面する外側面（１２）上に第２の突起（１１）を含み、
    －前記第２の突起（１１）は、前記弾性要素（８）上に配置され、
    －前記弾性要素（８）は、前記モジュールフレーム（７）と前記筐体（６）との間に連続的に配置され、これにより、前記弾性要素（８）に起因して、前記モジュールフレーム（７）内での前記サブモジュール（２）の移動の自由度が垂直方向および横方向において低減される、パワー半導体モジュール（１）。
  2. 少なくとも２つのサブモジュール（２）を備え、
    －前記モジュールフレーム（７）は、横方向に互いに離間された少なくとも２つの開口部（１３）を含み、
    －各サブモジュール（２）は、前記少なくとも２つの開口部（１３）のうちの１つに配置される、請求項１に記載のパワー半導体モジュール（１）。
  3. 前記少なくとも１つの押圧ピン（４）の前記上部（１４）および前記モジュールフレーム（７）上に、エミッタカバー（１６）が配置されている、請求項１または２に記載のパワー半導体モジュール（１）。
  4. －ベースプレート（１７）が、前記少なくとも１つのパワー半導体素子（３）および前記筐体（６）上に配置され、
    －前記ベースプレート（１７）は、前記少なくとも１つのパワー半導体素子（３）に直接接触している、請求項１～３のいずれか１項に記載のパワー半導体モジュール（１）。
  5. 前記弾性要素（８）は発泡体である、請求項１～４のいずれか１項に記載のパワー半導体モジュール（１）。
  6. 前記弾性要素（８）は、前記筐体（６）によって部分的に圧縮される、請求項１～５のいずれか１項に記載のパワー半導体モジュール（１）。
  7. 請求項１～６のいずれか１項に記載の少なくとも２つのパワー半導体モジュール（１）を含むパワー半導体アセンブリであって、前記少なくとも２つのパワー半導体モジュール（１）は、互いの上に積層される、パワー半導体アセンブリ。
  8. パワー半導体モジュール（１）の製造方法であって、
    －少なくとも１つのサブモジュール（２）を提供することを含み、前記少なくとも１つのサブモジュール（２）は、
    －少なくとも１つのパワー半導体素子（３）を含み、前記少なくとも１つのパワー半導体素子（３）は、少なくとも１つの押圧ピン（４）および少なくとも１つのゲートピン（５）に接続され、
    －前記少なくとも１つの押圧ピン（４）は、上部（１４）および下部（１５）を含み、 －前記下部（１５）は、前記少なくとも１つのパワー半導体素子（３）に直接接触しており、
    前記押圧ピン（４）は、ばねワッシャパック（１８）を含み、前記ばねワッシャパック（１８）は、前記上部と前記下部との間に力をかけるよう構成され、それらを反対方向に押しており、
    前記少なくとも１つのサブモジュール（２）は、
    －前記少なくとも１つのパワー半導体素子（３）、前記少なくとも１つの押圧ピン（４）および前記少なくとも１つのゲートピン（５）を横方向において側方を囲む筐体（６）を含み、前記方法はさらに、
    －少なくとも１つの開口部（１３）を含むモジュールフレーム（７）を提供することと、
    －前記少なくとも１つの開口部（１３）内で前記モジュールフレーム（７）上に弾性要素（８）を適用することと、
    －前記モジュールフレーム（７）の前記少なくとも１つの開口部（１３）において、前記弾性要素（８）上に、前記少なくとも１つのサブモジュール（２）を挿入することとを含み、
    －前記モジュールフレーム（７）は、前記少なくとも１つのサブモジュール（２）に面する内側面（１０）上に第１の突起（９）を含み、
    －前記弾性要素（８）は、前記第１の突起（９）上に配置され、
    －前記筐体（６）は、前記モジュールフレーム（７）に面する外側面（１２）上に第２の突起（１１）を含み、
    －前記第２の突起（１１）は、前記弾性要素（８）上に配置され、
    －前記弾性要素（８）は、前記モジュールフレーム（７）と前記筐体（６）との間に連続的に配置され、これにより、前記弾性要素（８）に起因して、前記モジュールフレーム（７）内での前記サブモジュール（２）の移動の自由度が垂直方向および横方向において低減される、パワー半導体モジュール（１）の製造方法。
  9. －前記弾性要素（８）を前記モジュールフレーム（７）に第１の接着剤によって取り付けること、および
    －前記少なくとも１つのサブモジュール（２）を前記弾性要素（８）に第２の接着剤によって取り付けること、のうちの少なくとも１つを含む、請求項８に記載の方法。
  10. 前記弾性要素（８）を前記モジュールフレーム（７）に直接適用することを含む、請求項８に記載の方法。
JP2023535504A 2020-12-10 2021-12-08 パワー半導体モジュール、パワー半導体アセンブリ、およびパワー半導体モジュールの製造方法 Active JP7460862B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP20213165.2A EP4012759B8 (en) 2020-12-10 2020-12-10 Power semiconductor module, power semiconductor assembly and method for producing a power semiconductor module
EP20213165.2 2020-12-10
PCT/EP2021/084747 WO2022122804A1 (en) 2020-12-10 2021-12-08 Power semiconductor module, power semiconductor assembly and method for producing a power semiconductor module

Publications (2)

Publication Number Publication Date
JP2023547561A JP2023547561A (ja) 2023-11-10
JP7460862B2 true JP7460862B2 (ja) 2024-04-03

Family

ID=73834153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023535504A Active JP7460862B2 (ja) 2020-12-10 2021-12-08 パワー半導体モジュール、パワー半導体アセンブリ、およびパワー半導体モジュールの製造方法

Country Status (4)

Country Link
EP (1) EP4012759B8 (ja)
JP (1) JP7460862B2 (ja)
CN (1) CN116686079B (ja)
WO (1) WO2022122804A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004528724A (ja) 2001-06-01 2004-09-16 アーベーベー シュヴァイツ アクチェンゲゼルシャフト 高出力半導体モジュール
US20100302741A1 (en) 2009-05-28 2010-12-02 Infineon Technologies Ag Power semiconductor module featuring resiliently supported substrates and method for fabricating a power semiconductor module
JP2011210966A (ja) 2010-03-30 2011-10-20 Denso Corp 電力変換装置
JP2017168770A (ja) 2016-03-18 2017-09-21 富士電機株式会社 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57196535A (en) * 1981-05-28 1982-12-02 Toshiba Corp Semiconductor device for electric power
US9373563B2 (en) * 2007-07-20 2016-06-21 Infineon Technologies Ag Semiconductor assembly having a housing
US8154114B2 (en) * 2007-08-06 2012-04-10 Infineon Technologies Ag Power semiconductor module
DE102015115122B4 (de) * 2015-09-09 2022-05-19 Infineon Technologies Ag Leistungshalbleitermodul mit zweiteiligem Gehäuse
JP6988161B2 (ja) * 2017-05-17 2022-01-05 富士電機株式会社 パワー半導体モジュールおよびパワー半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004528724A (ja) 2001-06-01 2004-09-16 アーベーベー シュヴァイツ アクチェンゲゼルシャフト 高出力半導体モジュール
US20100302741A1 (en) 2009-05-28 2010-12-02 Infineon Technologies Ag Power semiconductor module featuring resiliently supported substrates and method for fabricating a power semiconductor module
JP2011210966A (ja) 2010-03-30 2011-10-20 Denso Corp 電力変換装置
JP2017168770A (ja) 2016-03-18 2017-09-21 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
EP4012759A1 (en) 2022-06-15
WO2022122804A1 (en) 2022-06-16
EP4012759B1 (en) 2023-11-22
CN116686079B (zh) 2024-08-20
EP4012759B8 (en) 2024-01-03
JP2023547561A (ja) 2023-11-10
CN116686079A (zh) 2023-09-01

Similar Documents

Publication Publication Date Title
US6181007B1 (en) Semiconductor device
EP0637080B1 (en) Pressure contact type semiconductor device
US10777494B2 (en) Semiconductor device sub-assembly
US20150325494A1 (en) Power semiconductor module with switching device and assembly
JP2003197864A (ja) パワー半導体モジュール
US10037978B2 (en) Semiconductor module and stack arrangement of semiconductor modules
US20190067159A1 (en) Semiconductor device
JP2003197861A (ja) 電力用半導体サブモジュール及び電力用半導体モジュール
US20020060371A1 (en) High-power semiconductor module, and use of such a high-power semiconductor module
JP7460862B2 (ja) パワー半導体モジュール、パワー半導体アセンブリ、およびパワー半導体モジュールの製造方法
JP6486550B2 (ja) 電力用半導体装置及び電力用半導体コアモジュール
WO2015162712A1 (ja) 半導体モジュールおよびそれを用いた電力変換器
KR101847652B1 (ko) 적어도 하나의 기판의 위치결정 장치를 포함하는 전력반도체 모듈
CA2940087C (en) Improved disk cell for several pressure-contacted semiconductor components
US20240213106A1 (en) Semiconductor device
WO2023047451A1 (ja) 電力用半導体装置および電力用半導体装置の製造方法
WO2023166635A1 (ja) 半導体装置
KR20190089464A (ko) 가압형 반도체 패키지
CN108122864B (zh) 用于电力电子开关装置的压力装置、开关装置及其布置
JP2008016601A (ja) 半導体素子スタック
CN115769368A (zh) 半导体器件
CN116266576A (zh) 功率半导体模块
JP2022188545A (ja) 半導体素子の積層構造体
KR20210117058A (ko) 양면 냉각형 파워 모듈
WO2023001355A1 (en) Power semiconductor device with thermal coupler

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230830

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230830

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240109

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20240130

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20240205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240301

R150 Certificate of patent or registration of utility model

Ref document number: 7460862

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150