JP2022188545A - 半導体素子の積層構造体 - Google Patents

Abstract

【課題】圧接型の半導体素子のパッケージ部の破損時に生じる飛散物から周辺機器をより適切に保護できる半導体素子の積層構造体を提供する。【解決手段】複数のヒートシンクと、前記複数のヒートシンクのそれぞれの間に設けられた複数の半導体素子と、を有する積層体と、前記積層体を支持する支持部と、前記積層体の前記複数のヒートシンク及び前記複数の半導体素子の積層方向から見た時に、前記積層体を囲むように並べて設けられた複数のカバーと、を備え、前記複数の半導体素子は、パッケージ部と、前記パッケージ部の内部に設けられた半導体チップと、を有する圧接型の半導体素子であり、前記複数のカバーは、前記積層方向の中央部が、前記積層方向の両端部よりも前記積層体に近付くように曲がっている半導体素子の積層構造体が提供される。【選択図】図１

Description

本発明の実施形態は、半導体素子の積層構造体に関する。

複数の圧接型の半導体素子と、複数のヒートシンクと、を交互に積層して構成した半導体素子の積層構造体がある。複数の半導体素子は、複数のヒートシンクのそれぞれの間に設けられる。複数のヒートシンクは、半導体素子を挟むように半導体素子の両側に設けられることにより、複数の半導体素子の放熱を行う。こうした積層構造体は、例えば、比較的大きな電力を扱う電力変換装置などに用いられている。

圧接型の半導体素子は、パッケージ部と、パッケージ部の内部に設けられた半導体チップと、を有する。パッケージ部は、一対の電極板と、一対の電極板の間の空間を囲む絶縁性の外囲器と、を有する。半導体素子は、一対の電極板を一対のヒートシンクで挟んだ状態で積層される。

このような圧接型の半導体素子では、半導体チップに短絡故障などが発生した場合に、パッケージ部の内圧が上昇してパッケージ部が膨らみ、パッケージ部が破損してしまう可能性がある。そして、このように内圧の上昇にともなってパッケージ部が破損してしまうと、パッケージ部の破損個所から素子の一部が飛散物となって飛散し、周辺機器へ二次被害を与えてしまう可能性がある。

このため、半導体素子の周囲をカバーで覆うことにより、パッケージ部の破損時に生じる飛散物から周辺機器を保護することが提案されている。半導体チップの短絡故障にともなうパッケージ部の破損は、複数の半導体素子及び複数のヒートシンクの積層方向と直交する方向におけるパッケージ部の側面部（外囲器の側面部）において、どの位置で発生するか分からない。換言すれば、パッケージ部の破損時に生じる飛散物は、パッケージ部の側面部からどの方向に飛散するか分からない。従って、カバーは、パッケージ部の側面部の全周を囲むように配置する必要がある。

例えば、パッケージ部の側面部の全周を囲むように複数のカバーを配置することが考えられる。しかしながら、パッケージ部の破損にともなう圧力上昇は、非常に大きい。このため、複数のカバーが、パッケージ部の破損にともなう圧力上昇に応じて外側に膨らみ、複数のカバーの間に隙間が生じてしまう可能性がある。このように、複数のカバーの間に隙間が生じると、飛散物が隙間からカバーの外側に飛散してしまう可能性が生じる。

このため、圧接型の半導体素子を用いた半導体素子の積層構造体においては、圧接型の半導体素子のパッケージ部の破損時に生じる飛散物から周辺機器をより適切に保護できるようにすることが望まれる。

特開２０１９－４７５９１号公報

本発明の実施形態は、圧接型の半導体素子のパッケージ部の破損時に生じる飛散物から周辺機器をより適切に保護できる半導体素子の積層構造体を提供する。

本発明の実施形態によれば、複数のヒートシンクと、前記複数のヒートシンクのそれぞれの間に設けられた複数の半導体素子と、を有する積層体と、前記積層体を支持する支持部と、前記積層体の前記複数のヒートシンク及び前記複数の半導体素子の積層方向から見た時に、前記積層体を囲むように並べて設けられた複数のカバーと、を備え、前記複数の半導体素子は、パッケージ部と、前記パッケージ部の内部に設けられた半導体チップと、を有する圧接型の半導体素子であり、前記複数のカバーは、前記積層方向の中央部が、前記積層方向の両端部よりも前記積層体に近付くように曲がっている半導体素子の積層構造体が提供される。

圧接型の半導体素子のパッケージ部の破損時に生じる飛散物から周辺機器をより適切に保護できる半導体素子の積層構造体が提供される。

図１（ａ）及び図１（ｂ）は、第１の実施形態に係る半導体素子の積層構造体を模式的に表す平面図及び断面図である。 図２（ａ）及び図２（ｂ）は、半導体素子を模式的に表す平面図および一部断面を有する側面図である。 図３（ａ）及び図３（ｂ）は、参考の積層構造体を模式的に表す斜視図である。 図４（ａ）及び図４（ｂ）は、第２の実施形態に係る半導体素子の積層構造体を模式的に表す平面図及び断面図である。 第２の実施形態に係る半導体素子の積層構造体を模式的に表す正面図である。

以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１の実施形態）
図１（ａ）及び図１（ｂ）は、第１の実施形態に係る半導体素子の積層構造体を模式的に表す平面図及び断面図である。
図１（ｂ）は、図１（ａ）のＡ１－Ａ２線断面を模式的に表す。
図１（ａ）及び図１（ｂ）に表したように、半導体素子の積層構造体１０は、積層体１２と、支持部１４と、複数のカバー１６と、を備える。

積層体１２は、複数のヒートシンク２０と、複数の半導体素子２２と、を有する。複数の半導体素子２２は、圧接型の半導体素子である。複数の半導体素子２２は、複数のヒートシンク２０のそれぞれの間に設けられる。換言すれば、複数のヒートシンク２０及び複数の半導体素子２２は、交互に積層して設けられる。

積層構造体１０は、例えば、ＭＭＣ（Modular Multilevel Converter）方式の電力変換装置など、比較的大きな電力を扱う電力変換装置などに用いられる。但し、積層構造体１０の用途は、これに限定されるものではない。積層構造体１０の用途は、複数のヒートシンク２０と、複数の圧接型の半導体素子２２と、を積層して使用する必要のある任意の用途でよい。

上記のように、複数の半導体素子２２は、複数のヒートシンク２０のそれぞれの間に設けられる。従って、複数のヒートシンク２０の数は、複数の半導体素子２２の数よりも１つ多くなる。この例において、複数のヒートシンク２０の数は、５つであり、複数の半導体素子２２の数は、４つである。但し、複数のヒートシンク２０の数、及び複数の半導体素子２２の数は、上記に限ることなく、任意の数でよい。より詳しくは、複数の半導体素子２２の数は、２つ以上の任意の数でよい。複数のヒートシンク２０の数は、複数の半導体素子２２の数よりも１つ多い、３つ以上の任意の数でよい。

積層体１２（複数のヒートシンク２０及び複数の半導体素子２２）の積層方向は、例えば、上下方向である。複数のヒートシンク２０及び複数の半導体素子２２は、上下方向に交互に積層して設けられる。但し、積層体１２の積層方向は、上下方向に限ることなく、任意の方向でよい。

複数のヒートシンク２０は、間に設けられた半導体素子２２と接触し、半導体素子２２と電気的に接続される。より詳しくは、複数のヒートシンク２０のそれぞれは、複数の半導体素子２２のうちの間に設けられた１つの半導体素子２２と電気的に接続される。複数のヒートシンク２０は、複数の半導体素子２２の放熱に用いられるとともに、複数の半導体素子２２の電気的な接続にも用いられる。複数のヒートシンク２０には、例えば、高い熱伝導率と高い導電性とを有する金属材料などが用いられる。

図２（ａ）及び図２（ｂ）は、半導体素子を模式的に表す平面図および一部断面を有する側面図である。
図２（ａ）及び図２（ｂ）に表したように、圧接型の半導体素子２２は、パッケージ部３１と、パッケージ部３１の内部に設けられた半導体チップ３２と、を有する。パッケージ部３１は、例えば、一対の電極板３３、３４と、外囲器３５と、を有する。

電極板３３は、例えば、円形の板状体である。電極板３４は、例えば、電極板３３とほぼ平行に設けられ、電極板３３とほぼ同一形状の円形の板状体である。半導体素子２２は、例えば、円板状である。半導体素子２２を上方から見た形状は、例えば、円形である。但し、半導体素子２２の形状は、これに限ることなく、任意の形状でよい。半導体素子２２を上方から見た形状は、例えば、多角形状などでもよい。一対の電極板３３、３４、及び外囲器３５の形状は、任意の形状でよい。電極板３４は、半導体チップ３２が設けられている側に、凸部を有する。電極板３４は、この凸部を介して半導体チップ３２と電気的に接続される。これらの電極板３３、３４は、例えば、高導電率かつ高熱伝導率を有する金属材料によって形成される。金属材料は、例えば、銅（Ｃｕ）やＣｕを含む合金などである。

半導体チップ３２は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）等である。半導体チップ３２は、例えば、一対の主端子と制御端子とを有する。なお、半導体チップ３２は、例えば、ファーストリカバリダイオード等の２端子の素子でもよい。半導体チップ３２は、例えば、一対の主端子のみを有する構成でもよい。

半導体チップ３２は、電極板３３、３４の間に設けられている。半導体チップ３２の一方の主端子は、電極板３３と対向する面に設けられる。半導体チップ３２の他方の主端子は、電極板３４と対向する面に設けられる。半導体チップ３２の一方の主端子は、電極板３３と電気的に接続される。半導体チップ３２の他方の主端子は、電極板３４の凸部を介して電極板３４と電気的に接続される。これにより、電極板３３は、半導体素子２２の一方の主端子となり、電極板３４は、半導体素子２２の他方の主端子となる。

電極板３３は、半導体素子２２を挟む一対のヒートシンク２０の一方と電気的に接続される。電極板３４は、半導体素子２２を挟む一対のヒートシンク２０の他方と電気的に接続される。これにより、積層体１２では、例えば、複数の半導体素子２２が直列に接続される。

ヒートシンク２０は、例えば、略矩形の平板状である。ヒートシンク２０の外形形状は、電極板３３、３４の外形形状よりも大きい。ヒートシンク２０は、電極板３３、３４の全面と接する。これにより、半導体素子２２の放熱性を向上させることができる。但し、ヒートシンク２０の外形形状は、必ずしも電極板３３、３４の外形形状よりも大きくなくてもよい。ヒートシンク２０の大きさ及び形状は、半導体素子２２の放熱を適切に行うことができる任意の大きさ及び形状でよい。

半導体素子２２は、例えば、複数の半導体チップ３２を有する。複数の半導体チップ３２は、電極板３３、３４の間において、積層方向と直交する面内に、格子状（行列状）に並べて設けられる。複数の半導体チップ３２は、例えば、電極板３３の電極板３４と対向する面に並べて設けられる。複数の半導体チップ３２は、それぞれ電極板３３、３４に接続されることにより、並列に接続される。

なお、半導体素子２２は、単一種類の半導体チップ３２を搭載する場合に限らず、複数種類の半導体チップ３２を搭載してもよい。複数種類の半導体チップ３２は、たとえばＩＧＢＴおよびファーストリカバリダイオード等である。また、半導体素子２２は、複数の半導体チップ３２を有するものに限定されるものではない。半導体素子２２は、例えば、ウエハを内蔵する圧接型の半導体素子などでもよい。半導体素子２２に設けられる半導体チップ３２の数は、１つでもよい。

半導体チップ３２の制御端子は、配線基板３６に接続されている。配線基板３６は、電極板３４の凸部を貫通するような開口を有する絶縁性の基板である。並列に接続された各半導体チップ３２の制御端子は、配線基板３６によって、外部に引き出すための端子に接続される。

外囲器３５は、一対の電極板３３、３４の間に空く空間の側方を塞ぐ。半導体チップ３２は、換言すれば、電極板３３、３４と外囲器３５とで囲まれた空間内に設けられる。外囲器３５は、半導体チップ３２を気密封止し、外部環境から半導体チップ３２を遮断する。外囲器３５は、セラミック等の絶縁材料によって形成され、電極板３３、３４の間を電気的に絶縁する。

パッケージ部３１は、例えば、緩衝部材３７、３８をさらに有する。緩衝部材３７、３８は、中空円板状の部材である。緩衝部材３７、３８は、ほぼ平行に配置されている。緩衝部材３７、３８は、中空の開口部分で、電極板３３、３４の円周の外縁にそれぞれ接続されている。緩衝部材３７、３８は、例えば、電極板３３、３４の径方向（積層方向と直交する方向）に向かって延伸し、積層方向に屈曲した後、再度径方向に屈曲して延伸する。

緩衝部材３７、３８は、外囲器３５を保持する。外囲器３５は、緩衝部材３７、３８に挟み込まれるようにして固定されている。外囲器３５は、緩衝部材３７、３８に挟まれることにより、電極板３３、３４の間に空く空間の側方を塞ぐ。例えば、緩衝部材３７、３８が、電極板３３、３４に密着するとともに、外囲器３５に密着する。これにより、パッケージ部３１の内部の空間が、気密封止される。

緩衝部材３７、３８は、圧接型の半導体素子２２の通常の動作において、電極板３３、３４が温度変化によって膨張又は収縮した場合に、電極板３３、３４の形状の変化を吸収する。これにより、電極板３３、３４および外囲器３５の膨張係数の相違による半導体素子２２の耐湿性の劣化等を抑制することができる。

図１に戻って、支持部１４は、積層体１２を支持する。支持部１４は、一対の支持板４０を有する。一対の支持板４０の一方は、積層体１２の積層方向の一端側に設けられる。一対の支持板４０の他方は、積層体１２の積層方向の他端側に設けられる。一対の支持板４０は、積層方向において積層体１２を挟む。換言すれば、積層体１２は、積層方向において一対の支持板４０の間に設けられる。

支持部１４は、例えば、積層体１２の積層方向に延びるボルトと、このボルトに噛み合うナットと、をさらに有する（いずれも図示は省略）。支持部１４は、ボルト及びナットによって一対の支持板４０の両側から積層体１２を締め付けることにより、積層体１２を支持する。これにより、複数の半導体素子２２は、複数のヒートシンク２０の間に挟み込まれた状態で固定される。支持部１４は、一対の支持板４０の間に積層体１２を挟み込んだ状態で固定することにより、積層体１２を支持する。

一対の支持板４０は、例えば、略矩形の平板状である。但し、一対の支持板４０のそれぞれの形状は、必ずしも同じでなくてもよい。一対の支持板４０の積層方向から見た外形形状は、積層体１２（ヒートシンク２０及び半導体素子２２）の積層方向から見た外形形状よりも大きい。

図１（ａ）に表したように、積層体１２は、積層方向から見た時に、一対の支持板４０の外縁よりも側方に出ない。例えば、積層方向が上下方向である場合には、積層体１２は、上方又は下方から見た時に、一対の支持板４０の外縁よりも側方に出ない。換言すれば、積層体１２の全体は、積層方向から見た時に、一対の支持板４０と重なる。

複数のカバー１６は、積層体１２の積層方向から見た時に、積層体１２を囲むように並べて設けられる。複数のカバー１６は、積層方向と直交する方向において、積層体１２の全体と対面する。換言すれば、複数のカバー１６は、積層体１２の側方全体と対面する。

また、複数のカバー１６は、積層方向を軸とする軸周りに隙間が空かないように設けられる。複数のカバー１６のそれぞれは、例えば、積層方向を軸とする軸周りの方向において、隣り合う別のカバー１６と接することにより、軸周りの方向において隣り合う別のカバー１６との間に隙間が空くことを抑制する。

複数のカバー１６は、支持部１４に取り付けられる。各カバー１６は、例えば、支持部１４の一対の支持板４０に取り付けられる。積層構造体１０は、例えば、複数のカバー１６を支持部１４に取り付けるための複数の取付部材１８を、さらに備える。各カバー１６は、例えば、ネジなどの取付部材１８を介して積層方向の一端を一方の支持板４０に取り付けられるとともに、取付部材１８を介して積層方向の他端を他方の支持板４０に取り付けられることにより、支持部１４に取り付けられる。換言すれば、各カバー１６は、積層方向の両端を一対の支持板４０にネジ止めされることにより、支持部１４に取り付けられる。

各カバー１６は、例えば、積層方向の一端側及び他端側にそれぞれ３つずつ、合計６つの取付部材１８によって取り付けられる。積層方向の一端側の３つの取付部材１８は、例えば、各カバー１６の幅方向の中央部及び両端部に設けられる。

但し、各カバー１６の取付方法は、上記に限ることなく、各カバー１６を適切に取り付け可能な任意の方法でよい。１つのカバー１６に対する取付部材１８の数は、６つに限定されるものではない。１つのカバー１６は、例えば、四隅に配置された４つの取付部材１８で支持部１４に取り付けてもよい。１つのカバー１６に対する取付部材１８の数は、任意の数でよい。

この例において、積層構造体１０は、４つのカバー１６を有する。各カバー１６は、例えば、略矩形の平板状である。各カバー１６は、略矩形状の支持板４０の４つの辺のそれぞれに取り付けられる。各カバー１６の幅は、支持板４０の１つの辺の長さと実質的に同じである。これにより、各カバー１６は、積層方向を軸とする軸周りの方向において、隣り合う別のカバー１６と接し、軸周りの方向において隣り合う別のカバー１６との間に隙間が空くことを抑制する。換言すれば、各カバー１６は、一対の支持板４０に取り付けられることにより、一対の支持板４０とともに、積層体１２を密閉する。各カバー１６は、一対の支持板４０とともに、積層体１２を密閉した空間を形成する。

各カバー１６の積層方向の長さは、各カバー１６の幅方向の長さよりも長い。積層方向は、換言すれば、各カバー１６の長手方向である。なお、複数のカバー１６の数、形状、及び取付方法などは、上記に限定されるものではなく、例えば、一対の支持板４０の形状など、支持部１４の構成などに応じて任意に設定すればよい。

圧接型の半導体素子２２では、半導体チップ３２に短絡故障などが発生した場合に、パッケージ部３１の内圧が上昇してパッケージ部３１が膨らみ、パッケージ部３１が破損してしまう可能性がある。そして、このように内圧の上昇にともなってパッケージ部３１が破損してしまうと、パッケージ部３１の破損個所から半導体素子２２の一部が飛散物となって噴出してしまう可能性が生じる。

複数のカバー１６は、上記のように、積層方向を軸とする軸周りに隙間が空かないように、積層体１２を囲むことにより、パッケージ部３１の破損時に生じる飛散物から周辺機器を保護する。

複数のカバー１６は、例えば、絶縁性である。これにより、例えば、半導体素子２２とカバー１６との間にアークが発生してしまうなど、カバー１６が、半導体素子２２の通常の動作に影響を与えてしまうことを抑制することができる。複数のカバー１６には、例えば、ＦＲＰ（Fiber Reinforced Plastics）などの絶縁性と高い強度とを有する材料が用いられる。これにより、例えば、カバー１６が半導体素子２２の通常の動作に影響を与えてしまうことを抑制できるとともに、飛散物がカバー１６を突き抜けて周辺機器に影響を与えてしまうことを抑制することができる。

複数のカバー１６は、積層方向の中央部が、積層方向の両端部よりも積層体１２に近付くように曲がっている。換言すれば、複数のカバー１６は、長手方向の中央部が、長手方向の両端部よりも積層体１２に近付くように曲がっている。複数のカバー１６は、積層体１２と対向する内側面１６ａと、内側面１６ａと反対側の外側面１６ｂと、を有する。複数のカバー１６において、少なくとも内側面１６ａは、積層方向の中央部が、積層方向の両端部よりも積層体１２に近付くように曲がっている。この例では、外側面１６ｂも同様に、積層方向の中央部が、積層方向の両端部よりも積層体１２に近付くように曲がっている。

支持部１４は、例えば、支持部材４２をさらに有する。支持部材４２は、複数のカバー１６の外側面１６ｂ側から複数のカバー１６の積層方向の中央部を支持する。支持部１４は、このように、複数のカバー１６の外側面１６ｂ側から複数のカバー１６を支持することにより、複数のカバー１６の積層方向の中央部を積層体１２側にたわませる。支持部材４２を取り付けていない状態においては、複数のカバー１６は、例えば、曲がっていない平板状である。なお、複数のカバー１６の積層方向の中央部は、厳密にカバー１６の積層方向の中央でなくてもよい。複数のカバー１６の積層方向の中央部とは、例えば、カバー１６を積層方向に三等分した時の中央の部分である。

支持部材４２は、積層方向を軸とする軸周りに延びる略矩形の枠状である。支持部材４２は、例えば、図示を省略した柱状の部材などを介して一対の支持板４０と一体に設けられることにより、外側面１６ｂ側から複数のカバー１６を支持する。

積層構造体１０においては、複数のカバー１６を一対の支持板４０に取り付けた後、支持部材４２を取り付けることにより、複数のカバー１６の積層方向の中央部を積層体１２側にたわませる。これにより、図１（ｂ）に表したように、複数のカバー１６の積層方向の中央部が、積層方向の両端部よりも積層体１２に近付くように、複数のカバー１６を曲げることができる。この場合、複数のカバー１６は、支持部材４２と接する部分を中心にたわみ、曲面状に曲がることにより、積層方向の中央部が、積層方向の両端部よりも積層体１２に近付くように曲がる。

なお、複数のカバー１６は、積層方向の中央部が、積層方向の両端部よりも積層体１２に近付くように曲がった状態において、隣り合う別のカバー１６と接することなどにより、軸周りの方向において隣り合う別のカバー１６との間に隙間が空くことを抑制する。

また、複数のカバー１６において、曲がった状態のカバー１６の頂点部分（最も積層体１２に近付いた部分）は、必ずしも厳密に積層方向の中央に無くてもよい。複数のカバー１６は、少なくとも積層方向の中央部が、積層方向の両端部よりも積層体１２に近付くように曲がった状態で、支持部１４に取り付けられていればよい。

図３（ａ）及び図３（ｂ）は、参考の積層構造体を模式的に表す斜視図である。
図３（ａ）に表したように、参考の積層構造体１０ａでは、複数のカバー１６が、平面状に支持部１４に取り付けられている。なお、図３（ａ）及び図３（ｂ）では、便宜的に、半導体素子２２を矩形状に図示している。

図３（ｂ）は、例えば、半導体素子２２に大電流が流れ、パッケージ部３１が膨らみ、パッケージ部３１が破損してしまった状態を模式的に表している。パッケージ部３１の破損にともなう圧力上昇は、非常に大きい。このため、図３（ｂ）に表したように、複数のカバー１６が、パッケージ部３１の破損にともなう圧力上昇に応じて外側に膨らむようにたわんで曲がり、複数のカバー１６の間に隙間が生じてしまう可能性がある。このように、複数のカバー１６の間に隙間が生じると、飛散物が隙間からカバー１６の外側に飛散してしまう可能性が生じる。

これに対して、本実施形態に係る半導体素子の積層構造体１０では、図１（ｂ）に表したように、複数のカバー１６は、積層方向の中央部が、積層方向の両端部よりも積層体１２に近付くように曲がっている。これにより、パッケージ部３１の破損にともなう圧力上昇に対する強度を高め、パッケージ部３１の破損にともなう圧力上昇により、複数のカバー１６が、外側に膨らむようにたわんで曲がり、複数のカバー１６の間に隙間が生じてしまうことを抑制することができる。

例えば、複数のカバー１６の形状が、積層方向に延びた形状（例えば長方形状）であり、かつ、複数のカバー１６の積層方向（長手方向）の両端部で複数のカバー１６を支持部１４に取り付けた場合においても、パッケージ部３１の破損にともなう圧力上昇により、複数のカバー１６が、外側に膨らむようにたわんで曲がり、複数のカバー１６の間に隙間が生じてしまうことを抑制することができる。

従って、本実施形態に係る半導体素子の積層構造体１０では、圧接型の半導体素子２２のパッケージ部３１の破損時に生じる飛散物から周辺機器をより適切に保護することができる。

また、本実施形態に係る半導体素子の積層構造体１０では、支持部１４が、複数のカバー１６の外側面１６ｂ側から複数のカバー１６を支持することにより、複数のカバー１６の積層方向の中央部を積層体１２側にたわませる支持部材４２を有する。これにより、パッケージ部３１の破損にともなう圧力上昇に対する強度をより高めることができる。パッケージ部３１の破損にともなう圧力上昇により、複数のカバー１６が、外側に膨らむようにたわんで曲がり、複数のカバー１６の間に隙間が生じてしまうことをより確実に抑制することができる。

なお、積層構造体１０は、必ずしも支持部材４２を有していなくてもよい。支持部材４２などの取り付けによって平板状に形成された各カバー１６を曲げる構成に限ることなく、初めから曲がった形状に形成された各カバー１６を取り付けるようにしてもよい。

曲がった形状に形成された各カバー１６を取り付ける場合、各カバー１６の形状は、湾曲した曲面状に限ることなく、例えば、平板を屈曲させるように曲げた屈曲面状の形状や、半球面状に曲がった形状などでもよい。各カバー１６の形状は、少なくとも積層方向と直交する方向の中央部分（幅方向の中央部分）において、積層方向の中央部が、積層方向の両端部よりも積層体１２に近付くように曲がった任意の形状でよい。なお、支持部材４２を設ける構成において、各カバー１６を初めから曲がった形状としても、もちろんよい。

（第２の実施形態）
図４（ａ）及び図４（ｂ）は、第２の実施形態に係る半導体素子の積層構造体を模式的に表す平面図及び断面図である。
図５は、第２の実施形態に係る半導体素子の積層構造体を模式的に表す正面図である。
図４（ｂ）は、図４（ａ）のＢ１－Ｂ２線断面を模式的に表す。なお、上記第１の実施形態と機能・構成上実質的に同じものについては、同符号を付し、詳細な説明は省略する。

図４（ａ）、図４（ｂ）、及び図５に表したように、この例の半導体素子の積層構造体１００は、積層体１２の複数の半導体素子２２のそれぞれに対応して設けられた複数の取付部材１８を有する。複数の取付部材１８は、複数の半導体素子２２のそれぞれに対応して積層方向に並べて設けられ、複数のカバー１６を支持部１４に取り付ける。

この積層構造体１００において、複数のカバー１６は、例えば、略矩形の平板状である。複数のカバー１６は、支持部１４に取り付けられた状態において、平板状である。複数のカバー１６のそれぞれは、積層方向と直交する第１方向において、積層体１２と並ぶ。複数の取付部材１８は、カバー１６の積層方向及び第１方向と直交する第２方向の両端部に設けられる。複数の取付部材１８は、カバー１６の第２方向の両端部において、複数の半導体素子２２のそれぞれに対応して積層方向に並べて設けられることにより、カバー１６の第２方向の両端部を支持部１４に取り付ける。

例えば、積層方向が上下方向である場合には、第１方向は、前後方向であり、第２方向は、左右方向である。複数の取付部材１８は、１つのカバー１６を前方側から見た場合に、カバー１６の左右方向の両端部において、複数の半導体素子２２のそれぞれに対応して上下方向に並べて設けられ、カバー１６の左右方向の両端部を支持部１４に取り付ける。第２方向は、換言すれば、略矩形の平板状のカバー１６の幅方向である。複数の取付部材１８は、カバー１６の幅方向の両端部を支持部１４に取り付ける。

各カバー１６の積層方向の長さは、例えば、各カバー１６の第２方向の長さよりも長い。換言すれば、各カバー１６の上下方向の長さは、例えば、各カバー１６の左右方向の長さよりも長い。積層方向は、換言すれば、各カバー１６の長手方向である。各カバー１６は、例えば、積層方向に延びた長方形状である。

積層方向に並ぶ複数の取付部材１８において、複数の取付部材１８のそれぞれの少なくとも一部の積層方向の位置は、例えば、複数のヒートシンク２０のそれぞれの少なくとも一部の積層方向の位置と同じである。例えば、積層方向が上下方向である場合、複数の取付部材１８のそれぞれの少なくとも一部の高さは、前方側から見た時に、複数のヒートシンク２０のそれぞれの少なくとも一部の高さと同じである。

すなわち、積層方向に並ぶ複数の取付部材１８は、積層方向に並ぶ複数のヒートシンク２０のそれぞれに対して１つずつ設けられる。この例では、複数の取付部材１８は、カバー１６の第２方向の両端部に設けられる。１つのカバー１６において、複数の取付部材１８は、複数のヒートシンク２０のそれぞれに対し、第２方向の両端部に１つずつ、合計２つずつ設けられる。

積層構造体１００において、支持部１４は、複数の支柱４４をさらに有する。複数の支柱４４は、積層方向に延び、一対の支持板４０を支持する。複数の支柱４４は、積層方向を軸とする軸周りに積層体１２を囲むように並べて設けられる。複数の支柱４４は、例えば、積層方向を軸とする軸周りに積層体１２を囲むように、矩形状の各支持板４０の四隅に設けられる。複数の支柱４４は、例えば、平板を略９０度に折り曲げて形成した、いわゆる山形鋼である。

複数の取付部材１８は、例えば、ネジである。複数の取付部材１８は、例えば、金属製のネジである。複数の支柱４４は、例えば、複数の取付部材１８のそれぞれに対応する位置にネジ孔（雌ネジ）を有する。複数のカバー１６は、例えば、複数の取付部材１８のそれぞれに対応する位置に貫通孔を有する。複数の取付部材１８は、複数のカバー１６の貫通孔に外側から挿通され、複数の支柱４４のネジ孔と螺合することにより、複数のカバー１６を支持部１４に取り付ける。

なお、複数の取付部材１８は、必ずしもネジに限定されるものではない。例えば、各支柱４４に雄ネジが設けられている場合には、複数の取付部材１８を雄ネジと螺合するナットとしてもよい。複数の取付部材１８は、複数のカバー１６を適切に支持部１４に取り付けることができる任意の部材でよい。また、複数の取付部材１８の材料は、パッケージ部３１の破損にともなう圧力上昇に耐え得る任意の材料でよい。

また、このように、支持部１４が、複数の支柱４４を有する場合には、複数の支柱４４によって、軸周りの方向において隣り合う２つのカバー１６の間に隙間が空くことを抑制してもよい。換言すれば、軸周りの方向において隣り合う２つのカバー１６の間に空く隙間を、複数の支柱４４など、支持部１４の一部で塞ぐようにしてもよい。軸周りの方向において隣り合う２つのカバー１６は、必ずしも隙間が空かないように接していなくてもよい。支持部１４の構成及び複数のカバー１６の構成は、支持部１４と複数のカバー１６とで積層体１２を密閉した空間を形成可能な任意の構成でよい。

このように、本実施形態に係る半導体素子の積層構造体１００は、複数の半導体素子２２のそれぞれに対応して積層方向に並べて設けられ、複数のカバー１６を支持部１４に取り付ける複数の取付部材１８を有する。カバー１６の内部圧力上昇は、パッケージ部３１の破損によって生じることから、半導体素子２２の周囲が、最も圧力上昇の影響を受けやすい。従って、上記のように、複数の半導体素子２２のそれぞれに対応して積層方向に並べて設けられた複数の取付部材１８によって複数のカバー１６を支持部１４に取り付けることにより、パッケージ部３１の破損にともなう圧力上昇に対する強度を高め、パッケージ部３１の破損にともなう圧力上昇により、複数のカバー１６が、外側に膨らむようにたわんで曲がり、複数のカバー１６の間に隙間が生じてしまうことを抑制することができる。

例えば、複数のカバー１６の形状が、積層方向に延びた形状（例えば長方形状）である場合においても、パッケージ部３１の破損にともなう圧力上昇により、複数のカバー１６が、外側に膨らむようにたわんで曲がり、複数のカバー１６の間に隙間が生じてしまうことを抑制することができる。

従って、本実施形態に係る半導体素子の積層構造体１００においても、上記第１の実施形態と同様に、圧接型の半導体素子２２のパッケージ部３１の破損時に生じる飛散物から周辺機器をより適切に保護することができる。

また、積層構造体１００では、複数の取付部材１８が、カバー１６の第２方向の両端部において、複数の半導体素子２２のそれぞれに対応して積層方向に並べて設けられることにより、カバー１６の第２方向の両端部を支持部１４に取り付ける。これにより、パッケージ部３１の破損にともなう圧力上昇に対する強度をより高め、パッケージ部３１の破損にともなう圧力上昇により、複数のカバー１６が、外側に膨らむようにたわんで曲がり、複数のカバー１６の間に隙間が生じてしまうことをより確実に抑制することができる。

さらに、この例では、積層方向に並ぶ複数の取付部材１８において、複数の取付部材１８のそれぞれの少なくとも一部の積層方向の位置が、複数のヒートシンク２０のそれぞれの少なくとも一部の積層方向の位置と同じである。

これにより、１つの半導体素子２２のパッケージ部３１の破損によって生じる圧力上昇を、当該半導体素子２２に隣接する一対のヒートシンク２０のそれぞれに対応する２つの取付部材１８で受けることが可能になる。この例では、第２方向の両端部に設けられた合計４つの取付部材１８で、１つの半導体素子２２のパッケージ部３１の破損によって生じる圧力上昇を受けることができる。

これにより、例えば、パッケージ部３１の破損によって生じる圧力上昇を１つの取付部材１８で受ける場合と比べて、パッケージ部３１の破損にともなう圧力上昇に対する強度をより高めることができる。例えば、パッケージ部３１の破損にともなう圧力上昇により、取付部材１８が破損してしまうことを抑制することができる。

但し、複数の取付部材１８のそれぞれの少なくとも一部の積層方向の位置は、上記に限ることなく、例えば、複数の半導体素子２２のそれぞれの少なくとも一部の積層方向の位置と同じとしてもよい。すなわち、１つの半導体素子２２のパッケージ部３１の破損によって生じる圧力上昇を、当該半導体素子２２に対応する１つの取付部材１８で受ける構成としてもよい。

あるいは、複数の取付部材１８のそれぞれの少なくとも一部の積層方向の位置は、例えば、複数のヒートシンク２０のそれぞれの少なくとも一部、及び複数の半導体素子２２のそれぞれの少なくとも一部の積層方向の位置と同じとしてもよい。すなわち、１つの半導体素子２２のパッケージ部３１の破損によって生じる圧力上昇を、当該半導体素子２２及び隣接する一対のヒートシンク２０のそれぞれに対応する３つの取付部材１８で受ける構成としてもよい。

なお、複数の取付部材１８の数や配置などは、上記に限ることなく、パッケージ部３１の破損にともなう圧力上昇を適切に受けることができるように、任意に設定すればよい。

また、本実施形態に係る積層構造体１００のように、複数の半導体素子２２のそれぞれに対応して積層方向に並べて設けられ、複数のカバー１６を支持部１４に取り付ける複数の取付部材１８を有する構成において、さらに、上記第１の実施形態のように、積層方向の中央部が、積層方向の両端部よりも積層体１２に近付くように複数のカバー１６を曲げた構成としてもよい。これにより、パッケージ部３１の破損にともなう圧力上昇により、複数のカバー１６が、外側に膨らむようにたわんで曲がり、複数のカバー１６の間に隙間が生じてしまうことをより確実に抑制することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０、１０ａ、１００…積層構造体、 １２…積層体、 １４…支持部、 １６…カバー、 １８…取付部材、 ２０…ヒートシンク、 ２２…半導体素子、 ３１…パッケージ部、 ３２…半導体チップ、 ３３、３４…電極板、 ３５…外囲器、 ３６…配線基板、 ３７、３８…緩衝部材、 ４０…支持板、 ４２…支持部材、 ４４…支柱

Claims (6)

1. 複数のヒートシンクと、前記複数のヒートシンクのそれぞれの間に設けられた複数の半導体素子と、を有する積層体と、
   前記積層体を支持する支持部と、
   前記積層体の前記複数のヒートシンク及び前記複数の半導体素子の積層方向から見た時に、前記積層体を囲むように並べて設けられた複数のカバーと、
   を備え、
   前記複数の半導体素子は、パッケージ部と、前記パッケージ部の内部に設けられた半導体チップと、を有する圧接型の半導体素子であり、
   前記複数のカバーは、前記積層方向の中央部が、前記積層方向の両端部よりも前記積層体に近付くように曲がっている半導体素子の積層構造体。
2. 前記複数のカバーは、前記積層体と対向する内側面と、前記内側面と反対側の外側面と、を有し、
   前記支持部は、前記複数のカバーの前記外側面側から前記複数のカバーの前記積層方向の中央部を支持する支持部材を有する請求項１記載の半導体素子の積層構造体。
3. 前記複数のカバーは、前記積層方向に延びた形状を有し、前記積層方向の両端部で前記支持部に取り付けられている請求項１又は２に記載の半導体素子の積層構造体。
4. 複数のヒートシンクと、前記複数のヒートシンクのそれぞれの間に設けられた複数の半導体素子と、を有する積層体と、
   前記積層体を支持する支持部と、
   前記積層体の前記複数のヒートシンク及び前記複数の半導体素子の積層方向から見た時に、前記積層体を囲むように並べて設けられた複数のカバーと、
   前記複数のカバーを前記支持部に取り付けるための複数の取付部材と、
   を備え、
   前記複数の半導体素子は、パッケージ部と、前記パッケージ部の内部に設けられた半導体チップと、を有する圧接型の半導体素子であり、
   前記複数の取付部材は、前記複数の半導体素子のそれぞれに対応して前記積層方向に並べて設けられ、前記複数のカバーを前記支持部に取り付ける半導体素子の積層構造体。
5. 前記複数のカバーのそれぞれは、前記積層方向と直交する第１方向において、前記積層体と並び、
   前記複数の取付部材は、前記複数のカバーの前記積層方向及び前記第１方向と直交する第２方向の両端部において、前記複数の半導体素子のそれぞれに対応して前記積層方向に並べて設けられることにより、前記複数のカバーの前記第２方向の両端部を前記支持部に取り付ける請求項４記載の半導体素子の積層構造体。
6. 前記複数の取付部材のそれぞれの少なくとも一部の前記積層方向の位置は、前記複数のヒートシンクのそれぞれの少なくとも一部の前記積層方向の位置と同じである請求項４又は５に記載の半導体素子の積層構造体。
   

Images