JP6860453B2 - パワー半導体モジュール - Google Patents

パワー半導体モジュール Download PDF

Info

Publication number
JP6860453B2
JP6860453B2 JP2017174064A JP2017174064A JP6860453B2 JP 6860453 B2 JP6860453 B2 JP 6860453B2 JP 2017174064 A JP2017174064 A JP 2017174064A JP 2017174064 A JP2017174064 A JP 2017174064A JP 6860453 B2 JP6860453 B2 JP 6860453B2
Authority
JP
Japan
Prior art keywords
metal member
bus bar
semiconductor element
submodule
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017174064A
Other languages
English (en)
Other versions
JP2019050301A (ja
Inventor
優太 市倉
優太 市倉
伊東 弘晃
弘晃 伊東
渡邉 尚威
尚威 渡邉
大部 利春
利春 大部
和靖 瀧本
和靖 瀧本
田多 伸光
伸光 田多
大祐 平塚
大祐 平塚
関谷 洋紀
洋紀 関谷
久里 裕二
裕二 久里
尚隆 飯尾
尚隆 飯尾
仁嗣 松村
仁嗣 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Energy Systems and Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Energy Systems and Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Energy Systems and Solutions Corp filed Critical Toshiba Corp
Priority to JP2017174064A priority Critical patent/JP6860453B2/ja
Publication of JP2019050301A publication Critical patent/JP2019050301A/ja
Application granted granted Critical
Publication of JP6860453B2 publication Critical patent/JP6860453B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明の実施形態は、パワー半導体素子を搭載したパワー半導体モジュールに関する。
例えば耐圧数kVでMW級の電力変換器を構築するためには、半導体素子の電流容量を大きくすることが求められる。そのために、複数の半導体素子を並列実装したパワー半導体モジュールが提案されている。
特許第3258200号公報 特許第4385324号公報
特許文献1では、上記性能を得るために、導体で半導体素子を挟み、セラミック製の外囲器で封止した圧接型半導体が提案されている。圧接型半導体は、故障時に短絡電流が流れた際の破裂防止性能が優れているが、多数の半導体素子を一括で圧接する構造であり、皿ばねによって70kN程度の荷重で圧接可能なスタック構造が必要である。また、全半導体素子を均等に圧接することが重要であるため、部材の加工精度やスタック構造の組立精度を高めるための取り組みが求められる。
圧接を用いない半導体装置の構造については、例えば特許文献2に開示されている。半導体素子の両面を接合することで、複数の半導体素子を並列実装する際に均等圧接が不要となり構造を簡素化できるが、故障時に短絡電流が流れた際の破裂防止性能が劣るという課題がある。
本発明の実施形態は、圧接を用いない低コストな構造で、短絡電流通電時の破裂防止性能が優れたパワー半導体モジュールを提供する。
実施形態によれば、パワー半導体モジュールは、複数のサブモジュールと、前記複数のサブモジュールの間の領域に配置された主回路配線と、前記主回路配線よりも電気抵抗が高い複数のバスバーと、を備えている。それぞれの前記サブモジュールは、第1金属部材と、前記第1金属部材の上方に配置された第2金属部材と、前記第1金属部材と前記第2金属部材との間に配置され、前記第1金属部材と前記第2金属部材に接合された半導体素子と、前記半導体素子、前記半導体素子と前記第1金属部材との接合部、および前記半導体素子と前記第2金属部材との接合部を覆う樹脂と、を有する。前記複数のバスバーは、前記複数の第2金属部材と、前記主回路配線とに接続されている。
第1実施形態のパワー半導体モジュールの側断面図。 第1実施形態のサブモジュールおよびバスバーの側断面図。 第1実施形態のパワー半導体モジュールの内部の上面図。 第1実施形態のパワー半導体モジュールの内部の上面図。 (a)は、第1実施形態のパワー半導体モジュールが通常動作しているときの電流経路を示す上面図であり、(b)は、同パワー半導体モジュールが通常動作しているときの電流経路を示す側断面図。 (a)は、半導体素子が故障したときの電流経路を示す上面図であり、(b)は、半導体素子が故障したときの電流経路を示す側断面図。 第2実施形態のサブモジュールおよびバスバーの側断面図。 第3実施形態のパワー半導体モジュールの側断面図。 第4実施形態のパワー半導体モジュールの側断面図。 (a)は第4実施形態のサブモジュールの上面図であり、(b)は第4実施形態のサブモジュールの側面図。
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
(第1実施形態)
図1は、第1実施形態のパワー半導体モジュールの側断面図であり、図3におけるA−A断面図である。
図2は、第1実施形態のサブモジュール10およびバスバー20の側断面図である。
図3は、第1実施形態のパワー半導体モジュールの内部の上面図である。
第1実施形態のパワー半導体モジュールは、第3金属部材43と、第3金属部材43上に搭載された複数のサブモジュール(または半導体装置)10と、主回路配線31と、複数のサブモジュール10のそれぞれと主回路配線31とを接続する複数のバスバー20と、絶縁樹脂製のケース50とを有する。
第3金属部材43は、板状部43aと、複数の凸部(または柱状部)43bとを有する。複数の凸部43bは、板状部43aの一方の面上に、板状部43aと一体に設けられている。凸部43bの上にサブモジュール10が搭載されている。
図1に示すように、ケース50の下端部は、第3金属部材43の板状部43aに接着され、それら第3金属部材43とケース50の内側に密閉空間が形成されている。その密閉空間内に、複数のサブモジュール10、複数のバスバー20、および主回路配線31が配置されている。
サブモジュール10は、第1金属部材4と、第1金属部材4の上方に配置された第2金属部材5と、第1金属部材4と第2金属部材5との間に配置された半導体素子(半導体チップ)1と、電気絶縁性の樹脂8とを有する。
半導体素子1は、例えば電力変換に用いられるパワー半導体素子であり、例えばIGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)等の制御電極を有するスイッチング素子である。または、半導体素子1は、FRD(Fast Recovery Diode)等のダイオードであってもよい。
サブモジュール10は、1つまたは複数の半導体素子1を有する。1つのサブモジュール10に複数の半導体素子1が搭載された場合、複数の半導体素子1はすべて同一のチップでなくてもよい。1つのサブモジュール10内にIGBT等のスイッチング素子のチップと、FRD等のダイオードのチップが混在していてもよい。
半導体素子1の一方の面(裏面)には、例えば、コレクタ電極、ドレイン電極、アノード電極が形成されている。それら電極は、接合材2によって第1金属部材4に接合されている。
半導体素子1の他方の面(表面)には、例えば、エミッタ電極、ソース電極、カソード電極が形成されている。それら電極は、接合材3によって第2金属部材5に接合されている。
第2金属部材5は、板状部5bと、複数の凸部(または柱状部)5aとを有する。複数の凸部5aは、板状部5bの一方の面に、板状部5bと一体に設けられている。半導体素子1のエミッタ電極、ソース電極、カソード電極などは、接合材3によって第2金属部材5に接合されている。
半導体素子1がIGBTやMOSFETのようにゲート電極を有する素子の場合、そのゲート電極と接続されたゲートパッドが、半導体素子1におけるエミッタ電極やソース電極が形成された表面に形成されている。そのゲートパッドは、図2に示すように、接合材6によって、板状金属部材であるゲートコネクタ7と接続されている。
図2に示すように、サブモジュール10はサブモジュールケース9内に配置され、サブモジュールケース9内には樹脂8が充填されている。図1、3において、サブモジュールケース9の図示は省略している。
樹脂8は、例えばエポキシ系樹脂等の熱硬化性樹脂である。サブモジュールケース9は、例えば、ステンレス、アルミニウム、鉄などの金属、または、PPS(polyphenylenesulfide)などの樹脂で形成されている。
樹脂8は、半導体素子1を覆っている。また、樹脂8は、半導体素子1と第1金属部材4との接合部、半導体素子1と第2金属部材5との接合部、および半導体素子1とゲートコネクタ7との接合部を覆っている。
例えば、真空状態のサブモジュールケース9内に、流動性が高い状態の樹脂8を注入し、固化させることで、上記接合部や半導体素子1の近傍に気泡を残さずに、接合部および半導体素子1を樹脂封止することができる。
サブモジュールケース9に、開口部9a、9b、9cが形成されている。第1金属部材4のうち、半導体素子1と接合している面の反対側の面の少なくとも一部は樹脂8で封止されずに、開口部9bに露出している。第2金属部材5の板状部5bのうち、半導体素子1と接合している面の反対側の面の少なくとも一部は樹脂8で封止されずに、開口部9a露出している。ゲートコネクタ7は、開口部9cを通じて、サブモジュールケース9の外に導出されている。
サブモジュール10の開口部9bから露出する第1金属部材4は、図1に示すように、接合材41によって、第3金属部材43の凸部43bの上面に接合されている。
第3金属部材43、第1金属部材4、および第2金属部材5は、電気伝導性と熱伝導性に優れた材料からなる。例えば、第3金属部材43、第1金属部材4、および第2金属部材5は、銅またはアルミニウムを主成分に含み、銅、銅合金、アルミニウム、またはアルミニウム合金からなる。
なお、サブモジュール10における第1金属部材4と第2金属部材5の形状の違いによる熱歪みの差を低減するために、第1金属部材4と第2金属部材5は線膨張係数の異なる材料を用いることも可能である。
接合材2、3、41は、例えば、はんだ、導電性接着剤、銀ペースト等である。
図1、3に示すように、複数のサブモジュール10の間の領域に主回路配線31、32が配置されている。主回路配線31、32は、例えば図1に示す絶縁材料のポスト45によって第3金属部材43の板状部43a上に支持されている。または、主回路配線31、32を樹脂でコーティングして、第3金属部材43上に配置する構造であってもよい。主回路配線31、32は、板状の金属配線であり、例えば銅配線である。
図3に示すように、主回路配線32の一部は、主電極端子としてケース50の外部に突出している。また、図2に示すゲートコネクタ7の一部は、ゲート端子(信号端子)としてケース50の外部に突出している。
サブモジュール10の第2金属部材5の板状部5bの上面に、バスバー20の一端部が接合されている。図2に示すように、バスバー20の一端部は、サブモジュールケース9の開口部9aを通じて、第2金属部材5の板状部5bに接合されている。図1に示すように、バスバー20の他端部は、主回路配線31に接合されている。バスバー20と第2金属部材5との接合方法、およびバスバー20と主回路配線31との接合方法は、例えば、はんだ付け、ろう付け、溶接、ボルト締結などである。
バスバー20は、例えば、銅、42アロイ(ニッケルと鉄の合金)、ニッケルとクロムの合金などの導電性材料からなる。バスバー20は、例えば、板状、または板状部材をジグザグに折り曲げた形状に形成されている。
バスバー20の電気抵抗は、主回路配線31、32の電気抵抗よりも高い。バスバー20において、電流が流れる方向に垂直な断面の断面積S[cm]と、長さ(電流経路長)L[cm]は、バスバー20に求められる電気抵抗R[Ω]に対して、次の式で決定される。
R=ρ×L/S[Ω](ρ:体積抵抗率[Ωcm])
例えば、バスバー20の材料として、主回路配線31、32よりも体積抵抗率が高い材料を用いることで、バスバー20の電気抵抗を主回路配線21、32の電気抵抗よりも高くしている。主回路配線31、32の材料は、電気抵抗を低く、且つ発熱を小さくするために、バスバー20よりも体積抵抗率が小さい材料が望ましい。例えば、主回路配線31、32の材料は銅であり、バスバー20の材料は42アロイ(ニッケルと鉄の合金)、またはニッケルとクロムの合金である。
1つのサブモジュール10は、少なくとも1つのバスバー20によって、主回路配線31、32と電気的に接続されている。複数のサブモジュール10は、複数のバスバー20を介して、第3金属部材43と主回路配線31、32との間に、電気的に並列接続されている。電流は、サブモジュール10の縦方向(積層方向)を流れる。電流は、そのサブモジュール10およびバスバー20を通じて、第3金属部材43と主回路配線31、32との間を流れる。
図4は、サブモジュール10の並列接続数が図3の例よりも増えた場合の、図3と同様な上面図である。
図4には、並列接続された8個のサブモジュール10が、1つのケース50内に収容された例を表すが、1つのケース50内に9個以上のサブモジュール10を並列接続させて配置してもよい。
半導体素子1に短絡電流が流れ、そのときに発生するジュール熱によって、半導体素子1が破壊され、サブモジュール10内の圧力が上がるとサブモジュール10の破裂をまねく可能性がある。
そこで、実施形態によれば、ある程度電気抵抗値の高いバスバー20をサブモジュール10に直列に接続することで、バスバー20と半導体素子1とでエネルギー消費を分担し、半導体素子1に発生するジュール熱を抑制できる。
図5(a)は、第1実施形態のパワー半導体モジュールが通常動作しているときの電流経路を示す、図3と同様の上面図である。
図5(b)は、同パワー半導体モジュールが通常動作しているときの電流経路を示す、図1と同様の側断面図である。
図5(a)および(b)において、電流経路を白抜き矢印で模式的に表す。
通常動作(正常動作)時、各バスバー20に電流が分流するため、複数のサブモジュール10に流れる電流の合計をItotalとすると、1つのバスバー20あたりに発生するジュール熱Qは、Q=R×(Itotal/並列数)[J]となる(Rはバスバー20の電気抵抗[Ω])。
図6(a)は、半導体素子1が故障したときの電流経路を示す、図5(a)と同様の上面図である。
図6(b)は、半導体素子1が故障したときの電流経路を示す、図5(b)と同様の側断面図である。
図6(a)および(b)において、電流経路を白抜き矢印で模式的に表す。
故障した半導体素子1を含むサブモジュール10には電流が流れ、正常なサブモジュール10には電流が流れない。故障したサブモジュール10に接続されたバスバー20に発生するジュール熱Q’は、Q’=R×(Itotal)[J]となる。
故障時と比較して、通常動作時におけるサブモジュール10に流れる電流値に対するロス発生効果は、Q/Q’=(1/並列数)となり、通常動作時は故障時よりもロス発生を低減することができる。
複数のバスバー20の並列接続効果によって、通常動作時はサブモジュール10の効率を悪化させることなく、故障時には故障したサブモジュール10に接続されたバスバー20がエネルギーを消費することで、半導体素子1に発生するジュール熱を抑制し、サブモジュール10の破裂を抑制することができる。
すなわち、故障時には、故障したサブモジュール10と、そのサブモジュール10に直列に接続されたバスバー20のみに短絡電流が流れ、バスバー20に大きなジュール熱を発生させることができる。これにより、短絡電流が流れる半導体素子1に発生するジュール熱が低減され、破壊を抑制できる。
第3金属部材43と主回路配線31、32との間には複数のバスバー20が並列接続されているため、通常運転時に各バスバー20に流れる電流値は、パワー半導体モジュールの出力電流を並列数で割った値となり、通常運転時のジュール熱は抑制することができる。
以下、他の実施形態について説明する。第1実施形態と異なる箇所を中心に説明し、第1実施形態と共通の要素は同じ符号を付し、その説明を省略する場合もある。
(第2実施形態)
図7は、第2実施形態のサブモジュール10およびバスバー20の側断面図である。
第2実施形態では、バスバー20がサブモジュールケース9の内部に配置され、樹脂8で封止されている点が第1実施形態と異なる。バスバー20において、第2金属部材5と接合された部分も含めて、サブモジュールケース9内に配置された部分は、樹脂8で覆われている。
バスバー20の他方の端部は、ゲートコネクタ7が導出された開口部9cを通じて、サブモジュールケース9の外部に導出され、上記第1実施形態と同様に主回路配線31に接合されている。
故障時にバスバー20に大電流が流れた際、バスバー20をジグザグに折り曲げた構造にした場合には、バスバー20が対向する部分で互いに反発する向きの電磁力が発生する。
第2実施形態によれば、バスバー20のジグザグ状折曲部を樹脂8で封止することでバスバー20が固定され、上記電磁力による変形を防ぐことができる。本実施形態によって、強度の低い薄いバスバー20を用いた場合にも変形を防ぐことができる。
また、サブモジュール10の内部でバスバー20の長さLを稼げるため、バスバー20におけるサブモジュール10の外部へ突き出す部分の長さを短くすることができ、パワー半導体モジュール全体の小型化が可能になる。
(第3実施形態)
図8は、第3実施形態のパワー半導体モジュールの側断面図である。
サブモジュール10の第2金属部材5の上に絶縁基板62が配置され、その絶縁基板62の上に第4金属部材64が配置されている。
第4金属部材64は、板状部64aと、複数の凸部(または柱状部)64bとを有する。複数の凸部64bは、板状部64aの一方の面に、板状部64aと一体に設けられている。絶縁基板62は、例えばセラミックス基板の両面に銅が蒸着された構造をもつ。
絶縁基板62は、第2金属部材5と、第4金属部材64の凸部64bとの間に配置されている。絶縁基板62の一方の面は、接合材61によって第2金属部材5に接合されている。絶縁基板62の他方の面は、接合材63によって第4金属部材64の凸部64bに接合されている。接合材61、63は、例えば、はんだ、導電性接着剤、銀ペースト等である。
バスバー20の一端部は、例えば第2金属部材5の側壁部に接合され、バスバー20の他端部は主回路配線31に接合されている。
第3金属部材43と第4金属部材64に、絶縁樹脂製のケース51が接着され、複数のサブモジュール10が配置された空間が、それら第3金属部材43、第4金属部材64、およびケース51によって密閉されている。
第3実施形態によれば、サブモジュール10の裏面に第3金属部材43が接合され、サブモジュール10の表面にも絶縁基板62を介して第4金属部材64が接合されている。通常運転時に半導体素子1が発した熱は、サブモジュール10の両面から金属部材43、64に熱伝導し、半導体素子1を冷却することができる。サブモジュール10の裏面のみ金属部材と接合した構成と比べて、冷却性能を向上させることができる。
また、絶縁基板62が電流を通さないため、故障時の電流経路は、サブモジュール10からバスバー20を経ずに第4金属部材64に流れる経路ではなく、第2金属部材5からバスバー20を通って主回路配線31に流れる電流経路となる。したがって、故障時にバスバー20は前述した機能を発揮することができる。
バスバー20は、第2金属部材5の上面、側面など、どの面に接合していてもよい。
(第4実施形態)
図9は、第4実施形態のパワー半導体モジュールの側断面図である。
図10(a)は第4実施形態のサブモジュールの上面図であり、図10(b)は第4実施形態のサブモジュールの側面図である。
第4実施形態によれば、バスバー20の両端部に金属足部20a、20bが設けられている。金属足部20a、20bは、例えばバスバー20にろう付けされた銅である。
バスバー20の一端の金属足部20aは、第2金属部材5の側面に接合またはネジ締結されている。または、金属足部20aは、第2金属部材5の上面に接合またはネジ締結されてもよい。
バスバー20の他端の金属足部20bは、主回路配線31に接合またはネジ締結されている。図9に示す例では、主回路配線31は、第3金属部材43上に形成された樹脂70中に設けられ、その樹脂70によって第3金属部材43上に保持されている。また、樹脂70は、主回路配線31と金属足部20bとの接合部を覆って保護している。
以上説明した各実施形態によれば、圧接を用いない低コストな構造で、故障時の破裂防止性能を持ち、通常運転時のロスが小さいパワー半導体モジュールを提供することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…半導体素子、4…第1金属部材、5…第2金属部材、7…ゲートコネクタ、8…樹脂、9…サブモジュールケース、10…サブモジュール、20…バスバー、31,32…主回路配線、43…第3金属部材、62…絶縁基板、64…第4金属部材

Claims (6)

  1. 第1金属部材と、前記第1金属部材の上方に配置された第2金属部材と、前記第1金属部材と前記第2金属部材との間に配置され、前記第1金属部材と前記第2金属部材に接合された半導体素子と、前記半導体素子、前記半導体素子と前記第1金属部材との接合部、および前記半導体素子と前記第2金属部材との接合部を覆う樹脂と、をそれぞれが有する複数のサブモジュールと、
    前記複数のサブモジュールの間の領域に配置された主回路配線と、
    前記複数の第2金属部材と、前記主回路配線とに接続され、前記主回路配線よりも電気抵抗が高い複数のバスバーと、
    を備えたパワー半導体モジュール。
  2. 前記バスバーの体積抵抗率は、前記主回路配線の体積抵抗率よりも高い請求項1記載のパワー半導体モジュール。
  3. 前記サブモジュールは、サブモジュールケース内に配置され、
    前記サブモジュールケースは、前記第1金属部材における前記半導体素子に接合している面の反対側の面を露出させる第1開口部と、前記第2金属部材における前記半導体素子に接合している面の反対側の面を露出させる第2開口部とを有し、
    前記バスバーは、前記第2開口部を通じて、前記第2金属部材に接続されている請求項1または2に記載のパワー半導体モジュール。
  4. 前記サブモジュールは、サブモジュールケース内に配置され、
    前記バスバーの少なくとも一部が、前記サブモジュールケース内で前記樹脂に覆われている請求項1または2に記載のパワー半導体モジュール。
  5. 第3金属部材をさらに備え、
    前記複数のサブモジュールは、前記第1金属部材を前記第3金属部材に接合させて、前記第3金属部材上に搭載されている請求項1〜4のいずれか1つに記載のパワー半導体モジュール。
  6. 前記第2金属部材の上に配置された第4金属部材と、
    前記第2金属部材と前記第4金属部材との間に配置された絶縁基板と、
    をさらに備えた請求項1〜5のいずれか1つに記載のパワー半導体モジュール。
JP2017174064A 2017-09-11 2017-09-11 パワー半導体モジュール Active JP6860453B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017174064A JP6860453B2 (ja) 2017-09-11 2017-09-11 パワー半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017174064A JP6860453B2 (ja) 2017-09-11 2017-09-11 パワー半導体モジュール

Publications (2)

Publication Number Publication Date
JP2019050301A JP2019050301A (ja) 2019-03-28
JP6860453B2 true JP6860453B2 (ja) 2021-04-14

Family

ID=65906319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017174064A Active JP6860453B2 (ja) 2017-09-11 2017-09-11 パワー半導体モジュール

Country Status (1)

Country Link
JP (1) JP6860453B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021009856A1 (ja) * 2019-07-16 2021-01-21 株式会社 東芝 半導体装置
WO2021009857A1 (ja) * 2019-07-16 2021-01-21 株式会社 東芝 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058717A (ja) * 1998-08-17 2000-02-25 Hitachi Ltd 平型半導体装置、及びこれを用いた変換器
JP3830919B2 (ja) * 2003-06-12 2006-10-11 株式会社東芝 大型半導体モジュール
JP2006310558A (ja) * 2005-04-28 2006-11-09 Auto Network Gijutsu Kenkyusho:Kk スイッチングユニット
JP2012084621A (ja) * 2010-10-08 2012-04-26 Meidensha Corp 電極端子及び半導体モジュール
EP2503595A1 (en) * 2011-02-18 2012-09-26 ABB Research Ltd. Power semiconductor module and method of manufacturing a power semiconductor module
JP5857464B2 (ja) * 2011-06-16 2016-02-10 富士電機株式会社 パワー半導体モジュールおよびその製造方法
JP2013069739A (ja) * 2011-09-21 2013-04-18 Toyota Motor Corp 半導体ユニットとその製造方法
JP6179490B2 (ja) * 2014-09-05 2017-08-16 トヨタ自動車株式会社 パワーモジュール
JP2016099127A (ja) * 2014-11-18 2016-05-30 富士電機株式会社 パワー半導体モジュールの製造方法及びその中間組立ユニット

Also Published As

Publication number Publication date
JP2019050301A (ja) 2019-03-28

Similar Documents

Publication Publication Date Title
US9660356B1 (en) Semiconductor device
JP5169353B2 (ja) パワーモジュール
JP6979864B2 (ja) パワー半導体装置及びその製造方法
EP1006578B1 (en) Semiconductor power module
EP3107120B1 (en) Power semiconductor module
JP6233507B2 (ja) パワー半導体モジュールおよび複合モジュール
JP5206822B2 (ja) 半導体装置
JP5659938B2 (ja) 半導体ユニットおよびそれを用いた半導体装置
JP4805636B2 (ja) 電力用半導体素子及び半導体電力変換装置
JP2006253516A (ja) パワー半導体装置
JP6929813B2 (ja) パワー半導体装置
KR19990045597A (ko) 반도체장치
JP2018110218A (ja) 半導体装置およびその製造方法
CN110771027B (zh) 功率半导体装置及使用该装置的电力转换装置
JPWO2010004609A1 (ja) 電力用半導体装置
JP4349364B2 (ja) 半導体装置
JP6860453B2 (ja) パワー半導体モジュール
US9209099B1 (en) Power semiconductor module
JP2013125889A (ja) 半導体装置
JP7070661B2 (ja) 半導体装置
JP2019050300A (ja) パワー半導体モジュール
JP7027751B2 (ja) 半導体モジュール
JP5100674B2 (ja) インバータ装置
JP7555261B2 (ja) 電気回路体および電力変換装置
US20220328444A1 (en) Semiconductor device and semiconductor chip

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20171208

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20171211

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210326

R150 Certificate of patent or registration of utility model

Ref document number: 6860453

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150