CN116266576A - 功率半导体模块 - Google Patents

功率半导体模块 Download PDF

Info

Publication number
CN116266576A
CN116266576A CN202211602059.9A CN202211602059A CN116266576A CN 116266576 A CN116266576 A CN 116266576A CN 202211602059 A CN202211602059 A CN 202211602059A CN 116266576 A CN116266576 A CN 116266576A
Authority
CN
China
Prior art keywords
power semiconductor
layer
semiconductor die
wiring
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211602059.9A
Other languages
English (en)
Inventor
金泰龙
金德秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LX Semicon Co Ltd
Original Assignee
LX Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LX Semicon Co Ltd filed Critical LX Semicon Co Ltd
Publication of CN116266576A publication Critical patent/CN116266576A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/215—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本公开涉及一种功率半导体模块，通过其两侧耗散其热，并且提供了一种功率半导体模块技术，其中在功率半导体裸晶的周围空间中形成模制件，然后，在功率半导体裸晶的上侧和下侧上形成布线，并且在该布线的上侧和下侧布置基板。

Description

功率半导体模块
技术领域
本公开涉及功率半导体模块，并且更具体地，涉及热耗散到其两侧的功率半导体模块。
背景技术
诸如转换器或逆变器等的用于处理高功率的装置中所使用的半导体被称为功率半导体。功率半导体可以是例如绝缘栅极双极型晶体管(IGBT)、金属氧化物半导体场效应晶体管(MOSFET)或二极管等，并且可以具有内部压力大和可以流过高电流的特性。
由于高内部压力和高电流，功率半导体可能具有大的开关损耗和/或大的传导损耗。如果在功率半导体中损耗大，则耗散的热量增加。功率半导体可能由于开关损耗和/或传导损耗而大量耗散热。
如果散热没有被控制到适当的水平，则装置的物理性质可能会改变，并且功率半导体可能无法进行其自身的功能。为了防止这样的问题，可以将散热部件添加到功率半导体。功率半导体模块可以在一个封装内包括至少功率半导体，并且可以具有适当的散热形式。
功率半导体模块可以被分成功率半导体模块的热被耗散到其一侧的形式和功率半导体模块的热被耗散到其两侧的形式。
已知热耗散到两侧的功率半导体模块在散热方面是有利的，因为热可以释放到功率半导体裸晶的上侧和下侧。然而，已知这样的双侧散热功率半导体模块具有组件之间的未对准问题、可归因于组件之间的高度偏差的平坦度问题、可归因于上基板和下基板之间的粘附失效的低良率(yield)问题、根据组件的形式和材料的低可靠性问题等。
本节中的讨论仅为了提供背景信息，并不构成对现有技术的承认。
发明内容
在这种背景下，本公开旨在提供能够解决双侧散热功率半导体模块的上述问题的技术。
在一个方面，本公开提供了一种功率半导体模块，包括：半导体裸晶层，其中布置有第一功率半导体裸晶和第二功率半导体裸晶，并且第一模制件形成为围绕所述第一功率半导体裸晶和所述第二功率半导体裸晶的横向侧；布线层，其包括布置在所述半导体裸晶层的一侧上的第一布线和布置在所述半导体裸晶层的另一侧上的第二布线；基板层，其被配置为耗散从所述半导体裸晶层传递到所述布线层的热；以及第二模制件，其被配置为填充所述布线层的周围空间。
在另一方面，本公开提供了一种功率半导体模块，包括：半导体裸晶层，其中布置有第一功率半导体裸晶和第二功率半导体裸晶，并且第一模制件被形成为围绕所述第一功率半导体裸晶和所述第二功率半导体裸晶的侧面；布线层，其包括布置在所述半导体裸晶层的一侧上的第一布线和布置在所述半导体裸晶层的另一侧上的第二布线，其中所述第一布线中的一个布线和所述第二布线中的一个布线通过穿透所述第一模制件的连接布线被电连接；以及基板层，其被配置为耗散从所述半导体裸晶层传递到所述布线层的热。
在又一方面，本公开提供了一种制造功率半导体模块的方法，所述方法包括：布置第一功率半导体裸晶和第二功率半导体裸晶，形成第一模制件，所述第一模制件被配置为暴露所述第一功率半导体裸晶和所述第二功率半导体裸晶的上侧和下侧并且围绕所述第一功率半导体裸晶和所述第二功率半导体裸晶的横向侧，在包括所述第一功率半导体裸晶、所述第二功率半导体裸晶和所述第一模制件的半导体裸晶层的上侧上形成第一布线，在所述半导体裸晶层的下侧上形成第二布线，在所述第一布线的上侧上布置被配置为向上散热的第一基板，以及在所述第二布线的下侧上布置被配置为向下散热的第二基板。
如上所述，根据本实施例，可以改善双侧散热功率半导体模块中的组件之间的未对准问题。可以改善可归因于组件之间的高度差的平坦度问题可以被改善。可以改善上基板和下基板之间的粘附失效问题。可以改善根据组件的形式和材料的低可靠性问题。此外，根据本实施例，因为异质组件的结的数量减少，所以可靠性可以提高，并且因为间隔物被移除，所以功率半导体模块的总体厚度能够减小。此外，根据本实施例，可以通过移除间隔物来降低材料和处理成本。
附图说明
图1是根据实施例的功率装置的结构图。
图2是根据实施例的功率半导体裸晶的第一示例的横截面图。
图3是根据实施例的功率半导体裸晶的第二示例的横截面图。
图4是根据实施例的功率半导体模块的横截面图。
图5A至图12是示出根据实施例的制造功率半导体模块的方法的处理的示例性图。
图13是示出通过使用间隔物来保持基板之间的距离的结构的图。
具体实施方式
图1是根据实施例的功率装置的结构图。
参考图1，功率装置1可以包括逆变器10和马达20。
马达20可以向运载工具或者燃料电池运载工具提供功率。可以通过向马达20供给三相交流(AC)电力来驱动马达20。
逆变器10可以向马达20供给AC电力。逆变器10可以从蓄电池或燃料电池接收直流(DC)电力，并且可以把DC电力转换为AC电力。此外，逆变器10可以向马达20输出AC电力。
逆变器10可以包括多个功率半导体100a至100f和200a至200f，并且可以通过对多个功率半导体100a至100f和200a至200f的开关控制来将DC电力转换为AC电力。例如，逆变器10可以通过在一个周期的第一时间间隔内接通第一功率半导体100a并断开第二功率半导体100b向马达20供给正电压，并且可以通过在一个周期的第二时间间隔内断开第一功率半导体100a并接通第二功率半导体100b向马达20供给负电压。
串联布置在高压线和低压线中的输入侧上的功率半导体组被称为臂。例如，第一功率半导体100a和第二功率半导体100b可以构成第一臂12a，第三功率半导体100c和第四功率半导体100d可以构成第二臂12b，并且第五功率半导体100e和第六功率半导体100f可以构成第三臂12c。
在臂中，可以控制上功率半导体和下功率半导体使得上功率半导体和下功率半导体不变为同时接通。例如，在第一臂12a中，第一功率半导体100a和第二功率半导体100b可以交替地变为接通和断开而不会同时变为接通。
在功率半导体100a至100f和200a至200f中的各个已经变为断开的状态下，可以向功率半导体100a至100f和200a至200f中的各个施加高电压。例如，如果在第一功率半导体100a已经接通的状态下第二功率半导体100b变为断开，则输入电压可以在不改变的情况下施加到第二功率半导体100b。输入电压可以是相对高的电压。功率半导体100a至100f和200a至200f中的各个的内部压力可以被设计成高水平，使得功率半导体100a至100f和200a至200f中的各个可以承受这样的高电压。
在功率半导体100a至100f和200a至200f中的各个已经接通的状态下，功率半导体100a至100f和200a至200f中的各个可以传导高电流。马达20以相对高的电流驱动。这样的高电流可以通过已经变为接通的功率半导体供给至马达20。
施加给功率半导体100a至100f和200a至200f中的各个的高电压可以引起高开关损耗。通过功率半导体100a至100f和200a至200f的高电流可以引起高传导损耗。为了释放由于这样的损耗而生成的热，功率半导体100a至100f和200a至200f可以被封装成包括散热部件的功率半导体模块。
逆变器10中包括的所有功率半导体100a至100f和200a至200f可以被封装成一个功率半导体模块。
例如，第一功率半导体100a、第二功率半导体100b、第三功率半导体100c、第四功率半导体100d、第五功率半导体100e和第六功率半导体100f可以被封装成一个功率半导体模块。为了增加电流容量，还可以存在与功率半导体100a至100f和200a至200f中的各个并联布置的附加的功率半导体。在这种情况下，包括在功率半导体模块中的功率半导体的数量可以大于6。除了具有晶体管形式的功率半导体100a至100f之外，逆变器10还可以包括具有二极管形式的功率半导体200a至200f。例如，第一二极管200a还可以与第一功率半导体100a并联布置。第二二极管200b可以与第二功率半导体100b并联布置。此外，这样的二极管200a至200f可以与一个功率半导体模块一起封装。
构成各个臂的功率半导体可以被封装成一个功率半导体模块。
例如，构成第一臂12a的第一功率半导体100a和第二功率半导体100b可以被封装成一个功率半导体模块。构成第二臂12b的第三功率半导体100c和第四功率半导体100d可以被封装成另一个功率半导体模块。构成第三臂12c的第五功率半导体100e和第六功率半导体100f可以被封装成又一个功率半导体模块。为了增加电流容量，还可以存在与功率半导体100a至100f和200a至200f中的各个并联布置的附加的功率半导体。在这种情况下，包括在功率半导体模块中的功率半导体的数量可以多于2个。此外，除了具有晶体管形式的功率半导体100a至100f之外，各个臂还可以包括具有二极管形式的功率半导体200a至200f。这样的二极管200a至200f也可以与一个功率半导体模块一起封装。
功率半导体100a至100f的各个可以被封装成一个功率半导体模块。
例如，第一功率半导体100a可以被封装成一个功率半导体模块，第二功率半导体100b可以被封装成另一个功率半导体模块，并且第三功率半导体100c可以被封装成又一个功率半导体模块。为了增加电流容量，还可以存在与功率半导体100a至100f和200a至200f中的各个并联布置的附加的功率半导体。在这种情况下，包括在功率半导体模块中的功率半导体的数量可以是2或者多于2。此外，还可以将二极管附加地包括在各个功率半导体模块中。
通过晶圆级处理制造的功率半导体可以被称为功率半导体裸晶。如果功率半导体具有晶体管形式，则功率半导体裸晶可以以绝缘栅极晶体管(IGBT)的形式实现，并且可以以金属氧化物场效应管(MOSFET)的形式实现。功率半导体裸晶可以具有二极管形式。在下文描述的实施例中，功率半导体裸晶可以具有三极管形式以及具有二极管形式。
图2是根据实施例的功率半导体裸晶的第一示例的横截面图。
参考图2，功率半导体裸晶100可以具有晶体管形式，并且可以包括第一电极130和第二电极120。
第一电极130可以被布置在半导体层110的一侧上。例如，基于图2，第一电极130可以被布置在半导体层110上方。此外，第二电极120可以被布置在半导体层110的另一侧上。例如，基于图2，第二电极120可以被布置在半导体层110下方。
在MOSFET形式中，第一电极130可以包括栅极电极131和源极电极132，并且第二电极120可以包括漏极电极。在IGBT的形式中，第一电极130可以包括栅极电极131和发射极电极132，并且第二电极120可以包括集电极电极。
第一电极130可以由铝基金属形成，第二电极120可以由包括钛层、镍层或银层的钛/镍/银金属、钒化镍/银金属或钒(V)/镍/银金属形成。
半导体层110可以由碳化硅(SiC)形成。
图3是根据实施例的功率半导体裸晶的第二示例的横截面图。
参考图3，功率半导体裸晶200可以具有二极管形式，并且可以包括第一电极230和第二电极220。
第一电极230可以被布置在半导体层210的一侧上。例如，基于图3，第一电极230可以被布置在半导体层210上方。此外，第二电极220可以被布置在半导体层210的另一侧上。例如，基于图3，第二电极220可以被布置在半导体层210下方。
在二极管的形式中，第一电极230可以包括阳极电极，并且第二电极220可以包括阴极电极。半导体层210可以包括漂移区，并且可以由碳化硅(SiC)形成。
图4是根据实施例的功率半导体模块的横截面图。
参考图4，功率半导体模块400可以包括半导体裸晶层402、布线层430和440、基板层410和420、引线框470和480等。
多个功率半导体裸晶100a、100b、200a和200b可以被布置在半导体裸晶层402中。例如，第一功率半导体裸晶100a、第二功率半导体裸晶100b、第三功率半导体裸晶200a和第四功率半导体裸晶200b可以被布置在半导体裸晶层402中。第一功率半导体裸晶100a和第二功率半导体裸晶100b可以是具有诸如MOSFET等的晶体管形式的功率半导体裸晶。第三功率半导体裸晶200a和第四功率半导体裸晶200b可以是具有二极管形式的功率半导体裸晶。
第一功率半导体裸晶100a和第二功率半导体裸晶100b可以具有在相同方向上布置的电极。例如，第一功率半导体裸晶100a的源极电极和栅极电极可以被布置在其上侧，并且第一功率半导体裸晶100a的漏极电极可以被布置在其底部。此外，第二功率半导体裸晶100b的源极电极和栅极电极可以被布置在其上侧，并且第二功率半导体裸晶100b的漏极电极可以被布置在其底部。在这样的布置结构中，第一功率半导体裸晶100a和第二功率半导体裸晶100b可以并联电连接。
第一功率半导体裸晶100a和第二功率半导体裸晶100b可以具有在相反方向上布置的电极。例如，第一功率半导体裸晶100a的源极电极和栅极电极可以被布置在其上侧，并且第一功率半导体裸晶100a的漏极电极可以被布置在其底部。此外，第二功率半导体裸晶100b的源极电极和栅极电极可以被布置在其底部，并且第二功率半导体裸晶100b的漏极电极可以被布置在其上侧。在这样的布置结构中，第一功率半导体裸晶100a和第二功率半导体裸晶100b可以构成一个臂。
第三功率半导体裸晶200a和第四功率半导体裸晶200b可以具有在相同方向上布置的电极。例如，第三功率半导体裸晶200a的阳极电极可以被布置在其底部，并且第三功率半导体裸晶200a的阴极电极可以被布置在其上侧。此外，第四功率半导体裸晶200b的阳极电极可以被布置在其底部，并且第四功率半导体裸晶200b的阴极电极可以被布置在其上侧。在这样的布置结构中，第三功率半导体裸晶200a和第四功率半导体裸晶200b可以并联电连接。
第三功率半导体裸晶200a和第四功率半导体裸晶200b可以具有在相反方向上布置的电极。例如，第三功率半导体裸晶200a的阳极电极可以被布置在其底部，并且第三功率半导体裸晶200a的阴极电极可以被布置在其上侧。此外，第四功率半导体裸晶200b的阳极电极可以被布置在其上侧，并且第四功率半导体裸晶200b的阴极电极可以被布置在其底部。在这样的布置结构中，第三功率半导体裸晶200a和第四功率半导体裸晶200b可以构成一个臂。
可以在半导体裸晶层402中形成围绕多个功率半导体裸晶100a、100b、200a和200b的侧的第一模制件460。
第一模制件460可以不被布置在多个功率半导体裸晶100a、100b、200a和200b的上侧和下侧上，而可以仅被布置在多个功率半导体裸晶100a、100b、200a和200b的侧面上。第一模制件460的厚度可以小于多个功率半导体裸晶100a、100b、200a和200b中的各个的厚度。
第一模制件460可以由环氧树脂模制化合物(EMC)形成，并且可以进行用于保护多个功率半导体裸晶100a、100b、200a和200b免受氧化物质的影响以及固定多个功率半导体裸晶100a、100b、200a和200b的功能。
多个功率半导体裸晶100a、100b、200a和200b的电极可以在半导体裸晶层402的向上方向和向下方向上暴露。此外，这样的电极可以被电连接到布置在布线层430和440中的布线。
布线层430、440可以包括布置在半导体裸晶层402上方的第一布线层430和布置在半导体裸晶层402下方的第二布线层440。
第一布线可以被布置在第一布线层430中。第一布线可以电连接多个功率半导体裸晶100a、100b、200a和200b的电极中向上暴露的电极。例如，第一布线中的一个可以电连接第一功率半导体裸晶100a的第一电极和第三功率半导体裸晶200a的第二电极。第一布线可以电连接多个功率半导体裸晶100a、100b、200a和200b的电极中向上暴露的一些电极与引线框470和480。例如，第一布线的另一布线可以电连接第一功率半导体裸晶100a的第一电极与第一引线框470。
第一布线可以由铜基金属形成。此外，第一布线中彼此绝缘的布线可以通过第一绝缘构件432彼此物理分离。例如，第一绝缘构件432可以由光致抗蚀剂构成。
第二布线可以被布置在第二布线层440中。第二布线可以电连接多个功率半导体裸晶100a、100b、200a和200b的电极中向下暴露的电极。例如，第二布线中的一个布线可以电连接第一功率半导体裸晶100a的第二电极和第三功率半导体裸晶200a的第一电极。第二布线可以电连接多个功率半导体裸晶100a、100b、200a和200b的电极中向下暴露的一些电极。例如第二布线的另一布线可以电连接第一功率半导体裸晶100a的第二电极与第二引线框480。
第二布线可以由铜基金属形成。此外，第二布线中彼此绝缘的布线可以通过第二绝缘构件442彼此物理分离。例如，第二绝缘构件442可以由光致抗蚀剂构成。
第一布线层430的第一布线的一个和第二布线层440的第二布线的一个可以通过穿透第一模制件460的连接布线450被电连接。可以在第一模制件460中形成通孔。连接布线450可以被布置在通孔中。此外，连接布线450可以在其上侧连接到第一布线中的一个并且在其底部连接到第二布线中的一个，并且可以电连接该两个布线。
引线框470和480可以具有与布线层430和440接触的一侧，并且具有提供给外部连接端子的另一侧。例如，外部连接端子可以被电连接到马达、输入电源或逆变器控制器。从侧视图看，布线层430、440可以比基板层410、420长。通过其长度的这样的差异，布线层430、440的部分区域可以不与基板层410、420重叠，并且引线框470、480可以连接到该部分区域。
引线框470和480可以与布线层430和440的上侧和下侧这两者接触。引线框470和480可以在其上侧和下侧与电连接到连接布线450的布线接触。
引线框470和480可以在通过弹力按压布线层430和440的上侧和下侧的情况下与布线层430和440的上侧和下侧接触。例如，引线框470和480可以具有以夹具的形式构造的一侧。引线框470和480可以通过夹具的形式形成弹力。因此，引线框470和480可以在通过弹力按压布线层430和440的上侧和下侧的情况下与布线层430和440的上侧和下侧接触。
引线框470和480可以被划分成第一引线框470和第二引线框480。第一引线框470和第二引线框480可以彼此电分离，并且可以连接到多个功率半导体裸晶100a、100b、200a和200b的不同电极。
布线层430和440的周围空间可以用第二模制件(未示出)填充。例如，第二模制件可以被填充到布线层430和440与基板层410和420之间的空间中，并且可以被填充以围绕属于布线层430和440并且没有被基板层410和420围绕的部分。此外，可以填充第二模制件以围绕引线框470和480与第一布线的接触部分及其与第二布线的接触部分。根据第二模制件这样的布置，引线框470和480的一侧可以与第二模制件内部的布线层430和440接触，并且引线框470和480的另一侧可以向第二模制件的外部暴露。
第二模制件可以由与第一模制件460相同的物质形成。例如，第二模制件和第一模制件460可以由EMC形成。第一模制件460和第二模制件可以在不同时间形成。例如可以首先形成第一模制件460，然后可以形成第二模制件。根据实施例，第二模制件可以具有与第一模制件460的性质不同的性质。例如，第二模制件可以具有与第一模制件460不同的导热性。这里，即使第二模制件和第一模制件460都由EMC形成，第二模制件和第一模制件460也可以具有不同的导热性。此外，根据实施例，第二模制件和第一模制件460可以分别由不同的材料形成。
基板层410和420可以被划分成第一基板410和第二基板420。
第一基板410可以被布置在第一布线层430上方。第一基板410可以通过第一接合构件418接合到第一布线层430。例如，第一接合构件418可以是锡-银基接合构件或银基接合构件。第一基板410可以通过焊接或烧结接合到第一布线层430。
第二基板420可以被布置在第二布线层440下方。第二基板420可以通过第二接合构件428接合到第二布线层440。例如，第二接合构件428可以是锡-银基接合构件或银基接合构件。第二基板420可以通过焊接或烧结接合到第二布线层440。
基板层410和420可以在支撑布线层430和440的同时释放从半导体裸晶层402传递到布线层430和440的热。例如，第一基板410可以向上释放传递到第一布线层430的热。此外，第二基板420可以向下释放传递到第二布线层440的热。
第一基板410可以包括第一绝缘物质层412、第一金属布线层414和第一散热金属层416。
第一绝缘物质层412可以电绝缘第一金属布线层414和第一散热金属层416。第一绝缘物质层412可以由具有导热性的陶瓷金属形成。
第一散热金属层416可以使一侧与第一绝缘物质层412接触，并且可以将热耗散到其另一侧。包括冷却介质的散热部件可以被紧密地布置在第一散热金属层416的另一侧上。
金属布线可以被布置在第一金属布线层414中。金属布线可以电连接到第一布线层430，并且可以电连接到多个功率半导体裸晶100a、100b、200a和200b的电极。
第一金属布线层414和第一散热金属层416可以由铜基金属形成。从铜基金属已附着的方面来看，诸如第一基板410等的基板也称为直接接合铜(DBC)基板或活性钎焊金属(AMB)基板。
第二基板420可以包括第二绝缘物质层422、第二金属布线层424和第二散热金属层426。
第二绝缘物质层422可以电绝缘第二金属布线层424和第二散热金属层426。第二绝缘物质层422可以由具有导热性的陶瓷材料形成。
第二散热金属层426可以使一侧与第二绝缘物质层422接触，并且可以将热耗散到其另一侧。包括冷却介质的散热部件可以被紧密地布置在第二散热金属层426的另一侧上。
金属布线可以被布置在第二金属布线层424中。金属布线可以被电连接到第二布线层440，并且可以被电连接到多个功率半导体裸晶100a、100b、200a和200b的电极。
第二金属布线层424和第二散热金属层426可以由铜基金属形成。从铜基金属已经附着的方面来看，诸如第二基板420等的基板也称为直接接合铜(DBC)基板或活性钎焊金属(AMB)基板。
在下文中，描述了根据实施例的制造功率半导体模块的方法。
图5A至图12是根据实施例的制造功率半导体模块的方法的处理的示例性图。图5A、图6A、图7A、图8A、图9A和图10A是功率半导体模块的平面图。图5B、图6B、图7B、图8B、图9B、图10B、图11和图12是沿相应平面图中的线X-X'取的横截面图。
参考图5A和图5B，在第一处理S500中，可以在形成一个层的同时布置多个功率半导体裸晶100a、101a、102a、100b、101b、102b、200a、201a、202a、200b、201b和202b。可以布置用于该处理的基板。多个功率半导体裸晶100a、101a、102a、100b、101b、102b、200a、201a、202a、200b、201b和202b可以被布置在基板上的预定位置处。
具有晶体管形式的功率半导体裸晶100a、101a、102a、100b、101b和102b可以被布置在多个功率半导体裸晶中。当具有晶体管形式的6个功率半导体裸晶100a、101a、102a、100b、101b和102b被布置时，一些功率半导体裸晶100a、101a和102a和其余的功率半导体裸晶100b、101b和102b可以具有在相反方向上布置的上侧和下侧。
具有二极管形式的功率半导体裸晶200a、201a、202a、200b、201b和202b可以被布置在多个功率半导体裸晶中。当具有二极管形式的6个功率半导体裸晶200a、201a、202a、200b、201b和202b被布置时，一些功率半导体裸晶200a、201a和202a和其余的功率半导体裸晶200b、201b和202b可以具有在相反方向上布置的上侧和下侧。
参考图6A和图6B，在第二处理S600中，可以形成围绕多个功率半导体裸晶100a、101a、102a、100b、101b、102b、200a、201a、202a、200b、201b和202b的侧面的第一模制件460。
在第二处理S600中，可以暴露多个功率半导体裸晶100a、101a、102a、100b、101b、102b、200a、201a、202a、200b、201b和202b的上侧和下侧，并且可以仅其侧面被第一模制件460围绕。因此，可以暴露多个功率半导体裸晶100a、101a、102a、100b、101b、102b、200a、201a、202a、200b、201b和202b的所有电极。此外，多个功率半导体裸晶100a、101a、102a、100b、101b、102b、200a、201a、202a、200b、201b和202b的位置可以被第一模制件460固定。
第一模制件460可以由EMC形成。第一模制件460可以以将EMC注入到多个功率半导体裸晶100a、101a、102a、100b、101b、102b、200a、201a、202a、200b、201b和202b的周围的形式形成。
可以通过第二处理S600形成以多个功率半导体裸晶100a、101a、102a、100b、101b、102b、200a、201a、202a、200b、201b和202b以及第一模制件460构成的半导体裸晶层402。
参考图7A和图7B，在第三处理S700中，可以在半导体裸晶层402上形成第一布线431。
第一布线431可以通过无电镀形成，并且可以由铜基金属形成。
第一布线431可以通过再分布层(RDL)处理来形成。
在第一布线431中，彼此绝缘的布线可以通过第一绝缘构件432彼此物理分离。例如，第一绝缘构件432可以由光致抗蚀剂构成。
参考图8A和图8B，在第四处理S800中，可以形成穿透第一布线431中的一些第一布线和第一模制件460的孔。在其上侧和下侧的连接布线450可以穿过该孔形成。
连接布线450可以电连接稍后描述的一些第二布线和一些第一布线431。
参考图9A和图9B，模块的正在处理中的处理表面可以被翻转倒置，使得处理表面变得彼此相对。为了便于说明，图9A示出正在处理中的模块的底部。
在第五处理S900中，可以在半导体裸晶层402的底部形成第二布线441。
第二布线441可以通过无电镀形成，并且可以由铜基金属形成。
第二布线441可以通过再分布层(RDL)处理形成。
在第二布线441中，彼此绝缘的布线可以通过第二绝缘构件442彼此物理分离。例如，第二绝缘构件442可以由光致抗蚀剂构成。
可以在第五处理S900之后进行参考图8A和图8B描述的第四处理。例如，在第五处理S900后，可以形成穿透一些第二布线441和第一模制件460的孔。在其上侧和下侧的连接布线450可以穿过该孔形成。连接布线450可以电连接一些第二布线441和一些第一布线431。
参考图10A和图10B，在第六处理S1000中，向上侧释放热的第一基板410可以布置在第一布线431上方。向下侧释放热的第二基板420可以布置在第二布线441下方。
第一基板410可以通过接合构件接合到第一布线431。例如，接合构件可以是锡-银基接合构件或银基接合构件。第一基板410可以通过焊接或烧结接合到第一布线431。
第二布线420可以通过接合构件接合到第二布线441。例如，接合构件可以是锡-银基接合构件或银基接合构件。第二基板420可以通过焊接或烧结接合到第二布线441。
参考图11，在第七处理S1100中，引线框470和480可以被布置成与一些第一布线431和一些第二布线441接触。
此外，参考图12，在第八处理S1200中，可以形成第二模制件490以围绕引线框470和480与第一布线431的接触部分以及引线框470和480与第二布线441的接触部分。
第二模制件490可以由与第一模制件相同的物质形成。例如，第二模制件490和第一模制件可以由EMC形成。
图13是示出通过使用间隔物来保持基板之间的距离的结构的图。
参考图13，功率半导体模块可以通过使用间隔物在上基板和下基板之间保持距离。
通过与功率半导体裸晶的处理不同的处理来生产间隔物。此外，间隔物可以通过接合处理接合到功率半导体裸晶。在这样的接合处理中，在间隔物和功率半导体裸晶之间可能发生未对准问题。
因为间隔物是通过与功率半导体裸晶处理不同的处理所生产的单独组件，所以当使用多个间隔物时在间隔物之间可能会发生偏差。考虑到即使在功率半导体裸晶中也发生偏差，间隔物间的偏差会引起通常更大的偏差，并且可能具有如图13中示出的功率半导体模块的平坦度问题。平坦度问题可以衍生出电连接故障问题。
根据实施例的功率半导体模块可以通过移除间隔物并且在功率半导体裸晶的上侧和下侧处布置通过RDL处理形成的布线，来改善未对准问题、偏差问题、平坦度问题和电连接故障问题。
如上所述，根据本实施例，可以改善双侧散热功率半导体模块中的组件之间的未对准问题。可以改善可归因于组件之间的高度差的平坦度问题可以被改善。可以改善上基板和下基板之间的粘附失效问题。可以改善根据组件的形式和材料的低可靠性问题。此外，根据本实施例，因为异质组件的结的数量减少，所以可靠性可以提高，并且因为间隔物被移除，所以功率半导体模块的总体厚度能够减小。此外，根据本实施例，可以通过移除间隔物来降低材料和处理成本。
相关申请的交叉引用
本申请要求于2021年12月17日提交的韩国专利申请10-2021-0181975的优先权，其全部内容通过引用并入本文。

Claims (10)

1.一种功率半导体模块，包括：
半导体裸晶层，其中布置有第一功率半导体裸晶和第二功率半导体裸晶，并且第一模制件形成为围绕所述第一功率半导体裸晶和所述第二功率半导体裸晶的横向侧；
布线层，其包括布置在所述半导体裸晶层的一侧上的第一布线和布置在所述半导体裸晶层的另一侧上的第二布线；以及
基板层，其被配置为耗散从所述半导体裸晶层传递到所述布线层的热。
2.根据权利要求1所述的功率半导体模块，还包括被配置为填充所述布线层的周围空间的第二模制件，其中所述第一模制件和所述第二模制件由相同的物质形成，并且在不同的时间形成。
3.根据权利要求1所述的功率半导体模块，其中：
所述基板层包括布置在所述布线层的一侧上的第一基板和布置在所述布线层的另一侧上的第二基板，
其中，所述第一基板和所述第二基板各自包括绝缘物质层、布置在所述绝缘物质层的一侧上的散热金属层以及布置在所述绝缘物质层的另一侧上的金属布线层。
4.根据权利要求1所述的功率半导体模块，其中所述布线层比所述基板层长，还包括引线框，并且功率半导体模块还包括引线框，所述引线框连接到所述布线层的不与所述基板层重叠的部分。
5.根据权利要求4所述的功率半导体模块，其中所述第一模制件的厚度小于所述第一功率半导体裸晶和所述第二功率半导体裸晶中的各个的厚度。
6.一种功率半导体模块，包括：
半导体裸晶层，其中布置有第一功率半导体裸晶和第二功率半导体裸晶，并且第一模制件被形成为围绕所述第一功率半导体裸晶和所述第二功率半导体裸晶的侧面；
布线层，其包括布置在所述半导体裸晶层的一侧上的第一布线和布置在所述半导体裸晶层的另一侧上的第二布线，其中所述第一布线中的一个布线和所述第二布线中的一个布线通过穿透所述第一模制件的连接布线被电连接；以及
基板层，其被配置为耗散从所述半导体裸晶层传递到所述布线层的热。
7.根据权利要求6所述的功率半导体模块，还包括引线框，所述引线框具有与所述布线层接触的一侧和设置为外部连接端子的另一侧。
8.根据权利要求7所述的功率半导体模块，还包括围绕所述引线框的一侧的第二模制件。
9.根据权利要求7所述的功率半导体模块，其中所述引线框与电连接到所述布线层的上侧和下侧上的连接布线的布线相接触。
10.根据权利要求6所述的功率半导体模块，其中：
所述基板层包括布置在所述布线层上侧的第一基板和布置在所述布线层下侧的第二基板，
其中，所述第一基板和所述第二基板各自包括由陶瓷物质形成的绝缘物质层、布置在所述绝缘物质层的一侧上且由铜基金属组成的散热金属层、以及布置在所述绝缘物质层的另一侧上且由铜基金属形成的金属布线层。
CN202211602059.9A 2021-12-17 2022-12-13 功率半导体模块 Pending CN116266576A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0181975 2021-12-17
KR1020210181975A KR20230092516A (ko) 2021-12-17 2021-12-17 양면 방열 전력반도체모듈 및 그 제조방법

Publications (1)

Publication Number Publication Date
CN116266576A true CN116266576A (zh) 2023-06-20

Family

ID=86606425

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211602059.9A Pending CN116266576A (zh) 2021-12-17 2022-12-13 功率半导体模块

Country Status (4)

Country Link
US (1) US20230197557A1 (zh)
KR (1) KR20230092516A (zh)
CN (1) CN116266576A (zh)
DE (1) DE102022133168A1 (zh)

Also Published As

Publication number Publication date
DE102022133168A1 (de) 2023-06-22
KR20230092516A (ko) 2023-06-26
US20230197557A1 (en) 2023-06-22

Similar Documents

Publication Publication Date Title
US11967543B2 (en) Power module semiconductor device and inverter equipment, and fabrication method of the power module semiconductor device, and metallic mold
US10483216B2 (en) Power module and fabrication method for the same
TWI757406B (zh) 半導體模組之製造方法及半導體模組
US7772709B2 (en) Resin sealed semiconductor device and manufacturing method therefor
US7271470B1 (en) Electronic component having at least two semiconductor power devices
US9806029B2 (en) Transistor arrangement with semiconductor chips between two substrates
US9852968B2 (en) Semiconductor device including a sealing region
US9088226B2 (en) Power module for converting DC to AC
US10485139B2 (en) Power module, thermal dissipation structure of the power module and contact method of the power module
US9437508B2 (en) Method for manufacturing semiconductor device and semiconductor device
US9385107B2 (en) Multichip device including a substrate
US10685909B2 (en) Power package having multiple mold compounds
WO2022122527A1 (en) Semiconductor module and manufacturing method
US20210305193A1 (en) Power module of double-faced cooling
US20070176299A1 (en) Power Semiconductor Component Having Chip Stack
CN111613608A (zh) 用于多芯片功率半导体器件的封装
JP7118205B1 (ja) 半導体装置及びそれを用いた半導体モジュール
CN116266576A (zh) 功率半导体模块
US10903138B2 (en) Semiconductor device and method of manufacturing the same
US20230187309A1 (en) Double-sided heat dissipation power semiconductor module and method of manufacturing the same
US20240243106A1 (en) Thermal Enhanced Power Semiconductor Package
US20240096730A1 (en) Semiconductor Module Having Double Sided Heat Dissipation Structure and Method for Fabricating the Same
US20230317685A1 (en) Packaged electronic device comprising a plurality of power transistors
US20240243031A1 (en) Thermal Enhanced Power Semiconductor Package
US20230197581A1 (en) Power semiconductor module and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication