JP5241177B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP5241177B2
JP5241177B2 JP2007229719A JP2007229719A JP5241177B2 JP 5241177 B2 JP5241177 B2 JP 5241177B2 JP 2007229719 A JP2007229719 A JP 2007229719A JP 2007229719 A JP2007229719 A JP 2007229719A JP 5241177 B2 JP5241177 B2 JP 5241177B2
Authority
JP
Japan
Prior art keywords
metal foil
electrode
semiconductor device
semiconductor element
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007229719A
Other languages
English (en)
Other versions
JP2009064852A (ja
Inventor
勝弥 奥村
良和 高橋
良成 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Octec Inc
Original Assignee
Fuji Electric Co Ltd
Octec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Octec Inc filed Critical Fuji Electric Co Ltd
Priority to JP2007229719A priority Critical patent/JP5241177B2/ja
Publication of JP2009064852A publication Critical patent/JP2009064852A/ja
Application granted granted Critical
Publication of JP5241177B2 publication Critical patent/JP5241177B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は半導体装置及び半導体装置の製造方法に関し、特にパワー半導体素子を搭載した半導体装置及び半導体装置の製造方法に関する。
インバータ装置、無停電電源装置、工作機械、産業用ロボット等では、その本体装置とは独立して半導体装置（汎用モジュール）が使用されている。
例えば、半導体装置として、所定の厚みを有した金属ベース板を基体とし、金属ベース板上にパワー半導体素子を搭載したパッケージ型タイプのものが開示されている（例えば、特許文献１参照）。その構造を図２０に示す。
図２０はパッケージ型タイプの半導体装置の要部模式図である。
この半導体装置１００は、金属ベース板１０１を基体とし、金属ベース板１０１上には、半田層を介して金属箔１０２が接合されている。そして、金属箔１０２上には、絶縁板１０３が接合され、絶縁板１０３上には、金属箔１０４が接合されている。さらに、金属箔１０４上に、半田層１０５を介して、半導体素子１０６が接合されている。ここで、半導体素子１０６は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）素子等が該当する。
また、金属ベース板１０１の両側の上端縁からは、半導体素子１０６を取り囲むように、成形された樹脂ケース１０７が固着されている。また、金属ベース板１０１の上端縁上に位置する樹脂ケース１０７には、リードフレーム１０８，１０９，１１０が内設され、リードフレーム１０８は、半導体素子１０６の主電極（例えば、エミッタ電極）と、リードフレーム１１０は、半導体素子１０６の主電極（例えば、コレクタ電極）に導通した金属箔１０４と、夫々、金属ワイヤ１１１，１１２を介して電気的に接続されている。また、リードフレーム１０９は、半導体素子１０６の制御電極（例えば、ゲート電極）と、金属ワイヤ１１３を介して電気的に接続されている。
また、樹脂ケース１０７内には、金属ワイヤ１１１，１１２，１１３の接触防止や、半導体素子１０６を水分、湿気、塵から保護等するために、シリコーン系材料で構成されたゲル１１４が封止されている。そして、金属ベース板１０１下には、グリースを介して、冷却フィン（図示しない）を接合する。
しかし、このような半導体装置１００は、半導体素子１０６の主電極並びに制御電極と、リードフレーム１０８，１０９，１１０とを、多数本の金属ワイヤ１１１，１１２，１１３を用い、ワイヤボンディングにより接続している。
従って、ボンディングに要する製造工程を短縮できないという問題があった。
このような問題に対し、近年、金属ワイヤレスの半導体装置２００が開示されている（例えば、特許文献２参照）。
図２１は金属ワイヤレス構造の半導体装置の模式図である。
図示する半導体装置２００は、金属ベース板２０１、金属ベース板２０１上に接合された絶縁板２０２、絶縁板２０２上にパターニングされた導体パターン２０３ａ，２０３ｂ，２０３ｃ，２０３ｄと、を備え、導体パターン２０３ｂ上に半田層２０４ｂを介して、半導体素子２０５が接合されている。
そのほか、導体パターン２０３ｄ上には、半田層２０４ｄを介してトランス２０６、コンデンサ２０７、抵抗２０８の素子が電気的に接続されている。また、半導体装置２００外に導出させる外部導出端子２０９が導体パターン２０３ａ上に半田層２０４ａを介して電気的に接続されている。
ここで、半導体素子２０５は、チップの両面に電極を有する構造であって、その裏面電極が導体パターン２０３ｂ上に半田層２０４ｂを介し接続されている。
また、夫々のチップ素子、外部導出端子２０９上に位置するプリント基板２１０には、スルーホール２１０ａ、パターニングされた導体パターン２１１が設けられている。そして、この半導体装置２００においては、導電性ポスト２１２ａが半導体素子２０５の上面電極に半田層２０４ｅを介して接合されている。さらに、別の導電性ポスト２１２ｂが所定の位置に配置された導体パターン２１１に接合されている。
また、プリント基板２１０に配設させた導体パターン２１３上には、制御ＩＣ２１４が実装されている。そして、プリント基板２１０の制御ＩＣ２１４が実装されている面を、半導体素子２０５等が搭載された絶縁板２０２の主面に対向するように配置させている。
また、導電性ポスト２１２ａ，２１２ｂについては、プリント基板２１０のスルーホール２１０ａに貫通させて接続している。特に、導電性ポスト２１２ｂは、半田層２０４ｃを介し、導体パターン２０３ｃに接合されている。従って、半導体素子２０５の上面電極並びに導体パターン２０３ｃは、金属ワイヤに依らず、導電性ポスト２１２ａ，２１２ｂを介してプリント基板２１０上に電気的に引き出される。なお、プリント基板２１０と絶縁板２０２との間には樹脂２２０が充填されている。
このように、半導体装置２００では、金属ワイヤを用いない構造としている。また、金属ベース板２０１とプリント基板２１０とを樹脂封止により、一体化させた構造とし、それらの間にチップ素子等を配置した構造としている。
特開２００３−２８９１３０号公報 特開２００４−２２８４０３号公報
ところで、近年のＩＧＢＴにおいては、高パワー化がさらに進み、動作時において、ＩＧＢＴの主電極間に大電流が通電する。そして、当該大電流の通電によって相当量の熱が発熱する。
図２１に示す半導体装置においても大電流が流れると導電性ポスト等が熱膨張等により変形し、半導体装置としての信頼性が低下することが考えられる。
本発明は、このような点に鑑みてなされたものであり、さらに高信頼性で、優れた動作特性を有し、且つ高い生産性を有する半導体装置及びそのような半導体装置の製造方法を提供することを目的とする。
本発明では上記課題を解決するために、絶縁板と、前記絶縁板の第１の主面に形成された金属箔と、前記絶縁板の第２の主面に形成された、少なくとも一つの別の金属箔と、前記別の金属箔上に接合された少なくとも一つの半導体素子と、前記半導体素子が配置された前記絶縁板の前記主面に対向するように配置されたプリント基板と、前記プリント基板の第１の主面に形成された金属箔と前記プリント基板の第２の主面に形成された別の金属箔の少なくとも一つと前記半導体素子の主電極の少なくとも一つとを半田層を介して電気的に接続し、複数の列を構成し、それらが線対称となるように配置した複数のポスト電極と、を備えたことを特徴とする半導体装置が提供される。
このような半導体装置では、絶縁板の第１の主面に金属箔が形成され、絶縁板の第２の主面に、少なくとも一つの別の金属箔が形成され、別の金属箔上に、少なくとも一つの半導体素子が接合され、半導体素子が配置された絶縁板の主面に対向するようにプリント基板が配置され、プリント基板の第１の主面に形成された金属箔とプリント基板の第２の主面に形成された別の金属箔の少なくとも一つと、半導体素子の主電極の少なくとも一つとが半田層を介して複数のポスト電極によって電気的に接続し、複数の列を構成し、それらが線対称となるように配置される。
また、本発明では、絶縁板と、前記絶縁板の第１の主面に形成された第１の金属箔と、前記絶縁板の第２の主面に形成された、少なくとも一つの第２の金属箔と、を備えた絶縁基板を準備する工程と、前記第２の金属箔上に半導体素子の第１の主電極側が接触するように前記半導体素子を載置する工程と、前記半導体素子の第２の主電極上に、プリント基板の第１の主面に選択的に配置された第３の金属箔と前記プリント基板の第２の主面に選択的に配置された第４の金属箔の少なくとも一つに導通し、複数の列を構成し、それらが線対称となるように配置した複数のポスト電極の下端が対向するように、前記プリント基板と前記絶縁基板とを配置する工程と、前記第２の金属箔及び前記第１の主電極並びに前記ポスト電極及び前記第２の主電極を半田付けにより電気的に接続する工程と、を有することを特徴とする半導体装置の製造方法が提供される。
このような半導体装置の製造方法では、絶縁板と、絶縁板の第１の主面に形成された第１の金属箔と、絶縁板の第２の主面に形成された、少なくとも一つの第２の金属箔と、を備えた絶縁基板が準備され、第２の金属箔上に半導体素子の第１の主電極側が接触するように半導体素子が載置され、半導体素子の第２の主電極上に、プリント基板の第１の主面に選択的に配置された第３の金属箔とプリント基板の第２の主面に選択的に配置された第４の金属箔の少なくとも一つに導通し、複数の列を構成し、それらが線対称となるように配置した複数のポスト電極の下端が対向するように、プリント基板と絶縁基板とが配置され、第２の金属箔及び第１の主電極並びにポスト電極及び第２の主電極が半田付けにより電気的に接続される。
また、本発明では、プリント基板の第１の主面に選択的に配置された第１の金属箔と前記プリント基板の第２の主面に選択的に配置された第２の金属箔の少なくとも一つに導通し、複数の列を構成し、それらが線対称となるように配置した複数のポスト電極の下端が半導体素子の第１の主電極に対向するように、前記プリント基板と前記半導体素子とを配置する工程と、前記ポスト電極の下端と前記第１の主電極とを半田付けにより電気的に接続する工程と、絶縁板と、前記絶縁板の第１の主面に形成された第３の金属箔と、前記絶縁板の第２の主面に形成された、少なくとも一つの第４の金属箔と、を備えた絶縁基板を準備する工程と、前記第４の金属箔上に前記半導体素子の第２の主電極側が接触するように前記半導体素子を載置する工程と、前記第４の金属箔及び前記第２の主電極とを電気的に接続する工程と、を有することを特徴とする半導体装置の製造方法が提供される。
このような半導体装置の製造方法では、プリント基板の第１の主面に選択的に配置された第１の金属箔とプリント基板の第２の主面に選択的に配置された第２の金属箔の少なくとも一つに導通し、複数の列を構成し、それらが線対称となるように配置した複数のポスト電極の下端が半導体素子の第１の主電極に対向するように、プリント基板と半導体素子とが配置され、ポスト電極の下端と第１の主電極とが半田付けにより電気的に接続され、絶縁板と、絶縁板の第１の主面に形成された第３の金属箔と、絶縁板の第２の主面に形成された、少なくとも一つの第４の金属箔と、を備えた絶縁基板が準備され、第４の金属箔上に半導体素子の第２の主電極側が接触するように半導体素子が載置され、第４の金属箔及び第２の主電極とが電気的に接続される。
本発明では、絶縁板の第１の主面に金属箔を形成し、絶縁板の第２の主面に、少なくとも一つの別の金属箔を形成し、別の金属箔上に、少なくとも一つの半導体素子を接合し、半導体素子が配置された絶縁板の主面に対向するようにプリント基板を配置し、プリント基板の第１の主面に形成された金属箔とプリント基板の第２の主面に形成された別の金属箔の少なくとも一つと、半導体素子の主電極の少なくとも一つとを半田層を介して複数のポスト電極によって電気的に接続し、複数の列を構成し、それらが線対称となるように配置した。
また、本発明では、絶縁板と、絶縁板の第１の主面に形成された第１の金属箔と、絶縁板の第２の主面に形成された、少なくとも一つの第２の金属箔と、を備えた絶縁基板を準備し、第２の金属箔上に半導体素子の第１の主電極側が接触するように半導体素子を載置し、半導体素子の第２の主電極上に、プリント基板の第１の主面に選択的に配置された第３の金属箔とプリント基板の第２の主面に選択的に配置された第４の金属箔の少なくとも一つに導通し、複数の列を構成し、それらが線対称となるように配置した複数のポスト電極の下端が対向するように、プリント基板と絶縁基板とを配置し、第２の金属箔及び第１の主電極並びにポスト電極及び第２の主電極を半田付けにより電気的に接続した。
また、本発明では、プリント基板の第１の主面に選択的に配置された第１の金属箔とプリント基板の第２の主面に選択的に配置された第２の金属箔の少なくとも一つに導通し、複数の列を構成し、それらが線対称となるように配置した複数のポスト電極の下端が半導体素子の第１の主電極に対向するように、プリント基板と半導体素子とを配置し、ポスト電極の下端と第１の主電極とを半田付けにより電気的に接続し、絶縁板と、絶縁板の第１の主面に形成された第３の金属箔と、絶縁板の第２の主面に形成された、少なくとも一つの第４の金属箔と、を備えた絶縁基板を準備し、第４の金属箔上に半導体素子の第２の主電極側が接触するように半導体素子を載置し、第４の金属箔及び第２の主電極とを電気的に接続した。
これにより、高信頼性で、優れた動作特性を有し、且つ高い生産性を有する半導体装置及びそのような半導体装置の製造方法が実現する。
以下、本発明の実施の形態を、図面を参照して詳細に説明する。最初に、本実施の形態における半導体装置の構造について説明する。
図１は半導体装置の構造を説明する要部模式図である。ここで、図（Ａ）は、半導体装置の要部上面図であり、図（Ｂ）は、半導体装置の要部断面図である。また、図（Ｂ）においては、図（Ａ）のＡ−Ｂの位置における断面図が示されている。
図示する半導体装置１は、絶縁基板１０と、絶縁基板１０に対向させたプリント基板３０とがアンダーフィル材４０の封止により、一体的になった構造をなし、絶縁基板１０上に、複数の半導体素子２０，２１が実装されている。さらに、この半導体装置１は、樹脂ケースによりパッケージングされ（不図示）、例えば、汎用ＩＧＢＴモジュールとして機能する。
絶縁基板１０は、絶縁板１０ａと、絶縁板１０ａの下面にＤＣＢ（Direct Copper Bonding）法で形成された金属箔１０ｂと、絶縁板１０ａの上面に同じくＤＣＢ法で形成された、複数の金属箔１０ｃ，１０ｄを備えている。これらの金属箔１０ｃ，１０ｄは、絶縁板１０ａの上面に選択的にパターン形成されている。
さらに、金属箔１０ｃ，１０ｄ上には、錫（Ｓｎ）−銀（Ａｇ）系の鉛フリーの半田層１１を介して、少なくとも一つの半導体素子２０の主電極側（例えば、コレクタ電極）、または、半導体素子２１のカソード側が接合されている。
ここで、半導体素子２０は、例えば、ＩＧＢＴ素子、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等の縦型のパワー半導体素子が該当する。また、半導体素子２１は、例えば、ＦＷＤ（Free Wheeling Diode）素子等のパワーダイオード素子が該当する。
なお、絶縁板１０ａは、例えば、アルミナ（Ａｌ2Ｏ3）焼結体、窒化シリコン（ＳｉＮ）等のセラミックで構成され、金属箔１０ｂ，１０ｃ，１０ｄは、銅（Ｃｕ）を主成分とする金属で構成されている。
また、絶縁板１０ａの厚みは、０．３〜０．７ｍｍであり、金属箔１０ｂ，１０ｃ，１０ｄの厚みは、例えば、０．２〜０．６ｍｍである。
また、半導体装置１においては、半導体素子２０，２１の上方に、インプラントプリント基板（以下、プリント基板）３０が絶縁基板１０と対向するように配置されている。
このプリント基板３０は、多層構造をなし、例えば、樹脂層３０ａを中心部に配置し、その上面に、少なくとも一つの金属箔３０ｂが選択的にパターン形成されている。また、その下面においても、少なくとも一つの金属箔３０ｃが選択的にパターン形成されている。
ここで、樹脂層３０ａの材質は、例えば、ポリイミド樹脂、エポキシ樹脂等である。また、必要に応じて、ガラス繊維で構成されたガラスクロスを樹脂層３０ａ内部に含浸させてもよい。また、金属箔３０ｂ，３０ｃは、例えば、銅を主たる成分により構成されている。
また、プリント基板３０の剛性については、所定の剛性を備えた硬いタイプのものでもよく、プリント基板３０全体が歪曲可能になるフレキシブルなものであってもよい。
また、プリント基板３０の最表面には、樹脂製の保護層３１が形成されている。なお、図（Ａ）では、金属箔３０ｂのパターン形状を明確に説明するために、保護層３１を、図示していない。
また、半導体装置１においては、半導体素子２０の主電極（例えば、エミッタ電極）が位置する領域直上のプリント基板３０に、およそ線対称となるように、複数のスルーホール３０ｄが設けられている。そして、このスルーホール３０ｄ内に、薄厚の筒状めっき層（図示しない）が設けられ、スルーホール３０ｄ内に、円筒状のポスト電極３０ｅが筒状めっき層を介し、注入（インプラント）されている。
また、各々のポスト電極３０ｅは、スルーホール３０ｄ内で半田付けされ、プリント基板３０の主面に配設された金属箔３０ｂ，３０ｃと導通された状態にある。プリント基板の両面に金属箔を配設する場合には、このように筒状めっき層を介してポスト電極を注入し、半田付けしておくことで、良好な電気的接続と機械的強度を確保することができる。なお、後述する第２の変形例のように、プリント基板の片面に比較的肉厚の金属箔を形成しポスト電極を注入する場合は、筒状めっき層や半田付けを省略してもよい。
ここで、ポスト電極３０ｅの配置においては、例えば、半導体素子２０のエミッタ電極の領域直上には、５個を組としたポスト電極３０ｅが列を構成し、それらが線対称となるように、２列に配置されている。そして、このようなポスト電極３０ｅのピッチは、均一に構成されている。また、夫々のポスト電極３０ｅの下端は、半導体素子２０のエミッタ電極に、半田層１２を介して電気的に接続されている。
また、半導体素子２１のアノード側領域直上には、４個を組としたポスト電極３０ｅが列を構成し、それらが線対称となるように、２列に配置されている。そして、このようなポスト電極３０ｅのピッチは、均一に構成されている。また、夫々のポスト電極３０ｅの下端が半導体素子２１のアノード側に、半田層を介して電気的に接続されている。
これにより、半導体装置１においては、半導体素子２０のエミッタ電極と、半導体素子２１のアノード側との電気的な接続が、ポスト電極３０ｅ並びに金属箔３０ｂを経由して確保されている。
なお、半導体素子２０のコレクタ電極と、半導体素子２１のカソード側との電気的な接続については、金属箔１０ｃ，１０ｄを経由して確保されている。
また、ポスト電極３０ｅの材質は、例えば、銅、アルミニウム（Ａｌ）、錫−銀系の鉛フリーの半田材、または、これらの金属からなる合金を主たる成分で構成されている。また、各々のポスト電極３０ｅの長さは、均一である。
また、上記の例では、半導体素子２０のエミッタ電極に接合させたポスト電極３０ｅの個数を１０個に限定して例示したが、１個の半導体素子２０に接合させるポスト電極３０ｅは、この数に限るものではない。例えば、ポスト電極３０ｅの径を０．３〜０．６ｍｍとした場合、１個のポスト電極３０ｅに、８〜２０Ａの電流が通電可能である。従って、この電流値から半導体素子２０の容量に応じて、半導体素子２０に接合させるポスト電極３０ｅの本数を割り出し、その数において配置すればよい。
このような複数のポスト電極３０ｅの配置により、例えば、半導体素子２０においては、主電極間に大電流を通電させても、当該大電流が夫々のポスト電極３０ｅを経由して、主電極に分散・通電することになる。
また、プリント基板３０においては、半導体素子２０のエミッタ電極領域外の上方に、別途、スルーホール３０ｆが設けられ、当該スルーホール３０ｆ内にも、円筒状のポスト電極３０ｇが注入・接合されている。そして、このポスト電極３０ｇは、半導体素子２０の制御電極（例えば、ゲート電極）に、半田層を介して、電気的に接続されている。
このように、半導体素子２０の主面に配置された主電極または制御電極、半導体素子２１のアノード側がポスト電極３０ｅ，３０ｇに接合されている。
なお、上述したポスト電極３０ｅ，３０ｇの構造については、棒状とは限らす、その内部を中空にさせたパイプ状にしてもよい。
さらに、半導体装置１においては、絶縁基板１０とプリント基板３０の間隙に、アンダーフィル材４０を充填している。これにより、半導体装置１は、絶縁基板１０とプリント基板３０により一体化されている。
また、半導体装置１には、半導体素子２０，２１等を取り囲むように、例えば、ＰＰＳ（ポリ・フェニレン・サルファイド）製の樹脂ケースが備えられている（図示しない）。この樹脂ケースの内面には、素子、回路等の保護を目的として、例えば、シリコーンを主成分とするゲル、またはエポキシ樹脂で構成された封止材が充填されている（図示しない）。
あるいは、樹脂ケース（図示なし）を使用しないで、金属金型（図示なし）を用いて、半導体装置１を取り囲むようにエポキシ樹脂をポッティングあるいはトランスファーモールドして構成しても良い。
さらに、図１においては、特に、図示されていないが、プリント基板３０には、外部接続用端子としてのリードフレームが複数個、垂直に貫通し、それらと半導体素子２０，２１の各電極との電気的な接続が確保されている。
また、図１においては、特に、図示されていないが、絶縁基板１０より広面積の金属ベース板を、この半導体装置１の基体としてもよい。例えば、金属箔１０ｂの下に半田層を介して、数ミリ厚の金属ベース板を接合させてもよい。また、半導体素子２０，２１上に、放熱体として知られるヒートスプレッタを設置してもよい。
次に、半導体装置１の細部の構造についての理解を深めるために、図１よりさらに拡大させた図を用いて、半導体装置１の構造について説明する。なお、以下の図では、図１と同一の部材には、同一の符号を付し、その説明の詳細については省略する。
図２は半導体装置の構造を説明する要部断面模式図である。この図では、半導体装置１に配設したポスト電極３０ｅと、ポスト電極３０ｅに接合された半導体素子２０の周辺の拡大図が主に示されている。
上述したように、半導体装置１は、金属箔１０ｄ上に、半田層１１を介して半導体素子２０の主電極（コレクタ電極）が接合されている。
また、半導体素子２０の上方には、プリント基板３０が配置され、プリント基板３０内に、複数のスルーホール３０ｄが形成されている。そして、スルーホール３０ｄの内壁には、例えば、銅で構成された筒状めっき層３０ｈが配置されている。
また、プリント基板３０の上下の主面には、パターン形成された金属箔３０ｂ，３０ｃが配設される。これらの金属箔３０ｂ，３０ｃは、筒状めっき層３０ｈで覆われ、筒状めっき層と電気的に接続されている。
また、上述したポスト電極３０ｅは、筒状めっき層３０ｈ内部の中途まで注入され、半田層３０ｉによって、筒状めっき層３０ｈに固設されている。これにより、ポスト電極３０ｅと、金属箔３０ｂ，３０ｃとの電気的接続並びに接合部における機械的強度が確保される。
また、複数配置されたポスト電極３０ｅの下端は、半導体素子２０のもう一つの主電極（エミッタ電極）に、半田層１２を介して電気的に接続されている。これにより、例えば、半導体素子２０の制御電極がオン状態で、半導体素子２０のエミッタ−コレクタ電極間が通電状態になると、金属箔３０ｂ，３０ｃと金属箔１０ｄ間に、夫々のポスト電極３０ｅを介して大電流が通電する。
なお、半田層１２の側面は、フィレット構造を形成し、ポスト電極３０ｅの下端と、半導体素子２０の主電極との接合を強固なものにしている。
さらに、半導体装置１においては、プリント基板３０と絶縁基板１０との間隙に、アンダーフィル材４０が充填されている。このアンダーフィル材４０は、例えば、エポキシ系樹脂、シアネート系樹脂、シリコン系樹脂のいずれかを主たる成分とし、無機材料で構成されるフィラー材を含有している。フィラー材としては、例えば、窒化ボロン（ＢＮ）、窒化アルミニウム（ＡｌＮ）、窒化シリコン等の高熱伝導率を備えた無機材料を用いる。
このような半導体装置１の構成によれば、金属ワイヤを必要としない。従って、半導体装置１の外部接続用端子から半導体素子２０，２１の主電極またはアノード側にまで連通する通電路のＬ成分が大きく低減する。
また、半導体装置１を作動させたときに、半導体素子２０による発熱と冷却により、半導体素子２０近傍の温度の昇温・降温が繰り返されるが、このような状況下においても、半導体素子２０の主電極とポスト電極３０ｅとを接合する半田層１２に過剰な応力が印加されることがない。
例えば、半導体素子２０近傍においては、ポスト電極３０ｅの形状が細長く、半導体素子２０の主電極とポスト電極３０ｅとの接合面積を小さくしている。このため、ポスト電極３０ｅ自体の線膨張が増加し、温度の高低が繰り返されても、ポスト電極３０ｅが横方向（長さ方向に垂直な方向）に大きく熱膨張・伸縮することがない。従って、半導体装置１の動作時において、過剰な応力が半田層１２に印加されることがない。
さらに、このようなポスト電極３０ｅを半導体素子２０の主電極に、複数本に分けて接合させているので、応力が半田層１２に印加されたとしても、夫々のポスト電極３０ｅ下で均等に分散される。従って、夫々の半田層１２に印加される応力は、分散され、極力低減する。
また、半導体装置１の動作時において、昇温・降温により、プリント基板３０または半導体素子２０，２１が歪曲・変形しても、ポスト電極３０ｅが細長い形状を有していることから、プリント基板３０または半導体素子２０，２１の変形に応じて、ポスト電極３０ｅ自体が撓む（変形）ことができる。その結果、夫々の半田層１２に印加される応力が大きく減少する。
また、このように、ポスト電極３０ｅを複数本、半導体素子２０，２１の主電極またはアノード側上に分散配置しているので、放熱性が格段に向上する。
例えば、半導体素子２０においては、大電流がエミッタ電極から複数のポスト電極３０ｅにより分散されて流入するので、半導体素子２０内に局部的な温度上昇が生じることがない。また、半導体素子２０が発熱しても、当該熱は、夫々のポスト電極３０ｅを伝導し、プリント基板３０に分散・放熱される。
また、ポスト電極３０ｅと、半導体素子２０，２１の主電極またはアノード側との接合面積が小さい故、半田層１２内にボイドが残存することもない。導電性ポストと半導体素子の接合部の面積が大きいと、半田材内に存在する空孔がリフロー時に当該半田材内に残存し、半田層内にボイドが形成する場合がある。
しかし、半導体装置１では、ポスト電極３０ｅと半導体素子２０，２１の主電極、アノード側との接合面積を小さくしている。従って、半田材内に存在する空孔がリフロー時において、半導体素子２０，２１とポスト電極３０ｅとの間隙から逃げ易くなり、半田層１２内に、ボイドが残存することがない。その結果、半導体素子２０，２１の主電極、アノード側とポスト電極３０ｅとの間隙に半田層１２が密に充填されるので、半田層１２の接触不良等が発生することがない。
さらに、半導体装置１を高い動作周波数において作動させると、半導体素子２０，２１の主電極またはアノード側に接合させた電極表面に表皮効果が発生する場合がある。しかし、半導体装置１は、棒状またはパイプ状のポスト電極３０ｅを複数本、半導体素子２０，２１のエミッタ電極、アノード側上に分散配置し、その全表面積を大きくしている。
従って、表皮効果が発生しても、当該大電流が複数のポスト電極３０ｅの表面を介し、エミッタ電極から分散されて流入する。
その結果、高い動作周波数においても、半導体素子２０内に局部的な温度上昇が生じず、放熱性が大きく向上する。
なお、半導体素子２０，２１の主電極、アノード側と、ポスト電極３０ｅとの接合については、上述した半田接合のほか、超音波接合や圧接等の直接接合により、接合させた構造であってもよい（図示しない）。これにより、半導体素子２０，２１の主電極またはアノード側と、ポスト電極３０ｅとがより強固に接合する。
さらに、半導体装置１は、プリント基板３０と絶縁基板１０との間隙がアンダーフィル材４０で封止され、絶縁基板１０とプリント基板３０とが一体となった構造をなしている。これにより、半導体装置１全体の機械的強度が確保される。
また、アンダーフィル材４０内に、高熱伝導率を備えたフィラー材を含有させているので、絶縁基板１０上に、高パワーの半導体素子２０を搭載しても、半導体素子２０からの発熱が充分に放熱され得る。
以上の結果から、半導体装置１の信頼性は高く、良好な動作特性を有する。また、半導体装置１のパワーサイクル耐量がより向上する。
次に、半導体素子２０，２１の上方に配置したプリント基板３０の全体構造について、詳細に説明する。
図３はプリント基板の全体構造を説明する要部図である。ここで、図（Ａ）は、プリント基板の要部裏面図である。即ち、図（Ａ）では、図１に示す絶縁基板１０側から眺めたプリント基板の主面が示されている。また、図（Ｂ）は、プリント基板の要部断面図であり、図（Ａ）のＡ−Ｂの位置における断面図が示されている。
図示するプリント基板３０は、一例として、インバータ回路を構成する６組のＩＧＢＴとＦＷＤの並列接続回路を１パッケージに格納する半導体装置（６ｉｎ１構造）に対応した構造のものが示されている。
上述したように、プリント基板３０を構成する樹脂層３０ａのいずれかの主面には、複数の金属箔３０ｃ，３０ｊがパターン形成されている。さらに、樹脂層３０ａ並びに金属箔３０ｃ，３０ｊ上には、保護層３１が形成されている。なお、図（Ａ）では、金属箔３０ｃ，３０ｊのパターン形状を明確に示すために、プリント基板３０の最表面に形成させた保護層３１は図示していない。
このような金属箔３０ｃ，３０ｊは、その一部が半導体素子２０のエミッタ電極並びに半導体素子２１のアノード側の領域上に位置するように配設されている。そして、当該分に、ポスト電極３０ｅを複数配置する。
例えば、半導体素子２０のエミッタ電極並びに半導体素子２１のアノード側の領域直上に位置する金属箔３０ｃ，３０ｊ内には、複数のポスト電極３０ｅが線対称となるように配置されている。
具体的には、半導体素子２０のエミッタ電極領域上の金属箔３０ｃ，３０ｊには、５個を組とし、２組のポスト電極３０ｅが線対称に２列になって配置している。従って、半導体素子２０のエミッタ電極領域上の金属箔３０ｃ，３０ｊには、合計１０個のポスト電極３０ｅが配置されている。
また、半導体素子２１のアノード側領域上の金属箔３０ｃ，３０ｊには、４個を組とし、２組のポスト電極が線対称に２列になって配置している。従って、半導体素子２１のアノード側領域上の金属箔３０ｃ，３０ｊには、合計８個のポスト電極３０ｅが配置されている。
なお、同じ列内に配置されたポスト電極３０ｅのピッチは、均一である。
また、上記の例では、ポスト電極３０ｅの配置数について、特定の数値を例示したが、半導体素子２０，２１それぞれ１個あたりに接合されるポスト電極３０ｅの個数は、上述の如く、この数に限定されるものではない。
さらに、プリント基板３０には、上記の金属箔３０ｃ，３０ｊのほか、線幅の狭い金属箔３０ｋ，３０ｌがパターン形成され、その一部が半導体素子２０の制御電極（例えば、ゲート電極）の領域上に位置するように配設されている。また、半導体素子２０の制御電極の領域上に位置する金属箔３０ｋ，３０ｌ内には、ポスト電極３０ｇが配置されている。
また、この図に示すように、半導体素子２０，２１搭載領域直上以外のプリント基板３０の広い領域に、金属箔３０ｊから、金属箔３０ｊａ，３０ｊｂ，３０ｊｃを延出させている。上述したように、金属箔３０ｊは、半導体素子２０，２１のエミッタ電極またはアノード側に導通している。
プリント基板３０内に、このような金属箔３０ｊａ，３０ｊｂ，３０ｊｃが存在すると、電磁シールドが促進され、半導体装置１の動作時におけるノイズ（例えば、半導体素子２０のスイッチングにより発せられる放射ノイズ等）を低減させることができる。即ち、金属箔３０ｊａ，３０ｊｂ，３０ｊｃは、電磁シールド用金属箔として機能する。
例えば、金属箔３０ｊａ，３０ｊｂ，３０ｊｃの部分が存在しないプリント基板に比べ、金属箔３０ｊａ，３０ｊｂ，３０ｊｃをパターン形成させたプリント基板３０を半導体装置１に搭載した場合、当該放射ノイズが所定の周波数帯域内で５ｄＢ低減している。
なお、金属箔３０ｊａ，３０ｊｂ，３０ｊｃについては、プリント基板３０の裏面だけではなく、主面側に選択的に配置させてもよい。
また、金属箔３０ｃ，３０ｊａ，３０ｊｂ，３０ｊｃ，３０ｋ，３０ｌを形成させた領域以外においては、複数の貫通孔３２が形成されている。これらの貫通孔３２は、図２に示すアンダーフィル材４０を、絶縁基板１０とプリント基板３０の間隙に流入させるための注入口である。このような注入口をプリント基板３０に複数個設けることにより、プリント基板３０と絶縁基板１０との間隙に、ペースト状のアンダーフィル材を円滑に流入させることができる。これにより、当該間隙に、流入させたアンダーフィル材を硬化させた後、アンダーフィル材４０の内部にボイド等が残存することなく、アンダーフィル材４０を絶縁基板１０とプリント基板３０との間隙に密に充填させることができる。
次に、プリント基板の上面側の構造について説明する。
図４はプリント基板の表面側の構造を説明する要部図である。また、この図では、金属箔３０ｂ，３０ｍのパターン形状を明確に示すために、プリント基板３０の最表面に形成させた保護層３１は図示していない。
プリント基板３０の上面側の構造は、図３に示したプリント基板３０の裏面側の構造に対応するように、金属箔３０ｂ，３０ｍ、貫通孔３２が配置されている。
また、ポスト電極３０ｅを注入している、夫々のスルーホール３０ｄ内には、半田層３０ｉが埋設されている。
ここで、このプリント基板３０においては、図示するように、金属箔３０ｂ，３０ｍ以外の領域に、ＩＣ回路部３３、コンデンサ部３４、抵抗部３５を設けている。
このようなＩＣ回路部３３、コンデンサ部３４、抵抗部３５をプリント基板３０の主面に配置することにより、半導体装置１内に、温度センサー回路や過電圧・過電流保護回路等が組み込まれた、小型・薄型サイズのインテリジェントパワーモジュールが実現する。
次に、半導体装置１の製造方法について説明する。ここで、半導体装置１は、２つの製造方法により作製される。
最初に、第１の製造方法について説明する。
＜第１の製造方法＞
図５は半導体装置の製造方法の一工程を説明する要部断面模式図である。
先ず、この図に示すように、半導体装置１の基体となる絶縁基板１０を準備する。具体的には、絶縁板１０ａの下面側には、金属箔１０ｂをＤＣＢ法により接合し、絶縁板１０ａの上面側には、パターニングされた、少なくとも一つの金属箔１０ｃ，１０ｄ，１０ｅをＤＣＢ法により接合させておく。なお、金属箔１０ｃが複数ある場合、絶縁基板１０の上方から見た、それらのパターンは同じである。金属箔１０ｄ、１０ｅについても同様である。そして、金属箔１０ｃと金属箔１０ｄのいずれかと金属箔１０ｅとは導通している。
続いて、金属箔１０ｃ，１０ｄ，１０ｅ上に、ペースト状の半田材１１ａを選択的に印刷する。なお、半田材１１ａの材質は、例えば、錫−銀系の鉛フリーで構成されている。また、半田材１１ａにおいては、ペースト状ではなく、シート状のものを金属箔１０ｃ，１０ｄ上に載置してもよい。
図６は半導体装置の製造方法の一工程を説明する要部断面模式図である。
次に、半導体素子２０の裏面電極（例えば、コレクタ電極）側が半田材１１ａと接触するように、半田材１１ａ上に、半導体素子２０を載置する。そして、半導体素子２０の上面側に配設された主電極（例えば、エミッタ電極）上にペースト状の半田材１２ａを選択的に印刷する。また、制御電極（例えば、ゲート電極）上にも、ペースト状の半田材１２ａを選択的に印刷する（不図示）。なお、半田材１２ａの材質は、例えば、錫−銀系の鉛フリーで構成されている。また、半田材１２ａにおいては、ペースト状ではなく、シート状のものを半導体素子２０上に載置してもよい。
図７は半導体装置の製造方法の一工程を説明する要部断面模式図である。
次に、半導体素子２０等を搭載した絶縁基板１０をカーボン製の下冶具５０内に載置する。そして、上述したプリント基板３０を、絶縁基板１０に対向するように配置させる。
具体的には、プリント基板３０のポスト電極３０ｅが突出している主面を絶縁基板１０に対向させ、ポスト電極３０ｅの下端が半田材１２ａを介して、半導体素子２０の主電極または制御電極（不図示）と接触するように配置する。
また、プリント基板３０には、外部接続用端子用のリードフレームを貫通させるための貫通孔３６が所定の位置に、少なくとも一つ設けられている。また、貫通孔３６近傍の樹脂層３０ａには、金属箔３７が配設されている。そして、この貫通孔３６の上端縁にも、ペースト状の半田材１３ａを選択的に配置しておく。なお、半田材１３ａの材質は、例えば、錫−銀系の鉛フリー半田で構成されている。また、半田材１３ａにおいては、ペースト状ではなく、シート状のものを当該上端縁に載置してもよい。
ここで、絶縁基板１０並びにプリント基板３０の外周端は、下冶具５０により固定されている。従って、絶縁基板１０並びにプリント基板３０の下冶具５０への載置により、複数のポスト電極３０ｅの下端の位置は固定される。
なお、プリント基板３０を絶縁基板１０に対向させ、プリント基板３０を絶縁基板１０上に配置した後に、下冶具５０内に、絶縁基板１０並びにプリント基板３０を一括して載置してもよい。
図８は半導体装置の製造方法の一工程を説明する要部断面模式図である。
次に、下冶具５０に、カーボン製の上冶具５１を嵌合させる。そして、外部接続用端子用のリードフレーム６０を上冶具５１に設けられた貫通孔３８に挿入し、さらに、リードフレーム６０をプリント基板３０の貫通孔３６を通過させ、リードフレーム６０の一端を金属箔１０ｅ上に配置した半田材１１ａ上に接触させる。
続いて、上冶具５１並びに下冶具５０によって挟持された絶縁基板１０、プリント基板３０等を、上冶具５１並びに下冶具５０と共に、加熱炉内に設置し（図示しない。）、半田材１１ａ，１２ａ，１３ａを加熱溶融して半田接合を行う。即ち、リフロー処理を行う。
図９は半導体装置の製造方法の一工程を説明する要部断面模式図である。
次に、上冶具５１並びに下冶具５０から、絶縁基板１０、プリント基板３０等を取り出す。
この状態で、半導体素子２０と金属箔１０ｃ，１０ｄとの間、ポスト電極３０ｅと半導体素子２０の主電極並びに制御電極（不図示）との間、リードフレーム６０と金属箔１０ｅとの間には、半田層１１，１２，１３が形成され、それぞれが電気的に接続される。
続いて、絶縁基板１０とプリント基板３０との間隙に、ペースト状のアンダーフィル材を流入する。ペースト状のアンダーフィル材は、貫通孔３２から流入させてもよいし、絶縁基板１０とプリント基板３０の端部の間隙から流入させてもよい。また、貫通孔３２から、ペースト状のアンダーフィル材内の気泡を抜くようにしてもよい。続いて、アンダーフィル材を硬化させ、絶縁基板１０とプリント基板３０との間隙をアンダーフィル材４０で封止する。貫通孔３２はプリント基板３０の金属箔３０ｃ等を除く任意の領域に形成されうる。このような貫通孔３２の配置はプリント基板の面積を有効活用するものである。
また、ポスト電極３０ｅの周辺の狭い空間にアンダーフィル材４０が注入されやすいよう、金属箔３０ｃ等の領域の、複数のポスト電極３０ｅの間に貫通孔を設けてもよい。また、アンダーフィル材４０を注入した後、絶縁基板１０等を減圧下に置くことでポスト電極３０ｅ周辺の狭い部分にもアンダーフィル材を隙間無く、注入することができる。
さらに、この後においては、アンダーフィル材４０によって、一体となった絶縁基板１０とプリント基板３０とを樹脂ケースによりパッケージングする。
図１０は半導体装置の製造方法の一工程を説明する要部断面模式図である。
例えば、ＰＰＳ製の樹脂ケース７０内に、アンダーフィル材４０によって、一体となった絶縁基板１０とプリント基板３０とを収容し、この樹脂ケース７０の内面に、例えば、シリコーンを主成分とするゲル、またはエポキシ樹脂で構成された封止材４１を充填・固化させる。
これにより、当該樹脂ケース７０によって、絶縁基板１０、半導体素子２０，２１並びにプリント基板３０等がパッケージングされた半導体モジュール２が完成する。
このような製造方法によれば、半田材１１ａ，１２ａ，１３ａのリフロー処理が１回行われ、半導体素子２０と金属箔１０ｃ，１０ｄ、ポスト電極３０ｅと半導体素子２０の主電極並びに制御電極（図示しない。）、リードフレーム６０の一端と金属箔１０ｅが、半田層１１，１２，１３を介して接合される。従って、半導体装置の製造工程の短縮化を大きく図ることができる。
特に、本実施の形態の製造方法では、図８に示すように、プリント基板３０並びに絶縁基板１０の外周端を下冶具５０により固定し、半導体素子２０の主電極並びに制御電極上に位置させるポスト電極３０ｅを固定しながら、半田材１１ａ，１２ａ，１３ａのリフローを行っている。
このとき、上述のごとく、半導体素子２０の主電極上に位置するポスト電極３０ｅは、列を構成し、線対称となるように複数個配設されている。従って、リフローによって、夫々のポスト電極３０ｅ下に位置する半田材１２ａが溶解しても、夫々のポスト電極３０ｅの位置に均等に、半田材１２ａが凝集・固化する。その結果、セルフアライメント（自己整合）効果が促進し、半田付け後の半導体素子２０の金属箔１０ｃ，１０ｄに対する位置ずれが確実に防止される。また、リードフレーム６０の金属箔１０ｅに対する位置ずれも確実に防止される。
次に、第２の製造方法について説明する。
＜第２の製造方法＞
図１１は半導体装置の製造方法の一工程を説明する要部断面模式図である。
先ず、この図に示すように、下冶具５２内の所定の位置に、半導体素子２０を載置する。この載置により、下冶具５２内に半導体素子２０の位置が固定される。
続いて、半導体素子２０の上面側に配設された主電極（例えば、エミッタ電極）上にペースト状の半田材１２ａを選択的に印刷する。また、制御電極（例えば、ゲート電極）上にも、ペースト状の半田材１２ａを選択的に印刷する（不図示）。
続いて、上述したプリント基板３０を、半導体素子２０に対向するように配置させる。
具体的には、プリント基板３０のポスト電極３０ｅが突出している主面を半導体素子２０に対向させ、ポスト電極３０ｅの下端が半田材１２ａを介して、半導体素子２０の主電極または制御電極（不図示）と接触するように配置する。
これにより、半導体素子２０並びにプリント基板３０の外周端は、下冶具５２により固定される。従って、半導体素子２０並びにプリント基板３０の下冶具５２への載置により、複数のポスト電極３０ｅの下端の位置は固定される。
そして、下冶具５２によって固定された半導体素子２０、プリント基板３０を、下冶具５２と共に、加熱炉内に設置し（図示しない。）、半田材１２ａを加熱溶融して半田接合し、リフロー処理を行う。
図１２は半導体装置の製造方法の一工程を説明する要部断面模式図である。
この図では、リフロー後、下冶具５２から取り出した半導体素子２０、プリント基板３０の状態が示されている。
リフローによって、ポスト電極３０ｅと半導体素子２０の主電極並びに制御電極（不図示）との間には、半田層１２が形成され、電気的に接合される。
図１３は半導体装置の製造方法の一工程を説明する要部断面模式図である。
次に、半導体装置１の基体となる絶縁基板１０を準備する。具体的には、絶縁板１０ａの下面側には、金属箔１０ｂをＤＣＢ法により接合し、絶縁板１０ａの上面側には、パターニングされた、少なくとも一つの金属箔１０ｃ，１０ｄ，１０ｅをＤＣＢ法により接合させておく。なお、金属箔１０ｃが複数ある場合、絶縁基板１０の上方から見た、それらのパターンは同じである。金属箔１０ｄ、１０ｅについても同様である。そして、金属箔１０ｃと金属箔１０ｄのいずれかと金属箔１０ｅとは導通している。
続いて、金属箔１０ｃ，１０ｄ，１０ｅ上に、ペースト状の半田材１１ａを選択的に印刷する。なお、半田材１１ａの材質は、例えば、錫−銀系の鉛フリーで構成されている。また、半田材１１ａにおいては、ペースト状ではなく、シート状のものを金属箔１０ｃ，１０ｄ上に載置してもよい。
そして、絶縁基板１０を下冶具５３内に載置する。
図１４は半導体装置の製造方法の一工程を説明する要部断面模式図である。
次に、下冶具５３内に載置した絶縁基板１０に対向するように、半導体素子２０をポスト電極３０ｅに接合させたプリント基板３０を配置させる。このとき、半導体素子２０と半田材１１ａとが接触する。また、下冶具５３により、絶縁基板１０、半導体素子２０をポスト電極３０ｅに接合させたプリント基板３０の外周端が固定される。
そして、プリント基板３０の貫通孔３６の上端縁に、半田材１３ａを塗布する。
図１５は半導体装置の製造方法の一工程を説明する要部断面模式図である。
次に、下冶具５３に、カーボン製の上冶具５４を嵌合させる。そして、外部接続用端子用のリードフレーム６０を上冶具５４に設けられた貫通孔３８に挿入し、さらに、リードフレーム６０をプリント基板３０の貫通孔３６を通過させ、リードフレーム６０の一端を金属箔１０ｅ上に配置した半田材１１ａ上に接触させる。
続いて、上冶具５４並びに下冶具５３によって挟持された絶縁基板１０、プリント基板３０等を、上冶具５４並びに下冶具５３と共に、加熱炉内に設置し（図示しない。）、半田材１１ａ，１３ａのリフローを行う。
そして、この後においては、上冶具５４並びに下冶具５３から、絶縁基板１０、プリント基板３０等を取り出し、絶縁基板１０とプリント基板３０との間隙に、貫通孔３２からペースト状のアンダーフィル材を流入し、アンダーフィル材を硬化させ、絶縁基板１０とプリント基板３０との間隙をアンダーフィル材４０で封止する。
さらに、この後においては、アンダーフィル材４０によって、一体となった絶縁基板１０とプリント基板３０とを樹脂ケースによりパッケージングする。
そして、ＰＰＳ製の樹脂ケース７０内に、アンダーフィル材４０によって、一体となった絶縁基板１０とプリント基板３０とを収容し、この樹脂ケース７０の内面に、例えば、シリコーンを主成分とするゲル、またはエポキシ樹脂で構成された封止材４１を充填・固化させる。
これにより、図１０に示す半導体モジュール２と同様の構成の半導体モジュールが完成する。
このような製造方法によれば、半田材１１ａ，１２ａ，１３ａのリフロー処理が２回行われ、半導体素子２０と金属箔１０ｃ，１０ｄ、ポスト電極３０ｅと半導体素子２０の主電極並びに制御電極（図示しない。）、リードフレーム６０の一端と金属箔１０ｅが、半田層１１，１２，１３を介して接合される。
特に、本実施の形態の製造方法では、図１１に示すように、半導体素子２０並びにプリント基板３０の外周端を下冶具５２により固定し、半導体素子２０の主電極並びに制御電極上に位置させるポスト電極３０ｅを確実に固定しながら、半田材１２ａのリフローを行っている。従って、リフローによって、夫々のポスト電極３０ｅ下に位置する半田材１２ａが溶解しても、リフロー時に発生する半導体素子２０の金属箔１０ｃ，１０ｄに対する位置ずれが発生することはない。
また、図１５に示すように、絶縁基板１０並びにプリント基板３０の外周端を下冶具５３並びに上冶具５４により固定し、半導体素子２０の主電極（コレクタ電極）と金属箔１０ｃ，１０ｄとの位置、または、リードフレーム６０と金属箔１０ｅとの位置を確実に固定しながら、半田材１１ａ，１３ａのリフローを行っている。従って、リフロー時に発生する半導体素子２０の金属箔１０ｃ，１０ｄに対する位置ずれ、リードフレーム６０の金属箔１０ｅに対する位置ずれが確実に防止される。
なお、ポスト電極３０ｅ，３０ｇと半導体素子２０の主電極または制御電極、あるいは、ポスト電極３０ｅと半導体素子２１のアノード側とを電気的に接続する方法として、半田接合に代えて、金属間の直接接合を用いてもよい。かかる接合の方法は、超音波接合、圧接等の方法である。
超音波接合の場合は、例えば、周波数２０ＫＨｚ、荷重４０ｋｇｆ、時間０．３ｓｅｃで、ポスト電極３０ｅ，３０ｇを半導体素子２０、２１上へ接合することができる。このとき、半導体素子２０、２１の表面電極に形成されているアルミニウム電極膜の厚さは５〜２０μｍとする。あるいは、超音波接合の場合に、予め、半導体素子２０，２１のアルミニウム電極膜上に、銅めっきを施してもよい。
圧接の場合は、半導体素子２０，２１の表面電極と、ポスト電極３０ｅとの接合表面の粗さを１００ｎｍ程度までＣＭＰ（化学的機械的研磨）装置で加工し、その後、加工した面を不活性雰囲気内で活性化、清浄させ、１０ｎｍ以下の粗さ面とする。そして、半導体素子２０，２１と、ポスト電極３０ｅとの接合面とを重ね合わせ、圧力をかけて両者間に金属結合等を形成する。なお、表面状態によっては、熱処理を施してもよい。
これらの方法は半導体素子２０の他の主電極と金属箔１０ｃ、１０ｄとの接合にも用いることができる。
次に、半導体装置１の構造についての変形例について例示する。
＜第１の変形例＞
図１６は半導体装置の構造の変形例を説明する要部断面模式図である。
図示するように、この実施の形態では、半導体素子２０の主電極であるエミッタ電極２０ａの表面粗さを調節し、エミッタ電極２０ａ表面に、このような所定の粗さを形成させることにより、ポスト電極３０ｅとエミッタ電極２０ａ間の距離をより短縮させている。
これにより、半田層１２の厚さをより薄くさせることができ、半導体素子２０とプリント基板３０間の熱伝導が向上する。その結果、半導体素子２０の放熱性が向上する。
また、半田層１２の厚さがより薄くなることから、電気抵抗が低減する。さらに、エミッタ電極２０ａの表面構造によりアンカー効果が促進し、半田層１２とエミッタ電極２０ａとが強固に接合する。
なお、ポスト電極３０ｅの下端においても、このような粗さを形成させてもよい。これにより、半田層１２の厚さをさらに薄くさせることができ、半導体素子２０とプリント基板３０間の熱伝導がより向上する。その結果、半導体素子２０の放熱性がより向上する。
＜第２の変形例＞
図１７は半導体装置の構造の変形例を説明する要部断面模式図である。
図示するように、この実施の形態では、半導体素子（例えば、ＩＧＢＴ素子、パワーＭＯＳＦＥＴ素子等）２０のエミッタ電極にポスト電極３０ｅを介して導通する平板状の金属箔３０ｂａと、半導体素子２０のコレクタ電極に、ポスト電極１０ｃａ並びに金属箔１０ｃを介して導通する平板状の金属箔３０ｃａとが、プリント基板３０内において、対向するように配置させている。即ち、金属箔３０ｂａの下の位置に、金属箔３０ｃａが重複するように、配置させている。そして、金属箔３０ｂａに導通するリードフレーム６１、金属箔３０ｃａに導通するリードフレーム６２をプリント基板３０に貫入・設置する。
このような構造によれば、例えば、リードフレーム６１が正極、リードフレーム６２が負極とした場合、金属箔３０ｂａから放射される磁界と金属箔３０ｃａから放射される磁界とが打ち消し合い、寄生インダクタを低減させることができる。これにより、半導体素子２０に印加されるサージ電圧が低下し、半導体素子２０を安定して作動させることができる。
なお、本実施の形態の変形例においては、半導体素子２０に代えて、半導体素子（ＦＷＤ素子）２１を用いてもよい。
また、金属箔３０ｂａと金属箔３０ｃａとの配置については、立体的な撚り型構造としてもよい。その構造を第３の変形例として、図１８に図示する。
＜第３の変形例＞
図１８は半導体装置の構造の変形例を説明する要部模式図である。
図示するように、この実施の形態では、金属箔３０ｂａと金属箔３０ｃａとの配置を立体的な撚り型構造としている。ここで、図（Ａ）においては、金属箔３０ｂａと金属箔３０ｃａのみの配置が示され、図（Ｂ）においては、図（Ａ）のＡ−Ｂ間の位置のプリント基板３０の構造が示されている。但し、図（Ｂ）においては、金属箔３０ｃａの図（Ａ）における断面部分のみが図示されている。
例えば、金属箔３０ｂａにおいては、樹脂層３０ａを間に挟み、金属箔３０ｃａと互いに交差するように、立体的に配置され、すべての金属箔３０ｂａがポスト電極３０ｎを介して、一体的に電気的に連通している。また、詳細な図示はしていないが、金属箔３０ｃａにおいても同様の構造を有している。
このような構造によれば、金属箔３０ｂａと金属箔３０ｃａとが撚り型構造をなし、金属箔３０ｂａから放射される磁界と金属箔３０ｃａから放射される磁界とが打ち消し合い、寄生インダクタを低減させることができる。特に、撚り型構造により、磁界の閉じ込め効果が促進し、効率よく磁界が打ち消し合う。これにより、半導体素子２０に印加されるサージ電圧がより低下し、半導体素子２０を安定して作動させることができる。
また、プリント基板３０に配設した金属箔３０ｂ，３０ｃ，３０ｊ，３０ｊａ，３０ｊｂ，３０ｊｃ，３０ｍ，３０ｂａ，３０ｃａについては、保護層３１の剥離を防止するために、アンカーを形成させてもよい。その構造を金属箔３０ｂ，３０ｃを例に、第４の変形例として、図１９に図示する。
＜第４の変形例＞
図１９は半導体装置の構造の変形例を説明する要部模式図である。ここで、図（Ａ）においては、プリント基板３０の要部上面模式図が示され、図（Ｂ）においては、プリント基板３０の要部断面模式図が示されている。なお、図（Ａ）では、金属箔３０ｂのパターン形状を明確に表すために、保護層３１を図示していない。
図示するように、この実施の形態では、金属箔３０ｂに複数の孔部３０ｂｂを設けている。そして、金属箔３０ｂ上に保護層３１を形成している。
このような構造によれば、孔部３０ｂｂ内に保護層３１が回り込み、孔部３０ｂｂによるアンカー効果により、保護層３１の金属箔３０ｂからの剥離を抑制することができる。
なお、孔部３０ｂｂを上から眺めた形状は、矩形状に限らず、矩形状以外の多角形状、円形状等であってもよい。
また、図には、一例として、金属箔３０ｂ表面から樹脂層３０ａまで貫通する貫通孔を示したが、特に貫通させない構造であってもよい。例えば、断面が凹状の孔部３０ｂｂであってもよい。
半導体装置の構造を説明する要部模式図である。 半導体装置の構造を説明する要部断面模式図である。 プリント基板の全体構造を説明する要部図である。 プリント基板の表面側の構造を説明する要部図である。 半導体装置の製造方法の一工程を説明する要部断面模式図である（その１）。 半導体装置の製造方法の一工程を説明する要部断面模式図である（その２）。 半導体装置の製造方法の一工程を説明する要部断面模式図である（その３）。 半導体装置の製造方法の一工程を説明する要部断面模式図である（その４）。 半導体装置の製造方法の一工程を説明する要部断面模式図である（その５）。 半導体装置の製造方法の一工程を説明する要部断面模式図である（その６）。 半導体装置の製造方法の一工程を説明する要部断面模式図である（その７）。 半導体装置の製造方法の一工程を説明する要部断面模式図である（その８）。 半導体装置の製造方法の一工程を説明する要部断面模式図である（その９）。 半導体装置の製造方法の一工程を説明する要部断面模式図である（その１０）。 半導体装置の製造方法の一工程を説明する要部断面模式図である（その１１）。 半導体装置の構造の変形例を説明する要部断面模式図である（その１）。 半導体装置の構造の変形例を説明する要部断面模式図である（その２）。 半導体装置の構造の変形例を説明する要部模式図である（その１）。 半導体装置の構造の変形例を説明する要部模式図である（その２）。 パッケージ型タイプの半導体装置の要部模式図である。 金属ワイヤレス構造の半導体装置の模式図である。
符号の説明
１ 半導体装置
２ 半導体モジュール
１０ 絶縁基板
１０ａ 絶縁板
１０ｂ，１０ｃ，１０ｄ，１０ｅ，３０ｂ，３０ｃ，３０ｂａ，３０ｃａ，３０ｊ，３０ｊａ，３０ｊｂ，３０ｊｃ，３０ｋ，３０ｌ，３０ｍ，３７ 金属箔
１０ｃａ，３０ｅ，３０ｇ，３０ｎ ポスト電極
１１，１２，１３，３０ｉ 半田層
１１ａ，１２ａ，１３ａ 半田材
２０ａ エミッタ電極
２０，２１ 半導体素子
３０ プリント基板
３０ａ 樹脂層
３０ｄ，３０ｆ スルーホール
３０ｈ 筒状めっき層
３０ｂｂ 孔部
３１ 保護層
３２，３６，３８ 貫通孔
３３ ＩＣ回路部
３４ コンデンサ部
３５ 抵抗部
４０ アンダーフィル材
４１ 封止材
５０，５２，５３ 下冶具
５１，５４ 上冶具
６０，６１，６２ リードフレーム
７０ 樹脂ケース

Claims (16)

  1. 絶縁板と、
    前記絶縁板の第１の主面に形成された金属箔と、
    前記絶縁板の第２の主面に形成された、少なくとも一つの別の金属箔と、
    前記別の金属箔上に接合された少なくとも一つの半導体素子と、
    前記半導体素子が配置された前記絶縁板の前記主面に対向するように配置されたプリント基板と、
    前記プリント基板の第１の主面に形成された金属箔と前記プリント基板の第２の主面に形成された別の金属箔の少なくとも一つと前記半導体素子の主電極の少なくとも一つとを半田層を介して電気的に接続し、複数の列を構成し、それらが線対称となるように配置した複数のポスト電極と、
    を備えたことを特徴とする半導体装置。
  2. 前記絶縁板と前記プリント基板の間隙にアンダーフィル材が充填されていることを特徴とする請求項１記載の半導体装置。
  3. 前記半導体素子の主電極表面に粗さが設けられていることを特徴とする請求項１記載の半導体装置。
  4. 前記プリント基板に、前記アンダーフィル材を前記絶縁板と前記プリント基板の間隙に流入するための貫通孔が複数個設けられていることを特徴とする請求項２記載の半導体装置。
  5. 前記プリント基板の前記第１または前記第２の主面に、電磁シールド用金属箔が選択的に配置されていることを特徴とする請求項１，２，４のいずれか１項に記載の半導体装置。
  6. 前記電磁シールド用金属箔が前記半導体素子の主電極に導通していることを特徴とする請求項５記載の半導体装置。
  7. 前記プリント基板の前記第１の主面と前記第２の主面とに、前記半導体素子の正極に導通する金属箔と負極に導通する別の金属箔とが夫々選択的に配置され、前記正極に導通する金属箔並びに前記負極に導通する別の金属箔とが、前記プリント基板内において対向するように配置されていることを特徴とする請求項１，２，４，５のいずれか１項に記載の半導体装置。
  8. 前記プリント基板の前記第１の主面と前記第２の主面とに、前記半導体素子の正極に導通する金属箔と負極に導通する別の金属箔とが夫々選択的に配置され、前記正極に導通する金属箔並びに前記負極に導通する別の金属箔とにより、撚り型構造をなしていることを特徴とする請求項１，２，４，５のいずれか１項に記載の半導体装置。
  9. 前記プリント基板に、前記半導体素子の温度センサー回路、過電圧保護回路、過電流保護回路の少なくとも一つが搭載されていることを特徴とする請求項１，２，４，５，７のいずれか１項に記載の半導体装置。
  10. 前記プリント基板に夫々形成された前記金属箔または前記別の金属箔の主面に、少なくとも一つの孔部が設けられていることを特徴とする請求項１記載の半導体装置。
  11. 絶縁板と、前記絶縁板の第１の主面に形成された第１の金属箔と、前記絶縁板の第２の主面に形成された、少なくとも一つの第２の金属箔と、を備えた絶縁基板を準備する工程と、
    前記第２の金属箔上に半導体素子の第１の主電極側が接触するように前記半導体素子を載置する工程と、
    前記半導体素子の第２の主電極上に、プリント基板の第１の主面に選択的に配置された第３の金属箔と前記プリント基板の第２の主面に選択的に配置された第４の金属箔の少なくとも一つに導通し、複数の列を構成し、それらが線対称となるように配置した複数のポスト電極の下端が対向するように、前記プリント基板と前記絶縁基板とを配置する工程と、
    前記第２の金属箔及び前記第１の主電極並びに前記ポスト電極及び前記第２の主電極を半田付けにより電気的に接続する工程と、
    を有することを特徴とする半導体装置の製造方法。
  12. 前記第２の金属箔及び前記第１の主電極並びに前記ポスト電極及び前記第２の主電極を電気的に接続すると共に、前記プリント基板に貫入させた外部接続用端子を前記絶縁板の前記第２の主面に形成された、前記第２の金属箔に電気的に接続することを特徴とする請求項１１記載の半導体装置の製造方法。
  13. 前記接続の後に、前記絶縁基板と前記プリント基板の間隙にアンダーフィル材を充填することを特徴とする請求項１１または１２記載の半導体装置の製造方法。
  14. プリント基板の第１の主面に選択的に配置された第１の金属箔と前記プリント基板の第２の主面に選択的に配置された第２の金属箔の少なくとも一つに導通し、複数の列を構成し、それらが線対称となるように配置した複数のポスト電極の下端が半導体素子の第１の主電極に対向するように、前記プリント基板と前記半導体素子とを配置する工程と、
    前記ポスト電極の下端と前記第１の主電極とを半田付けにより電気的に接続する工程と、
    絶縁板と、前記絶縁板の第１の主面に形成された第３の金属箔と、前記絶縁板の第２の主面に形成された、少なくとも一つの第４の金属箔と、を備えた絶縁基板を準備する工程と、
    前記第４の金属箔上に前記半導体素子の第２の主電極側が接触するように前記半導体素子を載置する工程と、
    前記第４の金属箔及び前記第２の主電極とを電気的に接続する工程と、
    を有することを特徴とする半導体装置の製造方法。
  15. 前記第４の金属箔及び前記第２の主電極を電気的に接続すると共に、前記プリント基板に貫入させた外部接続用端子を前記絶縁板の前記第２の主面に形成された、前記第４の金属箔に電気的に接続することを特徴とする請求項１４記載の半導体装置の製造方法。
  16. 前記第４の金属箔及び前記第２の主電極を電気的に接続すると共に、前記プリント基板に貫入させた前記外部接続用端子を前記絶縁板の前記第２の主面に形成された、前記第４の金属箔に電気的に接続した後に、前記絶縁基板と前記プリント基板の間隙にアンダーフィル材を充填することを特徴とする請求項１４または１５記載の半導体装置の製造方法。
JP2007229719A 2007-09-05 2007-09-05 半導体装置及び半導体装置の製造方法 Active JP5241177B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007229719A JP5241177B2 (ja) 2007-09-05 2007-09-05 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007229719A JP5241177B2 (ja) 2007-09-05 2007-09-05 半導体装置及び半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012237640A Division JP5525024B2 (ja) 2012-10-29 2012-10-29 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009064852A JP2009064852A (ja) 2009-03-26
JP5241177B2 true JP5241177B2 (ja) 2013-07-17

Family

ID=40559207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007229719A Active JP5241177B2 (ja) 2007-09-05 2007-09-05 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5241177B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105981168A (zh) * 2014-08-28 2016-09-28 富士电机株式会社 功率半导体模块

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5239736B2 (ja) * 2008-10-22 2013-07-17 株式会社デンソー 電子装置
JP5581043B2 (ja) * 2009-11-24 2014-08-27 イビデン株式会社 半導体装置及びその製造方法
JP5527330B2 (ja) * 2010-01-05 2014-06-18 富士電機株式会社 半導体装置用ユニットおよび半導体装置
JP4948613B2 (ja) * 2010-02-25 2012-06-06 三菱電機株式会社 樹脂封止形電子制御装置、及びその製造方法
DE102010039824B4 (de) * 2010-08-26 2018-03-29 Semikron Elektronik Gmbh & Co. Kg Leistungsbaugruppe mit einer flexiblen Verbindungseinrichtung
JP5659663B2 (ja) * 2010-09-28 2015-01-28 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP5644440B2 (ja) * 2010-12-03 2014-12-24 富士電機株式会社 パワー半導体モジュール
JP5691475B2 (ja) * 2010-12-15 2015-04-01 富士電機株式会社 半導体装置およびその製造方法
JP5561380B2 (ja) 2011-02-17 2014-07-30 富士電機株式会社 半導体装置の内部配線構造
JP5807348B2 (ja) * 2011-03-10 2015-11-10 富士電機株式会社 半導体装置およびその製造方法
JP6033215B2 (ja) * 2011-03-29 2016-11-30 ローム株式会社 パワーモジュール半導体装置
JPWO2012133098A1 (ja) * 2011-03-31 2014-07-28 日本ゼオン株式会社 半導体装置及びその製造方法
JP5857464B2 (ja) * 2011-06-16 2016-02-10 富士電機株式会社 パワー半導体モジュールおよびその製造方法
JP5855863B2 (ja) * 2011-07-14 2016-02-09 イビデン株式会社 実装用基板、及び電子デバイス
JP2013084674A (ja) * 2011-10-06 2013-05-09 Shindengen Electric Mfg Co Ltd 発熱電子デバイスの放熱構造
JP5870669B2 (ja) * 2011-12-14 2016-03-01 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP5665729B2 (ja) * 2011-12-27 2015-02-04 三菱電機株式会社 電力用半導体装置
CN104040715B (zh) 2012-02-09 2017-02-22 富士电机株式会社 半导体器件
JP5928485B2 (ja) 2012-02-09 2016-06-15 富士電機株式会社 半導体装置および半導体装置の製造方法
DE112012005457B4 (de) 2012-02-14 2018-07-12 Mitsubishi Electric Corporation Halbleitervorrichtung mit elektrisch isolierten Kommunikationsvorrichtungen zur Ansteuerung
JP5966414B2 (ja) * 2012-02-17 2016-08-10 富士電機株式会社 パワー半導体モジュール
WO2013136895A1 (ja) 2012-03-15 2013-09-19 富士電機株式会社 半導体装置
JP5920454B2 (ja) * 2012-03-15 2016-05-18 富士電機株式会社 半導体装置およびその製造方法
JP5915350B2 (ja) * 2012-04-19 2016-05-11 富士電機株式会社 パワー半導体モジュール
US9299630B2 (en) * 2012-07-30 2016-03-29 General Electric Company Diffusion barrier for surface mount modules
JP5962364B2 (ja) * 2012-09-13 2016-08-03 富士電機株式会社 パワー半導体モジュール
JP5962365B2 (ja) * 2012-09-13 2016-08-03 富士電機株式会社 パワー半導体モジュール
CN104247012B (zh) * 2012-10-01 2017-08-25 富士电机株式会社 半导体装置及其制造方法
EP2908338A4 (en) * 2012-10-15 2016-07-13 Fuji Electric Co Ltd SEMICONDUCTOR COMPONENT
JP5987635B2 (ja) * 2012-10-29 2016-09-07 富士電機株式会社 パワー半導体モジュール
JP5975856B2 (ja) * 2012-11-27 2016-08-23 三菱電機株式会社 電力用半導体装置
JP2014127582A (ja) * 2012-12-26 2014-07-07 Toyota Motor Corp 半導体モジュール
JP5930070B2 (ja) 2012-12-28 2016-06-08 富士電機株式会社 半導体装置
JP5991206B2 (ja) * 2013-01-16 2016-09-14 株式会社豊田自動織機 半導体モジュールおよびインバータモジュール
JP6032294B2 (ja) * 2013-01-25 2016-11-24 富士電機株式会社 半導体装置
WO2014185050A1 (ja) * 2013-05-16 2014-11-20 富士電機株式会社 半導体装置
WO2014192298A1 (ja) * 2013-05-30 2014-12-04 富士電機株式会社 半導体装置
JP6252585B2 (ja) 2013-06-04 2017-12-27 富士電機株式会社 半導体装置
JP2016006806A (ja) 2013-06-05 2016-01-14 富士電機株式会社 半導体装置
JP6206494B2 (ja) 2013-06-19 2017-10-04 富士電機株式会社 半導体装置
JP2015015412A (ja) * 2013-07-08 2015-01-22 富士電機株式会社 半導体装置
CN105264658A (zh) 2013-10-29 2016-01-20 富士电机株式会社 半导体模块
WO2015064231A1 (ja) 2013-10-30 2015-05-07 富士電機株式会社 半導体モジュール
EP2871672B1 (en) * 2013-11-06 2018-09-26 Nxp B.V. Semiconductor device
EP2871673A1 (en) 2013-11-06 2015-05-13 Nxp B.V. Semiconductor device
JP6124810B2 (ja) * 2014-01-16 2017-05-10 三菱電機株式会社 パワーモジュール
JP2015144202A (ja) * 2014-01-31 2015-08-06 株式会社豊田自動織機 半導体装置
DE112015000156T5 (de) 2014-04-14 2016-06-16 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP6439389B2 (ja) 2014-11-05 2018-12-19 富士電機株式会社 半導体装置
JP5971310B2 (ja) * 2014-11-13 2016-08-17 富士電機株式会社 半導体装置の製造方法および半導体装置
JP6464787B2 (ja) * 2015-02-09 2019-02-06 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6500565B2 (ja) 2015-04-01 2019-04-17 富士電機株式会社 半導体モジュール
JP6439558B2 (ja) * 2015-04-07 2018-12-19 富士電機株式会社 パワー半導体モジュールおよび接続ピン
JP6361821B2 (ja) * 2015-04-27 2018-07-25 富士電機株式会社 半導体装置
JP2017022346A (ja) 2015-07-15 2017-01-26 富士電機株式会社 半導体装置及び半導体装置の製造方法
WO2017090413A1 (ja) * 2015-11-25 2017-06-01 三菱電機株式会社 電力用半導体装置
JP6623811B2 (ja) * 2016-02-16 2019-12-25 富士電機株式会社 半導体モジュールの製造方法及び半導体モジュール
JP6724449B2 (ja) 2016-03-18 2020-07-15 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2017168770A (ja) 2016-03-18 2017-09-21 富士電機株式会社 半導体装置
WO2017175686A1 (ja) * 2016-04-04 2017-10-12 ローム株式会社 パワーモジュールおよびその製造方法
JP2017224736A (ja) 2016-06-15 2017-12-21 富士電機株式会社 半導体装置、製造方法、及び導電性ポスト
JP6577910B2 (ja) * 2016-06-23 2019-09-18 ルネサスエレクトロニクス株式会社 電子装置
JP6403741B2 (ja) * 2016-09-30 2018-10-10 三菱電機株式会社 表面実装型半導体パッケージ装置
JP6897056B2 (ja) 2016-10-20 2021-06-30 富士電機株式会社 半導体装置及び半導体装置製造方法
JP6825306B2 (ja) 2016-11-02 2021-02-03 富士電機株式会社 半導体装置
CN110462817B (zh) * 2017-04-06 2023-11-28 三菱电机株式会社 半导体装置及其制造方法、以及电力转换装置
JPWO2019053942A1 (ja) * 2017-09-15 2020-10-15 住友電気工業株式会社 半導体モジュール
JP7188049B2 (ja) * 2018-12-17 2022-12-13 富士電機株式会社 半導体装置
WO2020235056A1 (ja) 2019-05-22 2020-11-26 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
JP7413668B2 (ja) 2019-07-19 2024-01-16 富士電機株式会社 半導体装置及びその製造方法
JP6750721B1 (ja) * 2019-11-06 2020-09-02 富士電機株式会社 半導体装置及び半導体装置の製造方法
KR102273299B1 (ko) * 2020-04-27 2021-07-06 알에프에이치아이씨 주식회사 열 확산 및 임피던스 정합을 위한 GaN 기반 고출력 트랜지스터 구조체 및 이를 제조하는 방법
JP7170943B2 (ja) * 2020-07-08 2022-11-14 三菱電機株式会社 パワー半導体モジュール及び電力変換装置
JP7494613B2 (ja) 2020-07-17 2024-06-04 富士電機株式会社 半導体装置
US20240258188A1 (en) * 2021-08-18 2024-08-01 Mitsubishi Electric Corporation Semiconductor device
WO2024150303A1 (ja) * 2023-01-11 2024-07-18 三菱電機株式会社 パワーモジュール

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03101222A (ja) * 1989-09-14 1991-04-26 Seiko Epson Corp 半導体素子の電極構造
JP2854757B2 (ja) * 1992-06-17 1999-02-03 三菱電機株式会社 半導体パワーモジュール
JPH0621330A (ja) * 1992-06-30 1994-01-28 Mitsubishi Electric Corp 半導体パワーモジュール
JP3279842B2 (ja) * 1994-09-29 2002-04-30 オリジン電気株式会社 電力用半導体装置
DE59713027D1 (de) * 1996-09-30 2010-03-25 Infineon Technologies Ag Mikroelektronisches bauteil in sandwich-bauweise
JP3830669B2 (ja) * 1998-08-24 2006-10-04 株式会社日立製作所 電力変換装置
JP4023032B2 (ja) * 1999-06-02 2007-12-19 株式会社デンソー 半導体装置の実装構造及び実装方法
JP2001185678A (ja) * 1999-12-24 2001-07-06 Toshiba Corp 電力用半導体装置
JP2002111231A (ja) * 2000-10-03 2002-04-12 Toppan Printing Co Ltd 多層プリント配線板
JP2002125381A (ja) * 2000-10-13 2002-04-26 Mitsubishi Electric Corp 電力変換装置
JP2003017658A (ja) * 2001-06-28 2003-01-17 Toshiba Corp 電力用半導体装置
JP3850703B2 (ja) * 2001-09-28 2006-11-29 株式会社東芝 電圧駆動型電力用半導体装置
JP3764687B2 (ja) * 2002-02-18 2006-04-12 三菱電機株式会社 電力半導体装置及びその製造方法
JP2004172211A (ja) * 2002-11-18 2004-06-17 Yaskawa Electric Corp パワーモジュール
JP3960230B2 (ja) * 2003-01-24 2007-08-15 富士電機ホールディングス株式会社 半導体モジュールおよびその製造方法並びにスイッチング電源装置
JP4039258B2 (ja) * 2003-01-31 2008-01-30 富士電機デバイステクノロジー株式会社 電力用半導体装置
JP4491244B2 (ja) * 2004-01-07 2010-06-30 三菱電機株式会社 電力半導体装置
JP4649948B2 (ja) * 2004-10-22 2011-03-16 トヨタ自動車株式会社 半導体装置
JP2006156574A (ja) * 2004-11-26 2006-06-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2009064908A (ja) * 2007-09-05 2009-03-26 Ibiden Co Ltd 配線基板およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105981168A (zh) * 2014-08-28 2016-09-28 富士电机株式会社 功率半导体模块
CN105981168B (zh) * 2014-08-28 2018-10-16 富士电机株式会社 功率半导体模块
US10128166B2 (en) 2014-08-28 2018-11-13 Fuji Electric Co., Ltd. Power semiconductor module

Also Published As

Publication number Publication date
JP2009064852A (ja) 2009-03-26

Similar Documents

Publication Publication Date Title
JP5241177B2 (ja) 半導体装置及び半導体装置の製造方法
JP5525024B2 (ja) 半導体装置及び半導体装置の製造方法
US9917031B2 (en) Semiconductor device, and method for assembling semiconductor device
JP4438489B2 (ja) 半導体装置
US9731370B2 (en) Directly cooled substrates for semiconductor modules and corresponding manufacturing methods
JP4635564B2 (ja) 半導体装置
US7705443B2 (en) Semiconductor device with lead frame including conductor plates arranged three-dimensionally
JP6083109B2 (ja) 半導体装置
JP6032294B2 (ja) 半導体装置
US10242961B2 (en) Semiconductor device
JP6054345B2 (ja) 半導体装置及び半導体装置の製造方法
JP5826234B2 (ja) 半導体装置及び半導体装置の製造方法
CN115101498A (zh) 功率模块、电源系统、车辆及光伏系统
JP4888085B2 (ja) 半導体装置の製造方法
JP3841007B2 (ja) 半導体装置
JP6381489B2 (ja) 半導体装置の製造方法
JP2021019065A (ja) 半導体装置
JP3619708B2 (ja) パワー半導体モジュール
CN113224022A (zh) 半导体模块和半导体模块的制造方法
JP4277168B2 (ja) 樹脂封止型半導体装置及びその製法
JP2020088030A (ja) 板はんだおよび半導体装置の製造方法
CN218788371U (zh) 封装模组及电子设备
JP2015015412A (ja) 半導体装置
JP4055700B2 (ja) 半導体装置
JP7086204B2 (ja) 半導体装置、電力変換装置、及び半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100422

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130402

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5241177

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250