JP6750721B1 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP6750721B1
JP6750721B1 JP2019201559A JP2019201559A JP6750721B1 JP 6750721 B1 JP6750721 B1 JP 6750721B1 JP 2019201559 A JP2019201559 A JP 2019201559A JP 2019201559 A JP2019201559 A JP 2019201559A JP 6750721 B1 JP6750721 B1 JP 6750721B1
Authority
JP
Japan
Prior art keywords
external connection
terminal hole
terminal
connection terminal
conductive substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019201559A
Other languages
English (en)
Other versions
JP2021077703A (ja
Inventor
源宜 窪内
源宜 窪内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2019201559A priority Critical patent/JP6750721B1/ja
Application granted granted Critical
Publication of JP6750721B1 publication Critical patent/JP6750721B1/ja
Priority to CN202011061378.4A priority patent/CN112786556A/zh
Priority to DE102020125501.2A priority patent/DE102020125501A1/de
Priority to US17/039,636 priority patent/US11756868B2/en
Publication of JP2021077703A publication Critical patent/JP2021077703A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

【課題】おもて面の直上が空間的に制限されることがない。【解決手段】半導体装置は、外部接続端子２４を備える半導体モジュールと、主面に貫通して形成された端子孔４１を備え、端子孔４１の入口４１ａから出口４１ｂに向けて外部接続端子２４の他端部が端子孔４１に嵌合されてはんだ５０により固着され、外部接続端子２４と電気的に接続される導通基板４０とを有している。さらに、端子孔４１に、端子孔４１に対する他端部の挿通を係止する段差４２である係止部が形成されている。外部接続端子２４の他端部は端子孔４１に対する挿通が係止部により係合されて端子孔４１に留まっている。したがって、導通基板４０から突出することなく、導通基板４０に接合される。【選択図】図５

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
半導体モジュールは、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等の半導体チップを含み、そのおもて面から垂直に延出する複数のピン状の外部接続端子が設けられている。外部接続端子は、半導体モジュールの内部で半導体チップの制御電極及び主電極に電気的に接続されている。半導体装置は、このような半導体モジュールを複数備え、各半導体モジュールの外部接続端子に取り付けられたプリント基板またはバスバーを備える。これにより、半導体装置は、例えば、電力変換装置として機能する。
特開２０１１−１４２１２４号公報 特開２０１７−１６３０１６号公報
上記の半導体装置ではプリント基板から外部接続端子が突出している。すなわち、半導体装置のおもて面の直上には外部接続端子の突出が許容されるための空間を要する。このため、半導体装置のおもて面の直上には、絶縁シート等を配置することができない。また、半導体装置のおもて面の直上に別の装置を配置する場合には、外部接続端子の突出した部分の空間を空ける必要がある。さらには、半導体装置はこのような空間を要するために、半導体装置の設置先によっては、半導体装置の設置自由度も限られてしまう場合もある。
本発明は、このような点に鑑みてなされたものであり、おもて面の直上が空間的に制限されることがない半導体装置及び半導体装置の製造方法を提供することを目的とする。
本発明の一観点によれば、半導体素子と、第１一端部が前記半導体素子に電気的に接続されて、第１他端部が前記半導体素子から延出する第１外部接続端子と、を有する半導体モジュールと、主面に貫通して形成された第１端子孔を備え、前記第１端子孔の第１入口から第１出口に向けて前記第１他端部が前記第１端子孔に嵌合されてはんだにより固着され、前記第１外部接続端子と電気的に接続される第１導通基板と、を有し、前記第１端子孔に、段差、テーパまたは突起である第１係止部が形成されて、前記第１他端部は前記第１端子孔に対する挿通が前記第１係止部により係止されて前記第１端子孔の内部に留まっている、半導体装置が提供される。
また、本発明の一観点によれば、上記半導体装置の製造方法が提供される。
開示の技術によれば、おもて面の直上が空間的に制限されることがなく、おもて面の直情を有効活用でき、または、小型化を図ることができる。
半導体モジュールの外観を示す斜視図（その１）である。 半導体モジュールの外観を示す斜視図（その２）である。 半導体モジュールの断面図である。 第１の実施の形態の半導体装置の一例を説明するための図である。 第１の実施の形態の導通基板に対する外部接続端子の接合を説明するための図（その１）である。 第１の実施の形態の導通基板に対する外部接続端子の接合を説明するための図（その２）である。 第１の実施の形態の導通基板に対する外部接続端子の接合を説明するための図（その３）である。 第１の実施の形態の導通基板に対する外部接続端子の接合を説明するための図（その４）である。 第１の実施の形態の導通基板に対する外部接続端子の接合を説明するための図（その５）である。 第１の実施の形態の導通基板に対する外部接続端子の接合を説明するための図（その６）である。 第１の実施の形態の導通基板に対する外部接続端子の接合を説明するための図（その７）である。 第１の実施の形態の導通基板に対する外部接続端子の接合方法を説明するための図（その１）である。 第１の実施の形態の導通基板に対する外部接続端子の接合方法を説明するための図（その２）である。 第１の実施の形態の導通基板に対する外部接続端子の接合方法を説明するための図（その３）である。 第１の実施の形態の半導体装置の一例を示す図（その１）である。 第１の実施の形態の半導体装置の一例を示す図（その２）である。 第２の実施の形態のプリント基板に対する外部接続端子の接合を説明するための図である。 第３の実施の形態のバスバーが取り付けられた複数の半導体モジュールを説明するための図（その１）である。 第３の実施の形態のバスバーに対する外部接続端子の接合を説明するための図（その１）である。 第３の実施の形態のバスバーが取り付けられた複数の半導体モジュールを説明するための図（その２）である。 第３の実施の形態のバスバーに対する外部接続端子の接合を説明するための図（その２）である。 第３の実施の形態のバスバーに対する外部接続端子の接合を説明するための図（その３）である。 第４の実施の形態の半導体モジュールの断面図である。
以下、図面を参照して、実施の形態について説明する。なお、以下の説明において、「おもて面」及び「上面」とは、図１の半導体モジュール１０において、上側を向いた面を表す。同様に、「上」とは、図１の半導体モジュール１０において、上側の方向を表す。「裏面」及び「下面」とは、図１の半導体モジュール１０において、下側を向いた面を表す。同様に、「下」とは、図１の半導体モジュール１０において、下側の方向を表す。必要に応じて他の図面でも同様の方向性を意味する。「おもて面」、「上面」、「上」、「裏面」、「下面」、「下」、「側面」は、相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。
［第１の実施の形態］
第１の実施の形態で用いられる半導体モジュールの一例について、図１〜図３を用いて説明する。図１及び図２は、半導体モジュールの外観を示す斜視図であり、図３は、半導体モジュールの断面図である。なお、図３は、図１及び図２の半導体モジュール１０において長手方向に沿って、半導体モジュール１０の中心を通る中心線による断面図を表している。
半導体モジュール１０は、後述する第１〜第４半導体素子１４〜１７と当該第１〜第４半導体素子１４〜１７を封止する封止部３０と封止部３０内で第１〜第４半導体素子１４〜１７と電気的に接続する導電ポスト１９，２０及び外部接続端子２１ａ，２１ｂ，２２ａ，２２ｂ，２３，２４，２５とを有している。すなわち、半導体モジュール１０は、図３に示されるように、第１〜第４半導体素子１４〜１７と、第１回路板１２ａと、第２回路板１２ｂと、第３回路板（図示を省略）と、を内部に備えている。さらに、半導体モジュール１０は、プリント基板１８と、導電ポスト１９，２０と、外部接続端子２１ａ，２１ｂ，２２ａ，２２ｂ，２３，２４，２５とを備えている。この半導体モジュール１０は、略直方体計上の封止部３０により封止されている。また、封止部３０のおもて面において、外部接続端子２１ａ，２２ａ，２３，２４，２５及び外部接続端子２１ｂ，２２ｂ，２３，２４，２５がそれぞれ長手方向中心線を軸にして線対称の位置に配置されている。
外部接続端子２１ａ，２１ｂ，２２ａ，２２ｂ，２３，２４，２５は、一端部が封止部３０のおもて面から半導体モジュール１０の封止部３０内部に延伸し、他端部が封止部３０のおもて面から、おもて面に対して垂直に延出している。さらに、他端部は、長手方向に沿って２列に設けられている。外部接続端子２１ａ，２１ｂ，２２ａ，２２ｂは、半導体モジュール１０のスイッチングを制御するための制御端子である。外部接続端子２１ａ，２１ｂは、後述する第１，第３半導体素子１４，１６のゲート電極と電気的に接続されたゲート端子（Ｇ１，Ｇ２端子）である。外部接続端子２２ａ，２２ｂは、後述する第１，第３半導体素子１４，１６のエミッタ電極と電気的に接続されたケルビンエミッタ端子（Ｅ１ｓ，Ｅ２ｓ端子）である。また、外部接続端子２３，２４，２５は、主電流が入出力する主端子である。外部接続端子２３は、後述する第１半導体素子１４のコレクタ電極と電気的に接続され、プラス側の入力電流が流れる入力端子（Ｐ端子）である。外部接続端子２４は、後述する第３半導体素子１６のエミッタ電極と電気的に接続され、マイナス側の入力電流が流れる入力端子（Ｎ端子）である。外部接続端子２５は、後述する第１半導体素子１４のエミッタ電極及び第３半導体素子１６のコレクタ電極と電気的に接続され、出力電流が流れる出力端子（Ｏ端子）である。外部接続端子２３，２４，２５はそれぞれ、半導体モジュール１０の短手方向と平行に２つずつ並んで設けられている。なお、外部接続端子２１ａ，２１ｂ，２２ａ，２２ｂ，２３，２４，２５は、円柱状または角柱状を成している。外部接続端子２１ａ，２１ｂ，２２ａ，２２ｂ，２３，２４，２５の形状は、後述する導通基板４０の端子孔４１と同じ形状であることが電気接続の点から好ましい。さらに、外部接続端子２１ａ，２１ｂ，２２ａ，２２ｂ，２３，２４，２５、及び導通基板４０の端子孔４１の形状は、共に円柱状であることが、組み立ての作業性からより好ましい。外部接続端子２１ａ，２１ｂ，２２ａ，２２ｂ，２３，２４，２５は、導電性に優れた材質により構成されている。このような材質として、例えば、銀、銅、ニッケル、または、少なくともこれらの一種を含む合金等により構成されている。
半導体モジュール１０には水平方向に並んで配置された第１絶縁基板１１Ａ及び第２絶縁基板１１Ｂを備えている。第１絶縁基板１１Ａ及び第２絶縁基板１１Ｂは、熱伝導性の良い、酸化アルミニウム、窒化アルミニウム、窒化珪素等のセラミックスにより構成されている。このような第１絶縁基板１１Ａの上面には、第１回路板１２ａが配置されており、裏面には同様の厚みを有する金属板１３が配置されている。また、第２絶縁基板１１Ｂの上面には、第２回路板１２ｂが配置されており、裏面には同様の厚みを有する金属板１３が配置されている。さらに、第１絶縁基板１１Ａ及び第２絶縁基板１１Ｂの上面には、複数の第３回路板が配置されている。第１回路板１２ａ及び第２回路板１２ｂ並びに第３回路板は、例えば、厚みが０．５ｍｍ以上、１．５ｍｍ以下である。また、第１回路板１２ａ及び第２回路板１２ｂは、導電性に優れた材質により構成されている。このような材質として、例えば、銀、銅、ニッケル、または、少なくともこれらの一種を含む合金等により構成されている。第１回路板１２ａ及び第２回路板１２ｂの表面に対して、耐食性を向上させるために、例えば、ニッケル等の材料によるめっき処理等を行ってもよい。この材料は、ニッケルの他に、ニッケル−リン合金、ニッケル−ボロン合金等がある。金属板１３は、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等の金属により構成されている。また、金属板１３は、図２に示されるように、封止部３０の裏面から表出されている。このような第１絶縁基板１１Ａ及び第２絶縁基板１１Ｂに、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Brazed）基板を用いることができる。
このように金属板１３が裏面から表出された半導体モジュール１０の裏面に冷却器（図示を省略）を取り付けて放熱性を向上させることも可能である。この冷却器は、例えば、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等により構成されている。また、冷却器として、フィン、または、複数のフィンから構成されるヒートシンク並びに水冷による冷却装置等を適用してもよい。また、ベース板は、このような冷却器と一体的に構成されてもよい。その場合は、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成される。そして、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により冷却器と一体化された放熱板の表面に形成してもよい。この材料は、ニッケルの他に、ニッケル−リン合金、ニッケル−ボロン合金等がある。
第１回路板１２ａには、第１半導体素子１４及び第２半導体素子１５がはんだ（図示を省略）を介して実装されている。また、第２回路板１２ｂには、第３半導体素子１６及び第４半導体素子１７がはんだ（図示を省略）を介して実装されている。第１〜第４半導体素子１４〜１７は、第１絶縁基板１１Ａ及び第２絶縁基板１１Ｂに分かれて実装されている。第１絶縁基板１１Ａ及び第２絶縁基板１１Ｂを一体もので形成した場合、熱応力による絶縁基板の変形が大きくなるため、その影響で絶縁基板や樹脂が割れたり、絶縁基板から回路板や樹脂が剥離したりするおそれがあるためである。一方で、本実施の形態においては、絶縁基板を２枚に分けることにより、信頼性を改善することができる。
第１半導体素子１４及び第３半導体素子１６は、スイッチング素子であり、シリコンまたは炭化シリコンから構成される、例えば、ＩＧＢＴ、パワーＭＯＳＦＥＴ等の半導体素子を含んでいる。このような第１半導体素子１４及び第３半導体素子１６は、例えば、裏面に主電極としてコレクタ電極（または、ドレイン電極）を、おもて面に、主電極としてゲート電極及びエミッタ電極（または、ソース電極）をそれぞれ備えている。また、第２半導体素子１５及び第４半導体素子１７は、ＦＷＤ（Free Wheeling Diode）として用いられるダイオード素子であり、ＳＢＤ（Schottky Barrier Diode）、ＰｉＮ（P-intrinsic-N Diode）ダイオード等を含んでいる。このような第２半導体素子１５及び第４半導体素子１７は、裏面に主電極としてカソード電極を、おもて面に主電極としてアノード電極をそれぞれ備えている。炭化シリコンから構成される場合、このような第１〜第４半導体素子１４〜１７の厚さは、例えば、１８０μｍ以上、２２０μｍ以下であって、平均は、２００μｍ程度である。シリコンから構成される場合、このような第１〜第４半導体素子１４〜１７の厚さは、例えば、６０μｍ以上、２００μｍ以下であって、平均は、１２０μｍ程度である。
このような第１回路板１２ａ及び第２回路板１２ｂの上方には、所定の間隔をおいて、プリント基板１８が第１回路板１２ａ及び第２回路板１２ｂと対向して配置されている。このプリント基板１８は、その上面に配線パターンを備えた金属層を有し、下面に配線パターンを備えた金属層を有している。なお、それらの金属層の図示は省略する。
プリント基板１８の所定の金属層と、第１回路板１２ａ及び第２回路板１２ｂもしくは第３回路板との間は、導電ポスト１９により電気的に接続されている。また、プリント基板１８の所定の金属層と、第１〜第４半導体素子１４〜１７との間は、導電ポスト２０により電気的に接続されている。さらに、第１回路板１２ａ及び第３回路板には、外部接続端子２１ａ，２１ｂ，２２ａ，２２ｂ，２３，２４，２５が電気的かつ機械的に接続されている。上記の部材同士の接続については、はんだや金属焼結材等の導電性の接合材を用いることができる。
第１回路板１２ａ、第２回路板１２ｂ、第３回路板、第１〜第４半導体素子１４〜１７、導電ポスト１９，２０及びプリント基板１８は、封止部３０により封止されている。封止部３０は、エポキシ樹脂、フェノール樹脂、マレイミド樹脂等の熱硬化性樹脂と熱硬化性樹脂に含有される充填材とを含んでいる。このような封止部３０の一例として、エポキシ樹脂とエポキシ樹脂にフィラーとして二酸化シリコン、酸化アルミニウム、窒化ホウ素または窒化アルミニウム等の充填材とを含んでいる。そして、図１及び図２に示すような半導体モジュール１０が形成される。
このような半導体モジュール１０は、以下のように電気的に接続されている。第１半導体素子１４のコレクタ電極は、第１回路板１２ａを経由して外部接続端子２３（Ｐ端子）に接続される。第１半導体素子１４のエミッタ電極は、まず、導電ポスト２０を経由してプリント基板１８の金属層に接続され、次に、導電ポスト１９及び第２回路板１２ｂを経由して、外部接続端子２５（Ｏ端子）に接続される。第１半導体素子１４のゲート電極は、まず、導電ポスト２０を経由してプリント基板１８の金属層に接続され、次に、導電ポスト１９及び第３回路板を経由して、外部接続端子２１ａ（Ｇ１端子）に接続される。第１半導体素子１４の補助エミッタ電極は、まず、導電ポスト２０を経由してプリント基板１８の金属層に接続され、次に、導電ポスト１９及び第３回路板を経由して、外部接続端子２２ａ（Ｅ１ｓ端子）に接続される。
第２半導体素子１５のカソード電極は、第１回路板１２ａを経由して外部接続端子２３（Ｐ端子）に接続される。第２半導体素子１５のアノード電極は、まず、導電ポスト２０を経由してプリント基板１８の金属層に接続され、次に、導電ポスト１９及び第３回路板を経由して、外部接続端子２５（Ｏ端子）に接続される。
第３半導体素子１６のコレクタ電極は、まず、第２回路板１２ｂを経由して、外部接続端子２５（Ｏ端子）に接続される。第３半導体素子１６のエミッタ電極は、まず、導電ポスト２０を経由してプリント基板１８の金属層に接続され、次に、導電ポスト１９及び第３回路板を経由して、外部接続端子２４（Ｎ端子）に接続される。第３半導体素子１６のゲート電極は、まず、導電ポスト２０を経由してプリント基板１８の金属層に接続され、次に、導電ポスト１９及び第３回路板を経由して、外部接続端子２１ｂ（Ｇ２端子）に接続される。第３半導体素子１６の補助エミッタ電極は、まず、導電ポスト２０を経由してプリント基板１８の金属層に接続され、次に、導電ポスト１９及び第３回路板を経由して、外部接続端子２２ｂ（Ｅ２ｓ端子）に接続される。
第４半導体素子１７のカソード電極は、まず、第２回路板１２ｂを経由して、外部接続端子２５（Ｏ端子）に接続される。第４半導体素子１７のアノード電極は、まず、導電ポスト２０を経由してプリント基板１８の金属層に接続され、次に、導電ポスト１９及び第３回路板を経由して、外部接続端子２４（Ｎ端子）に接続される。
次に、このような複数の外部接続端子２１ａ，２１ｂ，２２ａ，２２ｂ，２３，２４，２５を備える半導体モジュール１０を複数含む半導体装置について図４を用いて説明する。図４は、第１の実施の形態の半導体装置の一例を説明するための図である。なお、図４（Ａ）は、半導体装置１の平面図、図４（Ｂ）は、図４（Ａ）の一点鎖線Ｙ−Ｙにおける半導体装置１の断面図である。但し、外部接続端子２１ａ，２３，２４，２５と導通基板４０ａ〜４０ｄとの接合は簡略化して表されている。半導体装置１は、３相ブリッジインバータ回路を構成する３つの半導体モジュール１０と導通基板４０ａ〜４０ｄとを備えている。なお、導通基板４０ａ〜４０ｄを区別しない場合には、導通基板４０として説明する場合がある。
導通基板４０は、導電体を含む板である。例えば、バスバー、プリント回路基板等である。導通基板４０は、ドライバ回路、電源や出力設備等の外部機器と半導体モジュール１０の外部接続端子２１ａ，２１ｂ，２２ａ，２２ｂ，２３，２４，２５とを電気的に接続し、半導体モジュール１０の制御及び半導体モジュール１０に対する電圧等の入出力を行うことができるものである。導通基板４０は、半導体モジュール１０の２列に配列された外部接続端子２１ａ，２１ｂ，２２ａ，２２ｂ，２３，２４，２５に電気的に接続されている。具体的には、導通基板４０ａは、プリント回路基板である。このような導通基板４０ａに対して、制御端子である外部接続端子２１ａ，２１ｂ，２２ａ，２２ｂが電気的に接続されている。導通基板４０ｂは、バスバーである。このような導通基板４０ｂに対して、主端子である外部接続端子２３が電気的に接続されている。導通基板４０ｃは、バスバーである。このような導通基板４０ｃに対して、主端子である外部接続端子２４が電気的に接続されている。そして、導通基板４０ｄは、バスバーである。このような導通基板４０ｄに対して、主端子である外部接続端子２５が電気的に接続されている。この際、外部接続端子２１ａ，２１ｂ，２２ａ，２２ｂ，２３，２４，２５は、それらの他端部が導通基板４０から貫通することなく導通基板４０に電気的に接続されている。また、半導体装置１は、３つの半導体モジュール１０を含む場合に限らない。半導体装置１は、少なくとも１つの半導体モジュール１０と複数の導通基板４０とを備えていればよい。例えば、半導体モジュール１０は、短辺方向と平行に、長辺を対向させて複数配列して設けられていてもよい。
次に、このような導通基板４０に対する外部接続端子２１ａ，２１ｂ，２２ａ，２２ｂ，２３，２４，２５の接合について図５〜図１１を用いて説明する。図５〜図１１は、第１の実施の形態の導通基板に対する外部接続端子の接合を説明するための図である。なお、図５〜図１０は、図４（Ａ）の一点鎖線Ｘ−Ｘにおける断面図をそれぞれ表している。図５（Ａ），（Ｂ）、図６（Ａ），（Ｂ）、図７（Ａ），（Ｂ）、図８〜図１０、図１１（Ａ），（Ｂ）は、導通基板４０に対する外部接続端子の接合例をそれぞれ表している。また、以下では、外部接続端子のうち外部接続端子２４の場合を例に挙げて説明する。他の外部接続端子についても同様に導通基板４０に接合することができる。なお、本実施の形態では、導通基板４０をバスバーとして説明する。そして、導通基板４０の端子孔または外部接続端子２４の他端部の少なくともいずれか一方に、段差、テーパまたは突起である係止部が形成されて、外部接続端子２４の他端部は端子孔に対する挿通が係止部により係止されて、導通基板４０を貫通することなく、端子孔の内部に留まっている。以下、これらについて具体的に説明する。
まず、図５（Ａ）に示されるように、導通基板４０には端子孔４１が形成されている。端子孔４１は、導通基板４０の裏面の入口４１ａから裏面の反対側のおもて面の出口４１ｂに貫通するように形成されている。なお、端子孔４１の平面視の形状は、外部接続端子２４の形状に応じて、円形状、方形状等を成す。また、入口４１ａから出口４１ｂまでの間に段差４２が構成されている。この段差４２は、端子孔４１の内周を取り囲んで形成されている。したがって、この場合は、入口４１ａの面積は出口４１ｂの面積よりも大きい。なお、段差４２は、端子孔４１の内周に沿って一部に形成されてもよい。このような端子孔４１に外部接続端子２４の他端部が接合している。外部接続端子２４の他端部は、側周面に突起や段差が形成されていない円筒状である。この際、外部接続端子２４の他端部の先端面の周縁部が端子孔４１の段差４２に当接して、外部接続端子２４と端子孔４１とのクリアランスのはんだ５０により固着されている。外部接続端子２４の他端部は、端子孔４１に留まっている。したがって、外部接続端子２４は、導通基板４０を貫通することなく、導通基板４０に電気的に接合することができる。
また、図５（Ｂ）に示されるように、導通基板４０には端子孔４１が裏面の入口４１ａから裏面の反対側のおもて面の出口４１ｂに貫通して形成されている。なお、端子孔４１の平面視の形状は、外部接続端子２４の形状に応じて、円形状、方形状等を成す。さらに、端子孔４１の内周面の入口４１ａから所定の位置に係合部として突起部２４ｃが端子孔４１内に突出して形成されている。突起部２４ｃは、凹部と凹部の間に形成されている。突起部２４ｃにより端子孔４１の内周面に形成された段差４２は、端子孔４１の内周を取り囲んで形成されている。または、内周面の少なくとも一部に形成されていればよい。このような端子孔４１に外部接続端子２４の他端部が接合している。外部接続端子２４の他端部は、側周面に突起や段差が形成されていない柱状である。この際、外部接続端子２４の他端部の先端面の周縁部が突起部２４ｃに当接して、外部接続端子２４と端子孔４１とのクリアランスのはんだ５０により固着されている。外部接続端子２４の他端部は、端子孔４１に留まっている。したがって、外部接続端子２４は、導通基板４０を貫通することなく、導通基板４０に電気的に接合することができる。
また、図６（Ａ）に示されるように、導通基板４０には端子孔４１が裏面の入口４１ａから裏面の反対側のおもて面の出口４１ｂに貫通して形成されている。この際、端子孔４１は、内周面に突起や段差が形成されておらず、柱状の中空を成している。端子孔４１の入口４１ａと出口４１ｂとは対向しており、同一の形状及び同一の面積である。一方、外部接続端子２４の先端面には、突起部２４ａが形成されて突起部２４ａの周囲を取り囲む周縁部２４ｂに段差２４ｅが形成されている。このような端子孔４１に外部接続端子２４の突起部２４ａがはんだ５０を介して嵌合していると共に、導通基板４０の端子孔４１の入口４１ａの縁部に外部接続端子２４の周縁部２４ｂに形成された段差２４ｅが当接している。このようにして導通基板４０の端子孔４１に外部接続端子２４が接合されている。外部接続端子２４の他端部は、端子孔４１に留まっている。したがって、外部接続端子２４は、導通基板４０を貫通することなく、導通基板４０に電気的に接合することができる。また、突起部２４ａを外部接続端子２４の先端面上に形成することで、はんだ５０により外部接続端子２４のはんだ５０との密着面積が増加するために、外部接続端子２４は、図５（Ａ）の場合よりもより強固に端子孔４１に接合されるようになる。
また、外部接続端子２４は、図６（Ｂ）に示されるように、導通基板４０の端子孔４１は、内周面に突起や段差が形成されていない柱状である。外部接続端子２４には、他端部の先端面から所定の距離、離れた外周面に沿って突起部２４ｃが形成されている。突起部２４ｃは外部接続端子２４の外周面を取り囲むように形成されてもよく、側周面の周径に沿って少なくとも一部に形成されてもよい。外部接続端子２４の突起部２４ｃは形成予定領域の（外部接続端子２４の長手方向に対して）上部と下部とを押付工具により押しつけて、凹部を形成する。これにより、凹部で挟まれた箇所を隆起させて凸部を形成することで、凹部と凹部の間に突起部２４ｃが設けられる。このような方法で、外部接続端子２４の外周面に突起部２４ｃを予め設けておいてもよいし、突起部２４ｃを別途設けてもよい。このような外部接続端子２４を導通基板４０の端子孔４１に入口４１ａから挿入すると、突起部２４ｃが端子孔４１の入口４１ａの縁部に当接する。これにより、外部接続端子２４は端子孔４１とのクリアランスのはんだ５０により固着される。他端部の先端面が端子孔４１の入口４１ａから出口４１ｂの間に位置する。したがって、外部接続端子２４は、導通基板４０を貫通することなく、導通基板４０に電気的に接合する。
また、図７（Ａ）に示されるように、図５（Ａ）の場合において、さらに外部接続端子２４の先端面の周縁部２４ｂの内側に突起部２４ａが一体的に形成されている。この突起部２４ａは、端子孔４１の段差４２から出口４１ｂの領域に収納可能な大きさ、形状である。外部接続端子２４は端子孔４１に対して、突起部２４ａが端子孔４１の段差４２から出口４１ｂの領域に収納される。さらに、外部接続端子２４の周縁部２４ｂの段差２４ｅが端子孔４１の段差４２に当接して、外部接続端子２４と端子孔４１とのクリアランスのはんだ５０により固着されている。外部接続端子２４の他端部は、端子孔４１に留まっている。したがって、外部接続端子２４は、導通基板４０を貫通することなく、導通基板４０に電気的に接合することができる。このような突起部２４ａを外部接続端子２４の先端面上に形成することで、はんだ５０により外部接続端子２４の他端部のはんだ５０との密着面積が増加する。このため、外部接続端子２４は、図５（Ａ）の場合よりもより強固に端子孔４１に接続されるようになる。
また、図７（Ｂ）に示されるように、図５（Ａ）の場合において、さらに外部接続端子２４の先端面上にスペーサ２６が配置されている。このスペーサ２６は、外部接続端子２４と同様の材質により構成されている。また、スペーサ２６は、端子孔４１の段差４２から出口４１ｂの領域に収納されることができる大きさ、形状であり、外部接続端子２４と同様の円柱状、角柱状を成している。したがって、外部接続端子２４及びスペーサ２６は、導通基板４０を貫通することなく、導通基板４０に電気的に接合することができる。このようなスペーサ２６を外部接続端子２４の先端面上に配置することで、はんだ５０により外部接続端子２４の他端部がスペーサ２６と共に固着されるために、外部接続端子２４は、図５（Ａ）の場合よりもより強固に端子孔４１に接合されるようになる。
次に、導通基板４０は、図８に示されるように、端子孔４１の内周面にテーパ状のテーパ部４３が形成されている。このような端子孔４１に外部接続端子２４の他端部が嵌合されると、他端部の先端面の外縁部がテーパ部４３に当接する。これにより、外部接続端子２４は端子孔４１とはんだ５０により固着される。外部接続端子２４の他端部は、端子孔４１に留まっている。したがって、外部接続端子２４は、導通基板４０を貫通することなく、導通基板４０に電気的に接合することができる。
また、図９に示されるように、導通基板４０には端子孔４１が裏面の入口４１ａから裏面の反対側のおもて面の出口４１ｂに貫通して形成されている。一方、外部接続端子２４の他端部にテーパ状のテーパ部２４ｄが形成されている。このような外部接続端子２４を導通基板４０の端子孔４１に入口４１ａから挿入すると、テーパ部２４ｄが端子孔４１の入口４１ａの縁部に当接する。これにより、外部接続端子２４は端子孔４１とのクリアランスのはんだ５０により固着される。外部接続端子２４の他端部は、端子孔４１に留まっている。したがって、外部接続端子２４は、導通基板４０を貫通することなく、導通基板４０に電気的に接合することができる。
次に、外部接続端子２４は、図１０に示されるように、他端部にテーパ状のテーパ部２４ｄが形成されている。また、導通基板４０の端子孔４１の内周面にもこのテーパ部２４ｄに対応する傾斜面が形成されている。このような外部接続端子２４を導通基板４０の端子孔４１に入口４１ａから挿入すると、テーパ部２４ｄが端子孔４１の傾斜面に当接する。これにより、外部接続端子２４は端子孔４１とのクリアランスのはんだ５０により固着される。外部接続端子２４の他端部は、端子孔４１に留まっている。したがって、外部接続端子２４は、導通基板４０を貫通することなく、導通基板４０に電気的に接合することができる。このように、外部接続端子２４にテーパ部２４ｄを形成し、端子孔４１に傾斜面を形成することで、外部接続端子２４は、図８，９の場合よりもより強固に端子孔４１に接合されるようになる。
次に、外部接続端子２４は、側周面に突起や段差が形成されず、柱状である。また、図１１（Ａ）に示されるように、その先端面の面積が、入口４１ａの面積よりも広い。さらに、外部接続端子２４は、他端部の先端面の周縁部に突起部２４ｆが形成されている。なお、突起部２４ｆは、先端面の周縁部に沿って形成されてもよく、または、周縁部の一部に形成されてもよい。導通基板４０には端子孔４１が裏面の入口４１ａから裏面の反対側のおもて面の出口４１ｂに貫通して形成されている。この際、端子孔４１は、内周面に突起や段差が形成されず、柱状の中空である。端子孔４１の入口４１ａと出口４１ｂとは対向しており、同一の形状及び同一の面積である。さらに、導通基板４０は、入口４１ａの縁部に凹部が形成されている。なお、凹部は、外部接続端子２４の突起部２４ｆに対向して形成されていてよい。凹部は、突起部２４ｆの縁部に沿って形成されてもよく、または、周縁部の一部に形成されてもよい。この際、このような外部接続端子２４の他端部は、その先端面の面積が、入口４１ａの面積よりも広いために、入口４１ａを覆い、外部接続端子２４の他端部の先端面の周縁部が導通基板４０の端子孔４１の入口４１ａの縁部に当接している。さらに、導通基板４０の端子孔４１のはんだ５０により他端部の先端面が固着される。したがって、外部接続端子２４は、導通基板４０を貫通することなく、導通基板４０に電気的に接合することができる。そして、突起部２４ｆが入口４１ａの縁部の凹部に嵌入して他端部が端子孔４１に係合される。そのために、外部接続端子２４は、導通基板４０の所定位置から位置ずれすることなく接合することができる。なお、突起部２４ｆは、導通基板４０の端子孔４１の入口４１ａの周縁部に形成されていてもよい。この場合、外部接続端子２４は、他端部の先端面の周縁部に凹部が形成されている。
また、図１１（Ｂ）に示されるように、図１１（Ａ）の場合において、図７（Ｂ）と同様に、さらに外部接続端子２４の先端面上にスペーサ２６が配置されている。このスペーサ２６は、外部接続端子２４と同様の材質により構成されている。また、スペーサ２６は、端子孔４１の段差４２から出口４１ｂの領域に収納されることができる大きさ、形状であり、外部接続端子２４と同様の円柱状、角柱状を成している。したがって、外部接続端子２４及びスペーサ２６は、導通基板４０を貫通することなく、導通基板４０に電気的に接合することができる。このようなスペーサ２６を外部接続端子２４の先端面上に配置することで、はんだ５０により外部接続端子２４の他端部がスペーサ２６と共に固着されるために、外部接続端子２４は、図１１（Ａ）の場合よりもより強固に端子孔４１に接合されるようになる。
このように、上記半導体装置１では、第１〜第４半導体素子１４〜１７と、一端部が第１〜第４半導体素子１４〜１７に電気的に接続されて、他端部が第１〜第４半導体素子１４〜１７から延出する外部接続端子２４と、を有する半導体モジュールを有している。さらに、主面に貫通して形成された端子孔４１を備え、端子孔４１の入口４１ａから出口４１ｂに向けて他端部が端子孔４１に嵌合されてはんだ５０により固着され、外部接続端子２４と電気的に接続される導通基板４０とを有している。さらに、端子孔４１または他端部の少なくともいずれか一方に、端子孔４１に対する他端部の挿通を係止する段差、テーパまたは突起である係止部が形成されている。外部接続端子２４の他端部は端子孔４１に対する挿通が係合部により係合されて端子孔４１に留まっている。したがって、導通基板４０から突出することなく、導通基板４０に接合される。このため、導通基板４０上の空間的制限が抑制される。これにより、半導体装置１は、高さを低背化することができ、小型化を図ることができる。
次に、導通基板４０の端子孔４１に対する外部接続端子２４の接合方法について、図１２〜図１４を用いて説明する。図１２〜図１４は、第１の実施の形態の導通基板に対する外部接続端子の接合方法を説明するための図である。なお、以下では、図５〜図１１のうち図５（Ａ）の場合に関する接合方法について説明する。しかしながら、図５（Ａ）以外の場合でも以下と同様にして接合することができる。
まず、半導体モジュール１０及び導通基板４０を用意する。導通基板４０の半導体モジュール１０に対向する裏面（主面）には、裏面の入口４１ａから裏面の反対側のおもて面の出口４１ｂに貫通する端子孔４１が形成されている。また、端子孔４１は、入口４１ａから出口４１ｂまでに段差４２が構成されている。
次に、外部接続端子２４に端子孔４１が対向するように導通基板４０をセットして、図１２（Ａ）に示されるように、導通基板４０の端子孔４１の出口４１ｂの周囲にはんだ５１を配置する。なお、この場合、導通基板４０に対して先にはんだ５１を配置して、外部接続端子２４に導通基板４０をセットしてもよい。そして、外部接続端子２４の他端部を、当該他端部が導通基板４０の端子孔４１の段差４２に当接するまで入口４１ａから挿通する。この際、外部接続端子２４は、導通基板４０を貫通することなく、導通基板４０の端子孔４１に嵌合する。
この状態において、はんだ５１を、例えば、はんだごてにて加熱して溶融させる。溶融したはんだ５１は、図１２（Ｂ）に示されるように、導通基板４０の出口４１ｂから、外部接続端子２４が嵌合された端子孔４１内に流れ込み、外部接続端子２４と端子孔４１とのクリアランスに浸入する。このようにして外部接続端子２４と端子孔４１とのクリアランスに浸入したはんだ５１が固化したはんだ５０により、図５（Ａ）に示されるように、端子孔４１に外部接続端子２４が接合される。
次に、図１２とは異なる接合方法について、図１３を用いて説明する。既述の通り、半導体モジュール１０及び導通基板４０を用意した後、外部接続端子２４に端子孔４１が対向するように導通基板４０をセットして、図１３（Ａ）に示されるように、導通基板４０の端子孔４１の出口４１ｂを塞ぐようにはんだ５１を配置する。なお、先に、導通基板４０の端子孔４１の出口４１ｂにはんだ５１を配置して、外部接続端子２４に導通基板４０をセットしてもよい。そして、外部接続端子２４の他端部を、当該他端部が導通基板４０の端子孔４１の段差４２に当接するまで入口４１ａから挿通する。この際、外部接続端子２４は、導通基板４０を貫通することなく、導通基板４０に嵌合する。
この状態において、はんだ５１を、例えば、はんだごてにて加熱して溶融させる。溶融したはんだ５１は、図１３（Ｂ）に示されるように、導通基板４０の出口４１ｂから、外部接続端子２４が嵌合された端子孔４１内に流れ込み、外部接続端子２４と端子孔４１とのクリアランスに浸入する。このようにして外部接続端子２４と端子孔４１とのクリアランスに浸入したはんだ５１が固化したはんだ５０により、図５（Ａ）に示されるように、端子孔４１に外部接続端子２４が接合される。
次に、図１３の接合方法とは異なる接合方法について、図１４を用いて説明する。既述の通り、半導体モジュール１０及び導通基板４０を用意した後、外部接続端子２４に端子孔４１が対応するように導通基板４０をセットして、図１４（Ａ）に示されるように、導通基板４０の端子孔４１の出口４１ｂを塞ぐと共に、出口４１ｂ上にはんだ５１を配置する。なお、この場合も、先にはんだ５１を配置して、その後に、外部接続端子２４に導通基板４０をセットしてもよい。そして、外部接続端子２４の他端部を、当該他端部が導通基板４０の端子孔４１の段差４２に当接するまで入口４１ａから挿通する。この際、外部接続端子２４は、導通基板４０を貫通することなく、導通基板４０に嵌合する。
この状態において、はんだ５１を、例えば、はんだごてにて加熱して溶融させる。これにより溶融したはんだ５１は、図１４（Ｂ）に示されるように、導通基板４０の出口４１ｂから、外部接続端子２４が嵌合された端子孔４１内に流れ込み、外部接続端子２４と端子孔４１とのクリアランスに浸入する。図１４の場合では、はんだ５１は、導通基板４０の端子孔４１の出口４１ｂを塞ぐだけでなく、出口４１ｂ上にも設けているために、図１３の場合と比べると、はんだ５１の量が増加して、外部接続端子２４と端子孔４１とのクリアランス全体に確実に浸入する。なお、溶融したはんだ５１の浸入量を調整するためには、出口４１ｂ上に配置するはんだ５１の量を適宜調整することで実現される。このようにして外部接続端子２４と端子孔４１とのクリアランスに浸入したはんだ５１が固化したはんだ５０により、図５（Ａ）に示されるように、端子孔４１に外部接続端子２４が確実に接合される。
次に、上記のように外部接続端子が貫通せずに接合された導通基板を有する半導体装置の具体例について図１５及び図１６を用いて説明する。図１５及び図１６は、第１の実施の形態の半導体装置の一例を示す図である。
半導体装置１ａは、図１５に示されるように、複数の半導体モジュール１０とコンデンサ７５，７６と冷却器７０とを有する。複数の半導体モジュール１０とコンデンサ７５，７６とはバスバー６０を介して電気的に接続されている。さらに、半導体装置１ａは、図示を省略するゲート駆動ユニットを有する。なお、図１５では半導体装置１ａの側面を表しているために、半導体モジュール１０が１個のみ表示されている。
半導体モジュール１０は冷却器７０上に複数配置されていてもよい。このような半導体モジュール１０は、既述の通り、第１半導体素子１４と、第２半導体素子１６と、第１半導体素子１５と、第２半導体素子１７とを含み、３レベルインバータとして機能する。コンデンサ７５，７６は、第１半導体素子１４及び第３半導体素子１６によるスイッチング動作により生じるリプル電流を減衰させる平滑コンデンサである。バスバー６０は、第１面６０ａと当該第１面６０ａに直角に接続された第２面６０ｂとを有する。第１面６０ａの内側（半導体モジュール１０側）にコンデンサ７５，７６が電気的に接続され、第２面６０ｂの裏面に、半導体モジュール１０から延出する外部接続端子２３，２４，２５の他端部が接合されている。なお、ゲート駆動ユニットは、入力された制御信号を絶縁し、絶縁した制御信号、例えば、ＰＷＭ（pulse width modulation）信号を、半導体モジュール１０を駆動するゲート信号に変換して出力する。
このように半導体装置１ａは、半導体モジュール１０の外部接続端子２３，２４，２５を、上記の図５〜図１１のようにバスバー６０の第２面６０ｂから突出することなく取り付けることができるため、バスバー６０の第２面６０ｂ上の空間的制限が抑制される。これにより、バスバー６０の第１面６０ａに対してコンデンサ７５，７６を第２面６０ｂに接近させて取り付けることができる。したがって、半導体装置１ａは、図１５中における高さを低背化することができ、小型化を図ることができる。
また、半導体装置１ａは、図１６に示されるように、コンデンサ７５，７６を第１面６０ａの外側（半導体モジュール１０の反対側）に取り付けてもよい。このようにコンデンサ７５，７６を配置する場合、半導体装置１ａは、バスバー６０の第２面６０ｂ上の空間的制限を抑制することができるために、例えば、図１６中右側から工具や手作業による処理を行うことができ、取り扱い性が高まる。
［第２の実施の形態］
第２の実施の形態では、導通基板としてプリント基板の場合を例に挙げて図１７を用いて説明する。図１７は、第２の実施の形態のプリント基板に対する外部接続端子の接合を説明するための図である。なお、図１７は、図４の一点鎖線Ｚ−Ｚにおける断面図を表している。但し、図１７（Ａ），（Ｂ）は、プリント基板の異なる形態を表している。また、第２の実施の形態でも、半導体モジュール１０の外部接続端子のうち制御端子である外部接続端子２１ａ，２２ａの場合を例に挙げて説明する。
プリント基板８０は、導電層８１ｂ，８１ｃが２層形成された両面プリント基板である。絶縁層８１ａと絶縁層８１ａのおもて面及び裏面に設けられた導電層８１ｂ，８１ｃとを有し、導電層８１ｂ，８１ｃの表面に保護層８１ｄ，８１ｅがそれぞれ形成されている。さらに、プリント基板８０は裏面の入口８２ａからおもて面の出口８２ｂに貫通するスルーホール８２が形成されている。
図１７（Ａ）に示されるように、スルーホール８２は、内周面に突起や段差が形成されず、柱状の中空である。スルーホール８２の入口８２ａ及び出口８２ｂは対向しており、それぞれ同じ形状及び同じ面積である。外部接続端子２１ａ，２２ａが嵌合するスルーホール８２はその内壁面に導電層８１ｂ，８１ｃが露出していてよい。また、スルーホール８２の内壁面には金属により構成されるめっき８３が形成され、内壁面から露出した導電層８１ｂ，８１ｃを覆っていてもよい。図１７（Ａ）の左側のスルーホール８２では、入口８２ａ側の導電層８１ｃが、スルーホール８２の内壁面から露出され、めっき８３で覆われて、めっき８３と電気的に接続されている。出口８２ｂ側の導電層８１ｂはスルーホール８２の内壁面から露出せず、めっき８３と電気的に絶縁されている。一方、図１７（Ａ）の右側のスルーホール８２は、入口８２ａ側の導電層８１ｃがスルーホール８２の内壁面から露出せず、めっき８３と電気的に絶縁されている。出口８２ｂ側の導電層８１ｂが、スルーホール８２の内壁面から露出され、めっき８３で覆われて、めっき８３と電気的に接続されている。
このようなプリント基板８０を半導体モジュール１０の外部接続端子２１ａ，２２ａに取り付ける場合について説明する。外部接続端子２１ａ，２２ａは、先端面の周縁部に形成された段差２１ａｅ，２２ａｅの内側に突起部２１ａａ，２２ａａが形成されている。スルーホール８２に対して、外部接続端子２１ａ，２２ａの突起部２１ａａ，２２ａａがはんだ５０を介して嵌合していると共に、プリント基板８０のスルーホール８２の入口８２ａの縁部に外部接続端子２１ａ，２２ａの周縁部に形成された段差２１ａｅ，２２ａｅが当接している。また、外部接続端子２１ａ，２２ａは、それぞれ別の導電層８１ｂ，８１ｃに電気的に接続されているスルーホール（図１７（Ａ）の左右のスルーホール）に接続することができる。このようにしてプリント基板８０のスルーホール８２に外部接続端子２１ａ，２２ａが接合される。外部接続端子２１ａ，２２ａの他端部は、スルーホール８２に留まっている。したがって、外部接続端子２１ａ，２２ａは、プリント基板８０を貫通することなく、導電層８１ｂ，８１ｃに電気的に接続することができる。また、複数の外部接続端子２１ａ，２２ａを、複数の導電層が積層された多層積層基板のそれぞれの導電層８１ｃ，８１ｂに接続することができる。
また、プリント基板８０は、図１７（Ｂ）に示されるように、スルーホール８２の入口８２ａ側からプリント基板８０の絶縁層８１ａまでを掘削加工により、入口８２ａから出口８２ｂまでの間に段差８２ｃを設けることができる。この段差８２ｃは、スルーホール８２の内周を取り囲んで形成されている。このようなスルーホール８２に、柱状の外部接続端子２１ａ，２２ａの他端部を嵌合することができる。この際、外部接続端子２１ａ，２２ａの他端部の先端面の周縁部２１ａｂ，２２ａｂが段差８２ｃに当接して、外部接続端子２１ａ，２２ａとスルーホール８２とのクリアランスのはんだ５０により固着されている。外部接続端子２１ａ，２２ａの他端部は、スルーホール８２に留まっている。したがって、外部接続端子２１ａ，２２ａは、プリント基板８０を貫通することなく、導電層８１ｂ，８１ｃに電気的に接続することができる。また、複数の外部接続端子２１ａ，２２ａを、複数の導電層が積層された多層積層基板のそれぞれの導電層８１ｃ，８１ｂに接続することができる。なお、外部接続端子２１ａ，２２ａは、図７（Ａ）の場合と同様に、先端面に突起部２４ａが形成されていてもよい。
なお、図１７に示されるプリント基板８０に対する外部接続端子２１ａ，２２ａの接合方法は、第１の実施の形態の図１２〜図１４に示される方法を必要に応じて適用でき、その方法に応じて外部接続端子２１ａ，２２ａの他端部の形状を異ならせることができる。
［第３の実施の形態］
第３の実施の形態では、半導体モジュール１０に対して、２つの積層した導通基板を設ける場合について、図１８〜図２２を用いて説明する。図１８及び図２０は、第３の実施の形態のバスバーが取り付けられた複数の半導体モジュールを説明するための図である。図１９、図２１及び図２２は、第３の実施の形態のバスバーに対する外部接続端子の接合を説明するための図である。なお、図１９及び、図２１及び図２２は、図１８及び図２０に示される破線の領域内を拡大して示している。
図１８に示されるように、半導体装置は、＋側の入力基板に相当する導通基板６１、−側の入力基板に相当する導通基板６２、出力基板に相当する導通基板６３と、制御基板に相当するプリント基板８０を含む。導通基板６１〜６３及びプリント基板８０は平板状である。また、導通基板６１，６２は、絶縁紙６４（後述）を介して積層されている。複数の半導体モジュール１０の外部接続端子２３〜２５に導通基板６１〜６３を取り付けるにあたり、導通基板６１が取り付けられる外部接続端子２３の他端部（先端面）を導通基板６２が取り付けられる外部接続端子２４の他端部（先端面）よりも高位になるようにしている。また、導通基板６１は、外部接続端子２４に対応する領域に上部開口６１ａが形成されている。導通基板６２は、外部接続端子２３が接触することなく挿通する下部開口６２ａがそれぞれ形成されている。また、外部接続端子２５の他端部（先端面）の位置（高さ）は、外部接続端子２３の他端部（先端面）と同じか、より低位になるようにしている。導通基板６３の位置（高さ）は、導通基板６１と同じか、より低位になるようにしている。
また、図１９に示されるように、導通基板６１，６２には端子孔４１が形成され、外部接続端子２３，２４が接続されている。図６（Ａ）の場合と同様に、導通基板６１，６２には、端子孔４１が裏面の入口４１ａから裏面の反対側のおもて面の出口４１ｂに貫通するようにそれぞれ形成されている。また、外部接続端子２３，２４の他端部の先端面の周縁部には段差２３ｅ，２４ｅが構成されている。この際、端子孔４１に外部接続端子２３，２４の突起部２３ａ，２４ａがはんだ５０を介して嵌合している。それと共に、端子孔４１の入口４１ａの縁部に外部接続端子２３，２４の他端部の先端面の周縁部に形成された段差２３ｅ，２４ｅに当接して、外部接続端子２４と端子孔４１とのクリアランスのはんだ５０により固着されている。したがって、外部接続端子２４は、導通基板６２を貫通することなく、導通基板６２に電気的に接続することができる。また、外部接続端子２３も、導通基板６１を貫通することなく、導通基板６１に電気的に接続することができる。このように半導体モジュール１０の外部接続端子２３，２４を導通基板６１から突出することなく取り付けることができるため、導通基板６１上の空間的制限が抑制される。同様に外部接続端子２５も、導通基板６３を貫通することなく、導通基板６３に電気的に接続することができる。また、この際、導通基板６１，６２は絶縁紙６４が挟持されて、導通基板６１，６２の絶縁性が保たれている。上部開口６１ａ及び下部開口６２ａは、それぞれ、外部接続端子２４，２３に対して十分距離が取られている。絶縁紙６４は、端子孔４１を全て含む領域に貫通穴が形成されている。絶縁紙６４の貫通穴は、端子孔４１より大きい。絶縁紙６４の貫通穴は、外部接続端子２５の外径より大きいことが好ましい。また、上部開口６１ａ及び下部開口６２ａは、絶縁紙６４の貫通穴を全て含む領域に形成されている。絶縁紙６４の貫通穴は、上部開口６１ａ及び下部開口６２ａより小さいことが好ましい。これにより、外部接続端子２３，２４に対する沿面距離が十分確保される。
一方で、半導体モジュール１０の外部接続端子２３〜２５が導通基板６１〜６３から突出することなく導通基板６１〜６３に取り付けられるには、図２０の場合でもよい。図２０に示す場合では、複数の半導体モジュール１０に導通基板６１〜６３を取り付けるにあたり、導通基板６１が取り付けられる外部接続端子２３の先端面と導通基板６２が取り付けられる外部接続端子２４の先端面とが同じ高さになるようにしている。また、図１８の場合と同様に、導通基板６１は、外部接続端子２４に対応する領域に上部開口６１ａが形成されている。導通基板６２は、外部接続端子２３が接触することなく挿通するような下部開口６２ａがそれぞれ形成されている。また、外部接続端子２５の他端部（先端面）の位置（高さ）は、外部接続端子２３の他端部（先端面）と同じか、より低位になるようにしている。導通基板６３の位置（高さ）は、導通基板６１と同じか、より低位になるようにしている。
また、図２１に示されるように、導通基板６１，６２には端子孔４１が形成され、外部接続端子２３，２４が接続されている。この場合、導通基板６１と外部接続端子２３との接続は、図５（Ａ）の場合と同様であってよい。導通基板６１の端子孔４１は裏面の入口４１ａから裏面の反対側のおもて面の出口４１ｂに貫通するように形成されている。また、入口４１ａから出口４１ｂまでに段差４２が構成されている。この際、外部接続端子２３の他端部の先端面の周縁部が段差４２に当接して、外部接続端子２３と端子孔４１とのクリアランスのはんだ５０により固着されている。したがって、外部接続端子２３は、導通基板６１を貫通することなく、導通基板６１に電気的に接続することができる。外部接続端子２５も、同様の構成で導通基板６３を貫通することなく、導通基板６３に電気的に接続することができる。一方、導通基板６２と外部接続端子２３とは、図２１に示されるように、柱状の端子孔４１で接続されている。そして、ストレート状の外部接続端子２４が、導通基板６２の端子孔４１を挿通し、その先端面は導通基板６１のおもて面よりも下位に位置する。なお、外部接続端子２４は、端子孔４１にはんだ５０により固着されている。このように半導体モジュール１０の外部接続端子２３，２４を導通基板６１から突出することなく取り付けることができるため、導通基板６１上の空間的制限が抑制される。また、この際、導通基板６１，６２は絶縁紙６４が挟持されて、導通基板６１，６２の絶縁性が保たれている。この場合でも、上部開口６１ａ及び下部開口６２ａは、それぞれ、外部接続端子２４，２３に対して十分距離が取られている。これにより、外部接続端子２４，２３に対する沿面距離が十分確保される。
また、図２１に対する変形例では、図２２のように、導通基板６１，６２は、外部接続端子２３，２４が接合される箇所を含む領域が上部開口６１ａ及び下部開口６２ａ側にくぼんだ形状を成している。より具体的には、上位に位置する導通基板６１は、外部接続端子２３が接合される箇所を含む領域が下部開口６２ａ側にくぼんだ形状を成している。すなわち、導通基板６１に端子孔４１が下部開口６２ａ側にくぼんだ凹部が形成されている。また、下位に位置する導通基板６２は、外部接続端子２４が接合される箇所を含む領域が上部開口６１ａ側にくぼんだ形状を成している。すなわち、導通基板６２に端子孔４１が上部開口６１ａ側にくぼんだ凹部が形成されている。また、導通基板６１が取り付けられる外部接続端子２３の先端面と導通基板６２が取り付けられる外部接続端子２４の先端面とが同じ高さになるようにしている。この場合、導通基板６１と外部接続端子２３との接続、及び、導通基板６２と外部接続端子２４との接続は、図５（Ａ）の場合と同様であってよい。２つの導通基板６１，６２の端子孔４１は、それぞれ裏面の入口４１ａから裏面の反対側のおもて面の出口４１ｂに貫通するように形成されている。また、入口４１ａから出口４１ｂまでに段差４２が構成されている。この際、２つの外部接続端子２３，２４の他端部の先端面の周縁部がそれぞれ段差４２に当接して、外部接続端子２３，２４は、それぞれの端子孔４１のクリアランスのはんだ５０により固着されている。したがって、外部接続端子２３，２４は、導通基板６１，６２を貫通することなく、導通基板６１，６２に電気的に接続することができる。なお、くぼんだ凹部は、導通基板６１または導通基板６２の少なくともいずれか一方に形成されていればよい。また、外部接続端子２３の先端面が外部接続端子２４の先端面より、高位であってもよい。
また、図１８〜図２２に示される導通基板６１〜６３と外部接続端子２３，２４，２５は、第１の実施の形態の図５〜図１１に示した構造を用いることができる。また、図１８〜図２２に示される導通基板６１〜６３に対する外部接続端子２３，２４，２５の接続方法は、第１の実施の形態の図１２〜図１４に示される方法を適用することができる。また、図１８〜図２２に示される導通基板６１〜６３は、例えば、表面に絶縁コーティングが行われている場合には、上部開口６１ａ及び下部開口６２ａの面積を図１８〜図２２の場合よりも小さくしてもよい。なお、Ｏ端子である外部接続端子２５が接続される導通基板６３は、Ｐ，Ｎ端子である外部接続端子２３，２４が接続される導通基板６１，６２同様のラミネート状で導通基板６１，６２と積層されて配置されていてもよい。また、外部接続端子２５の接続は外部接続端子２３，２４と同様であってもよい。回路の種類等に応じて、その他の適した配線形状、接続形態を取ることもできる。
［第４の実施の形態］
第１〜第３の実施の形態では、半導体モジュール１０から延出する外部接続端子に導通基板を取り付ける場合を例に挙げて説明した。導通基板は半導体モジュール内に封止してもよい。第４の実施の形態では、この場合について、図２３を用いて説明する。図２３は、第４の実施の形態の半導体モジュールの断面図である。なお、図２３の半導体モジュール１０ａに含まれる構成のうち、既出の半導体モジュール１０等に含まれる構成と同じものには同じ符号を付して、その説明を省略している。また、半導体モジュール１０ａは、半導体モジュール１０と同様の機能を有する。
半導体モジュール１０ａは、第１〜第４半導体素子１４〜１７と当該第１〜第４半導体素子１４〜１７を封止する封止部３０と封止部３０内で第１〜第４半導体素子１４〜１７並びに第１回路板１２ａ、第２回路板１２ｂと電気的に接続する導電ポスト１９，２０及び外部接続端子２１ａ，２１ｂ，２２ａ，２２ｂ，２３，２４，２５とを有している。なお、図２３では、第３，第４半導体素子１６，１７及び外部接続端子２１ｂ，２２ｂは図示を省略している。また、半導体モジュール１０ａは、水平方向に並んで配置された第１絶縁基板１１Ａ及び第２絶縁基板１１Ｂを備えている。第１絶縁基板１１Ａの上面には、第１回路板１２ａが配置されており、裏面には同様の厚みを有する金属板１３が配置されている。また、第２絶縁基板１１Ｂの上面には、第２回路板１２ｂが配置されており、裏面には同様の厚みを有する金属板１３が配置されている。さらに、第１絶縁基板１１Ａ及び第２絶縁基板１１Ｂの上面には、複数の第３回路板が配置されている。また、金属板１３は、図２に示したように、封止部３０の裏面から表出されている。
このような第１回路板１２ａ及び第２回路板１２ｂの上方には、導通基板７１，７２が絶縁紙７４を挟んで設けられて封止部３０で封止されている。なお、導通基板７１，７２及び絶縁紙７４は、図１８の導通基板６１，６２，６３及び絶縁紙６４と同様に平板状である。
半導体モジュール１０ａの導電ポスト１９，２０に導通基板７１，７２を取り付けるにあたり、導通基板７１が取り付けられる導電ポスト１９の他端部（先端面）を導通基板７２が取り付けられる導電ポスト２０の他端部（先端面）よりも高位になるようにしている。また、導通基板７１は、導電ポスト２０に対応する領域に上部開口７１ａが形成されている。導通基板７２は、導電ポスト１９が接触することなく挿通する下部開口７２ａがそれぞれ形成されている。
また、導通基板７１，７２の第１回路板１２ａ、第２回路板１２ｂに対向する側の主面には、第３の実施の形態と同様に、端子孔４１が形成され、導電ポスト１９，２０が接続されている。また、導通基板７１の当該主面の反対側の主面に端子孔４１が形成され、外部接続端子２１ａ，２２ａが接続されている。この端子孔４１は、図２３では、図５（Ａ）の場合と同様の形状を示している。この場合に限らず、第３の実施の形態と同様に、図２３に示される導通基板７１，７２と導電ポスト１９，２０は、第１の実施の形態の図５（Ｂ）〜図１１に示した構造を用いることができる。なお、導通基板７１，７２及び絶縁紙７４は、外部接続端子２３，２４，２５が挿通される貫通孔が形成されている。
絶縁紙７４は、図２３に示されるように端子孔４１に対応する領域に貫通穴が形成されている。絶縁紙７４の貫通穴は、端子孔４１より大きい。絶縁紙７４の貫通穴は、導電ポスト１９，２０の外径より大きいことが好ましい。また、上部開口７１ａ及び下部開口７２ａは、絶縁紙７４の貫通穴を全て含む領域に形成されている。絶縁紙７４の貫通穴は、上部開口７１ａ及び下部開口７２ａより小さいことが好ましい。これにより、導電ポスト１９，２０に対する沿面距離が十分確保される。
また、半導体モジュール１０ａでは、図２１に示した場合と同様に、導電ポスト２０が、導通基板７２の端子孔４１を挿通し、その先端面は導通基板７１のおもて面よりも下位に位置してもよい。なお、導電ポスト２０もまた、端子孔４１にはんだにより固着される。この場合でも、上部開口７１ａ及び下部開口７２ａは、それぞれ、導電ポスト１９，２０に対して十分距離が取られている。これにより、導電ポスト１９，２０に対する沿面距離が十分確保される。
さらに、半導体モジュール１０ａでは、図２２に示した場合と同様に、導通基板７１，７２は、導電ポスト１９，２０が接合される箇所を含む領域が上部開口７１ａ及び下部開口７２ａ側にくぼんだ形状を成してもよい。また、くぼんだ形状は、導通基板７１または導通基板７２の少なくともいずれか一方に形成されていればよい。また、導電ポスト１９の先端面が導電ポスト２０の先端面より、高位であってもよい。
１，１ａ 半導体装置
１０，１０ａ 半導体モジュール
１１Ａ 第１絶縁基板
１１Ｂ 第２絶縁基板
１２ａ 第１回路板
１２ｂ 第２回路板
１３ 金属板
１４ 第１半導体素子
１５ 第２半導体素子
１６ 第３半導体素子
１７ 第４半導体素子
１８ プリント基板
１９，２０ 導電ポスト
２１ａ，２１ｂ，２２ａ，２２ｂ，２３，２４，２５ 外部接続端子
２１ａａ，２２ａａ，２３ａ，２４ａ，２４ｃ，２４ｆ 突起部
２１ａｂ，２２ａｂ，２４ｂ 周縁部
２１ａｅ，２２ａｅ，２３ｅ，２４ｅ，４２，８２ｃ 段差
２４ｄ，４３ テーパ部
２６ スペーサ
３０ 封止部
４０，４０ａ，４０ｂ，４０ｃ，４０ｄ，６１，６２，６３，７１，７２ 導通基板
４１ 端子孔
４１ａ，８２ａ 入口
４１ｂ，８２ｂ 出口
５０，５１ はんだ
６０ バスバー
６０ａ 第１面
６０ｂ 第２面
６１ａ 上部開口
６２ａ 下部開口
６４，７４ 絶縁紙
７０ 冷却器
７１ａ 上部開口
７２ａ 下部開口
７５，７６ コンデンサ
８０ プリント基板
８１ａ 絶縁層
８１ｂ，８１ｃ 導電層
８１ｄ，８１ｅ 保護層
８２ スルーホール
８３ めっき

Claims (20)

  1. 半導体素子と、第１一端部が前記半導体素子に電気的に接続されて、第１他端部が前記半導体素子から延出する第１外部接続端子と、を有する半導体モジュールと、
    主面に貫通して形成された第１端子孔を備え、前記第１端子孔の第１入口から第１出口に向けて前記第１他端部が前記第１端子孔に嵌合されてはんだにより固着され、前記第１外部接続端子と電気的に接続される第１導通基板と、
    を有し、
    前記第１端子孔に、段差、テーパまたは突起である第１係止部が形成されて、前記第１他端部は前記第１端子孔に対する挿通が前記第１係止部により係止されて前記第１端子孔の内部に留まっている、
    半導体装置。
  2. 前記半導体モジュールは、前記半導体素子及び前記第１外部接続端子の前記第１一端部を封止する封止部を有し、前記第１外部接続端子の前記第１他端部が前記封止部から延出し、
    前記第１導通基板は、前記封止部の外側で、前記第１他端部に設けられている、
    請求項１に記載の半導体装置。
  3. 前記半導体モジュールは、前記半導体素子と前記第１外部接続端子と前記第１導通基板とを封止する封止部を有する、
    請求項１に記載の半導体装置。
  4. 前記第１係止部が前記段差である場合、前記第１係止部は前記第１端子孔の内周に形成されている、
    請求項１乃至３のいずれかに記載の半導体装置。
  5. 半導体素子と、第１一端部が前記半導体素子に電気的に接続されて、第１他端部が前記半導体素子から延出する第１外部接続端子と、を有する半導体モジュールと、
    主面に貫通して形成された第１端子孔を備え、前記第１端子孔の第１入口から第１出口に向けて前記第１他端部が前記第１端子孔に嵌合されてはんだにより固着され、前記第１外部接続端子と電気的に接続される第１導通基板と、
    を有し、
    前記第１他端部に、段差である第１係止部が形成されて、前記第１他端部は前記第１端子孔に対する挿通が前記第１係止部により係止されて前記第１端子孔の内部に留まっており、
    前記第１係止部は前記第１他端部の側周面に形成されて、
    前記段差は、前記第１他端部の第１先端面の周縁部に形成されて、
    前記第１先端面の中心部に第１突起部が設けられている、
    半導体装置。
  6. 前記第１端子孔は柱状の中空であり、前記第１突起部が前記第１端子孔の前記第１入口に嵌合し、前記第１係止部が前記第１端子孔の前記第１入口の周縁部に係止される、
    請求項５に記載の半導体装置。
  7. さらに、前記第１端子孔の前記第１入口から前記第１出口への途中に形成された別の段差を含み、
    前記第１先端面が前記第１端子孔の前記別の段差から前記第１出口の間に嵌合して、前記第１他端部の前記段差が前記第１端子孔の前記別の段差に係止される、
    請求項５に記載の半導体装置。
  8. 前記第１突起部はスペーサである、
    請求項５に記載の半導体装置。
  9. 前記第１突起部は前記第１先端面に一体的に形成されている、
    請求項５に記載の半導体装置。
  10. 半導体素子と、第１一端部が前記半導体素子に電気的に接続されて、第１他端部が前記半導体素子から延出する第１外部接続端子と、を有する半導体モジュールと、
    主面に貫通して形成された第１端子孔を備え、前記第１端子孔の第１入口から第１出口に向けて前記第１他端部が前記第１端子孔に嵌合されてはんだにより固着され、前記第１外部接続端子と電気的に接続される第１導通基板と、
    を有し、
    前記第１端子孔または前記第１他端部の少なくともいずれか一方に、突起である第１係止部が形成されて、前記第１他端部は前記第１端子孔に対する挿通が前記第１係止部により係止されて前記第１端子孔の内部に留まっており、
    前記第１係止部は前記第１端子孔の内周または前記第１他端部の側周面の周径に沿って、少なくとも一部に形成されている、
    半導体装置。
  11. 前記突起は前記第１他端部の側周面の周径に沿って少なくとも一部に形成されて、
    前記第１他端部の第１先端面が前記第１端子孔の前記第１入口から前記第１出口の間に位置して前記第１他端部が前記第１端子孔に嵌合して、前記第１係止部が前記第１端子孔の前記第１入口の周縁部に係止される、
    請求項１０に記載の半導体装置。
  12. 半導体素子と、第１一端部が前記半導体素子に電気的に接続されて、第１他端部が前記半導体素子から延出する第１外部接続端子と、を有する半導体モジュールと、
    主面に貫通して形成された第１端子孔を備え、前記第１端子孔の第１入口から第１出口に向けて前記第１他端部が前記第１端子孔に嵌合されてはんだにより固着され、前記第１外部接続端子と電気的に接続される第１導通基板と、
    を有し、
    前記第１端子孔または前記第１他端部の少なくともいずれか一方に、テーパである第１係止部が形成されて、前記第１他端部は前記第１端子孔に対する挿通が前記第１係止部により係止されて前記第１端子孔の内部に留まっており、
    前記第１端子孔の内周面または前記第１他端部の側周面の少なくともいずれか一方に前記第１係止部が形成されている、
    半導体装置。
  13. 前記テーパは、前記第１他端部の側周面と前記第１端子孔の内周面と、に形成されて、
    前記第１他端部の先端面が前記第１入口から前記第１出口の間に嵌合して、前記第１他端部の前記側周面が前記第１端子孔の前記内周面に係止される、
    請求項１２に記載の半導体装置。
  14. 半導体素子と、第１一端部が前記半導体素子に電気的に接続されて、第１他端部が前記半導体素子から延出する第１外部接続端子と、主面に貫通して形成された第１端子孔を備え、前記第１端子孔の第１入口から第１出口に向けて前記第１他端部が前記第１端子孔に嵌合されてはんだにより固着され、前記第１外部接続端子と電気的に接続される第１導通基板と、前記半導体素子と前記第１外部接続端子と前記第１導通基板とを封止する封止部と、を有する半導体モジュールを有し、
    前記第１端子孔または前記第１他端部の少なくともいずれか一方に、段差、テーパまたは突起である第１係止部が形成されて、前記第１他端部は前記第１端子孔に対する挿通が前記第１係止部により係止されて前記第１端子孔の内部に留まっており、
    前記半導体モジュールは前記第１外部接続端子と共に前記封止部内で第２先端部が前記半導体素子に電気的に接続されて、第２他端部が前記封止部から延出する第２外部接続端子を有し、
    前記第１導通基板に対して前記半導体モジュール側に設けられ、前記第１外部接続端子が挿通する下部開口と主面に貫通して形成された第２端子孔とを備え、前記第２端子孔の第２入口から第２出口に向けて前記第２外部接続端子の前記第２他端部が嵌合されてはんだにより固着され、前記第２外部接続端子と電気的に接続される第２導通基板と、
    を有し、
    前記第１導通基板は、前記第２外部接続端子の前記第２他端部の第２先端面に対向する位置に上部開口が形成されている、
    半導体装置。
  15. 前記第２導通基板の前記第２端子孔または前記第２他端部の少なくともいずれか一方に、前記第２端子孔に対する前記第２他端部の挿通を係止する段差、テーパまたは突起である第２係止部が形成されて、前記第２他端部は前記第２端子孔に対する挿通が前記第２係止部により係止されて前記第２端子孔の内部に留まっている、
    請求項１４に記載の半導体装置。
  16. 前記第１外部接続端子の第１先端面は、前記第２外部接続端子の前記第２先端面よりも上位に位置する、
    請求項１５に記載の半導体装装置。
  17. 前記第１導通基板に前記第１端子孔が前記下部開口側にくぼんだ第１凹部、または、
    前記第２導通基板に前記第２端子孔が前記上部開口側にくぼんだ第２凹部の少なくともいずれか一方を備える、
    請求項１５に記載の半導体装装置。
  18. 前記第１外部接続端子の第１先端面と、前記第２外部接続端子の前記第２先端面とは同位に位置し、前記第２外部接続端子は前記第１導通基板を前記第２端子孔で貫通している、
    請求項１４に記載の半導体装置。
  19. 半導体素子と、第１一端部が前記半導体素子に電気的に接続されて、第１他端部が前記半導体素子から延出する第１外部接続端子と、を有する半導体モジュールと、
    主面に貫通して形成された第１端子孔を備え、前記第１端子孔の第１入口から第１出口に向けて前記第１他端部が前記第１端子孔に嵌合されてはんだにより固着され、前記第１外部接続端子と電気的に接続される第１導通基板と、
    を有し、
    前記第１他端部に、突起である第１係止部が形成されて、前記第１他端部は前記第１端子孔に対する挿通が前記第１係止部により係止されて前記第１端子孔の前記第１入口に留まっており、
    前記第１他端部の第１先端面の面積が前記第１入口の面積よりも広く、
    前記突起が前記第１先端面の周縁部に形成されて、前記第１先端面が前記第１入口を覆い、前記突起が前記第１入口の周縁部に嵌入して、前記第１他端部が前記第１端子孔に係合される、
    半導体装置。
  20. 半導体素子と、前記半導体素子を封止する封止部と、前記封止部内で第１一端部が前記半導体素子に電気的に接続されて、第１他端部が前記封止部から延出する第１外部接続端子と、を有する半導体モジュールと、主面に貫通して第１端子孔が形成された第１導通基板とを用意する工程と、
    前記第１導通基板の前記第１端子孔の第１出口または前記第１出口の周縁部の少なくとも一方にはんだを配置する工程と、
    前記第１外部接続端子の前記第１他端部を前記第１導通基板の前記第１端子孔に第１入口から前記第１出口に向けて嵌合する工程と、
    前記はんだを溶融して、前記第１外部接続端子の前記第１他端部を前記第１端子孔に、溶融された前記はんだにより固着させる工程と、
    を有し、
    前記第１端子孔に、段差、テーパまたは突起である第１係止部が形成されて、前記第１他端部は前記第１端子孔に対する挿通が前記第１係止部により係止されて前記第１端子孔の内部に留まっている、
    半導体装置の製造方法。
JP2019201559A 2019-11-06 2019-11-06 半導体装置及び半導体装置の製造方法 Active JP6750721B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019201559A JP6750721B1 (ja) 2019-11-06 2019-11-06 半導体装置及び半導体装置の製造方法
CN202011061378.4A CN112786556A (zh) 2019-11-06 2020-09-30 半导体装置及半导体装置的制造方法
DE102020125501.2A DE102020125501A1 (de) 2019-11-06 2020-09-30 Halbleitervorrichtung und verfahren zu ihrer herstellung
US17/039,636 US11756868B2 (en) 2019-11-06 2020-09-30 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019201559A JP6750721B1 (ja) 2019-11-06 2019-11-06 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP6750721B1 true JP6750721B1 (ja) 2020-09-02
JP2021077703A JP2021077703A (ja) 2021-05-20

Family

ID=72240858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019201559A Active JP6750721B1 (ja) 2019-11-06 2019-11-06 半導体装置及び半導体装置の製造方法

Country Status (4)

Country Link
US (1) US11756868B2 (ja)
JP (1) JP6750721B1 (ja)
CN (1) CN112786556A (ja)
DE (1) DE102020125501A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018140199A2 (en) * 2017-01-03 2018-08-02 The Texas A&M University System Cycloidal rotor micro-air vehicle
JP7451905B2 (ja) * 2019-09-03 2024-03-19 富士電機株式会社 半導体装置及び半導体装置の製造方法
DE102019125108A1 (de) * 2019-09-18 2021-03-18 Audi Ag Leistungselektronikanordnung umfassend eine Leiterplatte und ein Leistungsmodul, Verfahren zur Herstellung einer Leistungselektronikanordnung, Kraftfahrzeug umfassend eine Leistungselektronikanordnung
DE102022209563B3 (de) * 2022-09-13 2023-09-07 Zf Friedrichshafen Ag Verfahren zum Montieren eines Leistungsmoduls

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3529895B2 (ja) * 1995-05-31 2004-05-24 三菱電機株式会社 半導体装置およびその製造方法
JP3960230B2 (ja) * 2003-01-24 2007-08-15 富士電機ホールディングス株式会社 半導体モジュールおよびその製造方法並びにスイッチング電源装置
JP2005353774A (ja) 2004-06-09 2005-12-22 Toyota Motor Corp プレスフィット用基板及びその生産方法
JP4513560B2 (ja) 2004-12-28 2010-07-28 ダイキン工業株式会社 パワーモジュールおよび空気調和機
JP4315203B2 (ja) 2007-02-02 2009-08-19 ダイキン工業株式会社 基板モジュール
JP5241177B2 (ja) * 2007-09-05 2013-07-17 株式会社オクテック 半導体装置及び半導体装置の製造方法
JP4900165B2 (ja) * 2007-09-27 2012-03-21 三菱電機株式会社 電力半導体モジュール
US8378231B2 (en) * 2008-07-31 2013-02-19 Ibiden Co., Ltd. Semiconductor device and method for manufacturing the same
JP4634497B2 (ja) * 2008-11-25 2011-02-16 三菱電機株式会社 電力用半導体モジュール
JP2010212311A (ja) 2009-03-07 2010-09-24 Nissan Motor Co Ltd 半導体装置
JP5158102B2 (ja) 2010-01-05 2013-03-06 富士電機株式会社 半導体装置
JP5481680B2 (ja) * 2010-04-28 2014-04-23 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP6164364B2 (ja) 2014-04-01 2017-07-19 富士電機株式会社 半導体装置
JP6459418B2 (ja) * 2014-11-13 2019-01-30 富士電機株式会社 半導体装置およびその製造方法
DE102015101086B4 (de) * 2015-01-26 2018-04-12 Infineon Technologies Ag Leistungshalbleitermodulanordnung
JP2016164825A (ja) 2015-03-06 2016-09-08 富士電機株式会社 接続端子
JP6672908B2 (ja) 2016-03-10 2020-03-25 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP6897056B2 (ja) * 2016-10-20 2021-06-30 富士電機株式会社 半導体装置及び半導体装置製造方法
JP6988161B2 (ja) 2017-05-17 2022-01-05 富士電機株式会社 パワー半導体モジュールおよびパワー半導体装置

Also Published As

Publication number Publication date
DE102020125501A1 (de) 2021-05-06
JP2021077703A (ja) 2021-05-20
US20210134710A1 (en) 2021-05-06
CN112786556A (zh) 2021-05-11
US11756868B2 (en) 2023-09-12

Similar Documents

Publication Publication Date Title
JP6750721B1 (ja) 半導体装置及び半導体装置の製造方法
WO2013021647A1 (ja) 半導体モジュール、半導体モジュールを備えた半導体装置、および半導体モジュールの製造方法
JP7159620B2 (ja) 半導体装置、冷却モジュール、電力変換装置及び電動車両
JP5678884B2 (ja) 電力変換装置
JP2005303018A (ja) 半導体装置
JP2019040971A (ja) 半導体装置
CN108630618B (zh) 半导体装置
US11195775B2 (en) Semiconductor module, semiconductor device, and manufacturing method of semiconductor module
JP4349364B2 (ja) 半導体装置
JP2017123360A (ja) 半導体モジュール
WO2020208739A1 (ja) 半導体装置
JP5869285B2 (ja) 半導体装置
WO2021140771A1 (ja) 半導体装置
JP6638620B2 (ja) 半導体装置
JP6892006B2 (ja) 半導体装置
JP6981033B2 (ja) 半導体装置及び半導体装置の製造方法
JP7476540B2 (ja) 半導体装置
JP5056105B2 (ja) 半導体装置およびその製造方法
WO2021029150A1 (ja) 半導体装置
JP7347047B2 (ja) 半導体装置
JP3741002B2 (ja) 半導体装置の実装構造
JP7459465B2 (ja) 半導体装置及び半導体装置の製造方法
JP7238565B2 (ja) 半導体装置及び半導体装置の製造方法
US20240071898A1 (en) Semiconductor device and semiconductor device manufacturing method
WO2022137811A1 (ja) 半導体ユニット及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191106

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20191106

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200727

R150 Certificate of patent or registration of utility model

Ref document number: 6750721

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250