JP5678884B2 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
JP5678884B2
JP5678884B2 JP2011525856A JP2011525856A JP5678884B2 JP 5678884 B2 JP5678884 B2 JP 5678884B2 JP 2011525856 A JP2011525856 A JP 2011525856A JP 2011525856 A JP2011525856 A JP 2011525856A JP 5678884 B2 JP5678884 B2 JP 5678884B2
Authority
JP
Japan
Prior art keywords
power conversion
electrode
conductor
terminal
substantially flat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011525856A
Other languages
English (en)
Other versions
JPWO2011016360A1 (ja
Inventor
川波　靖彦
靖彦 川波
雅人 樋口
雅人 樋口
佐々木　亮
亮 佐々木
朗 相馬
朗 相馬
祐 磯部
祐 磯部
徹也 伊藤
徹也 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaskawa Electric Corp
Original Assignee
Yaskawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaskawa Electric Corp filed Critical Yaskawa Electric Corp
Priority to JP2011525856A priority Critical patent/JP5678884B2/ja
Publication of JPWO2011016360A1 publication Critical patent/JPWO2011016360A1/ja
Application granted granted Critical
Publication of JP5678884B2 publication Critical patent/JP5678884B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/2949—Coating material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

本発明は、電力変換装置に関し、特に、電力変換用半導体素子を備える電力変換装置に関する。
従来、電力変換用半導体素子を備える電力変換装置が知られている（たとえば、特許文献１参照）。
上記特許文献１には、ＩＧＢＴ（電力変換用半導体素子）と、ＩＧＢＴに電気的に接続されるリードフレームと、ＩＧＢＴとリードフレームとを内部に含むように設けられるモールド樹脂とを備える半導体装置（電力変換装置）が開示されている。この半導体装置では、外部との電気的な接続が可能なように、リードフレームがモールド樹脂の側面から突出してはみ出すように形成されている。
特開２００８−１０３６２３号公報
しかしながら、上記特許文献１に記載の半導体装置では、半導体装置と外部の配線とを接続するために、リードフレームがモールド樹脂の側面からはみ出しているので、その分半導体装置が大きくなり、その結果、小型化を図ることが困難であるという問題点がある。
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、小型化を図ることが可能な電力変換装置を提供することである。
 課題を解決するための手段および発明の効果
上記目的を達成するために、この発明の一の局面における電力変換装置は、電力変換装置本体部と、
前記電力変換装置本体部に電気的に接続される配線基板とを備え、前記電力変換装置本体部は、電極を有する複数の電力変換用半導体素子と、前記複数の電力変換用半導体素子の上面に配置された同電位の複数の前記電極同士、または、前記複数の電力変換用半導体素子の下面に配置された同電位の複数の前記電極同士の少なくとも一方を電気的に接続するように構成されるとともに、前記複数の電力変換用半導体素子よりも上方の位置に、外部との電気的接続をとるための略平坦な上面を有する電極接続用導体部と、前記電力変換用半導体素子を覆う樹脂からなる封止材とを含み、前記電力変換装置本体部の上面において前記電極接続用導体部の前記略平坦な上面を露出させるように構成されており、さらに、前記電極接続用導体部は、前記複数の電力変換用半導体素子の下面側に配置され、前記複数の電力変換用半導体素子の下面に位置する複数の前記電極のうち、同電位の前記電極同士を接続する第２電極用導体と、前記第２電極用導体に電気的に接続されるとともに、前記複数の電力変換用半導体素子よりも上方に延びるように配置され、前記外部との電気的接続をとるための略平坦な上面を有する第２接続用導体とを含み、且つ、複数の前記第２接続用導体は、前記複数の電力変換用半導体素子を取り囲むように配置されており、前記配線基板は、前記封止材から露出された前記電極接続用導体部の前記略平坦な上面に電気的に接続されるように構成されている。
この発明の一の局面による電力変換装置では、上記のように、電力変換装置本体部の上面において露出した電極用導体の上面において外部との電気的接続を行うことによって、電力変換装置と外部の配線とを接続するために電極を電力変換装置本体部の側面からはみ出させる場合と異なり、電力変換装置が大きくなるのを抑制することができる。その結果、電力変換装置の小型化を図ることができる。また、同電位の複数の電極同士を電気的に接続する電極接続用導体の略平坦な上面を露出させることによって、同電位の複数の電極同士を接続する比較的平面積の大きい電極接続用導体の略平坦な上面により、電力変換用半導体素子から発生する熱を上方へ放熱する際の放熱量をより増加させることができる。また、複数の電力変換用半導体素子の電極のうち、同電位の複数の電極同士を電気的に接続する電極接続用導体部を設けることによって、同電位の複数の電極に個別に接続された複数の導体部を個別に外部と電気的に接続する構造に比べて、構造を簡素化しながら容易に外部と電気的に接続することができる。
本発明の第１実施形態によるパワーモジュールの断面図である。 本発明の第１実施形態によるパワーモジュール本体部の平面図である。 図２の１０００−１０００線に沿った断面図である。 図２の１１００−１１００線に沿った断面図である。 本発明の第１実施形態によるパワーモジュール本体部の表面側から見た斜視図である。 本発明の第１実施形態によるパワーモジュール本体部の裏面側から見た斜視図である。 本発明の第１実施形態によるパワーモジュール本体部の回路図である。 本発明の第２実施形態による樹脂材が形成されていない状態のパワーモジュール本体部の表面側から見た斜視図である。 本発明の第２実施形態によるパワーモジュール本体部の表面側から見た斜視図である。 本発明の第２実施形態によるパワーモジュール本体部の裏面側から見た斜視図である。 本発明の第２実施形態によるパワーモジュール本体部の回路図である。 本発明の第３実施形態による樹脂材が形成されていない状態のパワーモジュール本体部の表面側から見た斜視図である。 本発明の第３実施形態によるパワーモジュール本体部の表面側から見た斜視図である。 本発明の第３実施形態によるパワーモジュール本体部の回路図である。 本発明の第４実施形態による樹脂材が形成されていない状態のパワーモジュール本体部の表面側から見た斜視図である。 本発明の第４実施形態によるパワーモジュール本体部の表面側から見た斜視図である。 本発明の第４実施形態によるパワーモジュール本体部の回路図である。 本発明の第５実施形態による樹脂材が形成されていない状態のパワーモジュール本体部の表面側から見た斜視図である。 本発明の第５実施形態によるパワーモジュール本体部の表面側から見た斜視図である。 本発明の第５実施形態によるパワーモジュール本体部の回路図である。 本発明の第６実施形態による樹脂材が形成されていない状態のパワーモジュール本体部の表面側から見た斜視図である。 本発明の第６実施形態によるパワーモジュール本体部の表面側から見た斜視図である。 本発明の第６実施形態によるパワーモジュール本体部の回路図である。 本発明の第７実施形態による樹脂材が形成されていない状態のパワーモジュール本体部の表面側から見た斜視図である。 本発明の第７実施形態によるパワーモジュール本体部の表面側から見た斜視図である。 本発明の第７実施形態によるパワーモジュール本体部の回路図である。 本発明の第８実施形態による樹脂材が形成されていない状態のパワーモジュール本体部の表面側から見た斜視図である。 本発明の第８実施形態によるパワーモジュール本体部の表面側から見た斜視図である。 本発明の第８実施形態によるパワーモジュール本体部の回路図である。 本発明の第９実施形態による樹脂材が形成されていない状態のパワーモジュール本体部の表面側から見た斜視図である。 本発明の第９実施形態によるパワーモジュール本体部の表面側から見た斜視図である。 本発明の第９実施形態によるパワーモジュール本体部の回路図である。 本発明の第１０実施形態による樹脂材が形成されていない状態のパワーモジュール本体部の表面側から見た斜視図である。 本発明の第１０実施形態によるパワーモジュール本体部の表面側から見た斜視図である。 図３４の１２００−１２００線に沿った断面図である。 本発明の第１１実施形態による樹脂材が形成されていない状態のパワーモジュール本体部の表面側から見た斜視図である。 図３６の１３００−１３００線に沿った断面図である。 本発明の第１１実施形態による接続用電極の斜視図である。 本発明の第１２実施形態による樹脂材が形成されていない状態のパワーモジュール本体部の表面側から見た斜視図である。 図３９の１４００−１４００線に沿った断面図である。 図４０の拡大断面図である。 本発明の第１２実施形態による接続用電極の斜視図である。 本発明の第１１実施形態の変形例による接続用電極の斜視図である。 本発明の第１２実施形態の変形例による接続用電極の斜視図である。
以下、本発明の実施形態を図面に基づいて説明する。
（第１実施形態）
まず、図１〜図７を参照して、本発明の第１実施形態によるパワーモジュール１００の構成について説明する。なお、第１実施形態では、本発明の電力変換装置をパワーモジュール１００に適用する場合について説明する。
図１に示すように、本発明の第１実施形態によるパワーモジュール１００は、配線基板２１と、２つのパワーモジュール本体部１００ａおよび１００ｂとから構成されている。なお、パワーモジュール本体部１００ａおよび１００ｂは、本発明の「電力変換装置」および「電力変換装置本体部」の一例である。
まず、図１を参照して、配線基板２１の詳細な構成について説明する。配線基板２１は、ガラスエポキシ、セラミクス、ポリイミドなどからなる。また、配線基板２１の下面には、Ｐ側ゲートドライバＩＣ２２と、Ｎ側ゲートドライバＩＣ２３とが実装されている。なお、パワーモジュール１００は、３相インバータ回路を構成している。そして、パワーモジュール本体部１００ａは、３相インバータ回路の上側アームとして機能する。また、パワーモジュール本体部１００ｂは、３相インバータ回路の下側アームとして機能する。
パワーモジュール本体部１００ａは、Ｐ側ゲート金属端子２４、Ｐ側ソース金属端子２５、Ｐ側ドレイン金属端子２６およびＰ側アノード金属端子２７を介して、配線基板２１に取り付けられている。Ｐ側ゲート金属端子２４、Ｐ側ソース金属端子２５、Ｐ側ドレイン金属端子２６およびＰ側アノード金属端子２７は、ピン状（円柱形状）に形成されている。すなわち、後述する樹脂材１０の表面から露出するゲート端子４（ソース端子５、ドレイン・カソード端子６、アノード端子７）の略平坦な上面４ａ（上面５ａ、上面６ａ、上面７ａ）（図２参照）は、Ｐ側ゲート金属端子２４（Ｐ側ソース金属端子２５、Ｐ側ドレイン金属端子２６、Ｐ側アノード金属端子２７）を介して配線基板２１に電気的に接続されている。また、パワーモジュール本体部１００ｂは、Ｎ側ゲート金属端子２８、Ｎ側ソース金属端子２９、Ｎ側ドレイン金属端子３０およびＮ側アノード金属端子３１を介して、配線基板２１に取り付けられている。Ｎ側ゲート金属端子２８、Ｎ側ソース金属端子２９、Ｎ側ドレイン金属端子３０およびＮ側アノード金属端子３１は、ピン状（円柱形状）に形成されている。すなわち、後述する樹脂材１０の表面から露出するゲート端子４（ソース端子５、ドレイン・カソード端子６、アノード端子７）の略平坦な上面４ａ（上面５ａ、上面６ａ、上面７ａ）（図２参照）は、Ｎ側ゲート金属端子２８（Ｎ側ソース金属端子２９、Ｎ側ドレイン金属端子３０、Ｎ側アノード金属端子３１）を介して配線基板２１に電気的に接続されている。
また、配線基板２１の一方端側には、Ｐ側金属端子３２およびＮ側金属端子３３が設けられている。Ｐ側金属端子３２は、配線基板２１の内部に設けられる導電性金属板からなるバスバー状の配線３４を介して、パワーモジュール本体部１００ａのＰ側ドレイン金属端子２６に接続されている。また、パワーモジュール本体部１００ａのＰ側ソース金属端子２５とＰ側アノード金属端子２７とは、配線基板２１の内部に設けられる配線３４を介して、パワーモジュール本体部１００ｂのＮ側ドレイン金属端子３０に接続されている。また、パワーモジュール本体部１００ｂのＮ側ソース金属端子２９およびＮ側アノード金属端子３１は、配線基板２１の内部に設けられる配線３４を介して、配線基板２１の一方端側に設けられるＮ側金属端子３３に接続されている。
また、Ｐ側ゲートドライバＩＣ２２は、パワーモジュール本体部１００ａのＰ側ゲート金属端子２４近傍で、かつ、配線基板２１とパワーモジュール本体部１００ａとの間に配置されている。つまり、配線基板２１とパワーモジュール本体部１００ａとの間の間隔は、Ｐ側ゲートドライバＩＣ２２の厚みよりも大きくなるように構成されている。また、Ｐ側ゲートドライバＩＣ２２は、配線基板２１の一方端側に設けられるＰ側制御信号端子３５に接続されている。
また、Ｎ側ゲートドライバＩＣ２３は、パワーモジュール本体部１００ｂのＮ側ゲート金属端子２８近傍で、かつ、配線基板２１とパワーモジュール本体部１００ｂとの間に配置されている。つまり、配線基板２１とパワーモジュール本体部１００ｂとの間の間隔は、Ｎ側ゲートドライバＩＣ２３の厚みよりも大きくなるように構成されている。また、Ｎ側ゲートドライバＩＣ２３は、配線基板２１の一方端側に設けられるＮ側制御信号端子３６に接続されている。
なお、Ｐ側ゲートドライバＩＣ２２およびＮ側ゲートドライバＩＣ２３を、それぞれ、パワーモジュール本体部１００ａおよびパワーモジュール本体部１００ｂの金属端子近傍に配置することにより、配線インダクタンスを小さくすることができるので、ノイズなどの外乱に対する耐量が増し、また、後述する複数の半導体素子５２ａ、５２ｂ、５３ａ、５３ｂ（図１２、図１５、図１８、図２７、図３０参照）を、ばらつきを抑えてほぼ同じタイミングでスイッチング動作させることが容易になる。
配線基板２１と、パワーモジュール本体部１００ａおよびパワーモジュール本体部１００ｂとは、所定の距離（空間）を隔てて配置されている。配線基板２１と、パワーモジュール本体部１００ａおよびパワーモジュール本体部１００ｂとの間の空間を埋めるように、封止機能を有する絶縁性の樹脂材３７が充填されている。これにより、配線基板２１と、パワーモジュール本体部１００ａおよびパワーモジュール本体部１００ｂとが固定される。また、配線基板２１と、パワーモジュール本体部１００ａおよびパワーモジュール本体部１００ｂとを接続しているＰ側ゲート金属端子２４、Ｐ側ソース金属端子２５、Ｐ側ドレイン金属端子２６、Ｐ側アノード金属端子２７、Ｎ側ゲート金属端子２８、Ｎ側ソース金属端子２９、Ｎ側ドレイン金属端子３０およびＮ側アノード金属端子３１が腐食するのを抑制することが可能となる。また、絶縁性の樹脂材３７の材質は、半導体素子２および半導体素子３の発熱温度等に応じて適切なものが選択される。
次に、図２〜図７を参照して、パワーモジュール本体部１００ａ（１００ｂ）の詳細な構成について説明する。
図２〜図４に示すように、パワーモジュール本体部１００ａ（１００ｂ）には、ドレイン・カソード電極放熱板１と、半導体素子２と、半導体素子３と、ゲート端子４と、ソース端子５と、ドレイン・カソード端子６と、アノード端子７とが設けられている。なお、ドレイン・カソード電極放熱板１、ゲート端子４、ソース端子５、ドレイン・カソード端子６およびアノード端子７は、絶縁物を含まない銅（Ｃｕ）、銅モリブデン（ＣｕＭｏ）などの金属からなる。また、ドレイン・カソード電極放熱板１は、金属板からなる。ここで、第１実施形態では、半導体素子２は、Ｓｉ系半導体より高温動作が可能なシリコンカーバイド（ＳｉＣ）のＦＥＴ（電界効果トランジスタ）である。また、半導体素子２は、図３に示すように、半導体素子２の主表面に設けられる制御電極２ａおよびソース電極２ｂと、裏面に設けられるドレイン電極２ｃとを有する。なお、半導体素子２は、本発明の「電力変換用半導体素子」および「電圧駆動型トランジスタ素子」の一例である。また、ソース電極２ｂは、本発明の「第１電極」の一例である。また、ドレイン電極２ｃは、本発明の「第２電極」の一例である。また、ドレイン・カソード電極放熱板１は、本発明の「第２電極用導体」および「第２金属板」の一例である。
また、半導体素子３は、Ｓｉ系半導体より高温動作が可能なシリコンカーバイド（ＳｉＣ）のファーストリカバリーダイオード（ＦＲＤ）からなり、アノード電極３ａとカソード電極３ｂとを有する。なお、半導体素子３のカソード電極３ｂは、半導体素子２のドレイン電極２ｃと電気的に接続されており、半導体素子３は、還流ダイオード（図７参照）としての機能を有する。なお、アノード電極３ａは、本発明の「第１ダイオード電極」の一例である。また、カソード電極３ｂは、本発明の「第２ダイオード電極」の一例である。また、半導体素子３は、本発明の「電力変換用半導体素子」および「還流ダイオード素子」の一例である。
図３に示すように、半導体素子２と、半導体素子３とは、それぞれ、半田からなる接合材８を介してドレイン・カソード電極放熱板１の表面上に接合されている。なお、半導体素子２のドレイン電極２ｃがドレイン・カソード電極放熱板１に電気的に接続されている。また、半導体素子３のカソード電極３ｂがドレイン・カソード電極放熱板１に電気的に接続されている。つまり、第１実施形態では、ドレイン・カソード電極放熱板１は、同電位である半導体素子２の裏面のドレイン電極２ｃと半導体素子３の裏面のカソード電極３ｂとを接続するように構成されている。また、この種の半導体素子を用いた場合では、接合箇所の温度が約２５０℃近くまで上昇する。これにより、接合材８は、耐熱性の高いＡｕ−２０Ｓｎ、Ｚｎ−３０Ｓｎ、Ｐｂ−５Ｓｎなどの半田から形成されている。また、接合箇所の温度が約４００℃近くまで上昇する場合には、接合材８は、さらに耐熱性の高い有機層被覆ナノＡｇ粒子などから形成される。
ゲート端子４は、接合材８を介して半導体素子２の表面上（ゲート電極２ａ上）に接合されている。また、第１実施形態では、ゲート端子４は、柱形状を有しており、半導体素子２の表面（上面）上からパワーモジュール本体部１００ａ（１００ｂ）の上方（矢印Ｚ１方向）に向かって延びるように形成されている。また、ゲート端子４は、パワーモジュール本体部１００ａ（１００ｂ）の外側（矢印Ｘ１方向）に向かって延びるように形成されている。また、ゲート端子４の上面４ａは、略平坦で、かつ、平面的に見て、略矩形形状（図２参照）を有する。また、ゲート端子４は、半導体素子２が発生する熱を上面４ａから放熱する機能を有する。なお、ゲート端子４は、本発明の「電極接続用導体部」および「第１電極用導体」の一例である。
ソース端子５は、接合材８を介して半導体素子２の表面上（ソース電極２ｂ上）に接合されている。また、第１実施形態では、ソース端子５は、柱形状を有しており、半導体素子２の表面上からパワーモジュール本体部１００ａ（１００ｂ）の上方（矢印Ｚ１方向）に向かって延びるように形成されている。また、ソース端子５の上面５ａは、略平坦で、かつ、平面的に見て、略矩形形状（図２参照）を有する。また、ソース端子５は、半導体素子２が発生する熱を上面５ａから放熱する機能を有する。なお、ソース端子５は、本発明の「電極接続用導体部」、「第１電極用導体」および「トランジスタ電極用導体」の一例である。
ドレイン・カソード端子６は、接合材８を介して、ドレイン・カソード電極放熱板１の表面上に接合されている。また、第１実施形態では、ドレイン・カソード端子６は、柱形状を有しており、ドレイン・カソード端子６は、半導体素子２および半導体素子３から離間した位置に配置されている。また、ドレイン・カソード端子６は、パワーモジュール本体部１００ａ（１００ｂ）の端部近傍（図２参照）に沿って所定の間隔で６つ配置されている。また、ドレイン・カソード端子６は、半導体素子２および半導体素子３よりも上方に延びるように配置されている。
また、ドレイン・カソード端子６の上面６ａは、略平坦で、かつ、平面的に見て、略矩形形状（図２参照）を有する。また、ドレイン・カソード端子６は、半導体素子２が発生する熱を上面６ａから放熱する機能を有する。また、６つのドレイン・カソード端子６の上面６ａの高さは、それぞれ、略同じである。なお、ドレイン・カソード端子６は、本発明の「電極接続用導体部」および「第２接続用導体」の一例である。
アノード端子７は、接合材８を介して半導体素子３の表面上（アノード電極３ａ上）に接合されている。また、第１実施形態では、アノード端子７は、柱形状を有しており、半導体素子３の表面上からパワーモジュール本体部１００ａ（１００ｂ）の上方（矢印Ｚ１方向）に向かって延びるように形成されている。また、アノード端子７の上面７ａは、略平坦で、かつ、平面的に見て、略矩形形状（図２参照）を有する。また、アノード端子７は、半導体素子３が発生する熱を上面７ａから放熱する機能を有する。なお、アノード端子７は、本発明の「電極接続用導体」、「第１電極用導体」および「ダイオード電極用導体」の一例である。
また、ゲート端子４の上面４ａ、ソース端子５の上面５ａ、ドレイン・カソード端子６の上面６ａ、およびアノード端子７の上面７ａは、略同じ高さを有するように形成されている。
なお、一般的なパワーモジュールでは、半導体素子と電極との間の接合は、ＤＢＣなど絶縁回路基板上の導体部分とワイヤボンディングを介して配線されている。しかしながら、このような配線方法では、配線インダクタンスが比較的大きくなるため、パワーモジュールを高周波でスイッチングした場合、スイッチングロスが増加する。また高温でスイッチングさせた場合、電気抵抗の増加による発熱が生じる。一方、第１実施形態のゲート端子４、ソース端子５、ドレイン・カソード端子６（アノード端子７）は、接合材８を介して半導体素子２（半導体素子３）に直接接合されることにより、ワイヤボンディングを用いる場合に比べて配線の面積が増加し、配線インダクタンスが小さくなる。よってパワーモジュール本体部１００ａ（１００ｂ）を高周波でスイッチングさせても電気抵抗の増加による発熱および電力ロスの低減が可能となる。
また、図２〜図４に示すように、半導体素子２、半導体素子３、ゲート端子４、ソース端子５、ドレイン・カソード端子６、アノード端子７およびドレイン・カソード電極放熱板１の側面を取り囲むように覆うように、シリコンゲルなどからなる絶縁性の樹脂材１０が設けられている。これにより、樹脂材１０は、パワーモジュール本体部１００ａ（１００ｂ）の外形面を形成する。この樹脂材１０は、半導体素子２、半導体素子３、ゲート端子４、ソース端子５、ドレイン・カソード端子６、アノード端子７間の絶縁を行う絶縁体としての機能と、半導体素子２および半導体素子３への水分などの浸入を防止する封止材としての機能とを有する。なお、樹脂材１０は、本発明の「封止材」の一例である。
また、図５に示すように、樹脂材１０は、ゲート端子４の上面４ａ、ソース端子５の上面５ａ、ドレイン・カソード端子６の上面６ａおよびアノード端子７の上面７ａが、上面から露出するように設けられる。なお、樹脂材１０の上面は、ゲート端子４の上面４ａ、ソース端子５の上面５ａ、ドレイン・カソード端子６の上面６ａおよびアノード端子７の上面７ａと略同じ高さを有する。そして、樹脂材１０（パワーモジュール本体部１００ａ、１００ｂ）から露出したゲート端子４の上面４ａ、ソース端子５の上面５ａ、ドレイン・カソード端子６の上面６ａおよびアノード端子７の上面７ａにおいて、外部との電気的接続が行われるように構成されている。また、図６に示すように、ドレイン・カソード電極放熱板１は、樹脂材１０の裏面から露出している。
第１実施形態では、上記のように、パワーモジュール本体部１００ａ（１００ｂ）の上面において露出したゲート端子４（ソース端子５、ドレイン・カソード端子６、アノード端子７）の上面４ａ（上面５ａ、上面６ａ、上面７ａ）において外部との電気的接続を行うことによって、パワーモジュール本体部１００ａ（１００ｂ）と外部の配線とを接続するために電極をパワーモジュール本体部１００ａ（１００ｂ）の側面からはみ出させる場合と異なり、パワーモジュール本体部１００ａ（１００ｂ）が大きくなるのを抑制することができる。その結果、パワーモジュール本体部１００ａ（１００ｂ）の小型化を図ることができる。また、同電位の複数の電極同士を電気的に接続するドレイン・カソード電極放熱板１（ドレイン・カソード端子６）の略平坦な上面（上面６ａ）を露出させることによって、同電位の複数の電極同士を接続する比較的平面積の大きいドレイン・カソード電極放熱板１（ドレイン・カソード端子６）の上面（上面６ａ）により、半導体素子２および３から発生する熱を上方へ放熱する際の放熱量をより増加させることができる。また、同電位である半導体素子２のドレイン電極２ｃと半導体素子３のカソード電極３ｂとを接続するようにドレイン・カソード電極放熱板１を構成する。これにより、同電位の複数の電極に個別に接続された複数の導体部を個別に外部と電気的に接続する構造に比べて、構造を簡素化しながら容易に外部と電気的に接続することができる
また、第１実施形態では、上記のように、ゲート端子４、ソース端子５、ドレイン・カソード端子６およびアノード端子７が、上方に延びる柱形状を有する。また、ゲート端子４の上面４ａ、ソース端子５の上面５ａ、ドレイン・カソード端子６の上面６ａおよびアノード端子７の上面７ａが略平坦に形成されている。これにより、ゲート端子４、ソース端子５、ドレイン・カソード端子６およびアノード端子７が柱形状を有しているので、ゲート端子４、ソース端子５、ドレイン・カソード端子６およびアノード端子７がたとえば細いワイヤー状である場合と異なり、配線インダクタンスを小さくすることができる。その結果、配線インダクタンスが大きいことに起因して、半導体素子２および３が高速に動作できなくなるのを抑制することができる。また、柱形状のゲート端子４、ソース端子５、ドレイン・カソード端子６およびアノード端子７により、細いワイヤー状の電極用導体を用いる場合よりも放熱量を増加させることができるので、放熱性を向上させることができる。
また、第１実施形態では、上記のように、ドレイン・カソード端子６を、パワーモジュール本体部１００ａ（１００ｂ）の端部近傍に配置することによって、ゲート端子４およびソース端子５をパワーモジュール１００ａ（１００ｂ）の中央部に配置することにより、ドレイン・カソード端子６と、ゲート端子４およびソース端子５と、の間の距離を大きくすることができるので、ドレイン・カソード端子６と、ゲート端子４およびソース端子５と、が短絡するのを抑制することができる。
また、第１実施形態では、樹脂材１０を、パワーモジュール１００ａ（１００ｂ）の外形面を構成するように設けることによって、半導体素子２、半導体素子３、ゲート端子４、ソース端子５、ドレイン・カソード端子６およびアノード端子７が樹脂材１０の内部に含まれるので、外部からの衝撃に起因して半導体素子２および３が破損するのを抑制することができる。また、ゲート端子４、ソース端子５、ドレイン・カソード端子６およびアノード端子７が短絡するのを抑制することができる。
また、第１実施形態では、上記のように、半導体素子２および３を、ＳｉＣからなる半導体にすることによって、Ｓｉからなる半導体の場合より高温に動作させることができる。
また、第１実施形態では、上記のように、樹脂材１０の上面から露出されたゲート端子４（ソース端子５、ドレイン・カソード端子６、アノード端子７）の略平坦な上面４ａ（上面５ａ、上面６ａ、上面７ａ）に電気的に接続される配線基板２１を設けることによって、容易に、配線基板２１を介してゲート端子４（ソース端子５、ドレイン・カソード端子６、アノード端子７）に電力を供給することができる。
（第２実施形態）
次に、図８〜図１１を参照して、第２実施形態について説明する。この第２実施形態では、上記第１実施形態のソース端子５の上面５ａとアノード端子７の上面７ａとが電気的に接続されている。
図８に示すように、パワーモジュール本体部１００ｃでは、同電位であるソース端子５の上面５ａとアノード端子７の上面７ａとが、接続用金属板１１によって接続されている。これにより、ソース端子５とアノード端子７とが電気的に接続（図１１参照）される。ソース端子５の上面５ａとアノード端子７の上面７ａとは、半田からなる接合材８を介して接続用金属板１１に接続されている。接続用金属板１１は、ソース端子５の略平坦な上面５ａとアノード端子７の略平坦な上面７ａとに跨るように配置されている。また、接続用金属板１１の上面１１ａは、略平坦に形成されている。
また、同電位である半導体素子２の裏面のドレイン電極２ｃと半導体素子３の裏面のカソード電極３ｂとを接続するようにドレイン・カソード電極放熱板１が設けられている。ドレイン・カソード電極放熱板１の表面上には、半導体素子２および半導体素子３から離間するように、ドレイン・カソード電極放熱板１の端部近傍に６つのドレイン・カソード端子６が配置されている。そして、ゲート端子４の上面４ａと、接続用金属板１１の上面１１ａと、６つのドレイン・カソード端子６の上面６ａとは、互いに略同じ高さを有する。なお、接続用金属板１１は、本発明の「第１接続用導体」および「第１金属板」の一例である。
また、図９に示すように、半導体素子２、半導体素子３、ゲート端子４、接続用金属板１１、ドレイン・カソード端子６、およびドレイン・カソード電極放熱板１の側面を取り囲むように覆うように、シリコンゲルなどからなる絶縁性の樹脂材１０ａが設けられている。これにより、樹脂材１０ａは、パワーモジュール本体部１００ｃの外形面を形成する。なお、樹脂材１０ａは、本発明の「封止材」の一例である。
また、樹脂材１０ａは、ゲート端子４の上面４ａ、接続用金属板１１の上面１１ａ、および、ドレイン・カソード端子６の上面６ａが、上面から露出するように設けられる。なお、樹脂材１０ａの上面は、ゲート端子４の上面４ａ、接続用金属板１１の上面１１ａ、および、ドレイン・カソード端子６の上面６ａと略同じ高さを有する。そして、樹脂材１０ａから露出したゲート端子４の上面４ａ、接続用金属板１１の上面１１ａ、および、ドレイン・カソード端子６の上面６ａにおいて、外部との電気的接続が行われるように構成されている。また、図１０に示すように、ドレイン・カソード電極放熱板１は、樹脂材１０ａの裏面から露出している。
第２実施形態では、上記のように、同電位であるソース端子５の上面５ａとアノード端子７の上面７ａとを接続用金属板１１によって接続する。これにより、ソース端子５の上面５ａとアノード端子７の上面７ａとが接続用金属板１１により接続されていない場合と比べて、パワーモジュール本体部１００ｃの下面側の金属部分（ドレイン・カソード電極放熱板１）と、上面側の金属部分（ゲート端子４の上面４ａ、接続用金属板１１の上面１１ａおよびドレイン・カソード端子６の上面６ａ）との面積の差が小さくなる。その結果、パワーモジュール本体部１００ｃの下面側と上面側とで、金属部分の熱膨張の差が小さくなる。これにより、金属部分の熱膨張の差に起因して、パワーモジュール本体部１００ｃの各接合部におけるクラックの発生を抑制することができる。その結果、パワーモジュール本体部１００ｃの長寿命化、高信頼化を図ることができる。また、同電位であるソース端子５の上面５ａとアノード端子７の上面７ａとを接続用金属板１１によって接続することによって、ソース端子５の上面５ａとアノード端子７の上面７ａとが接続用金属板１１により接続されていない場合と比べて、上面からの放熱面積を増加させることができるので、放熱量を増加させることができる。
また、第２実施形態では、上記のように、ソース端子５の略平坦な上面５ａとアノード端子７の略平坦な上面７ａとに跨るように接続用金属板１１を配置する。これにより、容易に、ソース端子５とアノード端子７とを電気的に接続することができる。
また、第２実施形態では、上記のように、ゲート端子４の上面４ａ、接続用金属板１１の上面１１ａ、および、ドレイン・カソード端子６の上面６ａが、上面から露出するように樹脂材１０ａを設ける。これにより、ゲート端子４、接続用金属板１１、および、ドレイン・カソード端子６が、樹脂材１０ａに覆われている場合と異なり、半導体素子２および半導体素子３から発熱された熱をゲート端子４の上面４ａ、接続用金属板１１の上面１１ａ、および、ドレイン・カソード端子６の上面６ａから上方へ放熱する際の放熱量を増加させることができる。また、ゲート端子４の上面４ａ、接続用金属板１１の上面１１ａ、および、ドレイン・カソード端子６の上面６ａを樹脂材１０ａの上面において露出させることにより、樹脂材１０ａの上面において外部との電気的な接続を容易に行うことができる。
また、第２実施形態では、上記のように、ゲート端子４の上面４ａと、接続用金属板１１の上面１１ａと、６つのドレイン・カソード端子６の上面６ａとを、互いに略同じ高さを有するように構成する。これにより、ゲート端子４、接続用金属板１１およびドレイン・カソード端子６の上面において外部との電気的な接続を行う際に、配線基板や電極などを容易に配置することができる。その結果、外部との電気的な接続を容易に行うことができる。
（第３実施形態）
次に、図１２〜図１４を参照して、第３実施形態について説明する。この第３実施形態では、上記半導体素子２と半導体素子３とが１つずつ設けられる第１実施形態と異なり、半導体素子２と半導体素子３とが、それぞれ、複数設けられている。
図１２に示すように、パワーモジュール本体部１００ｄでは、２つの半導体素子５２ａおよび５２ｂと、２つの半導体素子５３ａおよび５３ｂとが、それぞれ、半田からなる接合材８を介してドレイン・カソード電極放熱板１の表面上に接合されている。半導体素子５２ａおよび５２ｂは、Ｓｉ系半導体より高温動作可能なシリコンカーバイトのＦＥＴ（電界効果トランジスタ）である。また、半導体素子５３ａおよび５３ｂは、Ｓｉ系半導体より高温動作が可能なシリコンカーバイド（ＳｉＣ）で還流ダイオードとして機能するファーストリカバリーダイオード（ＦＲＤ）からなる。なお、半導体素子５２ａおよび５２ｂのドレイン電極がドレイン・カソード電極放熱板１（ドレイン・カソード端子６）に電気的に接続（図１４参照）されている。また、半導体素子５３ａおよび５３ｂのカソード電極がドレイン・カソード電極放熱板１（ドレイン・カソード端子６）に電気的に接続（図１４参照）されている。また、半導体素子５２ａおよび５２ｂの上面には、それぞれ、ゲート端子５４ａおよび５４ｂが接続されている。また、半導体素子５２ａおよび５２ｂの上面には、それぞれ、ソース端子５５ａおよび５５ｂが接続されている。また、半導体素子５３ａおよび５３ｂの上面には、それぞれ、アノード端子５７ａおよび５７ｂが接続されている。なお、半導体素子５２ａ（５２ｂ）は、本発明の「電力変換用半導体素子」および「電圧駆動型トランジスタ素子」の一例である。また、半導体素子５３ａ（５３ｂ）は、本発明の「電力変換用半導体素子」および「還流ダイオード素子」の一例である。
また、図１３に示すように、半導体素子５２ａおよび５２ｂ、半導体素子５３ａおよび５３ｂ、ゲート端子５４ａおよび５４ｂ、ソース端子５５ａおよび５５ｂ、ドレイン・カソード端子６、アノード端子５７ａおよび５７ｂ、ドレイン・カソード電極放熱板１の側面を取り囲むように覆うように、シリコンゲルなどからなる絶縁性の樹脂材１０ｂが設けられている。これにより、樹脂材１０ｂは、パワーモジュール本体部１００ｄの外形面を形成する。なお、樹脂材１０ｂは、本発明の「封止材」の一例である。
また、図１３に示すように、樹脂材１０ｂは、ゲート端子５４ａの上面５４１ａ、ゲート端子５４ｂの上面５４１ｂ、ソース端子５５ａの上面５５１ａ、ソース端子５５ｂの上面５５１ｂ、ドレイン・カソード端子６の上面６ａ、アノード端子５７ａの上面５７１ａ、アノード端子５７ｂの上面５７１ｂが、上面から露出するように設けられる。
第３実施形態では、上記のように、パワーモジュール本体部１００ｄに、２つの半導体素子５２ａおよび５２ｂと、２つの半導体素子５３ａおよび５３ｂとを設ける。これにより半導体素子の並列数が多くなるので大電流を流すことができる。
なお、第３実施形態のその他の効果は、上記第１実施形態と同様である。
（第４実施形態）
次に、図１５〜図１７を参照して、第４実施形態について説明する。この第４実施形態では、上記第３実施形態の２つの半導体素子５２ａおよび５２ｂのソース端子５５ａおよび５５ｂ同士を電気的に接続している。また、上記第３実施形態の２つの半導体素子５３ａおよび５３ｂのアノード端子５７ａおよび５７ｂ同士を電気的に接続している。
図１５に示すように、パワーモジュール本体部１００ｅでは、２つの半導体素子５２ａおよび５２ｂのソース端子５５ａおよび５５ｂ同士が、半田からなる接合材８を介して接続用金属板１２により接続されている。これにより、２つの半導体素子５２ａおよび５２ｂが並列接続（図１７参照）される。また、２つの半導体素子５３ａおよび５３ｂのアノード端子５７ａおよび５７ｂ同士が、半田からなる接合材８を介して接続用金属板１３により接続されている。これにより、２つの半導体素子５３ａおよび５３ｂが並列接続（図１７参照）される。
また、図１６に示すように、樹脂材１０ｃは、ゲート端子５４ａの上面５４１ａ、ゲート端子５４ｂの上面５４１ｂ、接続用金属板１２の上面１２ａ、接続用金属板１３の上面１３ａ、および、ドレイン・カソード端子６の上面６ａが、上面から露出するように設けられる。なお、樹脂材１０ｃは、本発明の「封止材」の一例である。
第４実施形態では、上記のように、２つの半導体素子５２ａおよび５２ｂのソース端子５５ａおよび５５ｂ同士を接続用金属板１２により接続する。また、２つの半導体素子５３ａおよび５３ｂのアノード端子５７ａおよび５７ｂ同士を接続用金属板１３により接続する。これにより、上記第２実施形態と比べて、パワーモジュール本体部１００ｅの下面側の金属部分（ドレイン・カソード電極放熱板１）と、上面側の金属部分（ゲート端子４の上面４ａ、接続用金属板１２の上面１２ａ、接続用金属板１３の上面１３ａおよびドレイン・カソード端子６の上面６ａ）との面積の差がより小さくなる。その結果、パワーモジュール本体部１００ｅの下面側と上面側とで、金属部分の熱膨張の差がより小さくなる。これにより、金属部分の熱膨張の差に起因して、パワーモジュール本体部１００ｅの各接合部におけるクラックの発生をより抑制することができる。その結果、パワーモジュール本体部１００ｅの長寿命化、高信頼化をより図ることができる。また、ソース端子５５ａおよび５５ｂ（アノード端子５７ａおよび５７ｂ）同士を接続用金属板１２（１３）により接続することによって、ソース端子５５ａおよび５５ｂ（アノード端子５７ａおよび５７ｂ）が接続用金属板１２（１３）により接続されていない場合と比べて、上面からの放熱面積を増加させることができるので、放熱量を増加させることができる。
なお、第４実施形態のその他の効果は、上記第２および第３実施形態と同様である。
（第５実施形態）
次に、図１８〜図２０を参照して、第５実施形態について説明する。この第５実施形態では、上記第３実施形態の半導体素子５２ａのソース端子５５ａ、半導体素子５２ｂのソース端子５５ｂ、半導体素子５３ａのアノード端子５７ａ、および、半導体素子５３ｂのアノード端子５７ｂを電気的に接続している。
図１８に示すように、パワーモジュール本体部１００ｆでは、半導体素子５２ａのソース端子５５ａ、半導体素子５２ｂのソース端子５５ｂ、半導体素子５３ａのアノード端子５７ａ、および、半導体素子５３ｂのアノード端子５７ｂが、半田からなる接合材８を介して接続用金属板１４により接続されている。これにより、４つの半導体素子５３ａおよび５３ｂ、半導体素子５２ａおよび５２ｂが並列接続（図２０参照）される。
また、図１９に示すように、樹脂材１０ｄは、ゲート端子５４ａの上面５４１ａ、ゲート端子５４ｂの上面５４１ｂ、接続用金属板１４の上面１４ａ、および、ドレイン・カソード端子６の上面６ａが、上面から露出するように設けられる。なお、樹脂材１０ｄは、本発明の「封止材」の一例である。
第５実施形態では、上記のように、半導体素子５２ａのソース端子５５ａ、半導体素子５２ｂのソース端子５５ｂ、半導体素子５３ａのアノード端子５７ａ、および、半導体素子５３ｂのアノード端子５７ｂを接続用金属板１４により接続する。これにより、上記第４実施形態と比べて、パワーモジュール本体部１００ｆの下面側の金属部分（ドレイン・カソード電極放熱板１）と、上面側の金属部分（ゲート端子４の上面４ａ、接続用金属板１４の上面１４ａおよびドレイン・カソード端子６の上面６ａ）との面積の差がさらに小さくなる。その結果、パワーモジュール本体部１００ｆの下面側と上面側とで、金属部分の熱膨張の差がさらに小さくなる。これにより、金属部分の熱膨張の差に起因して、パワーモジュール本体部１００ｆの各接合部におけるクラックの発生をさらに抑制することができる。その結果、パワーモジュール本体部１００ｆの長寿命化、高信頼化をさらに図ることができる。また、ソース端子５５ａ、ソース端子５５ｂ、アノード端子５７ａ、および、アノード端子５７ｂを接続用金属板１４により接続することによって、ソース端子５５ａ、ソース端子５５ｂ、アノード端子５７ａ、および、アノード端子５７ｂが接続用金属板１４により接続されていない場合と比べて、上面からの放熱面積を増加させることができるので、放熱量を増加させることができる。
なお、第５実施形態のその他の効果は、上記第２および第３実施形態と同様である。
（第６実施形態）
次に、図２１〜図２３を参照して、第６実施形態について説明する。この第６実施形態では、ドレイン・カソード端子６が柱形状に形成されている上記第１〜第５実施形態と異なり、ドレイン・カソード端子６１がケース状（枠状）に形成されている。
図２１に示すように、パワーモジュール本体部１００ｇでは、半導体素子２と、半導体素子３とは、それぞれ、半田からなる接合材８を介してドレイン・カソード電極放熱板１ａの表面上に接合されている。また、ゲート端子４とソース端子５とが、接合材８を介して半導体素子２の表面上に接合されている。また、アノード端子７が、接合材８を介して半導体素子３の表面上に接合されている。なお、ドレイン・カソード電極放熱板１ａは、本発明の「第２電極用導体」および「第２金属板」の一例である。
ここで、第６実施形態では、半導体素子２および半導体素子３をそれぞれ取り囲むように、ケース状（枠状）のドレイン・カソード端子６１が接合材８または還元法によりドレイン・カソード電極放熱板１ａの表面上に接合されている。還元法とは、たとえば銅（Ｃｕ）からなるドレイン・カソード端子６１とドレイン・カソード電極放熱板１ａとを熱することにより、ドレイン・カソード端子６１とドレイン・カソード電極放熱板１ａとの表面に形成される酸化銅から酸素を解離（還元）させた後、ドレイン・カソード端子６１とドレイン・カソード電極放熱板１ａとを接合する方法である。また、ドレイン・カソード端子６１には、２つの開口部６１ａおよび６１ｂが設けられている。開口部６１ａと６１ｂとの間には、仕切り壁６１ｃが設けられている。半導体素子２は、開口部６１ａの内部に配置されている。半導体素子３は、開口部６１ｂの内部に配置されている。そして、半導体素子２のドレイン電極と、半導体素子３のカソード電極と、ドレイン・カソード端子６１とが同電位（図２３参照）になる。なお、ドレイン・カソード端子６１は、本発明の「電極接続用導体部」、「第２接続用導体」、および、「ケース部」の一例である。
また、図２２に示すように、ドレイン・カソード端子６１の開口部６１ａおよび６１ｂの内部には、シリコンゲルなどからなる絶縁性の樹脂材１０ｅが充填されている。樹脂材１０ｅは、ゲート端子４の上面４ａ、ソース端子５の上面５ａおよびアノード端子７の上面７ａが、上面から露出するように設けられる。なお、樹脂材１０ｅは、本発明の「封止材」の一例である。
第６実施形態では、上記のように、半導体素子２および半導体素子３をそれぞれ取り囲むように、ドレイン・カソード電極放熱板１ａの表面上に接合されたケース状（枠状）のドレイン・カソード端子６１を設ける。これにより、ドレイン・カソード端子が柱形状に形成されている場合と比べて、表面積が大きくなる分、半導体素子２および半導体素子３から発熱された熱をより上方へ放熱させることができる。
また、第６実施形態では、上記のように、樹脂材１０ｅをドレイン・カソード端子６１の開口部６１ａおよび６１ｂの内部に充填する。これにより、樹脂材１０ｅがパワーモジュール本体部１００ｇからはみ出すのを容易に抑制することができる。
（第７実施形態）
次に、図２４〜図２６を参照して、第７実施形態について説明する。この第７実施形態では、上記第６実施形態のソース端子５の上面５ａとアノード端子７の上面７ａとが電気的に接続されている。
図２４に示すように、パワーモジュール本体部１００ｈでは、同電位であるソース端子５の上面５ａとアノード端子７の上面７ａとが、接続用金属板１１によって接続されている。これにより、ソース端子５とアノード端子７とが電気的に接続（図２６参照）される。また、半導体素子２および半導体素子３をそれぞれ取り囲むように、ケース状のドレイン・カソード端子６２が接合材８を介してドレイン・カソード電極放熱板１ａの表面上に接合されている。ドレイン・カソード端子６２には、１つの開口部６２ａが設けられている。半導体素子２および半導体素子３は、１つの開口部６２ａの内部に配置されている。なお、ドレイン・カソード端子６２は、本発明の「電極接続用導体部」、「第２接続用導体」および「ケース部」の一例である。
また、図２５に示すように、ドレイン・カソード端子６２の開口部６２ａの内部には、シリコンゲルなどからなる絶縁性の樹脂材１０ｆが充填されている。樹脂材１０ｆは、ゲート端子４の上面４ａおよび接続用金属板１１の上面１１ａが、上面から露出するように設けられている。なお、樹脂材１０ｆは、本発明の「封止材」の一例である。
なお、第７実施形態の効果は、上記第２および第６実施形態と同様である。
（第８実施形態）
次に、図２７〜図２９を参照して、第８実施形態について説明する。この第８実施形態では、上記第４実施形態の柱形状のドレイン・カソード端子６の代わりに、上記第６実施形態のケース状（枠状）のドレイン・カソード端子６１が用いられている。
図２７に示すように、パワーモジュール本体部１００ｉでは、２つの半導体素子５２ａおよび５２ｂのソース端子５５ａおよび５５ｂ同士が、接続用金属板１２により接続されている。これにより、２つの半導体素子５２ａおよび５２ｂが並列接続（図２９参照）される。また、２つの半導体素子５３ａおよび５３ｂのアノード端子５７ａおよび５７ｂ同士が、接続用金属板１３により接続されている。これにより、２つの半導体素子５３ａおよび５３ｂが並列接続（図２９参照）される。
また、半導体素子２および半導体素子３をそれぞれ取り囲むように、ケース状のドレイン・カソード端子６１が接合材８を介してドレイン・カソード電極放熱板１ａの表面上に接合されている。また、図２８に示すように、ドレイン・カソード端子６１の２つの開口部６１ａおよび６１ｂの内部には、シリコンゲルなどからなる絶縁性の樹脂材１０ｇが充填されている。樹脂材１０ｇは、ゲート端子４の上面４ａ、接続用金属板１２の上面１２ａおよび接続用金属板１３の上面１３ａが、上面から露出するように設けられる。なお、樹脂材１０ｇは、本発明の「封止材」の一例である。
なお、第８実施形態の効果は、上記第４および第６実施形態と同様である。
（第９実施形態）
次に、図３０〜図３２を参照して、第９実施形態について説明する。この第９実施形態では、上記第５実施形態の四角柱形状のドレイン・カソード端子６の代わりに、上記第７実施形態のケース状（枠状）のドレイン・カソード端子６２が用いられている。
図３０に示すように、パワーモジュール本体部１００ｊでは、半導体素子５２ａのソース端子５５ａと、半導体素子５２ｂのソース端子５５ｂと、半導体素子５３ａのアノード端子５７ａ、半導体素子５３ｂのアノード端子５７ｂとが、半田からなる接合材８を介して接続用金属板１４により接続されている。これにより、４つの半導体素子５２ａおよび５２ｂ、半導体素子５３ａおよび５３ｂが並列接続（図３２参照）される。また、半導体素子２および半導体素子３をそれぞれ取り囲むように、ケース状のドレイン・カソード端子６２が接合材８を介してドレイン・カソード電極放熱板１ａの表面上に接合されている。
また、ドレイン・カソード端子６２の開口部６２ａの内部には、シリコンゲルなどからなる絶縁性の樹脂材１０ｈが充填されている。樹脂材１０ｈは、ゲート端子４の上面４ａおよび接続用金属板１４の上面１４ａが、上面から露出するように設けられる。なお、樹脂材１０ｈは、本発明の「封止材」の一例である。
なお、第９実施形態の効果は、上記第５および第７実施形態と同様である。
（第１０実施形態）
次に、図３３〜図３５を参照して、第１０実施形態について説明する。この第１０実施形態では、上記第６実施形態のドレイン・カソード端子６１に、段差部６４ａおよび６４ｂが設けられている。
図３３に示すように、パワーモジュール本体部１００ｋでは、半導体素子２および半導体素子３をそれぞれ取り囲むように、ケース状（枠状）のドレイン・カソード端子６３が接合材８を介してドレイン・カソード電極放熱板１ａの表面上に接合されている。ドレイン・カソード端子６３には、開口部６３ａおよび６３ｂが設けられている。半導体素子２は、開口部６３ａの内部に配置されている。半導体素子３は、開口部６３ｂの内部に配置されている。なお、ドレイン・カソード電極放熱板１ａは、本発明の「電極接続用導体部」および「第２電極用導体」の一例である。また、ドレイン・カソード端子６３は、本発明の「電極接続用導体部」および「第２接続用導体」の一例である。
ここで、第１０実施形態では、ドレイン・カソード端子６３の開口部６３ａのソース端子５（突出部５ｂ）に対向する部分には、周状に段差部６４ａが形成されている。なお、図３５に示すように、段差部６４ａの深さＤ１は、ソース端子５の上部の突出部５ｂの厚みｔ１よりも大きくなる（Ｄ１＞ｔ１）ように形成されている。また、突出部５ｂのＸ方向側の端部と、ドレイン・カソード端子６３のＸ方向側の内側面との間の幅Ｗ１は、パワーモジュール本体部１００ｋで使用する電圧に応じて必要な絶縁距離を確保するように設定される。また、突出部５ｂのＸ方向側の端部と、段差部６４ａのＸ方向側の内側面との間の幅Ｗ２は、シリコンゲルなどからなる絶縁性の樹脂材１０ｉ（図３４参照）が流動できる程度の寸法を考慮して設定される。なお、ドレイン・カソード端子６３の開口部６３ｂのソース端子５（突出部５ｂ）に対向する部分にも、同様に、周状に段差部６４ｂが形成されている。なお、ソース端子５は、本発明の「上面側電極用導体」の一例である。
第１０実施形態では、上記のように、ドレイン・カソード端子６３のソース端子５に対向する部分に段差部６４ａおよび６４ｂを設ける。これにより、ソース端子５（アノード端子７）とドレイン・カソード端子６３との間の絶縁距離を保ちながら、シリコンゲルなどからなる絶縁性の樹脂材１０ｉを流動させることができる。
なお、第１０実施形態のその他の効果は、上記第６実施形態と同様である。
（第１１実施形態）
次に、図３６〜図３８を参照して、第１１実施形態について説明する。この第１１実施形態では、上記パワーモジュール本体部が、ピン状（円柱形状）に形成されている金属端子を介して配線基板に取り付けられている第１実施形態と異なり、パワーモジュール本体部１００ｌが弾性変形可能な接続用電極７１を介して配線基板２１ａに取り付けられている。
図３６および図３７に示すように、パワーモジュール１０１は、パワーモジュール本体部１００ｌと、配線基板２１ａと、パワーモジュール本体部１００ｌおよび配線基板２１ａを接続する接続用電極７１とによって構成されている。なお、接続用電極７１は、本発明の「接続部材」の一例である。
パワーモジュール本体部１００ｌでは、金属板からなるドレイン・カソード電極放熱板１１１の表面上に、複数の半導体素子１１２が接合材１１３を介して接合されている。なお、ドレイン・カソード電極放熱板１１１は、本発明の「第２電極用導体」および「第２金属板」の一例である。また、ドレイン・カソード電極放熱板１１１は、同電位である複数の半導体素子１１２の裏面の電極同士を接続するように構成されている。また、半導体素子１１２は、Ｓｉ系半導体より高温動作可能なシリコンカーバイトのＦＥＴ（電界効果トランジスタ）および還流ダイオードとして機能するファーストリカバリーダイオード（ＦＲＤ）を含む。なお、半導体素子１１２は、本発明の「電力変換用半導体素子」、「電圧駆動型トランジスタ素子」および「還流ダイオード素子」の一例である。
また、半導体素子１１２の表面上には、接合材１１３を介して略平坦な上面を有する半導体用端子１１４が接続されている。なお、半導体用端子１１４は、ゲート端子、ソース端子、アノード端子などとして機能する。また、半導体用端子１１４は、本発明の「電極接続用導体」、「第１電極用導体」、「トランジスタ電極用導体」、および、「ダイオード電極用導体」の一例である。
ドレイン・カソード電極放熱板１１１の表面上には、略平坦な上面を有するケース状（枠状）のドレイン・カソード端子１１５が接合されている。なお、ドレイン・カソード端子１１５は、ドレイン端子およびカソード端子として機能する。また、ケース状のドレイン・カソード端子１１５には、開口部１１５ａおよび１１５ｂが設けられており、複数の半導体素子１１２は、開口部１１５ａおよび１１５ｂの内部に配置されている。なお、開口部１１５ａおよび１１５ｂの内部には、図示しないシリコンゲルなどからなる絶縁性の樹脂材が充填される。また、ドレイン・カソード端子１１５は、本発明の「第２接続用導体」および「ケース部」の一例である。
図３７に示すように、半導体用端子１１４の表面上に接合材１１３を介して接続用電極７１が接合されている。また、ケース状のドレイン・カソード端子１１５の表面上に接合材１１３を介して接続用電極７１が接合されている。そして、接続用電極７１の表面上に接合材１１３を介して配線基板２１ａが接合されている。
図３８に示すように、接続用電極７１は、金属板７２と、金属板７３と、複数のワイヤー状金属７４とから構成されている。金属板７２と金属板７３とは、それぞれ、凸部７２ａと凸部７３ａとを有している。金属板７２と金属板７３とは、凸部７２ａと凸部７３ａとが対向するように配置されている。そして、ワイヤー状金属７４は、略楕円形状を有しており、凸部７２ａの側面と凸部７３ａの側面とにロウ付けや還元法などにより接合されている。また、ワイヤー状金属７４は、銅やアルミニウムなどにより形成されている。なお、金属板７２と、金属板７３とは、それぞれ、本発明の「第２接続金属板」および「第１接続金属板」の一例である。
第１１実施形態では、上記のように、半導体用端子１１４（ドレイン・カソード端子１１５）の略平坦な上面を、弾性変形可能な接続用電極７１を介して配線基板２１ａと電気的に接続する。配線基板２１ａと半導体用端子１１４（ドレイン・カソード端子１１５）との熱膨張率は、一般的には異なるので、配線基板２１ａと半導体用端子１１４（ドレイン・カソード端子１１５）との間に熱応力が発生する。また、配線基板２１ａがパワーモジュール本体部１００ｌに対して傾く場合もある。そこで、弾性変形可能な接続用電極７１を介して半導体用端子１１４（ドレイン・カソード端子１１５）と配線基板２１ａとを接続することにより、熱応力や傾きが弾性変形可能な接続用電極７１により吸収される。その結果、パワーモジュール本体部１００ｌに応力が過度に付加されるのが抑制されるので、パワーモジュール本体部１００ｌの信頼性を向上させることができる。また、パワーモジュール本体部１００ｌと配線基板２１ａとの間の上下方向やねじれ方向の寸法誤差を、弾性変形可能な接続用電極７１により吸収することができる。
また、第１１実施形態では、上記のように、接続用電極７１が弾性変形可能なワイヤー状金属７４を含む。これにより、容易に、接続用電極７１を上下方向やねじれ方向に弾性変形させることができる。
（第１２実施形態）
次に、図３９〜図４２を参照して、第１２実施形態について説明する。この第１２実施形態では、上記一対の金属板の凸部にワイヤー状金属が接続されている第１１実施形態と異なり、平板状の一対の金属板７６および７７に略Ｕ字形状に形成されたワイヤー状金属７８が接合されている。
図３９〜図４１に示すように、パワーモジュール１０２は、パワーモジュール本体部１００ｍと、配線基板２１ａと、パワーモジュール本体部１００ｍおよび配線基板２１ａを接続する接続用電極７５とによって構成されている。なお、接続用電極７５は、本発明の「接続部材」の一例である。
パワーモジュール本体部１００ｍは、上記第１１実施形態のパワーモジュール本体部１００ｌ（図３６参照）において、接続用電極７１を接続用電極７５に置き換えた構成になっている。なお、パワーモジュール本体部１００ｍのその他の構成は、上記第１１実施形態のパワーモジュール本体部１００ｌ（図３６参照）と同様である。
図４２に示すように、接続用電極７５は、平板状の金属板７６および金属板７７と、４つのワイヤー状金属７８とから構成されている。ワイヤー状金属７８は、略Ｕ字形状に形成されている。ワイヤー状金属７８は、ワイヤー状金属７８の両端部側が、それぞれ、金属板７６と金属板７７とに接続されている。ワイヤー状金属７８と、金属板７６および金属板７７とは、ロウ付けや還元法などにより接合されている。また、ワイヤー状金属７８は、銅やアルミニウムなどにより形成されている。なお、金属板７６と、金属板７７とは、それぞれ、本発明の「第２接続金属板」および「第１接続金属板」の一例である。
なお、第１２実施形態の効果は、第１１実施形態と同様である。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記第１〜第１２実施形態では、半導体素子として、Ｓｉ系半導体より高温動作可能なシリコンカーバイトのＦＥＴ（電界効果トランジスタ）およびファーストリカバリーダイオード（ＦＲＤ）を用いる例を示したが、本発明はこれに限らない。たとえば、半導体素子として、窒化ガリウム（ＧａＮ）を用いてもよい。また、半導体素子として、シリコン（Ｓｉ）のＭＯＳＦＥＴ（金属酸化膜型電界効果トランジスタ）を用いてもよい。また、半導体素子として、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）を用いてもよい。
また、上記第１〜第１２実施形態では、還流ダイオードとして、ファーストリカバリーダイオード（ＦＲＤ）を用いる例を示したが、本発明はこれに限られない。たとえば、半導体素子として、ショットキーバリアダイオード（ＳＢＤ）を用いてもよい。さらに、還流ダイオードであれば、その他のダイオードでもよい。
また、上記第１〜第１２実施形態では、接合材が、Ａｕ−２０Ｓｎ、Ｚｎ−３０Ｓｎ、Ｐｂ−５Ｓｎ、有機層被覆ナノＡｇ粒子などからなる例を示したが、本発明はこれに限られない。たとえば、接合材として、半田箔やクリーム半田を用いてもよい。
また、上記第１〜第１２実施形態では、ゲート端子、ソース端子、ドレイン端子およびアノード端子が柱形状を有する例を示したが、本発明はこれに限られない。本発明では、ゲート端子、ソース端子、ドレイン端子およびアノード端子が柱形状以外の形状を有していてもよい。
また、上記第１１実施形態では、パワーモジュール本体部と配線基板とを弾性変形可能な接続用電極を介して接続する例を示したが、本発明はこれに限られない。たとえば、２つの配線基板を弾性変形可能な接続用電極を介して接続してもよい。
また、上記第１１実施形態では、弾性変形可能な接続用電極７１に片側に４つずつのワイヤー状金属７４が配置される（図３８参照）例を示したが、本発明はこれに限られない。たとえば、図４３に示すように、金属板７９および８０のＸ方向の長さを大きくして、弾性変形可能な接続用電極７１ａに片側にたとえば７つずつのワイヤー状金属７４を配置してもよい。なお、金属板７９と、金属板８０とは、それぞれ、本発明の「第２接続金属板」および「第１接続金属板」の一例である。
また、上記１２実施形態では、略Ｕ字形状を有するワイヤー状金属７８が用いられる例を示したが、本発明はこれに限られない。たとえば、図４４に示すように、一対の平板状の金属板８１および８２間に、コイルバネ状に形成されたワイヤー状金属８３を配置してもよい。なお、金属板８１と、金属板８２とは、それぞれ、本発明の「第２接続金属板」および「第１接続金属板」の一例である。

Claims (18)

  1. 電力変換装置本体部と、
    前記電力変換装置本体部に電気的に接続される配線基板とを備え、
    前記電力変換装置本体部は、電極を有する複数の電力変換用半導体素子と、前記複数の電力変換用半導体素子の上面に配置された同電位の複数の前記電極同士、または、前記複数の電力変換用半導体素子の下面に配置された同電位の複数の前記電極同士の少なくとも一方を電気的に接続するように構成されるとともに、前記複数の電力変換用半導体素子よりも上方の位置に、外部との電気的接続をとるための略平坦な上面を有する電極接続用導体部と、前記電力変換用半導体素子を覆う樹脂からなる封止材とを含み、
    前記電力変換装置本体部の上面において前記電極接続用導体部の前記略平坦な上面を露出させるように構成されており、
    さらに、前記電極接続用導体部は、
    前記複数の電力変換用半導体素子の下面側に配置され、前記複数の電力変換用半導体素子の下面に位置する複数の前記電極のうち、同電位の前記電極同士を接続する第２電極用導体と、
    前記第２電極用導体に電気的に接続されるとともに、前記複数の電力変換用半導体素子よりも上方に延びるように配置され、前記外部との電気的接続をとるための略平坦な上面を有する第２接続用導体とを含み、
    且つ、複数の前記第２接続用導体は、前記複数の電力変換用半導体素子を取り囲むように配置されており、
    前記配線基板は、前記封止材から露出された前記電極接続用導体部の前記略平坦な上面に電気的に接続されている、電力変換装置。
  2. 前記電極接続用導体部は、
    前記複数の電力変換用半導体素子の上面側に配置され、前記複数の電力変換用半導体素子の上面に位置する複数の電極に電気的に接続されて上方に延びるとともに、略平坦な上面を有する複数の第１ 電極用導体と、
    前記複数の第１電極用導体のうち、同電位の前記第１電極用導体の前記略平坦な上面同士を接続するように前記同電位の第１電極用導体の前記略平坦な上面上に配置され、前記外部との電気的接続をとるための略平坦な上面を有する第１接続用導体とを含む、請求項１に記載の電力変換装置。
  3. 前記第１接続用導体は、前記同電位の複数の第１電極用導体の前記略平坦な上面に跨るように配置された第１金属板からなる、請求項２に記載の電力変換装置。
  4. 前記封止材は、前記封止材の上面において、前記第１接続用導体の前記外部との電気的接続をとるための前記略平坦な上面を露出させるように構成されている、請求項２または３に記載の電力変換装置。
  5. 前記第１電極用導体は、上方に延びる柱形状を有するとともに、前記柱形状を有する前記第１電極用導体の上面が略平坦に形成されている、請求項２〜４のいずれか１項に記載の電力変換装置。
  6. 前記第２接続用導体は、上方に延びる柱形状を有するとともに、前記柱形状を有する前記第２接続用導体の上面が略平坦に形成されている、請求項１に記載の電力変換装置。
  7. 前記電力変換装置本体部は、前記電極接続用導体部をさらに含み、
    前記柱形状を有する第２接続用導体は、前記電力変換装置本体部の端部近傍に配置されている、請求項６に記載の電力変換装置。
  8. 前記封止材は、前記封止材の上面において、前記第２接続用導体の前記外部との電気的接続をとるための前記略平坦な上面を露出させるように構成されている、請求項１、６または７のいずれか１項に記載の電力変換装置。
  9. 前記電極接続用導体部は、
    前記複数の電力変換用半導体素子の上面に位置する複数の電極に電気的に接続され、略平坦な上面を有する複数の第１電極用導体と、
    前記複数の第１電極用導体のうち、同電位の前記第１電極用導体の上面同士を接続するように前記同電位の第１電極用導体の上面上に配置され、前記外部との電気的接続をとるための略平坦な上面を有する第１接続用導体と、
    前記複数の電力変換用半導体素子の下面側に配置され、前記複数の電力変換用半導体素子の下面に位置する複数の前記電極のうち、同電位の前記電極同士を接続する第２電極用導体と、
    前記第２電極用導体に電気的に接続されるとともに、前記複数の電力変換用半導体素子よりも上方に延びるように配置され、前記外部との電気的接続をとるための略平坦な上面を有する第２接続用導体とを含み、
    前記第１接続用導体の前記略平坦な上面と、前記第２接続用導体の前記略平坦な上面とは、互いに略同じ高さを有する、請求項１〜８のいずれか１項に記載の電力変換装置。
  10. 前記電力変換用半導体素子と前記電極接続用導体部と前記封止材とを含む電力変換装置本体部をさらに備え、
    前記封止材は、電力変換装置本体部の外形面を構成するように設けられている、請求項１〜９のいずれか１項に記載の電力変換装置。
  11. 前記電力変換用半導体素子を取り囲むように設けられたケース部をさらに備え、
    前記封止材は、前記電力変換用半導体素子を覆うように、前記ケース部内に充填されている、請求項１〜１０のいずれか１項に記載の電力変換装置。
  12. 前記ケース部は、前記電極接続用導体部を構成するとともに、
    前記複数の電力変換用半導体素子の下面側に配置され、前記複数の電力変換用半導体素子の下面に位置する複数の前記電極のうち、同電位の前記電極同士を接続する金属板からなる第２電極用導体と、
    前記第２電極用導体に電気的に接続されるとともに、前記複数の電力変換用半導体素子よりも上方に延びるように配置され、前記外部との電気的接続をとるための略平坦な上面を有する枠状の第２接続用導体とを含む、請求項１１に記載の電力変換装置。
  13. 前記電力変換用半導体素子の上面に位置する電極に電気的に接続され、略平坦な上面を有する上面側電極用導体をさらに備え、
    前記枠状の第２接続用導体の前記略平坦な上面の前記上面側電極用導体に対向する部分には、段差部が設けられている、請求項１２に記載の電力変換装置。
  14. 前記電力変換用半導体素子は、ＳｉＣまたはＧａＮからなる半導体により形成されている、請求項１〜１３のいずれか１項に記載の電力変換装置。
  15. 前記封止材から露出された前記電極接続用導体部の前記略平坦な上面は、弾性変形可能な接続部材を介して前記配線基板と電気的に接続されている、請求項１〜１４のいずれか１項に記載の電力変換装置。
  16. 前記弾性変形可能な接続部材は、弾性変形可能なワイヤー状金属を含む、請求項１５に記載の電力変換装置。
  17. 前記弾性変形可能な接続部材は、前記弾性変形可能なワイヤー状金属を挟むように配置された第１ 接続金属板および第２接続金属板をさらに含み、

    前記第１接続金属板は、前記電極接続用導体部の前記外部との電気的接続をとるための前記略平坦な上面に電気的に接続され、前記第２接続金属板は、前記配線基板に電気的に接続される、請求項１６に記載の電力変換装置。
  18. 電極を有する複数の電力変換用半導体素子と、
    前記複数の電力変換用半導体素子の電極のうち、同電位の複数の前記電極同士を電気的に接続するとともに、前記複数の電力変換用半導体素子よりも上方の位置に、外部との電気的接続をとるための略平坦な上面を有する電極接続用導体部と、
    前記電力変換用半導体素子を覆う樹脂からなる封止材とを備え、
    前記電力変換用半導体素子と前記封止材とにより電力変換装置本体部が構成され、
    前記電力変換装置本体部の上面において前記電極接続用導体部の略平坦な上面を露出させるように構成され、
    前記封止材から露出された前記電極接続用導体部の略平坦な上面に電気的に接続される配線基板を備え、
    前記封止材から露出された前記電極接続用導体部の前記略平坦な上面は、弾性変形可能な接続部材を介して前記配線基板と電気的に接続され、
    前記弾性変形可能な接続部材は、弾性変形可能なワイヤー状金属と、前記弾性変形可能なワイヤー状金属を挟むように配置された第１接続金属板および第２接続金属板を含み、
    前記第１接続金属板は、前記電極接続用導体部の前記外部との電気的接続をとるための前記略平坦な上面に電気的に接続され、
    前記第２接続金属板は、前記配線基板に電気的に接続される、電力変換装置。
JP2011525856A 2009-08-03 2010-07-27 電力変換装置 Expired - Fee Related JP5678884B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011525856A JP5678884B2 (ja) 2009-08-03 2010-07-27 電力変換装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009180598 2009-08-03
JP2009180598 2009-08-03
JP2011525856A JP5678884B2 (ja) 2009-08-03 2010-07-27 電力変換装置
PCT/JP2010/062564 WO2011016360A1 (ja) 2009-08-03 2010-07-27 電力変換装置

Publications (2)

Publication Number Publication Date
JPWO2011016360A1 JPWO2011016360A1 (ja) 2013-01-10
JP5678884B2 true JP5678884B2 (ja) 2015-03-04

Family

ID=43544256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011525856A Expired - Fee Related JP5678884B2 (ja) 2009-08-03 2010-07-27 電力変換装置

Country Status (4)

Country Link
US (1) US8546926B2 (ja)
JP (1) JP5678884B2 (ja)
CN (1) CN102484109B (ja)
WO (1) WO2011016360A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11764141B2 (en) 2021-04-20 2023-09-19 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5944688B2 (ja) * 2012-02-22 2016-07-05 ローム株式会社 パワーモジュール半導体装置
KR101482317B1 (ko) * 2012-10-30 2015-01-13 삼성전기주식회사 단위 전력 모듈 및 이를 포함하는 전력 모듈 패키지
US9337163B2 (en) * 2012-11-13 2016-05-10 General Electric Company Low profile surface mount package with isolated tab
US9275970B1 (en) * 2014-08-13 2016-03-01 Hamilton Sundstrand Corporation Wire bonds for electronics
EP3226293B1 (en) * 2014-11-27 2022-05-11 Mitsubishi Electric Corporation Semiconductor module and semiconductor driving device
JP6300751B2 (ja) * 2015-03-25 2018-03-28 三菱電機株式会社 半導体装置
JP6399962B2 (ja) * 2015-04-16 2018-10-03 三菱電機株式会社 半導体装置
CN106328621A (zh) * 2015-07-03 2017-01-11 国网智能电网研究院 垂直连接型功率模块
JP7260278B2 (ja) 2018-10-19 2023-04-18 現代自動車株式会社 半導体サブアセンブリー及び半導体パワーモジュール
JP7308139B2 (ja) * 2019-12-25 2023-07-13 株式会社日立製作所 パワー半導体モジュール、および電力変換装置
EP4123699A1 (en) * 2021-07-22 2023-01-25 Nexperia B.V. A semiconductor device and a method of manufacturing of a semiconductor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110215A (ja) * 1991-10-14 1993-04-30 Okuma Mach Works Ltd パワー配線基板
JP2000102253A (ja) * 1998-09-25 2000-04-07 Hitachi Ltd 電力変換装置
JP2005051130A (ja) * 2003-07-31 2005-02-24 Nec Electronics Corp リードレスパッケージ型半導体装置とその製造方法
JP2005217072A (ja) * 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
JP2007273884A (ja) * 2006-03-31 2007-10-18 Mitsubishi Electric Corp 半導体装置、半導体モジュールおよび半導体モジュールの製造方法
WO2008090734A1 (ja) * 2007-01-22 2008-07-31 Mitsubishi Electric Corporation 電力用半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3261965B2 (ja) 1996-02-21 2002-03-04 富士電機株式会社 半導体装置
JP3383588B2 (ja) * 1998-08-04 2003-03-04 株式会社東芝 電力変換装置
JP4826426B2 (ja) 2006-10-20 2011-11-30 株式会社デンソー 半導体装置
JP4634497B2 (ja) * 2008-11-25 2011-02-16 三菱電機株式会社 電力用半導体モジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110215A (ja) * 1991-10-14 1993-04-30 Okuma Mach Works Ltd パワー配線基板
JP2000102253A (ja) * 1998-09-25 2000-04-07 Hitachi Ltd 電力変換装置
JP2005051130A (ja) * 2003-07-31 2005-02-24 Nec Electronics Corp リードレスパッケージ型半導体装置とその製造方法
JP2005217072A (ja) * 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
JP2007273884A (ja) * 2006-03-31 2007-10-18 Mitsubishi Electric Corp 半導体装置、半導体モジュールおよび半導体モジュールの製造方法
WO2008090734A1 (ja) * 2007-01-22 2008-07-31 Mitsubishi Electric Corporation 電力用半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11764141B2 (en) 2021-04-20 2023-09-19 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
JPWO2011016360A1 (ja) 2013-01-10
US20120211767A1 (en) 2012-08-23
CN102484109A (zh) 2012-05-30
US8546926B2 (en) 2013-10-01
CN102484109B (zh) 2014-12-10
WO2011016360A1 (ja) 2011-02-10

Similar Documents

Publication Publication Date Title
JP5678884B2 (ja) 電力変換装置
JP4613077B2 (ja) 半導体装置、電極用部材および電極用部材の製造方法
WO2010147201A1 (ja) 電力変換装置
WO2010147202A1 (ja) 電力変換装置
JP2013069782A (ja) 半導体装置
JP2000164800A (ja) 半導体モジュール
WO2015005181A1 (ja) 電力変換部品
US11315850B2 (en) Semiconductor device
JP7379886B2 (ja) 半導体装置
WO2016203743A1 (ja) 半導体装置
JP5619232B2 (ja) 半導体装置および電極用部材の製造方法
JP2020184561A (ja) 半導体装置
US20210358835A1 (en) Semiconductor device
JP7392319B2 (ja) 半導体装置
US10903138B2 (en) Semiconductor device and method of manufacturing the same
WO2020218298A1 (ja) 半導体装置
JP5485833B2 (ja) 半導体装置、電極用部材および電極用部材の製造方法
JP3644161B2 (ja) パワー半導体モジュール
JP2021019063A (ja) 半導体装置
JP7118204B1 (ja) 半導体装置
US11887902B2 (en) Semiconductor device
US20240007014A1 (en) Power conversion device
US20200266130A1 (en) Semiconductor device
WO2021014875A1 (ja) 半導体装置
JP2023118481A (ja) 半導体装置及び車両

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141222

R150 Certificate of patent or registration of utility model

Ref document number: 5678884

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees