CN108630618B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN108630618B
CN108630618B CN201810093644.8A CN201810093644A CN108630618B CN 108630618 B CN108630618 B CN 108630618B CN 201810093644 A CN201810093644 A CN 201810093644A CN 108630618 B CN108630618 B CN 108630618B
Authority
CN
China
Prior art keywords
contact member
solder
conductive pattern
semiconductor device
bonding region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810093644.8A
Other languages
English (en)
Other versions
CN108630618A (zh
Inventor
甲斐健志
丸山力宏
宫嵜启裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN108630618A publication Critical patent/CN108630618A/zh
Application granted granted Critical
Publication of CN108630618B publication Critical patent/CN108630618B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/4814—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate the wire connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10916—Terminals having auxiliary metallic piece, e.g. for soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明的半导体装置能够维持焊料厚度，在防止接触部件的接合强度的降低的同时，防止焊料向接触部件的中空孔的扩散。当使接触部件(17)配置于凹状的接合区(13a1)后固化焊料(19)时，在接合区(13a1)内维持焊料(19)的焊料厚度。因此，能够维持接触部件(17)与焊料(19)的接触面积，且能够维持将接触部件(17)与导电图案(13a)接合的焊料(19)的焊料厚度。另外，由于在接合区(13a1)内维持了适当的量的焊料(19)，所以不需要预先大量涂布焊料(19)的量。因此，能够抑制因将接触部件(17)接合到导电图案(13a)时的加热而带来的焊料(19)向接触部件(17)的中空孔(17b)的扩散。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
半导体装置包含例如IGBT(Insulted Gate Bipolar Transistor：绝缘栅双极型晶体管)、功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)等的半导体元件。这样的半导体装置例如用作电力变换装置。
半导体装置具备绝缘板和在绝缘板的表面形成的具有导电图案的基板，在导电图案上配置有半导体元件以及外部连接端子，从外部连接端子施加的信号经由导电图案被输入到半导体元件。
在将该外部连接端子安装于导电图案时，使用筒状的接触部件。外部连接端子被压入到介由焊料接合在导电图案上的接触部件，经由接触部件电连接到导电图案。
现有技术文献
专利文献
专利文献1：国际公开第2014/148319号
发明内容
技术问题
然而，在将基板的导电图案和接触部件接合的焊料的量(焊料厚度)少的情况下，接触部件相对于导电图案的接合强度降低。如果接触部件相对于导电图案的接合强度降低，则有可能导致半导体装置的可靠性的降低。在焊料的量多的情况下，由于将接触部件接合到导电图案时进行加热，产生焊料向接触部件的中空孔爬升。如果产生焊料向中空孔的爬升，则无法压入外部连接端子，有可能导致半导体装置的可靠性的降低。另外，焊料向基板上的不必要的区域扩散。因此，焊料向其他部件蔓延，可能导致半导体装置的可靠性的降低。
本发明鉴于这样的点而完成，目的在于提供一种能够维持焊料厚度而防止接触部件的接合强度的降低，并且能够防止焊料向接触部件的中空孔爬升的半导体装置。
技术方案
根据本发明的一个方面，提供一种半导体装置，其具有具备形成了凹状的接合区的导电图案和形成于上述导电图案的绝缘板的基板和在内部形成了筒状的中空孔的接触部件，上述接触部件的一个开口端部通过接合部件接合到上述接合区。
发明效果
根据公开的技术，防止焊料在基板上的扩散，抑制导电图案与接触部件的接合强度的降低。同时，能够抑制焊料向接触部件的中空孔爬升。因此，能够防止半导体装置的可靠性的降低。
附图说明
图1是第一实施方式的半导体装置的侧截面图。
图2是表示第一实施方式的接触部件的图。
图3是第一实施方式的半导体装置的接触部件的接合位置的侧截面图。
图4是形成于第一实施方式的半导体装置的导电图案的接合区的俯视图。
图5是表示第一实施方式的半导体装置的焊料的涂布方法的图。
图6是表示第一实施方式的半导体装置的焊料的其它涂布方法的图。
图7是表示第二实施方式的接触部件的图。
图8是第二实施方式的半导体装置的接触部件的接合位置的侧截面图。
图9是第三实施方式的半导体装置的接触部件的接合位置的侧截面图。
图10是第四实施方式的半导体装置的接触部件的接合位置的侧截面图。
图11是第五实施方式的半导体装置的接触部件的接合位置的侧截面图。
符号说明
10：半导体装置
11：绝缘板
12：金属板
13a、13b、13c、13d、13e、13f、13：导电图案
13a1、13d1、13f1、15a：接合区
13a2：内壁部
13a3：底面部
14：基板
15：半导体元件
16a、16b、16c、16d、16e、16f、16g、16：焊线
17、27：接触部件
17a：主体部
17b：中空孔
17b1、17b2：开口端部
17c、17d：凸缘
17c1、17c2、17c3、17d1、17d2：凸部
17c4、17d4：侧端面
17c5、17d5：底面部
17c6、17d6：台阶部
18：外部连接端子
19、19a：焊料
20：散热板
21：壳体
30、30a、30b：掩膜
31、31a、31b：开口部
具体实施方式
以下，参照附图对实施方式进行说明。
[第一实施方式]
使用图1对第一实施方式的半导体装置进行说明。
图1是第一实施方式的半导体装置的侧截面图。
如图1所示，半导体装置10具有基板14、设置于基板14的表面的半导体元件15以及接触部件17、以及分别安装于接触部件17的外部连接端子18。应予说明，虽然在基板14上设置了多个半导体元件15，但图1中图示了其中一个半导体元件15。另外，在基板14的背面设置了散热板20。通过散热板20和壳体21来收纳基板14、半导体元件15、外部连接端子18等。其中，外部连接端子18的前端部从壳体21向外延伸。应予说明，正面是指，在半导体装置10上外部连接端子18的前端部从壳体21向外延伸的一侧的面。另外，背面是指，在半导体装置10上设置有散热板20的一侧的面。
应予说明，以下，对于后述的导电图案13a、13b、13c、13d、13e、13f以及焊线16a、16b、16c、16d、16e、16f、16g，在没有分别进行区分的情况下，表示为导电图案13和焊线16。
基板14具有绝缘板11、形成于绝缘板11的背面的金属板12、以及形成于绝缘板11的正面的导电图案13。绝缘板11由导热性优异的氧化铝、氮化铝、氮化硅等的高导热性的陶瓷构成。金属板12由导热性优异的铝、铁、银、铜、或者至少包含这些中的一种的合金等金属构成。导电图案13由导电性优异的铜或铜合金等的金属构成。作为具有这样的构成的基板14，例如可以使用DCB(Direct Copper Bonding：陶瓷覆铜板)基板、AMB(Active MetalBlazed：活性金属钎焊)基板。基板14可以介由导电图案13a、13b、13c、13d、13e、13f、绝缘板11以及金属板12将在半导体元件15产生的热传导到散热板20侧。
在一部分导电图案13a、13d、13f分别形成有接合接触部件17的凹状的接合区13a1、13d1、13f1。应予说明，在绝缘板11上形成有多个导电图案13，在图1中图示了导电图案13a、13b、13c、13d、13e、13f。
导电图案13a、13d、13f的凹状的接合区13a1、13d1、13f1的截面形状具备相对于基板14的层叠方向垂直地构成的底面部和从底面部的外周边构成在导电图案13a、13d、13f的正面的内壁部。内壁部可以构成为相对于底面部为垂直，也可以为钝角或者锐角。凹状的接合区13a1、13d1、13f1的平面形状优选为圆形、或者四边形等多边形。例如，凹状的接合区13a1、13d1、13f1可以是圆柱形状、碗状。另外，在导电图案13a、13d、13f的凹状的接合区13a1、13d1、13f1的底面部可以具有凸部(突起部)。凸部(突起部)的截面形状可以构成为相对于凹状的接合区13a1、13d1、13f1的底面部为垂直，也可以为钝角或者锐角。凸部(突起部)的平面形状优选为圆形、或者四边形等的多边形。例如，凸状可以为半球状、圆锥、四角锥。并且，可以将各种形状的凹状的接合区13a1、13d1、13f1和各种形状的凸部(突起部)进行各种组合而使用。例如，在凹状的接合区13a1、13d1、13f1的内壁部为圆形，凸部(突起部)也为圆形的情况下，形成有圆环形状的凹部。通过这样形成接合区13a1、13d1、13f1，可得到导电图案13a、13d、13f与圆筒状的接触部件17之间的充分的接合强度。后面对接合区13a1、13d1、13f1的几个形状的详细内容进行描述。
半导体元件15例如包含IGBT、功率MOSFET等开关元件。这样的半导体元件15例如在背面具备漏电极(或者集电极)作为主电极，在正面具备栅电极以及源电极(或者发射电极)作为主电极。
另外，半导体元件15根据需要包含SBD(Schottky Barrier Diode：肖特基二极管)、FWD(Free Wheeling Diode：续流二极管)等二极管。这样的半导体元件15在背面具备阴极电极作为主电极，在正面具备阳极电极作为主电极。上述的半导体元件15其背面侧通过焊料(省略图示)接合到预定的导电图案13上。
接触部件17具有贯通开口端部间的中空孔形成于内部的筒形状。一侧的开口端部侧通过接合部件接合到导电图案13，从另一侧的开口端部压入外部连接端子18。或者，接触部件17可以具备形成有中空孔的主体部和设置于该主体部的至少一个开口端部的凸缘。接触部件17使用焊料分别接合到导电图案13。应予说明，接触部件17设置于基板14的多个导电图案13上。图1中仅示出了设置在导电图案13a、13d、13f上的接触部件17。接触部件17由导电性优异的铝、铁、银、铜、或者、至少包含这些中的一种的合金构成。另外，为了提高耐腐蚀性，例如可以通过镀覆处理等将镍或金等金属形成于接触部件17的表面。具体而言，除了镍或金之外，还有镍-磷合金、或镍-硼合金等。并且，可以在镍-磷合金上层叠金。后面对于接触部件17的详细内容进行描述。
外部连接端子18由导电性优异的铝、铁、银、铜、或者至少包含这些中的一种的合金构成。外部连接端子18为棒状，其截面例如呈正方形。外部连接端子18分别压入到接触部件17的中空孔，经由接触部件17而电连接到导电图案13。
应予说明，在基板14上，导电图案13之间通过焊线16电连接。例如，通过焊线16a、16b分别电连接导电图案13a、13b，通过焊线16c、16d分别电连接导电图案13b、13c。并且，在基板14上，导电图案13与半导体元件15通过焊线16电连接。例如，导电图案13d与半导体元件15通过焊线16e电连接。导电图案13f与半导体元件15通过焊线16f、16g电连接。这样在半导体装置10中，通过焊线16连接导电图案13之间、导电图案13以及半导体元件15之间，通过在导电图案13电连接外部连接端子18，从而构成包含半导体元件15的预定的电路。
散热板20由导热性优异的例如铝、铁、银、铜、或者、至少包含这些中的一种的合金构成。另外，为了提高耐腐蚀性，例如可以通过镀覆处理将镍等材料形成于散热板20的表面。具体而言，除了镍之外，还有镍-磷合金、镍-硼合金等。
应予说明，还能够在该散热板20的背面侧介由焊料或者银蜡等安装冷却器(省略图示)以提高散热性。该情况下的冷却器例如由导热性优异的铝、铁、银、铜、或者至少包含这些中的一种的合金等构成。另外，作为冷却器，可以适用散热片或者由多个散热片构成的散热器以及利用水冷的冷却装置等。另外，散热板20也可以与这样的冷却器一体构成。在该情况下，由导热性优异的铝、铁、银、铜、或者至少包含这些中的一种的合金构成。而且，为了提高耐腐蚀性，例如可以通过镀覆处理等将镍等材料形成于与冷却器一体化而成的散热板20的表面。具体而言，除了镍之外，还有镍-磷合金、镍-硼合金等。
壳体21例如为箱型，由热塑性树脂构成。作为这样的树脂，有聚苯硫醚(PPS)、聚对苯二甲酸丁二醇酯(PBT)树脂、聚丁二酸丁二醇酯(PBS)树脂、聚酰胺(PA)树脂、或者丙烯腈丁二烯苯乙烯(ABS)树脂等。
还可将壳体21的内部通过密封部件(省略图示)进行密封。密封部件例如由马来酰亚胺改性环氧树脂、马来酰亚胺改性酚醛树脂、马来酰亚胺树脂等热固化性树脂构成。另外，密封部件还可以由凝胶构成。这样的密封部件从形成于壳体21的预定的注入口注入到壳体21内，在散热板20上，将基板14、半导体元件15、接触部件17、焊线16以及外部连接端子18的一部分密封。
接下来，使用图2对接触部件17进行说明。
图2是表示第一实施方式的接触部件的图。应予说明，图2(A)是接触部件17的俯视图，图2(B)是表示沿图2(A)的点划线X-X的截面图。
接触部件17在内部形成有筒状的中空孔17b，一侧具备开口端部17b1，另一侧具备开口端部17b2。这样的接触部件17的开口端部17b2(或者开口端部17b1)侧使用焊料接合到导电图案13。另外，在与接合到导电图案13的开口端部17b2(或者开口端部17b1)对置的开口端部17b1(或者开口端部17b2)侧压入有外部连接端子18。
在这样构成的接触部件17中，中空孔17b的开口端部17b1、17b2的内径优选为0.20mm以上且2.00mm以下，更优选为0.50mm以上且1.50mm以下。接触部件17的开口端部17b1、17b2的外径优选为1.00mm以上且2.50mm以下，更优选为1.50mm以上且2.00mm以下。
接下来，使用图3对基板14的接触部件17相对于导电图案13的接合位置进行说明。
图3是第一实施方式的半导体装置的接触部件的接合位置的侧截面图。应予说明，图3中示出了在基板14形成有导电图案13a的位置。另外，以下的形成于导电图案13a的接合区13a1也同样地形成于其他的导电图案13。基板14具有绝缘板11、形成于绝缘板11的背面的金属板12、以及形成于绝缘板11的正面的导电图案13a。
在导电图案13a中，接合有接触部件17的接合区13a1呈凹状凹陷而形成。接合区13a1通过蚀刻而得到导电图案13的接触部件17的预定的接合预定区。这样的接合区13a1具备相对于基板14的层叠方向垂直地构成的底面部13a3和沿着底面部13a3的外周边相对于底面部13a3垂直地构成的内壁部13a2。
应予说明，导电图案13a的厚度优选为0.10mm以上且1.00mm以下，更优选为0.20mm以上且0.50mm以下。内壁部13a2的高度优选为0.10mm以上且导电图案13a的厚度的0.8倍以下，更优选为0.12mm以上且导电图案13a的厚度的0.5倍以下。另外，接合区13a1的宽度优选为接触部件17的开口端部17b2的外径的1.05倍以上且接触部件17的开口端部17b2的外径的1.50倍以下，更优选为接触部件17的开口端部17b2的外径的1.1倍以上且接触部件17的开口端部17b2的外径的1.25倍以下。如果在这样的直径的接合区13a1的中央部配置接触部件17，则能够适当地确保从接触部件17的开口端部17b2的外径到内壁部13a2为止的接合距离D1。
在这样的导电图案13的接合区13a1内，作为接合部件，例如设置有不含铅的锡系的焊料19(接合部件)。在设置了熔融后的焊料19的接合区13a1配置接触部件17的开口端部17b2侧，将接触部件17向图3中下侧挤压。
在相对于导电图案13a配置接触部件17时，通过在导电图案13a形成有凹状的接合区13a1，从而熔融状态的焊料19停留在接合区13a1内，不在基板14(导电图案13a)上扩散，维持接合区13a1内的焊料19的量。
如此，当在使接触部件17配置于凹状的接合区13a1后固化焊料19，则在接合区13a1内维持焊料19的焊料厚度。因此，接触部件17在中空孔17b的内壁的开口端部17b2侧的下端侧与焊料19接合。并且，接触部件17在开口端部17b2侧的外壁的下端侧与焊料19接合。
这样，能够维持接触部件17与焊料19的接触面积，并且能够维持将接触部件17和导电图案13a接合的焊料19的焊料厚度。因此，在接触部件17与导电图案13a(接合区13a1)之间得到充分的接合强度。因此，能够抑制半导体装置10的可靠性的降低。
另外，由于在接合区13a1内能够维持适当的量的焊料19，所以不需要预先涂布大量的焊料19。因此，能够抑制将接触部件17接合到导电图案13a时的加热所导致的焊料19向接触部件17的中空孔17b爬升的问题。
接下来，使用图4对形成于导电图案13a的凹状的接合区13a1的平面形状进行说明。
图4是形成于第一实施方式的半导体装置的导电图案的接合区的俯视图。
形成于导电图案13a的接合区13a1的平面形状如图4(A)所示，可以形成为与接触部件17的环状的开口端部17b2(参照图2)的形状对应的圆形。此时，期望接触部件17配置于接合区13a1的中央部，将从接触部件17的开口端部17b2的外径到内壁部13a2为止的距离与图3同样地设为接合距离D1。
另外，形成于导电图案13a的接合区13a1的平面形状如图4(B)所示，能够形成为可收入接触部件17的开口端部17b2(参照图2)的外径的正方形。在该情况下，与图4(A)同样地，期望接触部件17配置于接合区13a1的中央部，将从接触部件17的开口端部17b2的外径到内壁部13a2为止的距离与图3同样地设为接合距离D1。
应予说明，图4中示出了接合区13a1的平面形状为圆形和正方形。并不限于这些，接合区13a1的平面形状可以为椭圆形、长方形、或者多边形。
接下来，对相对于基板14的导电图案13a上的焊料的涂布方法进行说明。
如图1所示，半导体装置10为了在导电图案13a、13d、13e、13f分别接合半导体元件15以及接触部件17，需要将与这些对应的焊料涂布于导电图案13a、13d、13e、13f。
在半导体装置10中，为了涂布用于半导体元件15以及接触部件17的接合的焊料，例如可使用丝网印刷。以下，使用图5说明相对于半导体装置10的导电图案13a利用丝网印刷进行的焊料的涂布的方法。
图5是表示第一实施方式的半导体装置的焊料的涂布方法的图。应予说明，图5中按时间序列((A)～(D))例示了在基板14的导电图案13a、13e上涂布分别各自接合接触部件17以及半导体元件15的焊料的情况。
另外，图5中图示了导电图案13中的形成有接合区13a1的导电图案13a和包含半导体元件15的接合区15a的导电图案13e，省略其他的导电图案13b、13c、13d、13f的图示。
首先，预先，在基板14的导电图案13a的接触部件17的接合预定区预先通过蚀刻形成接合区13a1。在包含形成了凹状的接合区13a1的导电图案13a的导电图案13上，如图5(A)所示设置第一掩膜30。在基板14上设置的第一掩膜30形成有与接合区13a1对应的开口部31。应予说明，此时，导电图案13e上的半导体元件15的接合区15a被第一掩膜30覆盖。
在该第一掩膜30上搭载焊料，利用刮刀，使该焊料沿着第一掩膜30滑动。在与第一掩膜30的开口部31对应的接合区13a1填充焊料材料。如果从基板14除去第一掩膜30，则如图5(B)所示，在导电图案13a的接合区13a1涂布有焊料19。
这样在包括使焊料19涂布于凹状的接合区13a1而成的导电图案13a的导电图案13上，如图5(C)所示，设置第二掩膜30a。设置在基板14的导电图案13上的第二掩膜30a形成有与半导体元件15的接合区15a对应的开口部31a。应予说明，此时，导电图案13a上的涂布有焊料19的接合区13a1被第二掩膜30a覆盖。
在该第二掩膜30a上搭载焊料，利用刮刀，使该焊料材料沿着第二掩膜30a滑动。在与第二掩膜30a的开口部31a对应的接合区15a填充焊料材料。如果从基板14除去第二掩膜30a，则如图5(D)所示在导电图案13e的半导体元件15的接合区15a涂布焊料19a。
利用上述的涂布方法，能够将用于接合半导体元件15的焊料19a与用于接合接触部件17的焊料19分别涂布于导电图案13e、13a。
另外，使用图6说明相对于半导体装置10的导电图案13利用丝网印刷进行的焊料的其它的涂布方法。
图6是表示第一实施方式的半导体装置的焊料的其它的涂布方法的图。
另外，图6中图示了导电图案13中形成有接合区13a1的导电图案13a和包含半导体元件15的接合区15a的导电图案13e，省略了其他的导电图案13b、13c、13d、13f的图示。
在此情况下与上述同样地，首先，预先在基板14的导电图案13a的接触部件17的接合预定区通过预先蚀刻形成接合区13a1。在形成有接合区13a1的导电图案13上，如图6(A)所示，设置第三掩膜30b。设置在基板14上的第三掩膜30b分别形成有与接合区13a1对应的开口部31b和与半导体元件15的接合区15a对应的开口部31a。其中，开口部31b的开口面积构成为比接合区13a1的开口面积小。
在该第三掩膜30b上搭载焊料，利用刮刀，使该焊料沿着第三掩膜30b滑动。在与第三掩膜30b的开口部31a对应的半导体元件15的接合区15a填充焊料。另外，在与第三掩膜30b的开口部31b对应的接合区13a1填充焊料。此时，由于使开口部31b的开口面积构成为比接合区13a1的开口面积小，所以能够限制利用刮刀注入到接合区13a1的焊料材料的分量。由此，防止在接合区13a1过度地填充焊料材料。
因此，如果从基板14除去第三掩膜30b，则如图6(B)所示，在导电图案13a的接合区13a1涂布焊料19，另外在半导体元件15的接合区15a涂布焊料19a。
利用上述的涂布方法，能够将用于接合半导体元件15的焊料19a和用于接合接触部件17的焊料19分别涂布于导电图案13e、13a。应予说明，图6所示的涂布方法与图5所示的涂布方法相比，不需要替换掩膜而减少繁琐的作业，能够实现半导体装置的制造成本的减少。
[第二实施方式]
接下来，使用图7对接触部件17的其它的形态进行说明。
图7是表示第二实施方式的接触部件的图。应予说明，图7(A)表示接触部件27的俯视图，图7(B)表示沿图7(A)的点划线X-X的截面图。
接触部件27具备主体部17a、设置于主体部17a的开口端部17b1的凸缘17c、以及设置于主体部17a的开口端部17b2的凸缘17d。这样的接触部件27在凸缘17d(或者凸缘17c)侧使用焊料19接合到导电图案13。另外，在与接合到导电图案的开口端部对置的凸缘17c(或者凸缘17d)侧压入外部连接端子18。另外，这里示出了在两个开口端部17b1、17b2上各自形成了凸缘17c、17d的例子，但也可以仅形成于其中一端。
主体部17a呈贯通开口端部17b1、17b2间的中空孔17b形成于内部的圆筒状。凸缘17c呈环状，在其外周边部的三个位置形成有凸部17c1、17c2、17c3。在凸缘17c中，凸部17c1、17c2、17c3的厚度比其底面部17c5的厚度厚。凸缘17c的沿着外周边的侧端面17c4的厚度，在凸部17c1、17c2、17c3的位置比在底面部17c5的位置厚。而且，在凸部17c1、17c2、17c3与底面部17c5之间的阶梯构成台阶部17c6。应予说明，台阶部17c6的高度是凸部17c1、17c2、17c3的厚度与底面部17c5的厚度的差。
另外，凸缘17d也形成为与凸缘17c相同的构成。即，凸缘17d呈环状，在其外周边部的三个部位形成有凸部(其中，图示凸部17d1、17d2)。凸缘17d通过设置有凸部17d1、17d2，从而凸部17d1、17d2的厚度比其底面部17d5的厚度厚。因此，凸缘17d的沿着外周边的侧端面17d4的厚度在凸部17d1、17d2的位置比在底面部17d5的位置厚。而且，在凸部17d1、17d2与底面部17d5之间的阶梯构成台阶部17d6。应予说明，台阶部17d6的高度是凸部17d1、17d2的厚度与底面部17d5的厚度的差。台阶部17d6的高度优选为0.01mm以上且0.2mm以下。
如此，凸缘17c、17d通过形成于其外周边部的凸部17c1、17c2、17c3、17d1、17d2，在将接触部件27与导电图案13接合的焊料19中能够确保预定的厚度。因此，能够更稳固地维持导电图案13与接触部件27的接合强度。
在这样构成的接触部件27中，主体部17a的内径优选为0.2mm以上且2.0mm以下，更优选为0.5mm以上且1.5mm以下。凸缘17c、17d的凸部17c1、17c2、17c3、17d1、17d2的厚度优选为0.05mm以上且0.3mm以下，更优选为0.1mm以上且0.2mm以下。
接下来，使用图8对接触部件27相对于基板14的导电图案13的接合位置进行说明。
图8是第二实施方式的半导体装置的接触部件的接合位置的侧截面图。应予说明，图8中与第一实施方式的图3同样地示出了在基板14形成有导电图案13a的位置。在第二实施方式中，将第一实施方式的半导体装置10中的形成于基板14的导电图案13a的凹状的接合区13a1用与接触部件27的凸缘17d之间的关系来表示。凸缘17d至少在底面部17d5、台阶部17d6以及侧端面17d4(参照图7B)具有与焊料19的接合部。进一步，在凸部17d1的底面部可以具有与焊料19的接合部。另外，在底面部17d5、台阶部17d6的整个表面可以具有与焊料19的接合部。底面部17d5、台阶部17d6以及侧端面17d4的各自的接合部也可以为局部。
导电图案13a的厚度优选为0.1mm以上且1.0mm以下，更优选为0.2mm以上且0.5mm以下。内壁部13a2的高度优选为导电图案13a的厚度的0.8倍以下，更优选为0.5倍以下。另外，内壁部13a2的高度为不超过导电图案13a的厚度0.8倍的范围内，优选为凸缘17d的台阶部17d6(参照图7B)的高度的0.5倍以上，更优选为1.0倍以上。另外，内壁部13a2的高度为不超过导电图案13a的厚度的0.8倍的范围内，优选为凸缘17d的凸部17d1、17d2(参照图7B)的厚度的0.2倍以上，更优选为1.0倍以上。另外，接合区13a1的宽度优选为凸缘17d的外径的1.05倍以上且凸缘17d的外径的1.5倍以下，更优选为凸缘17d的外径的1.1倍以上且凸缘17d的外径的1.25倍以下。如果在这样的直径的接合区13a1的中央部配置接触部件27，则能够适当地确保从接触部件27的凸缘17d的侧端面17d4(参照图7)到内壁部13a2为止的接合距离D1。
在这样的导电图案13的接合区13a1内，作为接合部件，例如设置有不包含铅的锡系的焊料19。在设置有熔融后的焊料19的接合区13a1配置接触部件27的凸缘17d侧，将接触部件27向图8中下侧按压。
在相对于导电图案13a配置接触部件27时，通过在导电图案13a形成有凹状的接合区13a1，从而使熔融状态的焊料19停留在接合区13a1内，不在基板14(导电图案13a)上扩散，维持接合区13a1内的焊料19的量。
如此，当使接触部件27配置于凹状的接合区13a1后固化焊料19，则能够在接合区13a1内维持焊料19的焊料厚度。因此，接触部件27在凸缘17d侧的中空孔17b的内壁的下端侧与焊料19接合。并且，接触部件27在凸缘17d侧的侧端面17d4与焊料19接合。
这样，能够维持接触部件27与焊料19的接触面积，并且能够维持将接触部件27与导电图案13a接合的焊料19的焊料厚度。因此，在接触部件27与导电图案13a(接合区13a1)之间得到充分的接合强度。因此，能够抑制半导体装置10的可靠性的降低。
另外，由于在接合区13a1内维持了适当的量的焊料19，所以不需要预先涂布大量的焊料19。因此，能够抑制因将接触部件27接合到导电图案13时的加热而导致焊料19向接触部件27的中空孔17b爬升。
[第三实施方式]
在第三实施方式中，还能够在第二实施方式的半导体装置10中使形成于基板14的导电图案13a的凹状的接合区如图9所示扩大开口侧。
图9是第三实施方式的半导体装置的接触部件的接合位置的侧截面图。
第三实施方式的接合区23a1构成为内壁部23a2相对于底面部13a3以大于直角的角度(钝角)倾斜。应予说明，以下的形成于导电图案13a的接合区23a1同样地形成于其他的导电图案13。
在该情况下，与图8的情况同样地，在相对于导电图案13a配置接触部件27时，通过在导电图案13a形成凹状的接合区23a1，从而熔融状态的焊料19停留在接合区23a1内，不在基板14(导电图案13a)上扩散，维持接合区23a1内的焊料19的量。
而且，当使接触部件27配置于接合区23a1后固化焊料19时，维持接合区23a1内的焊料19的焊料厚度。因此，接触部件27的凸缘17d的底面部17d5以及台阶部17d6(参照图7)与焊料19接合。另外，接触部件27在主体部17a的中空孔17b的内壁的下端侧与焊料19接合。并且，接触部件27的凸缘17d的侧端面17d4(参照图7)与焊料19接合。
这样，能够维持接触部件27与焊料19的接触面积，并且能够维持将接触部件27与导电图案13a接合的焊料19的焊料厚度。在接触部件27与导电图案13a(接合区23a1)之间得到充分的接合强度。因此，能够抑制半导体装置10的可靠性的降低。另外，由于在接合区23a1内维持适当的量的焊料19，所以不需要预先涂布大量的焊料19。因此，能够抑制因将接触部件27接合到导电图案13a时的加热而导致焊料19向接触部件27的中空孔17b爬升。
并且，在图9所示的接合区23a1的情况下，由于内壁部23a2相对于底面部13a3呈钝角倾斜，所以易于将接触部件27嵌入接合区23a1。因此，接触部件27相对于接合区23a1的安装作业变得容易，简化了安装作业的繁琐，能够实现半导体装置10的制造成本的减少。
应予说明，在第三实施方式中，使用形成了图7的凸缘17c、17d的接触部件27进行了说明，但使用图2所示的接触部件17中也得到相同的效果。
[第四实施方式]
在第四实施方式中，对在第一实施方式的半导体装置10的导电图案13a的接合区13a1的中央部形成了凸部(突起部)的情况进行说明。应予说明，以下的形成于导电图案13a的接合区33a1也同样地形成于其他的导电图案13。
在第四实施方式中，除了导电图案13a的接合区以外，使用图1和图7中说明的半导体装置10以及接触部件27。因此，省略半导体装置10以及接触部件27的详细说明。
接下来，使用图10对接触部件27相对于基板14的导电图案13a的接合位置进行说明。
图10是第四实施方式的半导体装置的接触部件的接合位置的侧截面图。
基板14的导电图案13a在配置了接触部件27的接合预定区，形成凹状且在中央部形成有圆筒状的凸部33b的环状的接合区33a1。接合区33a1通过对导电图案13a的接触部件27的接合预定区以残留凸部33b的方式进行蚀刻而得到。这样的接合区33a1具备相对于基板14的层叠方向垂直的构成为圆形状的底面部33a3和相对于底面部33a3垂直的沿着底面部33a3的外周边形成的内壁部13a2。并且，接合区33a1具备俯视时为圆形的凸部33b的周壁33b1。
应予说明，内壁部13a2的高度与第二实施方式相同。另外，接合区33a1的宽度(直径)优选为凸缘17d的外径的1.05倍以上且凸缘17d的外径的1.50倍以下，更优选为凸缘17d的外径的1.10倍以上且凸缘17d的外径的1.25倍以下。如果在这样的直径的接合区33a1的中央部配置接触部件27，则能够适当地确保从接触部件27的凸缘17d的侧端面17d4(参照图7)到内壁部13a2为止的接合距离D1。
另外，凸部33b的宽度(直径)D2优选为接触部件27的中空孔17b的宽度(径)的0.5倍以上且小于1.0倍，更优选为0.6倍以上且0.9倍以下。由此，能够适当地确保凸部33b的周壁33b1与凸部33b所进入的接触部件27的中空孔17b的内壁之间的接合距离D3。
应予说明，接合区33a1的内壁部13a2的平面形状如图4(A)所示，可以形成为与接触部件27的环状的凸缘17d的形状对应的圆形。或者，如图4(B)所示能够形成为可收入接触部件27的环状的凸缘17d的正方形。
在这样的导电图案13a的接合区33a1内设置有焊料19。在设置有熔融后的焊料19的接合区33a1配置接触部件27的凸缘17d侧。此时，通过形成于接合区33a1的凸部33b，能够相对于接合区33a1适当地定位接触部件27。一边使接触部件27的主体部17a的中空孔17b的开口端部17b2进入凸部33b，一边将接触部件27向图10中下侧按压。
在相对于导电图案13a配置接触部件27时，通过在导电图案13a形成有接合区33a1，从而熔融状态的焊料19停留在接合区33a1内，不在基板14(导电图案13a)上扩散，维持接合区33a1内的焊料19的量。
这样当使接触部件27配置于接合区33a1后固化焊料19时，维持接合区33a1内的焊料19的焊料厚度。因此，接触部件27的凸缘17d的底面部17d5以及台阶部17d6(参照图7)与焊料19接合。另外，接触部件27的主体部17a的中空孔17b的内壁的下端侧与焊料19接合。并且，接触部件27的凸缘17d的侧端面17d4(参照图7)与焊料19接合。
另外，为了使凸部33b进入接触部件27的中空孔17b的开口端部17b2，与第一实施方式、第二实施方式的情况进行比较，限制了进入接触部件27的中空孔17b的开口端部17b2的焊料19的量。例如，即使为了除去焊料19中的空隙而使接触部件27的中空孔17b变成真空，也因为凸部33b而限制进入中空孔17b的焊料19的量，由此向中空孔17b的开口端部17b1侧爬升的焊料19的量减少。因此，接合区33a1内的焊料19的量的减少受到抑制，更可靠地维持接合区33a1内的焊料19的焊料厚度。
这样，能够维持接触部件27与焊料19的接触面积，并且能够与第一实施方式、第二实施方式的情况相比更可靠地维持将接触部件27与导电图案13a接合的焊料19的焊料厚度。在接触部件27与导电图案13a(接合区33a1)之间得到充分的接合强度。因此，能够抑制半导体装置10的可靠性的降低。
另外，由于在接合区33a1内维持适当的量的焊料19，所以不需要预先涂布大量的焊料19。另外，通过形成于接合区33a1的凸部33b，能够抑制焊料量。因此，能够进一步抑制因将接触部件27接合到导电图案13a时的加热而导致焊料19向接触部件27的中空孔17b爬升。
应予说明，通过使凸部33b的高度尽可能地高，能够进一步抑制焊料19的扩散。其中，接触部件27从其开口端部17b1侧压入有外部连接端子18。因此，凸部33b的高度优选为内壁部13a2的高度的0.5倍以上且2.0倍以下，更优选为与内壁部13a2的高度相同。
另外，这样的凸部33b例如能够形成于第三实施方式的接合区23a1(图9)的中央部。在该情况下，得到与第四实施方式相同的效果。
应予说明，在第四实施方式中，使用形成了图7的凸缘17c、17d的接触部件27进行了说明，但即使在使用了图2所示的接触部件17的情况下，也得到相同的效果。
[第五实施方式]
在第五实施方式中，对使第四实施方式的半导体装置10的导电图案13a的接合区33a1的内壁部13a2相对于底面部33a3以锐角倾斜的情况进行说明。应予说明，以下的形成于导电图案13a的接合区43a1也同样地形成于其他的导电图案13。
在第五实施方式中，除了导电图案13a的接合区以外，使用图1和图7中说明的半导体装置10以及接触部件27。因此，省略半导体装置10以及接触部件27的详细说明。
接下来，使用图11对接触部件27相对于基板14的导电图案13a的接合位置进行说明。
图11是第五实施方式的半导体装置的接触部件的接合位置的侧截面图。
基板14的导电图案13a在接合有接触部件27的接合预定区，形成有凹状的在中央部形成有凸部43b的环状的接合区43a1。接合区43a1通过对导电图案13a的接触部件27的接合预定区以残留凸部43b的方式进行蚀刻而得到。这样的接合区43a1具备相对于基板14的层叠方向垂直的构成为圆形的底面部43a3和相对于底面部43a3以比直角小的的角度(锐角)倾斜而构成的内壁部43a2。并且，接合区43a1具备凸部43b的周壁43b1。另外，周壁43b1还构成为相对于底面部43a3呈锐角倾斜。应予说明，接合区43a1的深度与第二实施方式的内壁部13a2的高度相同。另外，接合区43a1的宽度(直径)优选为从表面到底面部43a3而处于以下的范围。具体而言，优选为凸缘17d的外径的1.05倍以上且凸缘17d的外径的1.5倍以下，更优选为凸缘17d的外径的1.1倍以上且凸缘17d的外径的1.25倍以下。如果在这样的直径的接合区43a1的中央部配置接触部件27，则能够适当地确保从接触部件27的凸缘17d的侧端面17d4(参照图7)到内壁部43a2为止的接合距离。应予说明，接合区43a1的内壁部43a2的平面形状如图4(A)所示可以形成为与接触部件27的环状的凸缘17d的形状对应的圆形。或者还可以如图4(B)所示，形成为可收入接触部件27的环状的凸缘17d的正方形。
在这样的导电图案13a的接合区43a1内设置有焊料19。在设置有熔融后的焊料19的接合区43a1配置接触部件27的凸缘27d侧。此时，利用形成于接合区43a1的凸部43b，能够相对于接合区43a1适当地定位接触部件27。一边使凸部43b进入接触部件27的主体部17a的中空孔17b的开口端部17b2，一边将接触部件27向图11中下侧按压。
在相对于导电图案13a配置接触部件27时，通过在导电图案13a形成有接合区43a1，从而熔融状态的焊料19停留在接合区43a1内，不在基板14(导电图案13a)上扩散，维持接合区43a1内的焊料19的量。
这样当使接触部件27配置于接合区43a1后固化焊料19时，维持接合区43a1内的焊料19的焊料厚度。因此，接触部件27的凸缘17d的底面部17d5以及台阶部17d6(参照图7)与焊料19接合。另外，接触部件27在主体部17a的中空孔17b的内壁的下端侧与焊料19接合。并且，接触部件27的凸缘17d的侧端面17d4(参照图7)与焊料19接合。
另外，为了使凸部43b进入接触部件27的中空孔17b的开口端部17b2，与第一实施方式、第二实施方式的情况比较，限制进入接触部件27的中空孔17b的开口端部17b2的焊料19的量。因此，与第四实施方式同样地，向中空孔17b的开口端部17b1侧爬升的焊料19的量减少。由此，接合区43a1内的焊料19的量的减少受到抑制，更可靠地维持接合区43a1内的焊料19的焊料厚度。应予说明，与第四实施方式同样地，通过使凸部43b尽可能地高，能够抑制焊料19的爬升。其中，接触部件27从其开口端部17b1侧压入有外部连接端子18。因此，凸部43b的高度优选为内壁部13a2(参照图8)的高度的0.5倍以上且2.0倍以下，更优选为与内壁部13a2(参照图8)的高度相同。
并且，接合区43a1的内壁部43a2构成为相对于底面部43a3呈锐角地倾斜。另外，凸部43b的周壁43b1也构成为相对于底面部43a3呈锐角地倾斜。其结果，内壁部43a2与底面部43a3之间的焊料19成为锥状，另外，周壁43b1与底面部43a3之间的焊料19成为锥状。因此，相对于接触部件27的凸缘17d的焊料厚度增加，接触部件27与导电图案13a的接合强度提高。
这样，能够与第一实施方式、第二实施方式的情况相比更可靠地维持将接触部件27与导电图案13a接合的焊料19的焊料厚度，在接触部件27与导电图案13a(接合区43a1)之间得到更可靠地的接合强度。因此，能够抑制半导体装置10的可靠性的降低。
另外，由于在接合区43a1内维持了适当的量的焊料19，所以不需要预先大量涂布焊料19的量。因此，能够抑制因将接触部件27接合到导电图案13a时的加热而带来的焊料19向接触部件27的中空孔17b的爬升。应予说明，在第五实施方式中，对在接合区43a1形成了凸部43b的情况进行了说明。这样的接合区43a1即使不与第二实施方式的接合区13a1(图8)同样地形成凸部43b，与第二实施方式相比，接触部件27与导电图案13a之间的接合强度也提高。
另外，对于这样的接合区43a1而言，即使在凸部43b的周壁43b1相对于底面部43a3为直角的情况下，与第四实施方式相比，接触部件27与导电图案13a之间的接合强度也提高。
应予说明，在第五实施方式中，使用形成了图7的凸缘17c、17d的接触部件27进行了说明，但即使在图2所示的接触部件17的情况下，也得到相同的效果。

Claims (7)

1.一种半导体装置，其特征在于，具有：
基板，其具备形成有凹状的接合区的导电图案和形成有所述导电图案的绝缘板；以及
接触部件，其具有在内部形成有筒状的中空孔的主体部、和设置于所述主体部的两侧的开口端部中的至少一个开口端部的凸缘，所述凸缘在所述中空孔的径向上从所述一个开口端部向外侧扩展，
所述接合区具有与所述基板的层叠方向垂直的底面部，所述底面部被配置俯视时设置于所述接触部件的所述一个开口端部的所述凸缘，所述凸缘的整个正面位于与所述导电图案的正面相比成为下方的位置，在所述接合区内所述主体部的所述一个开口端部侧的所述中空孔的内壁及所述凸缘的外侧端面通过接合部件接合到所述接合区。
2.根据权利要求1所述的半导体装置，其特征在于，
所述接合区具有与所述基板的层叠方向垂直的底面部和相对于所述底面部垂直且沿着所述底面部的外周边形成的内壁部。
3.根据权利要求1所述的半导体装置，其特征在于，
所述接合区具有与所述基板的层叠方向垂直的底面部和相对于所述底面部呈鋭角倾斜且沿着所述底面部的外周边形成的内壁部。
4.根据权利要求1所述的半导体装置，其特征在于，
所述导电图案在所述接合区内形成有在所述接合区接合了所述接触部件时进入所述接触部件的所述中空孔的突起部。
5.根据权利要求4所述的半导体装置，其特征在于，
所述突起部的外径是所述接触部件的所述中空孔的内径的0.5倍以上且小于1.0倍。
6.一种半导体装置，其特征在于，
基板，其具备形成有凹状的接合区的导电图案和形成有所述导电图案的绝缘板；以及
接触部件，其在内部形成有筒状的中空孔，
所述接触部件的一个开口端部通过接合部件接合到所述接合区，
所述接合区具有与所述基板的层叠方向垂直的底面部和相对于所述底面部呈钝角倾斜且沿着所述底面部的外周边形成的内壁部。
7.一种半导体装置，其特征在于，
基板，其具备形成有凹状的接合区的导电图案和形成有所述导电图案的绝缘板；以及
接触部件，其在内部形成有筒状的中空孔，
所述接触部件的一个开口端部通过接合部件接合到所述接合区，
所述接合区的内径是所述接触部件的所述一个开口端部的外径的1.05倍以上且1.50倍以下。
CN201810093644.8A 2017-03-23 2018-01-31 半导体装置 Active CN108630618B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-056844 2017-03-23
JP2017056844A JP6866716B2 (ja) 2017-03-23 2017-03-23 半導体装置

Publications (2)

Publication Number Publication Date
CN108630618A CN108630618A (zh) 2018-10-09
CN108630618B true CN108630618B (zh) 2024-02-27

Family

ID=63450693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810093644.8A Active CN108630618B (zh) 2017-03-23 2018-01-31 半导体装置

Country Status (4)

Country Link
US (1) US10398036B2 (zh)
JP (1) JP6866716B2 (zh)
CN (1) CN108630618B (zh)
DE (1) DE102018200830A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7322369B2 (ja) 2018-09-21 2023-08-08 富士電機株式会社 半導体装置の製造方法
CN109300872A (zh) * 2018-11-06 2019-02-01 杭州中好蔚莱电子有限公司 一种功率半导体接触元件
CN113035790B (zh) * 2019-12-24 2024-04-02 株洲中车时代半导体有限公司 焊接底座及功率半导体模块
EP3951866A1 (en) * 2020-08-06 2022-02-09 Infineon Technologies AG Semiconductor substrate arrangement and method for producing the same
WO2022259824A1 (ja) * 2021-06-08 2022-12-15 ローム株式会社 接合構造および半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011138998A (ja) * 2010-01-04 2011-07-14 Mitsubishi Electric Corp 半導体装置
JP2012004226A (ja) * 2010-06-15 2012-01-05 Mitsubishi Electric Corp 電力用半導体装置
CN104064493A (zh) * 2013-03-22 2014-09-24 富士电机株式会社 半导体装置的制造方法以及安装夹具
CN105098554A (zh) * 2014-05-22 2015-11-25 英飞凌科技股份有限公司 电触刷、电子组件和用于制造电子组件的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008005547B4 (de) 2008-01-23 2013-08-29 Infineon Technologies Ag Leistungshalbleitermodul und Schaltungsanordnung mit einem Leistungshalbleitermodul
JP4567773B2 (ja) * 2008-07-18 2010-10-20 三菱電機株式会社 電力用半導体装置
JP4613237B2 (ja) * 2008-12-10 2011-01-12 新光電気工業株式会社 リードピン付配線基板及びリードピン
JP5579148B2 (ja) * 2011-10-11 2014-08-27 三菱電機株式会社 電力用半導体装置
JP6041043B2 (ja) 2013-03-21 2016-12-07 富士電機株式会社 コンタクト部品、および半導体モジュール
JP2016006806A (ja) * 2013-06-05 2016-01-14 富士電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011138998A (ja) * 2010-01-04 2011-07-14 Mitsubishi Electric Corp 半導体装置
JP2012004226A (ja) * 2010-06-15 2012-01-05 Mitsubishi Electric Corp 電力用半導体装置
CN104064493A (zh) * 2013-03-22 2014-09-24 富士电机株式会社 半导体装置的制造方法以及安装夹具
CN105098554A (zh) * 2014-05-22 2015-11-25 英飞凌科技股份有限公司 电触刷、电子组件和用于制造电子组件的方法

Also Published As

Publication number Publication date
DE102018200830A1 (de) 2018-09-27
US10398036B2 (en) 2019-08-27
CN108630618A (zh) 2018-10-09
US20180279484A1 (en) 2018-09-27
JP6866716B2 (ja) 2021-04-28
JP2018160554A (ja) 2018-10-11

Similar Documents

Publication Publication Date Title
CN108630618B (zh) 半导体装置
KR200482370Y1 (ko) 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지
JPWO2018179981A1 (ja) 半導体装置
JP2019040971A (ja) 半導体装置
JP6750721B1 (ja) 半導体装置及び半導体装置の製造方法
JP2022064768A (ja) 半導体装置の製造方法及び半導体装置
CN111081643A (zh) 半导体装置及半导体装置的制造方法
US11626358B2 (en) Semiconductor device
JP2017123360A (ja) 半導体モジュール
CN108735722B (zh) 半导体装置及半导体装置的制造方法
US11295997B2 (en) Semiconductor device manufacturing method and semiconductor device
JP7476540B2 (ja) 半導体装置
JP5056105B2 (ja) 半導体装置およびその製造方法
US10971414B2 (en) Semiconductor device
JP2021150468A (ja) 半導体装置の製造方法、半導体装置及び押圧装置
CN111052510B (zh) 半导体装置
JP2020202311A (ja) 半導体装置
KR20150129269A (ko) 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지, 제조 방법
US11929312B2 (en) Semiconductor device
JP7238565B2 (ja) 半導体装置及び半導体装置の製造方法
US11337306B2 (en) Semiconductor device
US20210257269A1 (en) Semiconductor device
CN112447687A (zh) 半导体装置以及半导体装置的制造方法
CN111373517A (zh) 半导体装置
CN110943047A (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant