CN111052510B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN111052510B
CN111052510B CN201980004079.6A CN201980004079A CN111052510B CN 111052510 B CN111052510 B CN 111052510B CN 201980004079 A CN201980004079 A CN 201980004079A CN 111052510 B CN111052510 B CN 111052510B
Authority
CN
China
Prior art keywords
plating material
circuit board
semiconductor device
contact member
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980004079.6A
Other languages
English (en)
Other versions
CN111052510A (zh
Inventor
丸山力宏
宫越仁隆
早乙女全纪
安达和哉
横山岳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN111052510A publication Critical patent/CN111052510A/zh
Application granted granted Critical
Publication of CN111052510B publication Critical patent/CN111052510B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/02—Soldered or welded connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/051—Phosphides composed of metals from groups of the periodic table
    • H01L2924/052—10th Group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

能够防止接合构件在接触部件的中空孔中爬升。半导体装置(10)具有层叠基板(14)和接触部件(17)，层叠基板(14)具备电路板(13a)和形成有电路板(13a)的绝缘板(11)，接触部件(17)在内部形成有筒状的中空孔(17f)且其开口端部(17f2)介由接合构件(19)而与电路板(13a)的正面的接合区(A2)接合。而且，在这样的半导体装置(10)中，接触部件(17)的与接合构件(19)的接触区(A1)的对接合构件(19)的润湿性与电路板(13a)的至少接合区(A2)的对接合构件(19)的润湿性大致相等。因此，能够抑制因将接触部件(17)与电路板(13a)接合时的加热导致的接合构件(19)在接触部件(17)的中空孔(17f)中的爬升。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
半导体装置包括例如IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)、功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)等半导体元件。这样的半导体装置被用于例如电力转换装置。
半导体装置具备层叠基板，该层叠基板具有绝缘板和形成于绝缘板的正面的电路板。在电路板上配置有半导体元件和外部连接端子，从外部连接端子施加的信号经由电路板而输入到半导体元件。
例如，如专利文献1所公开的那样，在将该外部连接端子安装于电路板时，使用了筒状的接触部件。接触部件介由焊锡而接合于电路板上。外部连接端子被压入到接触部件。然后，外部连接端子经由接触部件而与电路板电连接。
现有技术文献
专利文献
专利文献1：国际公开第2014/148319号
发明内容
技术问题
然而，在将层叠基板的电路板与接触部件接合的焊锡等接合构件的量少的情况下，无法在接合部分确保接合构件的厚度。因此，接触部件与电路板的接合强度会降低。如果接触部件与电路板的接合强度降低，则可能会导致半导体装置的可靠性降低。在接合构件的量多的情况下，通过将接触部件接合于电路板时的加热，会产生接合构件在接触部件的中空孔中的爬升。如果产生接合构件在中空孔中的爬升，则无法压入外部连接端子。由此，可能会导致半导体装置的可靠性降低。
本发明是鉴于这样的情况而完成，其目的在于提供一种能够防止接合构件在接触部件的中空孔中爬升的半导体装置。
技术方案
根据本发明的一个观点，提供一种半导体装置，具有：基板，其具备电路板和形成有上述电路板的绝缘板；以及接触部件，其在内部形成有筒状的中空孔，上述接触部件的开口端部介由接合构件而与上述电路板的正面的接合区接合，上述接触部件的与上述接合构件的接触区的对上述接合构件的润湿性与上述电路板的至少上述接合区的对上述接合构件的润湿性大致相等。
另外，镀覆处理于上述接触部件的至少上述接触区的第一镀覆材料的上述润湿性与镀覆处理于上述电路板的至少上述接合区的第二镀覆材料的上述润湿性大致相等。另外，上述接合构件可以由焊锡构成。在此情况下，上述第一镀覆材料相对于上述第二镀覆材料的焊锡扩展比率为90％以上且110％以下，上述第一镀覆材料相对于上述第二镀覆材料的焊锡扩展比率为95％以上且105％以下。
另外，上述第一镀覆材料和上述第二镀覆材料由镍或镍合金构成，上述电路板由铜或铜合金构成，上述接触部件由铜、铝、铁、银、或至少含有它们中的一种的合金构成。
另外，上述第二镀覆材料由含有磷的镍合金构成，上述第一镀覆材料由磷的含量比上述第二镀覆材料的磷的含量少的镍或镍合金构成，上述第二镀覆材料的上述磷的含量为8重量％以上且10重量％以下。
技术效果
根据公开的技术，能够抑制接合构件在接触部件的中空孔中的爬升，而将外部连接端子可靠地接合到电路板。因此，能够防止半导体装置的可靠性降低。
通过表示优选的实施方式作为本发明的示例的附图和关联的以下的说明将使本发明的上述及其他目的、特征和优点变得明确。
附图说明
图1是第一实施方式的半导体装置的侧截面图。
图2是示出第一实施方式的接触部件的图。
图3是第一实施方式的半导体装置的接触部件的接合部位的侧截面图。
图4是第一实施方式的半导体装置的形成于电路板的接合区的平面图。
图5是示出第二实施方式的接触部件的图。
图6是第二实施方式的半导体装置的接触部件的接合部位的侧截面图。
符号说明
10、10a 半导体装置
11 绝缘板
12 金属板
13、13a、13b、13c、13d、13e、13f 电路板
13a1、13a2 第二镀覆材料
14 层叠基板
15 半导体元件
16、16a、16b、16c、16d、16e、16f、16g 键合线
17、17a、17b、17c、27 接触部件
17e 主体部
17f 中空孔
17f1、17f2 开口端部
17g、17h 凸缘
17g1、17g2、17g3、17h1、17h2 凸部
17g4、17h4 侧端面
17g5、17h5 底面部
17g6、17h6 台阶部
18、18a、18b、18c 外部连接端子
19 接合构件
21 壳体
22、23 第一镀覆材料
具体实施方式
以下，参照附图对实施方式进行说明。
[第一实施方式]
首先，使用图1对第一实施方式的半导体装置进行说明。图1是第一实施方式的半导体装置的侧截面图。如图1所示，半导体装置10具有层叠基板14、设置于层叠基板14的正面的半导体元件15和接触部件17a、17b、17c、以及分别安装于接触部件17a、17b、17c的外部连接端子18a、18b、18c。应予说明，在层叠基板14上设置有多个半导体元件15。但是，在图1中，图示出了多个半导体元件15中的一个半导体元件15。另外，半导体元件15的配置位置可以是图1以外的部位。另外，壳体21接合于层叠基板14的外周。因此，半导体元件15、接触部件17a、17b、17c、外部连接端子18a、18b、18c等被收纳于壳体21内。但是，外部连接端子18a、18b、18c的前端部从壳体21向壳体21的外侧延伸出。应予说明，正面表示在半导体装置10中外部连接端子18a、18b、18c的前端部从壳体21延伸出这一侧的面。另外，背面表示在半导体装置10中设置有后述的冷却器这一侧的面。应予说明，在以下说明中，对于后述的电路板13a、13b、13c、13d、13e、13f、键合线16a、16b、16c、16d、16e、16f、16g以及外部连接端子18a、18b、18c，在分别不进行区分的情况下，表示为电路板13、键合线16以及外部连接端子18。
层叠基板14具有绝缘板11、形成于绝缘板11的背面的金属板12、以及形成于绝缘板11的正面的电路板13。绝缘板11由导热性优异的氧化铝、氮化铝、氮化硅等高导热性的陶瓷构成。金属板12由导热性优异的铜、铝、铁、银、或者至少包含它们中的一种的合金等金属构成。电路板13由导电性优异的铜或铜合金等金属构成。另外，利用第二镀覆材料对电路板13的至少一部分进行了镀覆处理。对于利用第二镀覆材料对电路板13进行的镀覆处理在后面描述。应予说明，电路板13的厚度优选为0.10mm以上且1.00mm以下，更加优选为0.20mm以上且0.50mm以下。
作为具有如此结构的层叠基板14，能够使用例如DCB(Direct Copper Bonding：直接铜键合)基板、AMB(Active Metal Brazed：活性金属钎焊)基板。在层叠基板14，能够将在半导体元件15产生的热介由电路板13a、13b、13c、13d、13e、13f、绝缘板11和金属板12而传导到外部的冷却器。在一部分电路板13a、13d、13f，分别设定有与接触部件17a、17b、17c接合的接合区。应予说明，关于接合区将在后面描述。在绝缘板11上形成有多个电路板13。在图1中，对多个电路板13中的电路板13a、13b、13c、13d、13e、13f进行了图示。应予说明，接触部件17a、17b、17c在分别不进行区分的情况下，表示为接触部件17。
半导体元件15利用接合构件(省略图示)而分别接合于电路板13。这样的半导体元件15由硅或碳化硅构成。例如，这样的半导体元件15包括IGBT、功率MOSFET等开关元件。这样的半导体元件15例如在背面具备漏电极(或集电极)并且在正面具备栅电极和源电极(或发射电极)。另外，半导体元件15也可以根据需要包括SBD(Schottky Barrier Diode：肖特基势垒二极管)、FWD(Free Wheeling Diode：续流二极管)等二极管。这样的半导体元件15在背面具备阴极并且在正面具备阳极。上述的半导体元件15的背面侧通过接合构件(省略图示)而接合于预定的电路板13上。
接触部件17构成为在内部形成有贯通开口端部之间的中空孔的筒形状。一侧的开口端部侧通过焊锡等接合构件(省略图示)接合于电路板13。另一侧的开口端部侧被压入外部连接端子18。或者，接触部件17可以具备形成有中空孔的主体部和设置于该主体部的至少一侧的开口端部的凸缘。接触部件17利用焊锡等接合构件(省略图示)分别接合于电路板13。应予说明，接触部件17设置于层叠基板14的多个电路板13上。在图1中，示出了其中设置于电路板13a、13d、13f上的接触部件17。接触部件17由导电性优异的铜、铝、铁、银、或至少含有它们中的一种的合金构成。另外，利用第一镀覆材料对接触部件17的至少一部分进行了镀覆处理。应予说明，对于利用第一镀覆材料对接触部件17进行的镀覆处理将在后面描述。外部连接端子18由导电性优异的铜、铝、铁、银、或至少含有它们中的一种的合金构成。外部连接端子18为棒状，其截面构成为例如正方形。外部连接端子18分别被压入到接触部件17的中空孔17f，经由接触部件17而与电路板13电连接。
应予说明，层叠基板14上的电路板13之间通过键合线16电连接。例如，通过键合线16a、16b分别将电路板13a、13b电连接，通过键合线16c、16d分别将电路板13b、13c电连接。进一步地，电路板13与半导体元件15通过键合线16电连接。例如，电路板13d与半导体元件15通过键合线16e电连接。电路板13f与半导体元件15通过键合线16f、16g电连接。如此在半导体装置10中，通过利用键合线16将电路板13之间、电路板13与半导体元件15之间连接，并且将外部连接端子18与电路板13电连接，从而构成包含半导体元件15的预定的电路。应予说明，也可以介由焊锡或银焊料等而将散热板(省略图示)安装于金属板12的背面侧。该情况下的散热板由导热性优异的铜、铝、铁、银、或至少含有它们中的一种的合金构成。另外，为了提高耐腐蚀性，例如也可以通过镀覆处理等在散热板的表面形成镍等材料。具体而言，除了镍以外还有镍-磷合金、镍-硼合金等。应予说明，也可以通过螺钉等在金属板12、散热板的背面侧安装冷却器(省略图示)来提高散热性。该情况下的冷却器由例如导热性优异的铜、铝、铁、银或至少含有它们中的一种的合金等构成。另外，作为冷却器，可以应用散热翅片或由多个散热翅片构成的散热器以及利用水冷的冷却装置等。另外，散热板可以与这样的冷却器一体构成。在此情况下，由导热性优异的铜、铝、铁、银或至少含有它们中的一种的合金构成。
壳体21为例如箱型，并由热塑性树脂构成。作为这样的树脂，有聚苯硫醚(PPS)、聚对苯二甲酸丁二醇酯(PBT)树脂、聚丁二酸丁二醇酯(PBS)树脂、聚酰胺(PA)树脂、或者丙烯腈丁二烯苯乙烯(ABS)树脂等。也可以通过封装构件(省略图示)将壳体21的内部密封。封装构件由例如硅树脂、马来酰亚胺改性环氧树脂、马来酰亚胺改性酚醛树脂、马来酰亚胺树脂等热固性树脂和填充材料构成。另外，封装构件也可以由硅树脂等的凝胶构成。这样的封装构件从形成于壳体21的预定的注入口注入到壳体21内。然后，被注入的封装构件在散热板上将层叠基板14、半导体元件15、接触部件17、键合线16、以及外部连接端子18的一部分进行封装。
接着，使用图2对接触部件17进行说明。图2是示出第一实施方式的接触部件的图。应予说明，图2的(A)表示接触部件17的平面图，图2的(B)表示图2的(A)的单点划线X-X上的截面图。接触部件17具备在内部形成有筒状的中空孔17f的主体部17e、在主体部17e的一侧的开口端部17f1、以及在主体部17e的另一侧的开口端部17f2。这样的接触部件17的开口端部17f2(或开口端部17f1)侧利用接合构件而接合于电路板13。另外，外部连接端子18被压入到与接合于电路板13的开口端部17f2(或开口端部17f1)对置的开口端部17f1(或开口端部17f2)侧。应予说明，在第一实施方式中，采用使接触部件17的开口端部17f2侧与电路板13接合，且使外部连接端子18压入到开口端部17f1的结构。此时，在接触部件17的开口端部17f2侧设定有接触区A1。接触区A1是之后与接合构件接触的区域。另外，利用第一镀覆材料(省略图示)对接触部件17的至少接触区A1进行了镀覆处理。在如此构成的接触部件17中，中空孔17f的在开口端部17f1、17f2处的内径优选为0.20mm以上且2.00mm以下，更加优选为0.50mm以上且1.50mm以下。接触部件17的在开口端部17f1、17f2处的外径优选为1.00mm以上且2.50mm以下，更加优选为1.50mm以上且2.00mm以下。
接着，利用图3和图4对接触部件17相对于层叠基板14的电路板13的接合部位进行说明。图3是第一实施方式的半导体装置的接触部件的接合部位的侧截面图。应予说明，在图3中，示出了在层叠基板14上接合有接触部件17的部位。图4是第一实施方式的半导体装置的形成于电路板的接合区的平面图。应予说明，图4示出了从图3的单点划线Y-Y的截面观察而得的接合区的平面。另外，与图3同样，图4也示出了在层叠基板14上接合有接触部件17的部位。
层叠基板14的电路板13a在其正面设定有接合区A2。接合区A2是电路板13a的接触部件17的接合预定区域。在第一实施方式中，利用第二镀覆材料13a1对这样的电路板13a的至少接合区A2进行了镀覆处理。电路板13a只要利用第二镀覆材料13a1对其至少接合区A2进行了镀覆处理即可。或者，也可以利用第二镀覆材料13a1对电路板13a的整个面进行镀覆处理。另外，在电路板13的接合区A2的第二镀覆材料13a1上设置有接合构件19。接合构件19由焊锡构成。优选由无铅焊锡构成。无铅焊锡为例如锡-银-铜系焊锡、锡-锌-铋系焊锡或锡-铜系焊锡。进一步地，也可以添加有镍、锗、钴或硅。应予说明，与电路板13a同样，在接合有接触部件17的其他电路板13也设定有接合区A2。另外，在这样的接合区A2形成有第二镀覆材料13a1。
另一方面，如上所述，接触部件17在开口端部17f2侧设定有接触区A1。在第一实施方式中，利用第一镀覆材料22对接触部件17的至少开口端部17f2侧的接触区A1进行了镀覆处理。镀覆处理只要是在接触部件17的表面被覆包括第一镀覆材料22的金属薄膜的处理即可。应予说明，第一镀覆材料22与第二镀覆材料13a1由对该接合构件19的润湿性大致相同的材料构成。对接合构件19的润湿性的评价利用第一镀覆材料22相对于第二镀覆材料13a1的焊锡扩展比率Sr来进行。以下示出焊锡扩展比率Sr的测定方法。
首先，准备在层叠基板14的电路板13a形成有各种镀层的试验片和膏状焊锡。应予说明，焊锡材料使用了锡-银-铜系的无铅焊锡。在该试验片上按相同的面积涂覆固定量的膏状焊锡。在250±3℃下将其加热30秒而使焊锡熔融。然后，自然冷却到室温，测定出焊锡平面面积S。焊锡扩展比率Sr示于式(1)。但是，在式(1)中，焊锡扩展比率Sr是将第二镀覆材料13a1的焊锡平面面积S2设为100％时的第一镀覆材料22的焊锡平面面积S1的比率。
Sr＝第一镀覆材料的焊锡平面面积S1/第二镀覆材料的焊锡平面面积S2×100………式(1)
作为对接合构件19的润湿性大致相同的材料，优选焊锡扩展比率Sr为90％以上且110％以下。进一步优选为95％以上且105％以下。如果焊锡扩展比率Sr大，则焊锡在接触部件17的中空孔17f中爬升。因此，在压入外部连接端子18时有可能发生外部连接端子18在中途卡住等外部连接端子18的插入不良。另一方面，如果焊锡扩展比率Sr小，则无法在接触部件17形成适当的焊锡圆角。因此，在压入外部连接端子18时，有可能发生接触部件17从电路板13a剥落等接合强度不良。
另外，作为这样的对接合构件19的润湿性大致相同的材料，第一镀覆材料22由镍或镍合金构成，第二镀覆材料13a1由镍或镍合金构成。另外，优选第二镀覆材料13a1由含有磷的镍合金构成，第一镀覆材料22由磷的含量比第二镀覆材料13a1的磷的含量少的镍或镍合金构成。进一步地，优选第二镀覆材料13a1由磷的含量相对于整个第二镀覆材料13a1为8重量％以上且10重量％以下的镍合金构成。应予说明，在此，在这样的第一镀覆材料22、第二镀覆材料13a1中作为杂质所含有的1重量％以下的元素等明确区别于构成为第一镀覆材料22、第二镀覆材料13a1的材料。另外，没有记载有“合金”的金属(例如，镍)不含有除杂质以外的其他元素。据此，特别是在应用了无铅焊锡时，能够抑制其爬升并且提高接触部件17与电路板13a的接合强度。在此，第一镀覆材料22的厚度优选为1μm以上且20μm以下，更加优选为3μm以上且7μm以下。如果镀覆材料的厚度过厚，则因表面固化的影响，外部连接端子18难以被压入，另外，外部连接端子18变得易于脱落。另一方面，如果过薄，则无法获得因镀覆带来的抑制焊锡爬升的效果。第二镀覆材料13a1的厚度优选为1μm以上且50μm以下，更加优选为5μm以上且20μm以下。如果镀覆材料的厚度过厚，则外部连接端子18与电路板13之间的电阻变大，不优选。另一方面，如果过薄，则无法获得因镀覆带来的抑制焊锡爬升的效果。
在此，对这样的半导体装置10的组装进行说明。事先准备好上述说明的层叠基板14和接触部件17。然后，将第二镀覆材料13a1镀覆处理到层叠基板14的电路板13的接合区A2，并将第一镀覆材料22镀覆处理到接触部件17的接触区A1。根据镀覆材料，镀覆处理可以是电镀、无电解镀、熔融镀、喷镀、物理蒸镀、化学蒸镀等任一方法。然后，将接合构件19涂覆于层叠基板14的电路板13a的第二镀覆材料13a1上的接合区A2内。具体而言，涂覆了包含助熔剂的膏状焊锡。将接触部件17的开口端部17f2侧配置于设置有接合构件19的接合区A2的第二镀覆材料13a1上，并将接触部件17向图3中下侧按压。
接着，对配置有接触部件17的层叠基板14进行加热，使接合构件19熔融。然后，冷却到室温，使接合构件19固化。如此介由接合构件19将接触部件17的利用第一镀覆材料22进行了镀覆处理的接触区A1与层叠基板14的进行了第二镀覆材料13a1的镀覆处理的电路板13a的接合区A2接合。
上述半导体装置10具有层叠基板14，层叠基板14具备电路板13和形成有电路板13的绝缘板11。还具有接触部件17，接触部件17在内部形成有筒状的中空孔17f，接触部件17的开口端部17f2介由接合构件19而与电路板13的正面的接合区A2接合。进一步地，在这样的半导体装置10中，接触部件17的与接合构件19的接触区A1的对接合构件19的润湿性与电路板13的至少接合区A2的对接合构件19的润湿性大致相等。因此，能够抑制因在将接触部件17与电路板13接合时的加热导致的接合构件19在接触部件17的中空孔17f中的爬升。由此，能够抑制接触部件17相对于层叠基板14的电路板13的接合强度的降低。另外，能够可靠地将外部连接端子18压入到这样的接触部件17。因此，能够抑制半导体装置10的可靠性的降低。
[第二实施方式]
第二实施方式的半导体装置具有与图1所示的半导体装置10相同的构成。但是，对第二实施方式的半导体装置而言，半导体装置10中的第一镀覆材料和第二镀覆材料的镀覆处理区域不同，另外，第一镀覆材料、第二镀覆材料和接合构件利用了具体的材质。进一步地，应用了与第一实施方式不同的接触部件。
首先，以下使用图5对与第一实施方式不同的接触部件进行说明。图5是示出第二实施方式的接触部件的图。应予说明，图5的(A)表示接触部件27的平面图，图5的(B)表示图5的(A)的单点划线X-X处的截面图。与图1的半导体装置10同样，半导体装置具有层叠基板14(基板)、设置于层叠基板14的正面的半导体元件15、以及外部连接端子18。但是，半导体装置在层叠基板14的正面具备接触部件27来代替接触部件17，在接触部件27分别安装有外部连接端子18。
如图5所示，这样的接触部件27具备：主体部17e、在主体部17e的开口端部17f1设置的凸缘17g、以及在主体部17e的开口端部17f2设置的凸缘17h。接触部件27的凸缘17h(或凸缘17g)侧利用作为接合构件的焊锡而接合于电路板13。另外，外部连接端子18被压入到与接合于电路板的开口端部对置的凸缘17g(或凸缘17h)侧。另外，在此，示出了在两个开口端部17f1、17f2这两者形成有凸缘17g、17h的示例，但也可以仅形成于一个开口端部。
主体部17e呈在内部形成有贯通开口端部17f1、17f2之间的中空孔17f的圆筒状。凸缘17g呈环状，在其外周缘部的三个部位形成有凸部17g1、17g2、17g3。在凸缘17g，凸部17g1、17g2、17g3的厚度比其底面部17g5的厚度厚。对沿着凸缘17g的外周缘的侧端面17g4的厚度而言，凸部17g1、17g2、17g3的部位比底面部17g5的部位厚。而且，在凸部17g1、17g2、17g3与底面部17g5之间的阶梯处构成台阶部17g6。应予说明，台阶部17g6的高度为凸部17g1、17g2、17g3的厚度与底面部17g5的厚度之差。
另外，凸缘17h也为与凸缘17g相同的构成。即，凸缘17h构成为环状，且在其外周缘部的三个部位形成有凸部(其中图示了凸部17h1、17h2)。凸缘17h通过设置有凸部17h1、17h2，从而使凸部17h1、17h2的厚度比其底面部17h5的厚度厚。因此，对沿着凸缘17h的外周缘的侧端面17h4的厚度而言，凸部17h1、17h2的部位比底面部17h5的部位厚。而且，在凸部17h1、17h2与底面部17h5之间的阶梯处构成台阶部17h6。应予说明，台阶部17h6的高度为凸部17h1、17h2的厚度与底面部17h5的厚度之差。如此凸缘17g、17h通过在其外周缘部形成的凸部17g1、17g2、17g3、17h1、17h2，从而能够在将接触部件27与电路板13接合的焊锡处确保预定的厚度。因此，能够更牢固地维持电路板13与接触部件27之间的接合强度。在如此构成的接触部件27中，主体部17e的内径优选为0.2mm以上且2.0mm以下，更加优选为0.5mm以上且1.5mm以下。凸缘17g、17h的凸部17g1、17g2、17g3、17h1、17h2的厚度优选为0.05mm以上且0.30mm以下，更加优选为0.10mm以上且0.20mm以下。
接着，使用图6对接触部件27相对于半导体装置10a的层叠基板14的电路板13的接合部位进行说明。图6是第二实施方式的半导体装置的接触部件的接合部位的侧截面图。应予说明，与第一实施方式的图3同样，在图6中示出了在层叠基板14形成有电路板13a的部位。在第二实施方式的半导体装置10a中，利用第二镀覆材料13a2对层叠基板14的全部电路板13的整个面进行了镀覆处理。这样的第二镀覆材料13a2由镍和/或金等金属或包含这样的金属的合金构成。另外，第二镀覆材料13a2例如除了镍和/或金以外，还有镍-磷合金、镍-硼合金等。进行了这样的镀覆处理的电路板13的耐腐蚀性提高。第二实施方式的第二镀覆材料13a2由磷的含量为8重量％以上且10重量％以下程度的镍-磷合金构成。应予说明，可以在镍-磷合金上层叠金。这样的第二镀覆材料13a2的厚度优选为1μm以上且50μm以下。另外，更加优选为5μm以上且20μm以下。应予说明，与第一实施方式同样，这样的电路板13a的(除了第二镀覆材料13a2的厚度以外)厚度也优选为0.10mm以上且1.00mm以下，更加优选为0.20mm以上且0.50mm以下。
进一步地，还利用第一镀覆材料23对接触部件27的包括接触区A1的整体进行镀覆处理。另外，第一镀覆材料23也由镍和/或金等金属或包含这样的金属的合金构成。第一镀覆材料23只要由对接合构件19的润湿性与第二镀覆材料13a2的对接合构件19的润湿性大致相同的材料构成即可。第二实施方式的第一镀覆材料23由不含有磷和/或硼的镍构成。另外，如果第一镀覆材料23相对于接触部件27的厚度过厚，则外部连接端子18难以被压入。另一方面，如果过薄，则无法获得镀覆效果。鉴于这些情况，第一镀覆材料23的厚度优选为1μm以上且20μm以下，更加优选为3μm以上且7μm以下。因此，在第二实施方式的情况下，接触部件27的第一镀覆材料23的对接合构件19的润湿性也与电路板13a的第二镀覆材料13a2的对接合构件19的润湿性大致相同。
在此，对第二实施方式中的半导体装置10a的组装进行说明。与第一实施方式同样，事先准备好层叠基板14和接触部件27。应予说明，通过电镀对层叠基板14的全部电路板13的整体形成第二镀覆材料13a2。同样地也通过电镀对接触部件17的包含接触区A1的整体形成第一镀覆材料23。然后，与第一实施方式同样，进行以后的处理。即，将接合构件19涂覆于层叠基板14的电路板13a的第二镀覆材料13a2上的接合区A2内。具体而言，涂覆了包含助熔剂的膏状焊锡。将接触部件27的开口端部17f2侧配置于第二镀覆材料13a2的设置有接合构件19的接合区A2，并将接触部件27向图6中下侧按压。
接着，对配置有接触部件27的层叠基板14进行加热，使接合构件19熔融。然后，冷却至室温，使接合构件19固化。如此介由接合构件19将接触部件27的进行了第一镀覆材料23的镀覆处理的接触区A1与层叠基板14的进行了第二镀覆材料13a2的镀覆处理的电路板13a的接合区A2接合。此时，由于接触部件27的第一镀覆材料23和电路板13a的第二镀覆材料13a2均含有镍，因此第一镀覆材料23的对接合构件19的润湿性和第二镀覆材料13a2的对接合构件19的润湿性大致相等。因此，接触部件27的接触区A1的对接合构件19的润湿性与电路板13a的接合区A2的对接合构件19的润湿性大致相等。因此，能够抑制因在将接触部件27与电路板13a接合时的加热导致的接合构件19在接触部件27的中空孔17f中的爬升。如此将接触部件27固着于层叠基板14的电路板13a上。
上述半导体装置10a具有层叠基板14，层叠基板14具备电路板13和形成有电路板13的绝缘板11。还具有接触部件27，接触部件27在内部形成有筒状的中空孔17f，并且接触部件27的开口端部17f2介由接合构件19而与电路板13的正面的接合区A2接合。进一步地，在这样的半导体装置10a中，接触部件27的与接合构件19的接触区A1的对接合构件19的润湿性与电路板13的至少接合区A2的对接合构件19的润湿性大致相等。因此，能够抑制因在将接触部件27与电路板13接合时的加热导致的接合构件19在接触部件27的中空孔17f中的爬升。由此，能够抑制接触部件27相对于层叠基板14的电路板13的接合强度的降低。能够将外部连接端子18可靠地压入到这样的接触部件27。另外，利用第一镀覆材料23对整个接触部件27进行了镀覆处理。因此，外部连接端子18相对于接触部件27易于压入，另外，被压入的外部连接端子18难以脱落。进一步地，利用第一镀覆材料23对整个接触部件27进行了镀覆处理，并且利用第二镀覆材料13a2对整个电路板13进行了镀覆处理。因此，接触部件27和电路板13的耐腐蚀性高，难以导致外部连接端子18与半导体元件15的电连接的降低。因此，这样的半导体装置10a能够抑制可靠性的降低。
上述仅示出本发明的原理。对本领域技术人员而言可以进一步进行大量的变形、改变，本发明不限于上述示出且说明的准确的构成和应用例，对应的全部变形例和等同物被视为基于权利要求书和其等同物的本发明的范围。

Claims (13)

1.一种半导体装置，其特征在于，具有：
基板，其具备电路板和形成有所述电路板的绝缘板；以及
接触部件，其在内部形成有筒状的中空孔，所述接触部件的开口端部介由接合构件而与所述电路板的正面的接合区接合，
所述接触部件的与所述接合构件的接触区的对所述接合构件的润湿性与所述电路板的至少所述接合区的对所述接合构件的润湿性大致相等，
镀覆处理于所述接触部件的至少所述接触区的第一镀覆材料的所述润湿性与镀覆处理于所述电路板的至少所述接合区的第二镀覆材料的所述润湿性大致相等，
所述接合构件由焊锡构成，所述第一镀覆材料相对于所述第二镀覆材料的焊锡扩展比率为90％以上且110％以下。
2.根据权利要求1所述的半导体装置，其特征在于，所述接合构件由焊锡构成，所述第一镀覆材料相对于所述第二镀覆材料的焊锡扩展比率为95％以上且105％以下。
3.根据权利要求1所述的半导体装置，其特征在于，所述第一镀覆材料和所述第二镀覆材料由镍或镍合金构成。
4.根据权利要求1所述的半导体装置，其特征在于，所述电路板由铜或铜合金构成。
5.根据权利要求1所述的半导体装置，其特征在于，所述接触部件由铜、铝、铁、银、或至少含有它们中的一种的合金构成。
6.根据权利要求3所述的半导体装置，其特征在于，所述第二镀覆材料由含有磷的镍合金构成，
所述第一镀覆材料由磷的含量比所述第二镀覆材料的磷的含量少的镍合金构成。
7.根据权利要求6所述的半导体装置，其特征在于，所述第二镀覆材料的所述磷的含量为8重量％以上且10重量％以下。
8.根据权利要求1所述的半导体装置，其特征在于，所述接触部件的中空孔的内表面为平滑面，所述半导体装置还具备压入到所述接触部件的外部连接端子。
9.根据权利要求1所述的半导体装置，其特征在于，所述接合构件由无铅焊锡构成。
10.根据权利要求3所述的半导体装置，其特征在于，所述第二镀覆材料由含有磷的镍合金构成，
所述第一镀覆材料由镍构成。
11.一种半导体装置，其特征在于，具有：
基板，其具备电路板和形成有所述电路板的绝缘板；以及
接触部件，其在内部形成有筒状的中空孔，所述接触部件的开口端部介由接合构件而与所述电路板的正面的接合区接合，
所述半导体装置具备：
镀覆处理于所述接触部件的与所述接合构件的接触区的第一镀覆材料；以及
镀覆处理于所述电路板的至少所述接合区的第二镀覆材料，
所述第二镀覆材料由含有磷的镍合金构成，
所述第一镀覆材料由镍或磷的含量比所述第二镀覆材料的磷的含量少的镍合金构成。
12.根据权利要求11所述的半导体装置，其特征在于，所述第二镀覆材料的所述磷的含量为8重量％以上且10重量％以下。
13.根据权利要求11所述的半导体装置，其特征在于，所述第一镀覆材料由镍构成。
CN201980004079.6A 2018-03-16 2019-02-05 半导体装置 Active CN111052510B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018049524 2018-03-16
JP2018-049524 2018-03-16
PCT/JP2019/004050 WO2019176380A1 (ja) 2018-03-16 2019-02-05 半導体装置

Publications (2)

Publication Number Publication Date
CN111052510A CN111052510A (zh) 2020-04-21
CN111052510B true CN111052510B (zh) 2021-05-25

Family

ID=67908353

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980004079.6A Active CN111052510B (zh) 2018-03-16 2019-02-05 半导体装置

Country Status (5)

Country Link
US (1) US11107784B2 (zh)
JP (1) JP7070658B2 (zh)
CN (1) CN111052510B (zh)
DE (1) DE112019001372T5 (zh)
WO (1) WO2019176380A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3114999B2 (ja) * 1994-11-15 2000-12-04 フォームファクター，インコーポレイテッド 柔軟性ワイヤからの電気的接触構造
EP1894667A1 (en) * 2005-06-10 2008-03-05 Senju Metal Industry Co., Ltd. METHOD FOR SOLDERING ELECTROLESS Ni PLATING PART

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173766A (en) * 1990-06-25 1992-12-22 Lsi Logic Corporation Semiconductor device package and method of making such a package
US7245500B2 (en) * 2002-02-01 2007-07-17 Broadcom Corporation Ball grid array package with stepped stiffener layer
JP4143478B2 (ja) * 2002-10-02 2008-09-03 アルプス電気株式会社 はんだ接続構造および電子部品のはんだ接続方法
JP4569473B2 (ja) * 2006-01-04 2010-10-27 株式会社日立製作所 樹脂封止型パワー半導体モジュール
JP5350804B2 (ja) 2007-01-22 2013-11-27 三菱電機株式会社 電力用半導体装置
JP5220373B2 (ja) * 2007-09-25 2013-06-26 三洋電機株式会社 発光モジュール
DE102008005547B4 (de) * 2008-01-23 2013-08-29 Infineon Technologies Ag Leistungshalbleitermodul und Schaltungsanordnung mit einem Leistungshalbleitermodul
US8586420B2 (en) * 2011-09-29 2013-11-19 Infineon Technologies Ag Power semiconductor arrangement and method for producing a power semiconductor arrangement
WO2013111276A1 (ja) * 2012-01-25 2013-08-01 三菱電機株式会社 電力用半導体装置
CN105074919B (zh) * 2013-02-26 2018-03-30 三菱电机株式会社 电力用半导体装置
WO2014148319A1 (ja) * 2013-03-21 2014-09-25 富士電機株式会社 コンタクト部品、および半導体モジュール
JP6163838B2 (ja) * 2013-04-05 2017-07-19 富士電機株式会社 加圧加熱接合構造及び加圧加熱接合方法
JP6569293B2 (ja) * 2015-05-18 2019-09-04 富士電機株式会社 半導体装置、金属部材および半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3114999B2 (ja) * 1994-11-15 2000-12-04 フォームファクター，インコーポレイテッド 柔軟性ワイヤからの電気的接触構造
EP1894667A1 (en) * 2005-06-10 2008-03-05 Senju Metal Industry Co., Ltd. METHOD FOR SOLDERING ELECTROLESS Ni PLATING PART

Also Published As

Publication number Publication date
CN111052510A (zh) 2020-04-21
WO2019176380A1 (ja) 2019-09-19
DE112019001372T5 (de) 2021-03-25
JP7070658B2 (ja) 2022-05-18
US11107784B2 (en) 2021-08-31
US20200194392A1 (en) 2020-06-18
JPWO2019176380A1 (ja) 2020-12-03

Similar Documents

Publication Publication Date Title
US8466548B2 (en) Semiconductor device including excess solder
US8058722B2 (en) Power semiconductor module and method of manufacturing the same
US10262953B2 (en) Semiconductor device
US9153514B2 (en) Power module package
US11133271B2 (en) Semiconductor device
CN108630618B (zh) 半导体装置
US20130069210A1 (en) Power module package
US10229884B2 (en) Semiconductor device
US10699994B2 (en) Semiconductor device having bonding regions exposed through protective films provided on circuit patterns onto which components are soldered
CN111052510B (zh) 半导体装置
CN110729199A (zh) 半导体封装引线的选择性镀敷
US11295997B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2013179231A (ja) 半導体モジュール
JP7251446B2 (ja) 伝熱部材付基板及び伝熱部材付基板の製造方法
US11337306B2 (en) Semiconductor device
US20210257269A1 (en) Semiconductor device
US10971414B2 (en) Semiconductor device
US11631622B2 (en) Semiconductor device and semiconductor device manufacturing method
US20220367372A1 (en) Semiconductor device
US20220051969A1 (en) Coupled semiconductor package
JP3995661B2 (ja) パワーｍｏｓｆｅｔの製造方法
JP2007251218A (ja) パワーｍｏｓｆｅｔの製造方法およびパワーｍｏｓｆｅｔ
US20200020621A1 (en) Selective Plating of Semiconductor Package Leads
CN115732448A (zh) 高密度和耐用的半导体器件互连

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant