JP7070658B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7070658B2
JP7070658B2 JP2020505670A JP2020505670A JP7070658B2 JP 7070658 B2 JP7070658 B2 JP 7070658B2 JP 2020505670 A JP2020505670 A JP 2020505670A JP 2020505670 A JP2020505670 A JP 2020505670A JP 7070658 B2 JP7070658 B2 JP 7070658B2
Authority
JP
Japan
Prior art keywords
plating material
contact component
circuit board
semiconductor device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020505670A
Other languages
English (en)
Other versions
JPWO2019176380A1 (ja
Inventor
力宏 丸山
仁隆 宮越
全紀 早乙女
和哉 安達
岳 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2019176380A1 publication Critical patent/JPWO2019176380A1/ja
Application granted granted Critical
Publication of JP7070658B2 publication Critical patent/JP7070658B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/02—Soldered or welded connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/051—Phosphides composed of metals from groups of the periodic table
    • H01L2924/052—10th Group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Description

本発明は、半導体装置に関する。
半導体装置は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等の半導体素子を含んでいる。このような半導体装置は、例えば、電力変換装置として利用されている。
半導体装置は、絶縁板と絶縁板のおもて面に形成された回路板とを有する積層基板を備える。回路板上に半導体素子及び外部接続端子が配置されており、外部接続端子から印加された信号が回路板を経由して半導体素子に入力される。
例えば、特許文献１に開示されているように、この外部接続端子を回路板に取り付ける際には、筒状のコンタクト部品が用いられる。コンタクト部品は、回路板上にはんだを介して接合される。外部接続端子は、コンタクト部品に圧入される。そして、外部接続端子は、コンタクト部品を経由して回路板に電気的に接続される。
国際公開第２０１４／１４８３１９号
しかし、積層基板の回路板とコンタクト部品とを接合するはんだ等の接合部材の量が少ない場合には、接合部分において接合部材の厚さを確保することができない。このため、回路板に対するコンタクト部品の接合強度が低下してしまう。回路板に対するコンタクト部品との接合強度が低下すると、半導体装置の信頼性の低下を招いてしまうおそれがある。接合部材の量が多い場合には、コンタクト部品を回路板に接合する際の加熱により、コンタクト部品の中空孔への接合部材の這い上がりが生じる。中空孔への接合部材の這い上がりが生じると、外部接続端子の圧入ができなくなる。これにより、半導体装置の信頼性の低下を招いてしまうおそれがある。
本発明は、このような点に鑑みてなされたものであり、コンタクト部品の中空孔への接合部材の這い上がりを防止することができる半導体装置を提供することを目的とする。
本発明の一観点によれば、回路板と前記回路板が形成された絶縁板とを備える基板と、内部に筒状の中空孔が形成され、前記回路板のおもて面の接合領域に接合部材を介して開口端部が接合されるコンタクト部品と、を有し、前記コンタクト部品の前記接合部材との接触領域にめっき処理された第１めっき材と、前記回路板の少なくとも前記接合領域にめっき処理された第２めっき材と、を備え、前記第２めっき材は、含有量が８重量％以上、１０重量％以下であるリンを含むニッケル合金により構成されており、前記第１めっき材は、前記第２めっき材より、リンの含有量が少ないニッケルまたはニッケル合金により構成されている、半導体装置が提供される。
また、本発明の一観点によれば、回路板と前記回路板が形成された絶縁板とを備える基板と、内部に筒状の中空孔が形成され、前記中空孔の内面が平滑であって、前記回路板のおもて面の接合領域に接合部材を介して開口端部が接合されるコンタクト部品と、を有し、前記コンタクト部品の前記接合部材との接触領域にめっき処理された第１めっき材と、前記回路板の少なくとも前記接合領域にめっき処理された第２めっき材と、を備え、前記第２めっき材は、リンを含むニッケル合金により構成されており、前記第１めっき材は、前記第２めっき材より、リンの含有量が少ないニッケルまたはニッケル合金により構成されている、半導体装置が提供される。
また、前記コンタクト部品の少なくとも前記接触領域にめっき処理された第１めっき材と、前記回路板の少なくとも前記接合領域にめっき処理された第２めっき材とは、濡れ性が略等しい。また、前記接合部材は、はんだにより構成されてもよい。その場合、前記第２めっき材に対する前記第１めっき材のはんだ広がり比率が、９０％以上、１１０％以下、前記第２めっき材に対する前記第１めっき材のはんだ広がり比率が、９５％以上、１０５％以下である。
また、前記回路板は、銅または銅合金により構成され、前記コンタクト部品は、銅、アルミニウム、鉄、銀、または、少なくともこれらの一種を含む合金により構成されている。
開示の技術によれば、コンタクト部品の中空孔への接合部材の這い上がりが抑制されて、外部接続端子を回路板に確実に接合させることができる。このため、半導体装置の信頼性の低下を防止することができる。
本発明の上記及び他の目的、特徴及び利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
第１の実施の形態の半導体装置の側断面図である。 第１の実施の形態のコンタクト部品を示す図である。 第１の実施の形態の半導体装置のコンタクト部品の接合箇所の側断面図である。 第１の実施の形態の半導体装置の回路板に形成される接合領域の平面図である。 第２の実施の形態のコンタクト部品を示す図である。 第２の実施の形態の半導体装置のコンタクト部品の接合箇所の側断面図である。
以下、図面を参照して、実施の形態について説明する。
［第１の実施の形態］
まず、第１の実施の形態の半導体装置について図１を用いて説明する。図１は、第１の実施の形態の半導体装置の側断面図である。半導体装置１０は、図１に示されるように、積層基板１４と、積層基板１４のおもて面に設けられた半導体素子１５及びコンタクト部品１７ａ，１７ｂ，１７ｃと、コンタクト部品１７ａ，１７ｂ，１７ｃにそれぞれ取り付けられた外部接続端子１８ａ，１８ｂ，１８ｃとを有している。なお、積層基板１４上には複数の半導体素子１５が設けられている。但し、図１では、複数の半導体素子１５のうち１つの半導体素子１５を図示している。また、半導体素子１５の配置位置は、図１以外の場所でも構わない。また、ケース２１が積層基板１４の外周に接合されている。そのため、半導体素子１５、コンタクト部品１７ａ，１７ｂ，１７ｃ、外部接続端子１８ａ，１８ｂ，１８ｃ等がケース２１内に収納されている。但し、外部接続端子１８ａ，１８ｂ，１８ｃの先端部はケース２１からケース２１の外側に延出されている。なお、おもて面とは、半導体装置１０において、外部接続端子１８ａ，１８ｂ，１８ｃの先端部がケース２１から延出している側の面を表す。また、裏面とは、半導体装置１０において、後述する冷却器が設けられる側の面を表す。なお、以下では、後述する回路板１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ，１３ｆ、ボンディングワイヤ１６ａ，１６ｂ，１６ｃ，１６ｄ，１６ｅ，１６ｆ，１６ｇ並びに外部接続端子１８ａ，１８ｂ，１８ｃについて、それぞれ区別しない場合には、回路板１３、ボンディングワイヤ１６並びに外部接続端子１８と表す。
積層基板１４は、絶縁板１１と、絶縁板１１の裏面に形成された金属板１２と、絶縁板１１のおもて面に形成された回路板１３とを有している。絶縁板１１は、熱伝導性に優れた、酸化アルミニウム、窒化アルミニウム、窒化珪素等の高熱伝導性のセラミックスにより構成されている。金属板１２は、熱伝導性に優れた銅、アルミニウム、鉄、銀、または、少なくともこれらの一種を含む合金等の金属により構成されている。回路板１３は、導電性に優れた銅あるいは銅合金等の金属により構成されている。また、回路板１３は、少なくとも一部が第２めっき材によりめっき処理されている。回路板１３に対する第２めっき材によるめっき処理については後述する。なお、回路板１３の厚さは、好ましくは、０．１０ｍｍ以上、１．００ｍｍ以下であり、より好ましくは、０．２０ｍｍ以上、０．５０ｍｍ以下である。
このような構成を有する積層基板１４として、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Brazed）基板を用いることができる。積層基板１４では、半導体素子１５で発生した熱を回路板１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ，１３ｆ、絶縁板１１及び金属板１２を介して、外部の冷却器に伝導させることができる。一部の回路板１３ａ，１３ｄ，１３ｆには、コンタクト部品１７ａ，１７ｂ，１７ｃが接合される接合領域がそれぞれ設定されている。なお、接合領域については、後述する。絶縁板１１上には、複数の回路板１３が形成されている。図１では、複数の回路板１３のうち、回路板１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ，１３ｆについて図示している。なお、コンタクト部品１７ａ，１７ｂ，１７ｃは、それぞれ区別しない場合には、コンタクト部品１７と表す。
半導体素子１５は、回路板１３に接合部材（図示を省略）を用いてそれぞれ接合されている。このような半導体素子１５は、シリコンまたは炭化シリコンから構成される。例えば、このような半導体素子１５は、ＩＧＢＴ、パワーＭＯＳＦＥＴ等のスイッチング素子を含んでいる。このような半導体素子１５は、例えば、裏面にドレイン電極（または、コレクタ電極）を、おもて面に、ゲート電極及びソース電極（または、エミッタ電極）をそれぞれ備えている。また、半導体素子１５は、必要に応じて、ＳＢＤ（Schottky Barrier Diode）、ＦＷＤ（Free Wheeling Diode）等のダイオードを含んでもよい。このような半導体素子１５は、裏面にカソード電極を、おもて面にアノード電極をそれぞれ備えている。上記の半導体素子１５は、その裏面側が所定の回路板１３上に接合部材（図示を省略）により接合されている。
コンタクト部品１７は、開口端部間を貫通する中空孔が内部に形成された筒形状に構成されている。一方の開口端部側は、はんだ等の接合部材（図示を省略）により回路板１３に接合される。他方の開口端部側は、外部接続端子１８が圧入される。あるいは、コンタクト部品１７は、中空孔が形成された胴体部と当該胴体部の少なくとも一方の開口端部に設けられたフランジとを備えていてもよい。コンタクト部品１７は、回路板１３にはんだ等の接合部材（図示を省略）を用いてそれぞれ接合されている。なお、コンタクト部品１７は、積層基板１４の複数の回路板１３上に設けられている。図１では、そのうち、回路板１３ａ，１３ｄ，１３ｆ上に設けられているコンタクト部品１７を示している。コンタクト部品１７は、導電性に優れた銅、アルミニウム、鉄、銀、または、少なくともこれらの一種を含む合金により構成されている。また、コンタクト部品１７は、少なくとも一部が第１めっき材によりめっき処理されている。なお、コンタクト部品１７に対する第１めっき材によるめっき処理については後述する。外部接続端子１８は、導電性に優れた銅、アルミニウム、鉄、銀、または、少なくともこれらの一種を含む合金により構成されている。外部接続端子１８は、棒状であって、その断面は、例えば、正方形状に構成されている。外部接続端子１８は、コンタクト部品１７の中空孔１７ｆにそれぞれ圧入され、コンタクト部品１７を経由して回路板１３に電気的に接続されている。
なお、積層基板１４上の回路板１３間がボンディングワイヤ１６で電気的に接続されている。例えば、回路板１３ａ，１３ｂをボンディングワイヤ１６ａ，１６ｂで電気的にそれぞれ接続し、回路板１３ｂ，１３ｃをボンディングワイヤ１６ｃ，１６ｄで電気的にそれぞれ接続している。さらに、回路板１３と半導体素子１５とがボンディングワイヤ１６で電気的に接続されている。例えば、回路板１３ｄと半導体素子１５とがボンディングワイヤ１６ｅで電気的に接続されている。回路板１３ｆと半導体素子１５とがボンディングワイヤ１６ｆ，１６ｇで電気的に接続されている。このように半導体装置１０では、回路板１３間、回路板１３及び半導体素子１５の間をボンディングワイヤ１６で接続し、回路板１３に外部接続端子１８が電気的に接続されることで半導体素子１５を含む所定の回路が構成される。なお、金属板１２の裏面側に放熱板（図示を省略）をはんだまたは銀ろう等を介して取りつけることも可能である。この場合の放熱板は、熱伝導性に優れた銅、アルミニウム、鉄、銀、または、少なくともこれらの一種を含む合金により構成されている。また、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により放熱板の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル－リン合金、ニッケル－ボロン合金等がある。なお、金属板１２、放熱板の裏面側に冷却器（図示を省略）をねじ等により取りつけて放熱性を向上させることも可能である。この場合の冷却器は、例えば、熱伝導性に優れた銅、アルミニウム、鉄、銀、または、少なくともこれらの一種を含む合金等により構成されている。また、冷却器として、フィン、または、複数のフィンから構成されるヒートシンク並びに水冷による冷却装置等を適用することができる。また、放熱板は、このような冷却器と一体的に構成されてもよい。その場合は、熱伝導性に優れた銅、アルミニウム、鉄、銀、または、少なくともこれらの一種を含む合金により構成される。
ケース２１は、例えば、箱型であって、熱可塑性樹脂により構成されている。このような樹脂として、ポリフェニレンサルファイド（ＰＰＳ）、ポリブチレンテレフタレート（ＰＢＴ）樹脂、ポリブチレンサクシネート（ＰＢＳ）樹脂、ポリアミド（ＰＡ）樹脂、または、アクリロニトリルブタジエンスチレン（ＡＢＳ）樹脂等がある。ケース２１の内部を封止部材（図示を省略）により封止させることも可能である。封止部材は、例えば、シリコン樹脂、マレイミド変性エポキシ樹脂、マレイミド変性フェノール樹脂、マレイミド樹脂等の熱硬化性樹脂と、充填材とで構成されている。また、封止部材は、シリコン樹脂等のゲルにより構成されても構わない。このような封止部材は、ケース２１に形成されている所定の注入口からケース２１内に注入される。そして、注入された封止部材は、放熱板上において、積層基板１４と、半導体素子１５と、コンタクト部品１７と、ボンディングワイヤ１６と、外部接続端子１８の一部とを封止する。
次に、コンタクト部品１７について、図２を用いて説明する。図２は、第１の実施の形態のコンタクト部品を示す図である。なお、図２（Ａ）は、コンタクト部品１７の平面図、図２（Ｂ）は、図２（Ａ）の一点鎖線Ｘ－Ｘにおける断面図をそれぞれ表している。コンタクト部品１７は、内部に筒状の中空孔１７ｆが形成された胴体部１７ｅと、胴体部１７ｅの一方に開口端部１７ｆ１と、胴体部１７ｅの他方に開口端部１７ｆ２とをそれぞれ備えている。このようなコンタクト部品１７は、開口端部１７ｆ２（または開口端部１７ｆ１）側が接合部材を用いて回路板１３に接合される。また、回路板１３に接合された開口端部１７ｆ２（または開口端部１７ｆ１）と対向する開口端部１７ｆ１（または開口端部１７ｆ２）側に外部接続端子１８が圧入される。なお、第１の実施の形態では、コンタクト部品１７の開口端部１７ｆ２側を回路板１３に接合させ、開口端部１７ｆ１に外部接続端子１８が圧入されるものとする。この際、コンタクト部品１７の開口端部１７ｆ２側に、接触領域Ａ１が設定されている。接触領域Ａ１は、後に接合部材と接触する領域である。また、コンタクト部品１７の少なくとも接触領域Ａ１は、第１めっき材（図示を省略）によりめっき処理が行われている。このような構成のコンタクト部品１７において、中空孔１７ｆの開口端部１７ｆ１，１７ｆ２における内径は、好ましくは、０．２０ｍｍ以上、２．００ｍｍ以下であり、より好ましくは、０．５０ｍｍ以上、１．５０ｍｍ以下である。コンタクト部品１７の開口端部１７ｆ１，１７ｆ２における外径は、好ましくは、１．００ｍｍ以上、２．５０ｍｍ以下であり、より好ましくは、１．５０ｍｍ以上、２．００ｍｍ以下である。
次に、積層基板１４の回路板１３に対するコンタクト部品１７の接合箇所について図３及び図４を用いて説明する。図３は、第１の実施の形態の半導体装置のコンタクト部品の接合箇所の側断面図である。なお、図３では、積層基板１４においてコンタクト部品１７が接合された箇所を示している。図４は、第１の実施の形態の半導体装置の回路板に形成される接合領域の平面図である。なお、図４は、図３の一点鎖線Ｙ－Ｙによる断面から見た接合領域の平面を示している。また、図４も図３と同様に、積層基板１４においてコンタクト部品１７が接合された箇所を示している。
積層基板１４の回路板１３ａは、そのおもて面に接合領域Ａ２が設定されている。接合領域Ａ２は、回路板１３ａのコンタクト部品１７の接合予定領域である。第１の実施の形態では、このような回路板１３ａの少なくとも接合領域Ａ２は、第２めっき材１３ａ１によりめっき処理されている。回路板１３ａは、少なくとも接合領域Ａ２が第２めっき材１３ａ１によりめっき処理されていればよい。または、回路板１３ａの全面が第２めっき材１３ａ１によりめっき処理されていてもよい。また、回路板１３の接合領域Ａ２の第２めっき材１３ａ１上に、接合部材１９が設けられている。接合部材１９は、はんだで構成される。好ましくは、鉛フリーはんだで構成される。鉛フリーはんだは、例えば、錫－銀－銅系、錫－亜鉛－ビスマス系または錫－銅系のはんだである。さらに、ニッケル、ゲルマニウム、コバルトまたはシリコンが添加されていてもよい。なお、コンタクト部品１７が接合される他の回路板１３にも回路板１３ａと同様に接合領域Ａ２が設定されている。また、このような接合領域Ａ２に第２めっき材１３ａ１が形成されている。
一方、コンタクト部品１７は、既述の通り、開口端部１７ｆ２側に接触領域Ａ１が設定されている。第１の実施の形態では、コンタクト部品１７の少なくとも開口端部１７ｆ２側の接触領域Ａ１は、第１めっき材２２によりめっき処理が行われている。めっき処理は、コンタクト部品１７の表面に第１めっき材２２からなる金属薄膜を被覆するものであればよい。なお、第１めっき材２２と第２めっき材１３ａ１とは、その接合部材１９に対する濡れ性が略同一である材料により構成されている。接合部材１９に対する濡れ性の評価は、第２めっき材１３ａ１に対する第１めっき材２２のはんだ広がり比率Ｓｒで行った。以下に、はんだ広がり比率Ｓｒの測定方法について示す。
まず、積層基板１４の回路板１３ａに各種めっきを形成した試験片とクリームはんだを準備した。なお、はんだ材は、錫－銀－銅系の鉛フリーはんだを用いた。その試験片上に、一定量のクリームはんだを同一面積で塗工した。それを２５０±３℃で３０秒間加熱して、はんだを溶融させた。その後、室温まで自然冷却し、はんだ平面積Ｓを測定した。はんだ広がり比率Ｓｒは、式（１）に示される。但し、式（１）では、第２めっき材１３ａ１のはんだ平面積Ｓ２を１００％とした場合の第１めっき材２２のはんだ平面積Ｓ１の比率である。
Ｓｒ＝第１めっき材のはんだ平面積Ｓ１／第２めっき材のはんだ平面積Ｓ２×１００
・・・・・・・式（１）
接合部材１９に対する濡れ性が略同一である材料として、好ましくは、はんだ広がり比率Ｓｒが９０％以上１１０％以下である。さらに好ましくは、９５％以上、１０５％以下である。はんだ広がり比率Ｓｒが大きいと、コンタクト部品１７の中空孔１７ｆへはんだが這い上がる。そのため、外部接続端子１８の圧入時に外部接続端子１８が途中で引っかかる等、外部接続端子１８の挿入不良が生じるおそれがある。一方、はんだ広がり比率Ｓｒが小さいと、コンタクト部品１７における適切なはんだフィレットが形成できない。そのため、外部接続端子１８の圧入時に、コンタクト部品１７が回路板１３ａから引き剥がされる等、接合強度不良が生じるおそれがある。
また、このような接合部材１９に対する濡れ性が略同一である材料としては、第１めっき材２２がニッケルまたはニッケル合金で構成され、第２めっき材１３ａ１がニッケルまたはニッケル合金で構成される。また、好ましくは、第２めっき材１３ａ１は、リンを含むニッケル合金で構成され、第１めっき材２２は、第２めっき材１３ａ１よりリンの含有量が少ないニッケルまたはニッケル合金で構成される。さらに、好ましくは、第２めっき材１３ａ１は、第２めっき材１３ａ１全体に対するリン含有量が８重量％以上、１０重量％以下のニッケル合金で構成される。なお、ここで、このような第１，第２めっき材２２，１３ａ１に不純物として含まれる１重量％以下の元素等は、第１，第２めっき材２２，１３ａ１として構成される材料とは明確に区別される。また、「合金」の記載のない金属（例えば、ニッケル）は、不純物を除く他の元素が含まれない。そうすることで、特に鉛フリーはんだを適用した時に、その這い上がりを抑えつつ、回路板１３ａに対するコンタクト部品１７の接合強度を高めることができる。ここで、第１めっき材２２の厚さは、好ましくは、１μｍ以上、２０μｍ以下であり、より好ましくは、３μｍ以上、７μｍ以下である。めっき材の厚さが厚過ぎると、表面が硬化する影響で、外部接続端子１８の圧入が難しく、また、外部接続端子１８が外れやすくなる。一方、薄過ぎると、めっきによるはんだ這い上がり抑制の効果が得られなくなる。第２めっき材１３ａ１の厚さは、好ましくは、１μｍ以上、５０μｍ以下であり、より好ましくは、５μｍ以上、２０μｍ以下である。めっき材の厚さが厚過ぎると、外部接続端子１８と回路板１３との間の電気抵抗が大きくなり、好ましくない。一方、薄過ぎると、めっきによるはんだ這い上がり抑制の効果が得られなくなる。
ここで、このような半導体装置１０の組み立てについて説明する。事前に上記で説明した積層基板１４とコンタクト部品１７とを用意しておく。そして、積層基板１４の回路板１３の接合領域Ａ２に第２めっき材１３ａ１を、コンタクト部品１７の接触領域Ａ１に第１めっき材２２をそれぞれめっき処理する。めっき処理は、めっき材に応じて、電気めっき、無電解めっき、溶融めっき、溶射、物理蒸着、化学蒸着等のいずれの方法であってもかまわない。そして、積層基板１４の回路板１３ａの第２めっき材１３ａ１上の接合領域Ａ２内に接合部材１９を塗布する。具体的には、フラックスを含むクリームはんだを塗布した。接合部材１９が設けられた接合領域Ａ２の第２めっき材１３ａ１上にコンタクト部品１７の開口端部１７ｆ２側を配置して、コンタクト部品１７を図３中下側に押圧する。
次に、コンタクト部品１７を配置した積層基板１４を加熱し、接合部材１９を溶融させる。その後、室温まで冷却し、接合部材１９を固化する。このようにしてコンタクト部品１７の第１めっき材２２でめっき処理された接触領域Ａ１を積層基板１４の第２めっき材１３ａ１のめっき処理が行われた回路板１３ａの接合領域Ａ２に接合部材１９を介して接合する。
上記半導体装置１０は、回路板１３と回路板１３が形成された絶縁板１１とを備える積層基板１４を有している。さらに、内部に筒状の中空孔１７ｆが形成され、回路板１３のおもて面の接合領域Ａ２に接合部材１９を介して開口端部１７ｆ２が接合されるコンタクト部品１７を有している。このような半導体装置１０では、さらに、コンタクト部品１７の接合部材１９との接触領域Ａ１と回路板１３の少なくとも接合領域Ａ２との接合部材１９に対する濡れ性が略等しい。このため、コンタクト部品１７を回路板１３に接合する際の加熱によるコンタクト部品１７の中空孔１７ｆへの接合部材１９の這い上がりを抑えることができる。これにより、積層基板１４の回路板１３に対するコンタクト部品１７の接合強度の低下を抑制することができる。また、このようなコンタクト部品１７に外部接続端子１８を確実に圧入することができる。したがって、半導体装置１０の信頼性の低下を抑制することができるようになる。
［第２の実施の形態］
第２の実施の形態の半導体装置は、図１に示した半導体装置１０と同様の構成を有する。但し、第２の実施の形態の半導体装置は、半導体装置１０における第１めっき材及び第２めっき材のめっき処理領域が異なっており、また、第１めっき材、第２めっき材及び接合部材は、具体的な材質が利用されている。さらに、第１の実施の形態とは異なるコンタクト部品が適用されている。
まず、以下では、第１の実施の形態とは異なるコンタクト部品について図５を用いて説明する。図５は、第２の実施の形態のコンタクト部品を示す図である。なお、図５（Ａ）は、コンタクト部品２７の平面図、図５（Ｂ）は、図５（Ａ）の一点鎖線Ｘ－Ｘにおける断面図をそれぞれ表している。半導体装置は、図１の半導体装置１０と同様に、積層基板１４（基板）と、積層基板１４のおもて面に設けられた半導体素子１５と、外部接続端子１８とを有している。但し、半導体装置は、コンタクト部品１７に代わって、コンタクト部品２７を積層基板１４のおもて面に備えており、コンタクト部品２７に外部接続端子１８がそれぞれ取り付けられている。
このようなコンタクト部品２７は、図５に示されるように、胴体部１７ｅと、胴体部１７ｅの開口端部１７ｆ１に設けられたフランジ１７ｇと、胴体部１７ｅの開口端部１７ｆ２に設けられたフランジ１７ｈとを備えている。コンタクト部品２７は、フランジ１７ｈ（またはフランジ１７ｇ）側が接合部材であるはんだを用いて回路板１３に接合される。また、回路板に接合された開口端部と対向するフランジ１７ｇ（またはフランジ１７ｈ）側に外部接続端子１８が圧入される。また、ここでは、２つの開口端部１７ｆ１，１７ｆ２の両方にフランジ１７ｇ，１７ｈを形成した例を示したが、片方にのみ形成されていても構わない。
胴体部１７ｅは、開口端部１７ｆ１，１７ｆ２間を貫通する中空孔１７ｆが内部に形成された円筒状を成している。フランジ１７ｇは、リング状を成しており、その外周縁部の３か所に凸部１７ｇ１，１７ｇ２，１７ｇ３が形成されている。フランジ１７ｇでは、凸部１７ｇ１，１７ｇ２，１７ｇ３の厚さは、その底面部１７ｇ５の厚さよりも肉厚となっている。フランジ１７ｇの外周縁に沿った側端面１７ｇ４の厚さは、凸部１７ｇ１，１７ｇ２，１７ｇ３の箇所は底面部１７ｇ５の箇所よりも厚くなっている。そして、凸部１７ｇ１，１７ｇ２，１７ｇ３と、底面部１７ｇ５との段差には、段差部１７ｇ６が構成される。なお、段差部１７ｇ６の高さは、凸部１７ｇ１，１７ｇ２，１７ｇ３の厚さと底面部１７ｇ５の厚さとの差となる。
また、フランジ１７ｈもフランジ１７ｇと同様の構成を成している。すなわち、フランジ１７ｈは、リング状に構成されている、その外周縁部の３か所に凸部（このうち、凸部１７ｈ１，１７ｈ２を図示）が形成されている。フランジ１７ｈは、凸部１７ｈ１，１７ｈ２が設けられることにより、凸部１７ｈ１，１７ｈ２の厚さは、その底面部１７ｈ５の厚さよりも肉厚となっている。したがって、フランジ１７ｈの外周縁に沿った側端面１７ｈ４の厚さは、凸部１７ｈ１，１７ｈ２の箇所は底面部１７ｈ５の箇所よりも厚くなっている。そして、凸部１７ｈ１，１７ｈ２と、底面部１７ｈ５との段差には、段差部１７ｈ６が構成される。なお、段差部１７ｈ６の高さは、凸部１７ｈ１，１７ｈ２の厚さと底面部１７ｈ５の厚さとの差となる。このようにフランジ１７ｇ，１７ｈは、その外周縁部に形成された凸部１７ｇ１，１７ｇ２，１７ｇ３，１７ｈ１，１７ｈ２により、コンタクト部品２７と回路板１３とを接合するはんだにおいて所定の厚さを確保することができるようになる。このため、回路板１３とコンタクト部品２７との接合強度をより強固に維持することができる。このような構成のコンタクト部品２７において、胴体部１７ｅの内径は、好ましくは、０．２ｍｍ以上、２．０ｍｍ以下であり、より好ましくは、０．５ｍｍ以上、１．５ｍｍ以下である。フランジ１７ｇ，１７ｈの凸部１７ｇ１，１７ｇ２，１７ｇ３，１７ｈ１，１７ｈ２の厚さは、好ましくは、０．０５ｍｍ以上、０．３０ｍｍ以下であり、より好ましくは、０．１０ｍｍ以上、０．２０ｍｍ以下である。
次に、半導体装置１０ａの積層基板１４の回路板１３に対するコンタクト部品２７の接合箇所について図６を用いて説明する。図６は、第２の実施の形態の半導体装置のコンタクト部品の接合箇所の側断面図である。なお、図６では、第１の実施の形態の図３と同様、積層基板１４において回路板１３ａが形成された箇所を示している。第２の実施の形態の半導体装置１０ａでは、積層基板１４の全ての回路板１３の全面に第２めっき材１３ａ２によりめっき処理を行っている。このような第２めっき材１３ａ２は、ニッケルや金等の金属またはこのような金属を含む合金により構成されている。また、第２めっき材１３ａ２は、例えば、ニッケルや金の他に、ニッケル－リン合金や、ニッケル－ボロン合金等がある。このようなめっき処理が行われた回路板１３は耐食性が向上する。第２の実施の形態の第２めっき材１３ａ２は、リンの含有量が８重量％以上、１０重量％以下程度である、ニッケル－リン合金で構成されている。なお、ニッケル－リン合金上に金を積層してもよい。このような、第２めっき材１３ａ２の厚さは、好ましくは、１μｍ以上、５０μｍ以下である。また、より好ましくは、５μｍ以上、２０μｍ以下である。なお、このような回路板１３ａの（第２めっき材１３ａ２の厚さを除く）厚さも、第１の実施の形態と同様に、好ましくは、０．１０ｍｍ以上、１．００ｍｍ以下であり、より好ましくは、０．２０ｍｍ以上、０．５０ｍｍ以下である。
さらに、コンタクト部品２７も、接触領域Ａ１を含む全体に第１めっき材２３によりめっき処理が行われている。第１めっき材２３もまた、ニッケルや金等の金属またはこのような金属を含む合金により構成されている。第１めっき材２３は、接合部材１９に対する濡れ性が、第２めっき材１３ａ２と略同一である材料で構成されていればよい。第２の実施の形態の第１めっき材２３は、リンやボロンを含まないニッケルにより構成されている。また、コンタクト部品２７の対する第１めっき材２３の厚さは、厚過ぎると、外部接続端子１８の圧入が難しくなる。一方、薄過ぎるとめっき効果が得られなくなる。これらを鑑みて、第１めっき材２３の厚さは、好ましくは、１μｍ以上、２０μｍ以下であり、より好ましくは、３μｍ以上、７μｍ以下である。したがって、第２の実施の形態の場合においても、コンタクト部品２７の第１めっき材２３と回路板１３ａの第２めっき材１３ａ２とは、その接合部材１９に対する濡れ性が略同一である。
ここで、第２の実施の形態における半導体装置１０ａの組み立てについて説明する。第１の実施の形態と同様に事前に積層基板１４とコンタクト部品２７とを用意しておく。なお、積層基板１４の全ての回路板１３の全体に対する第２めっき材１３ａ２は、電界めっきにより形成される。コンタクト部品１７の接触領域Ａ１を含む全体に対する第１めっき材２３も同様に電界めっきにより形成される。そして、第１の実施の形態と同様に以降の処理を行う。すなわち、積層基板１４の回路板１３ａの第２めっき材１３ａ２上に接合領域Ａ２内に接合部材１９を塗布する。具体的には、フラックスを含むクリームはんだを塗布した。接合部材１９が設けられた第２めっき材１３ａ２の接合領域Ａ２にコンタクト部品２７の開口端部１７ｆ２側を配置して、コンタクト部品２７を図６中下側に押圧する。
次に、コンタクト部品２７を配置した積層基板１４を加熱し、接合部材１９を溶融させる。その後、室温まで冷却し、接合部材１９を固化する。このようにしてコンタクト部品２７の第１めっき材２３がめっき処理された接触領域Ａ１を積層基板１４の第２めっき材１３ａ２がめっき処理された回路板１３ａの接合領域Ａ２に接合部材１９を介して接合する。この際、コンタクト部品２７の第１めっき材２３と回路板１３ａの第２めっき材１３ａ２とは、ニッケルを含んでいるために、第１めっき材２３及び第２めっき材１３ａ２の接合部材１９に対する濡れ性が略等しい。このため、コンタクト部品２７の接触領域Ａ１と回路板１３ａの接合領域Ａ２との接合部材１９に対する濡れ性が略等しくなる。したがって、コンタクト部品２７を回路板１３ａに接合する際の加熱によるコンタクト部品２７の中空孔１７ｆへの接合部材１９の這い上がりを抑えることができる。このようにしてコンタクト部品２７が積層基板１４の回路板１３ａ上に固着される。
上記半導体装置１０ａは、回路板１３と回路板１３が形成された絶縁板１１とを備える積層基板１４を有している。さらに、内部に筒状の中空孔１７ｆが形成され、回路板１３のおもて面の接合領域Ａ２に接合部材１９を介して開口端部１７ｆ２が接合されるコンタクト部品２７を有している。このような半導体装置１０ａでは、さらに、コンタクト部品２７の接合部材１９との接触領域Ａ１と回路板１３の少なくとも接合領域Ａ２との接合部材１９に対する濡れ性が略等しい。このため、コンタクト部品２７を回路板１３に接合する際の加熱によるコンタクト部品２７の中空孔１７ｆへの接合部材１９の這い上がりを抑えることができる。これにより、積層基板１４の回路板１３に対するコンタクト部品２７の接合強度の低下を抑制することができる。このようなコンタクト部品２７に外部接続端子１８を確実に圧入することができる。また、コンタクト部品２７はその全体が第１めっき材２３によりめっき処理が行われている。このため、コンタクト部品２７に対する外部接続端子１８が圧入しやすく、また、圧入された外部接続端子１８が抜けにくくなる。さらに、コンタクト部品２７及び回路板１３は、その全体が第１めっき材２３及び第２めっき材１３ａ２によりめっき処理が行われている。このため、コンタクト部品２７及び回路板１３は耐腐食性が高く、外部接続端子１８から半導体素子１５への電気接続の低下を招きにくくなる。したがって、このような半導体装置１０ａは信頼性の低下を抑制することができる。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成及び応用例に限定されるものではなく、対応するすべての変形例及び均等物は、添付の請求項及びその均等物による本発明の範囲とみなされる。
１０，１０ａ 半導体装置
１１ 絶縁板
１２ 金属板
１３，１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ，１３ｆ 回路板
１３ａ１，１３ａ２ 第２めっき材
１４ 積層基板
１５ 半導体素子
１６，１６ａ，１６ｂ，１６ｃ，１６ｄ，１６ｅ，１６ｆ，１６ｇ ボンディングワイヤ
１７，１７ａ，１７ｂ，１７ｃ，２７ コンタクト部品
１７ｅ 胴体部
１７ｆ 中空孔
１７ｆ１，１７ｆ２ 開口端部
１７ｇ，１７ｈ フランジ
１７ｇ１，１７ｇ２，１７ｇ３，１７ｈ１，１７ｈ２ 凸部
１７ｇ４，１７ｈ４ 側端面
１７ｇ５，１７ｈ５ 底面部
１７ｇ６，１７ｈ６ 段差部
１８，１８ａ，１８ｂ，１８ｃ 外部接続端子
１９ 接合部材
２１ ケース
２２，２３ 第１めっき材

Claims (10)

  1. 回路板と前記回路板が形成された絶縁板とを備える基板と、
    内部に筒状の中空孔が形成され、前記回路板のおもて面の接合領域に接合部材を介して開口端部が接合されるコンタクト部品と、
    を有し、
    前記コンタクト部品の前記接合部材との接触領域にめっき処理された第１めっき材と、
    前記回路板の少なくとも前記接合領域にめっき処理された第２めっき材と、
    を備え、
    前記第２めっき材は、含有量が８重量％以上、１０重量％以下であるリンを含むニッケル合金により構成されており、
    前記第１めっき材は、前記第２めっき材より、リンの含有量が少ないニッケルまたはニッケル合金により構成されている、
    半導体装置。
  2. 回路板と前記回路板が形成された絶縁板とを備える基板と、
    内部に筒状の中空孔が形成され、前記中空孔の内面が平滑であって、前記回路板のおもて面の接合領域に接合部材を介して開口端部が接合されるコンタクト部品と、
    を有し、
    前記コンタクト部品の前記接合部材との接触領域にめっき処理された第１めっき材と、
    前記回路板の少なくとも前記接合領域にめっき処理された第２めっき材と、
    を備え、
    前記第２めっき材は、リンを含むニッケル合金により構成されており、
    前記第１めっき材は、前記第２めっき材より、リンの含有量が少ないニッケルまたはニッケル合金により構成されている、
    半導体装置。
  3. 前記コンタクト部品の少なくとも前記接触領域にめっき処理された第１めっき材と、前記回路板の少なくとも前記接合領域にめっき処理された第２めっき材とは、濡れ性が略等しい、
    請求項１または２に記載の半導体装置。
  4. 前記接合部材は、はんだにより構成されており、前記第２めっき材に対する前記第１めっき材のはんだ広がり比率が、９０％以上、１１０％以下である、
    請求項３に記載の半導体装置。
  5. 前記接合部材は、はんだにより構成されており、前記第２めっき材に対する前記第１めっき材のはんだ広がり比率が、９５％以上、１０５％以下である、
    請求項３に記載の半導体装置。
  6. 前記回路板は、銅または銅合金により構成されている、
    請求項１または２に記載の半導体装置。
  7. 前記コンタクト部品は、銅、アルミニウム、鉄、銀、または、少なくともこれらの一種を含む合金により構成されている、
    請求項１または２に記載の半導体装置。
  8. さらに、前記コンタクト部品に圧入されている外部接続端子を備える、
    請求項１または２に記載の半導体装置。
  9. 前記接合部材は、鉛フリーはんだにより構成されている、
    請求項１または２に記載の半導体装置。
  10. 前記第１めっき材は、ニッケルにより構成されている、
    請求項１または２に記載の半導体装置。
JP2020505670A 2018-03-16 2019-02-05 半導体装置 Active JP7070658B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018049524 2018-03-16
JP2018049524 2018-03-16
PCT/JP2019/004050 WO2019176380A1 (ja) 2018-03-16 2019-02-05 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2019176380A1 JPWO2019176380A1 (ja) 2020-12-03
JP7070658B2 true JP7070658B2 (ja) 2022-05-18

Family

ID=67908353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020505670A Active JP7070658B2 (ja) 2018-03-16 2019-02-05 半導体装置

Country Status (5)

Country Link
US (1) US11107784B2 (ja)
JP (1) JP7070658B2 (ja)
CN (1) CN111052510B (ja)
DE (1) DE112019001372T5 (ja)
WO (1) WO2019176380A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184315A (ja) 2006-01-04 2007-07-19 Hitachi Ltd 樹脂封止型パワー半導体モジュール
WO2014148319A1 (ja) 2013-03-21 2014-09-25 富士電機株式会社 コンタクト部品、および半導体モジュール

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173766A (en) * 1990-06-25 1992-12-22 Lsi Logic Corporation Semiconductor device package and method of making such a package
EP1408337A3 (en) * 1994-11-15 2007-09-19 FormFactor, Inc. Probe card assembly
US7245500B2 (en) * 2002-02-01 2007-07-17 Broadcom Corporation Ball grid array package with stepped stiffener layer
JP4143478B2 (ja) * 2002-10-02 2008-09-03 アルプス電気株式会社 はんだ接続構造および電子部品のはんだ接続方法
US8887980B2 (en) * 2005-06-10 2014-11-18 Senju Metal Industry Co., Ltd. Method of soldering portions plated by electroless Ni plating
JP5350804B2 (ja) 2007-01-22 2013-11-27 三菱電機株式会社 電力用半導体装置
JP5220373B2 (ja) * 2007-09-25 2013-06-26 三洋電機株式会社 発光モジュール
DE102008005547B4 (de) * 2008-01-23 2013-08-29 Infineon Technologies Ag Leistungshalbleitermodul und Schaltungsanordnung mit einem Leistungshalbleitermodul
US8586420B2 (en) * 2011-09-29 2013-11-19 Infineon Technologies Ag Power semiconductor arrangement and method for producing a power semiconductor arrangement
WO2013111276A1 (ja) * 2012-01-25 2013-08-01 三菱電機株式会社 電力用半導体装置
CN105074919B (zh) * 2013-02-26 2018-03-30 三菱电机株式会社 电力用半导体装置
JP6163838B2 (ja) * 2013-04-05 2017-07-19 富士電機株式会社 加圧加熱接合構造及び加圧加熱接合方法
JP6569293B2 (ja) * 2015-05-18 2019-09-04 富士電機株式会社 半導体装置、金属部材および半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184315A (ja) 2006-01-04 2007-07-19 Hitachi Ltd 樹脂封止型パワー半導体モジュール
WO2014148319A1 (ja) 2013-03-21 2014-09-25 富士電機株式会社 コンタクト部品、および半導体モジュール

Also Published As

Publication number Publication date
CN111052510A (zh) 2020-04-21
CN111052510B (zh) 2021-05-25
WO2019176380A1 (ja) 2019-09-19
DE112019001372T5 (de) 2021-03-25
US11107784B2 (en) 2021-08-31
US20200194392A1 (en) 2020-06-18
JPWO2019176380A1 (ja) 2020-12-03

Similar Documents

Publication Publication Date Title
JP5572678B2 (ja) クラッド型ベースプレートを含む半導体装置
US8466548B2 (en) Semiconductor device including excess solder
US8963321B2 (en) Semiconductor device including cladded base plate
US8736052B2 (en) Semiconductor device including diffusion soldered layer on sintered silver layer
US8823175B2 (en) Reliable area joints for power semiconductors
US10262953B2 (en) Semiconductor device
US20120175755A1 (en) Semiconductor device including a heat spreader
JP6479036B2 (ja) 半導体装置及びその製造方法
US10398036B2 (en) Semiconductor device
US11133271B2 (en) Semiconductor device
US20130069213A1 (en) Power module package
US11417577B2 (en) Semiconductor package and method of manufacturing the same
JP6653199B2 (ja) 半導体装置
JP7070658B2 (ja) 半導体装置
US10699994B2 (en) Semiconductor device having bonding regions exposed through protective films provided on circuit patterns onto which components are soldered
JP7099524B2 (ja) 半導体装置の製造方法及び半導体装置
JP2019161083A (ja) 半導体装置
JP2013009014A (ja) 半導体装置
US10971414B2 (en) Semiconductor device
US20240071898A1 (en) Semiconductor device and semiconductor device manufacturing method
JP2007251218A (ja) パワーｍｏｓｆｅｔの製造方法およびパワーｍｏｓｆｅｔ
JP3995661B2 (ja) パワーｍｏｓｆｅｔの製造方法
JP6891456B2 (ja) 半導体装置
JP2008172120A (ja) パワーモジュール
JP2021061331A (ja) 半導体装置

Legal Events

Date Code Title Description
A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A527

Effective date: 20200302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200313

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220418

R150 Certificate of patent or registration of utility model

Ref document number: 7070658

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150