JP6653199B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6653199B2 JP6653199B2 JP2016058795A JP2016058795A JP6653199B2 JP 6653199 B2 JP6653199 B2 JP 6653199B2 JP 2016058795 A JP2016058795 A JP 2016058795A JP 2016058795 A JP2016058795 A JP 2016058795A JP 6653199 B2 JP6653199 B2 JP 6653199B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- lead
- pad
- main surface
- sealing resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 155
- 229920005989 resin Polymers 0.000 claims description 115
- 239000011347 resin Substances 0.000 claims description 115
- 238000007789 sealing Methods 0.000 claims description 74
- 238000007747 plating Methods 0.000 claims description 29
- 230000005855 radiation Effects 0.000 claims description 23
- 210000000078 claw Anatomy 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 238000003780 insertion Methods 0.000 claims description 9
- 230000037431 insertion Effects 0.000 claims description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 8
- 229920003002 synthetic resin Polymers 0.000 claims description 4
- 239000000057 synthetic resin Substances 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 229920001187 thermosetting polymer Polymers 0.000 claims description 3
- 238000010292 electrical insulation Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 claims description 2
- 230000017525 heat dissipation Effects 0.000 description 14
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229910020836 Sn-Ag Inorganic materials 0.000 description 1
- 229910020935 Sn-Sb Inorganic materials 0.000 description 1
- 229910020988 Sn—Ag Inorganic materials 0.000 description 1
- 229910008757 Sn—Sb Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- WABPQHHGFIMREM-RNFDNDRNSA-N lead-211 Chemical compound [211Pb] WABPQHHGFIMREM-RNFDNDRNSA-N 0.000 description 1
- WABPQHHGFIMREM-BKFZFHPZSA-N lead-212 Chemical compound [212Pb] WABPQHHGFIMREM-BKFZFHPZSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
本発明は、搭載される半導体素子がパワー半導体（パワーＭＯＳＦＥＴおよびＩＧＢＴなど）である半導体装置に関する。
パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）などのパワー半導体の性能には、オン抵抗が小さい低損失、高周波領域での高速スイッチング特性、駆動電圧の上昇に対する高破壊耐圧などが要求されている。
こうした要求に対応したパワー半導体は、使用時に多くの熱を発する傾向となる。当該パワー半導体である半導体素子を搭載した半導体装置には、こうした熱によって装置の損傷などが発生するおそれがある。したがって、当該半導体装置の信頼性確保の上で、半導体素子から発生した熱の放出（除去）は重要な課題である。
そこで、たとえば特許文献１に開示されているように、封止樹脂の上面と下面の双方から、半導体素子に導通する導電部材を露出させた構造の半導体装置が提案されている。当該半導体装置は、封止樹脂の下面から半導体素子を搭載するダイパッド部が露出し、封止樹脂の上面から半導体素子と端子部との導通経路を形成する金属クリップが露出した構成となっている。また、当該金属クリップの端子部との接続部分は、上下から封止樹脂によって挟まれた構成となっている。このような構成をとることによって、当該金属クリップが封止樹脂から露出していても、半導体装置の使用時に当該金属クリップが封止樹脂から脱落するという懸念がなくなり、半導体装置の信頼性が確保される。ただし、半導体装置の厚さ方向において、当該金属クリップの端子部との接続部分が中央に位置し、かつかつ上下ともに封止樹脂で厚く覆われた構成となっているため、当該接続部分での放熱性能が十分に発揮されないという課題がある。
本発明は上記事情に鑑み、信頼性を確保しつつ、放熱性能の向上を図ることが可能な半導体装置を提供することをその課題とする。
本発明によって提供される半導体装置は、厚さ方向である第１方向において互いに反対側を向くパッド主面およびパッド裏面を有する第１パッドと、前記第１方向に対して直角である第２方向に沿って延出する第１端子と、を含む第１リードと、前記第１方向において互いに反対側を向く素子主面と素子裏面とを有し、かつ前記素子裏面が前記パッド主面に向かい合って搭載された半導体素子と、前記パッド主面から起立し、かつ前記第１方向および前記第２方向のいずれに対して直角である第３方向に離間して配置された一対の側壁部と、前記第３方向における両端が前記一対の側壁部に固定され、かつ前記パッド主面と同一方向を向く放熱面を有する頂版部と、を含む放熱部材と、前記半導体素子を覆う封止樹脂と、を備えることを特徴としている。
本発明の実施の形態において好ましくは、前記パッド裏面および前記放熱面が、ともに前記封止樹脂から露出している。
本発明の実施の形態において好ましくは、前記第３方向における前記頂版部の両端の一部ずつが、前記一対の側壁部に固定されている。
本発明の実施の形態において好ましくは、前記第３方向における前記頂版部の両端の全部が、前記一対の側壁部に固定されている。
本発明の実施の形態において好ましくは、前記頂版部には、前記第３方向における両端のそれぞれ一部ずつに、前記側壁部に係合する複数の係合爪が形成されている。
本発明の実施の形態において好ましくは、前記頂版部には、前記第３方向における両端のそれぞれ全部に、前記側壁部に係合する複数の係合爪が形成されている。
本発明の実施の形態において好ましくは、前記複数の係合爪は、いずれも前記封止樹脂に覆われている。
本発明の実施の形態において好ましくは、前記一対の側壁部には、ともに前記第３方向に貫通した側壁貫通孔が形成されている。
本発明の実施の形態において好ましくは、前記一対の側壁部は、ともに前記第２方向に沿って配置されている。
本発明の実施の形態において好ましくは、前記第１方向視である平面視において、前記頂版部は、前記半導体素子の全部に重なっている。
本発明の実施の形態において好ましくは、前記第１リードおよび前記放熱部材は、ともに同一の金属からなる。
本発明の実施の形態において好ましくは、前記封止樹脂は、電気絶縁性を有する熱硬化性の合成樹脂である。
本発明の実施の形態において好ましくは、前記封止樹脂は、エポキシ樹脂である。
本発明の実施の形態において好ましくは、前記封止樹脂は、前記第１方向において互いに反対側を向く樹脂主面および樹脂裏面を有し、前記第１方向において前記封止樹脂には、前記樹脂主面から前記樹脂裏面までに至る本体挿通孔が形成されている。
本発明の実施の形態において好ましくは、前記第１方向において、前記第１パッドにはパッド貫通孔が形成され、かつ前記頂版部には頂版貫通孔が形成されている。
本発明の実施の形態において好ましくは、前記第１リードは、前記第１パッドと前記第１端子とにつながる中間連絡部を含み、前記中間連絡部は、前記第１パッドおよび前記第１端子の双方に対して傾斜している。
本発明の実施の形態において好ましくは、前記第１リードから離間して配置され、かつ前記第２方向に沿って延出する第２リードおよび第３リードを備え、前記第２リードおよび前記第３リードは、ともに前記素子主面に導通し、前記第１方向における第１端子、第２リードおよび第３リードの位置がいずれも等しい。
本発明の実施の形態において好ましくは、前記第１端子、前記第２リードおよび前記第３リードは、いずれも前記第３方向に沿って配列され、前記第１端子は、前記第２リードと前記第３リードとの間に位置している。
本発明の実施の形態において好ましくは、前記第１端子、前記第２リードおよび前記第３リードは、いずれも前記封止樹脂から露出した部分を有し、当該部分を覆って形成された外装めっき層を備える。
本発明の実施の形態において好ましくは、前記外装めっき層は、Ｓｎを主成分とする合金からなる。
本発明の実施の形態において好ましくは、前記第２リードと前記素子主面とを接続する第１ボンディングワイヤと、前記第３リードと前記素子主面とを接続する第２ボンディングワイヤと、を備え、前記第１ボンディングワイヤおよび前記第２ボンディングワイヤは、ともに同一の金属からなる。
本発明の実施の形態において好ましくは、前記第１ボンディングワイヤおよび第２ボンディングワイヤは、ともにＡｌからなる。
本発明の実施の形態において好ましくは、前記第２ボンディングワイヤの横断面積は、前記第１ボンディングワイヤの横断面積よりも大である。
本発明の実施の形態において好ましくは、前記パッド主面、前記第２リードおよび前記第３リードのそれぞれ一部ずつに形成された内装めっき層を備える。
本発明の実施の形態において好ましくは、前記内装めっき層は、Ａｇからなる。
本発明の実施の形態において好ましくは、前記半導体素子は、パワーＭＯＳＦＥＴまたはＩＧＢＴである。
本発明にかかる半導体装置は、半導体素子を搭載する第１パッドのパッド主面から起立し、かつ第３方向に離間して配置された一対の側壁部と、第３方向における両端が一対の側壁部に固定され、かつパッド主面と同一方向を向く放熱面を有する頂版部とを含む放熱部材を備えている。このような構成をとることによって、半導体装置の使用時において半導体素子から発生した熱は、第１パッドのパッド裏面からに加え、一対の側壁部を介して放熱面から外部に放熱される。当該放熱面は、従来の半導体装置よりも面積が広く確保され、かつ全面にわたって放熱性能が発揮される状態となっている。また、頂版部は、第３方向における両端が一対の側壁部に固定されているため、封止樹脂から頂版部の脱落が防止され、半導体装置の信頼性が確保される。したがって、本発明にかかる半導体装置によれば、信頼性を確保しつつ、放熱性能の向上を図ることが可能となる。
本発明のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
本発明の実施形態について、添付図面に基づいて説明する。
〔第１実施形態〕
図１〜図９に基づき、本発明の第１実施形態にかかる半導体装置Ａ１０について説明する。説明の便宜上、半導体装置Ａ１０の厚さ方向を第１方向Ｚと、第１方向Ｚに対して直角である平面図の上下方向を第２方向Ｘと、第１方向Ｚおよび第２方向Ｘに対していずれも直角である平面図の左右方向を第３方向Ｙとそれぞれ定義する。
図１〜図９に基づき、本発明の第１実施形態にかかる半導体装置Ａ１０について説明する。説明の便宜上、半導体装置Ａ１０の厚さ方向を第１方向Ｚと、第１方向Ｚに対して直角である平面図の上下方向を第２方向Ｘと、第１方向Ｚおよび第２方向Ｘに対していずれも直角である平面図の左右方向を第３方向Ｙとそれぞれ定義する。
これらの図に示す半導体装置Ａ１０は、たとえば自動車電装の回路基板に表面実装される形式のものである。本実施形態の半導体装置Ａ１０は、半導体素子１１、接合層１２、第１リード２１、第２リード２２、第３リード２３、放熱部材３、封止樹脂４、外装めっき層５１、内装めっき層５２、第１ボンディングワイヤ６１および第２ボンディングワイヤ６２を備える。半導体装置Ａ１０の封止樹脂４に覆われた部分は、第１方向Ｚ視である平面視（以下「平面視」という。）の形状が矩形状である。
図１は、半導体装置Ａ１０の斜視図である。図２および図３は、半導体装置Ａ１０の平面図である。図４は、半導体装置Ａ１０の底面図である。図５は、半導体装置Ａ１０の右側面図である。図６は、放熱部材３の斜視図である。図７Ａは、図２のＶＩＩ−ＶＩＩ線に沿う断面図である。図７Ｂは、半導体装置Ａ１０の変形例である半導体装置Ａ１１の図７Ａに対する断面図である。図８は、図２のＶＩＩＩ−ＶＩＩＩ線に沿う断面図である。図９は、図２のＩＸ−ＩＸ線に沿う断面図である。ここで、理解の便宜上、図２、図５および図８は、封止樹脂４を省略した図である。図３は、図２からさらに、放熱部材３の頂版部３２を省略した図である。また、図６は、後述する側壁部３１を省略している。なお、省略した封止樹脂４および側壁部３１は、想像線（二点鎖線）で示している。
半導体素子１１は、半導体装置Ａ１０の機能の中枢となる素子である。本実施形態にかかる半導体素子１１は、パワーＭＯＳＦＥＴまたはＩＧＢＴである。半導体素子１１は、素子主面１１１および素子裏面１１２を有する。
素子主面１１１は、図７Ａおよび図８に示す半導体素子１１の上面である。図３に示すように、素子主面１１１の一部は、第２電極パッド１１１ａおよび第３電極パッド１１１ｂである。半導体素子１１がパワーＭＯＳＦＥＴである場合、第２電極パッド１１１ａはゲート電極、第３電極パッド１１１ｂはソース電極であり、半導体素子１１がＩＧＢＴである場合、第２電極パッド１１１ａはゲート電極、第３電極パッド１１１ｂはエミッタ電極である。第２電極パッド１１１ａの面積は、第３電極パッド１１１ｂの面積よりも小とされている。また、第２電極パッド１１１ａに第１ボンディングワイヤ６１が接続され、第３電極パッド１１１ｂに第２ボンディングワイヤ６２が接続されている。
素子裏面１１２は、図７Ａおよび図８に示す半導体素子１１の下面である。素子裏面１１２の主たる部分は、第１電極パッド１１２ａである。半導体素子１１がパワーＭＯＳＦＥＴである場合、第１電極パッド１１２ａはドレイン電極であり、半導体素子１１がＩＧＢＴである場合、第１電極パッド１１２ａはコレクタ電極である。素子主面１１１および素子裏面１１２は、第１方向Ｚにおいて互いに反対側を向いている。
接合層１２は、図７Ａおよび図８に示すように、半導体素子１１と後述する第１リード２１の第１パッド２１１との間に介在し、かつ導電性を有する部材である。接合層１２によって、半導体素子１１はダイボンディングにより第１パッド２１１に搭載され、かつ半導体素子１１の第１電極パッド１１２ａと第１リード２１との導通が確保される。接合層１２は、たとえばＡｇペーストからなる。
第１リード２１、第２リード２２および第３リード２３は、回路基板に接合されることにより半導体装置Ａ１０と当該回路基板との導電経路を構成し、かつ導電性を有する部材である。第１リード２１、第２リード２２および第３リード２３は、いずれも同一のリードフレームを由来とした部材であり、本実施形態にかかる前記リードフレームは、Ｃｕを主成分とする合金からなる。
第１リード２１は、第１パッド２１１（ダイパッド）、第１端子２１２および中間連絡部２１３を含む。第１パッド２１１は、図７Ａ、図８および図９に示すように、第１方向Ｚにおいて互いに反対側を向くパッド主面２１１ａおよびパッド裏面２１１ｂを有する。パッド主面２１１ａは、図７Ａ、図８および図９に示す第１パッド２１１の上面である。パッド裏面２１１ｂは、図７Ａ、図８および図９に示す第１パッド２１１の下面である。パッド主面２１１ａおよびパッド裏面２１１ｂは、ともに平たんである。図３に示すように、パッド主面２１１ａは、半導体素子１１が搭載された面であり、図７Ａおよび図８に示すように、素子裏面１１２がパッド主面２１１ａに向かい合っている。図３に示すように、パッド主面２１１ａには、半導体素子１１よりも面積が大である内装めっき層５２が形成されている。よって、接合層１２は、内装めっき層５２と、素子裏面１１２に形成された第１電極パッド１１２ａとに接している。また、図４に示すように、本実施形態にかかるパッド裏面２１１ｂは、全面にわたって封止樹脂４から露出している。この場合において、図７Ａ、図８および図９に示すように、パッド裏面２１１ｂは外装めっき層５１に覆われている。なお、図７Ｂに示す半導体装置Ａ１０の変形例である半導体装置Ａ１１のように、封止樹脂４がパッド裏面２１１ｂの全面を薄く覆っていてもよい。さらに、図３および図７Ａに示すように、第１パッド２１１には、パッド主面２１１ａからパッド裏面２１１ｂまでに至るパッド貫通孔２１１ｃが、半導体素子１１から離間して形成されている。
第１端子２１２は、図１〜図３に示すように、第２方向Ｘに沿って延出し、かつ一部が封止樹脂４から露出した部分である。図７Ａに示すように、第１端子２１２の封止樹脂４から露出した部分は、外装めっき層５１に覆われている。第１端子２１２は、中間連絡部２１３、第１パッド２１１および接合層１２を介して第１電極パッド１１２ａに導通している。したがって、半導体素子１１がパワーＭＯＳＦＥＴの場合、第１端子２１２は半導体装置Ａ１０のドレイン端子であり、半導体素子１１がＩＧＢＴの場合、第１端子２１２はコレクタ端子である。
中間連絡部２１３は、図３および図７Ａに示すように、第１パッド２１１と第１端子２１２とにつながる部分である。図７Ａに示すように、第１方向Ｚにおいて、第１パッド２１１と第１端子２１２との位置が異なり、第１パッド２１１は第１端子２１２よりも図７Ａの下方に位置している。よって、中間連絡部２１３は、第１パッド２１１および第１端子２１２に対して傾斜している。中間連絡部２１３は、全体にわたって封止樹脂４に覆われている。
第２リード２２は、図１〜図３に示すように、第１リード２１から離間して配置され、かつ第２方向Ｘに沿って延出する部材である。第３方向Ｙにおいて、第２リード２２は、第１端子２１２の片側に位置している。第２リード２２は、第２パッド２２１および第２端子２２２を含む。第２パッド２２１は、図２および図３に示すように、第３方向Ｙの長さが第２端子２２２よりも長く、かつ全体が封止樹脂４に覆われた部分である。図８に示す第２パッド２２１の上面には内装めっき層５２が形成され、さらには第１ボンディングワイヤ６１が接続されている。
第２端子２２２は、図２および図３に示すように、第２パッド２２１につながる部分である。第２端子２２２は、第２方向Ｘに沿って延出し、かつ一部が封止樹脂４から露出している。第２端子２２２の封止樹脂４から露出した部分は、図７Ａに示す第１端子２１２と同じく外装めっき層５１に覆われている。第２端子２２２は、第２パッド２２１および第１ボンディングワイヤ６１を介して、素子主面１１１の一部である第２電極パッド１１１ａに導通している。したがって、半導体素子１１がパワーＭＯＳＦＥＴまたはＩＧＢＴの場合、第２端子２２２は半導体装置Ａ１０のゲート端子である。
第３リード２３は、図１〜図３に示すように、第１リード２１から離間して配置され、かつ第２方向Ｘに沿って延出する部材である。第３方向Ｙにおいて、第３リード２３は、第１端子２１２に対して第２リード２２とは反対側に位置している。第３リード２３は、第３パッド２３１および第３端子２３２を含む。第３パッド２３１は、図２および図３に示すように、第３方向Ｙの長さが第３端子２３２よりも長く、かつ全体が封止樹脂４に覆われた部分である。図８に示す第３パッド２３１の上面には内装めっき層５２が形成され、さらには第２ボンディングワイヤ６２が接続されている。
第３端子２３２は、図２および図３に示すように、第３パッド２３１につながる部分である。第３端子２３２は、第２方向Ｘに沿って延出し、かつ一部が封止樹脂４から露出している。第３端子２３２の封止樹脂４から露出した部分は、図７Ａに示す第１端子２１２と同じく外装めっき層５１に覆われている。第３端子２３２は、第２パッド２２１および第２ボンディングワイヤ６２を介して、素子主面１１１の一部である第３電極パッド１１１ｂに導通している。したがって、半導体素子１１がパワーＭＯＳＦＥＴの場合、第３端子２３２は半導体装置Ａ１０のソース端子であり、半導体素子１１がＩＧＢＴの場合、第３端子２３２はエミッタ端子である。
図１〜図３に示すように、第１端子２１２、第２リード２２および第３リード２３は、いずれも第３方向Ｙに沿って配列され、第３方向Ｙにおいて第１端子２１２は、第２リード２２および第３リード２３に挟まれている。また、図１および図８に示すように、第１方向Ｚにおける第１端子２１２、第２リード２２および第３リード２３の位置がいずれも等しい。
放熱部材３は、図２および図３に示すように、第１パッド２１１に設けられた部材であり、半導体素子１１から発生した熱を半導体装置Ａ１０の外部へ放熱する機能を果たす。放熱部材３は、半導体素子１１を囲む門形であり、かつ一部が封止樹脂４から露出している。本実施形態においては、放熱部材３は、一対の側壁部３１および頂版部３２を含む。また、本実施形態にかかる放熱部材３は、第１リード２１、第２リード２２および第３リード２３と同一の金属、すなわちＣｕを主成分とする合金からなる。
一対の側壁部３１は、図３および図５に示すように、第１パッド２１１のパッド主面２１１ａから起立し、かつ第３方向Ｙに離間して配置された部分である。一対の側壁部３１には、ともに第３方向Ｙに貫通した側壁貫通孔３１１が形成されている。本実施形態にかかる側壁貫通孔３１１の第３方向Ｙ視（側面視）における形状は、矩形状である。また、本実施形態にかかる側壁貫通孔３１１は複数形成され、これらは第２方向Ｘに沿って配列されている。一対の側壁部３１は、溶接接合によってパッド主面２１１ａに配置され、かつ全体にわたって封止樹脂４に覆われている。また、一対の側壁部３１は、ともに第２方向Ｘに沿って配置されている。
頂版部３２は、図２、図５および図６に示すように、第３方向Ｙにおける両端が一対の側壁部３１に固定された部分である。本実施形態においては、第３方向Ｙにおける頂版部３２の両端の一部ずつが、一対の側壁部３１に固定されている。平面視において、頂版部３２は半導体素子１１の全部に重なっている。頂版部３２は、放熱面３２１および内面３２２を有する。放熱面３２１は、図２および図７Ａ、図８および図９に示すように、パッド主面２１１ａと同一方向を向く面である。本実施形態にかかる放熱面３２１は、パッド裏面２１１ｂと同じく全面にわたって封止樹脂４から露出し、かつ外装めっき層５１に覆われている。なお、図７Ｂに示す半導体装置Ａ１０の変形例である半導体装置Ａ１１のように、封止樹脂４が放熱面３２１の全面を薄く覆っていてもよい。内面３２２は、図７Ａ、図８および図９に示す頂版部３２の下面であり、パッド主面２１１ａおよび半導体素子１１に向かい合う面である。よって、放熱面３２１および内面３２２は、第１方向Ｚにおいて互いに反対側を向いている。放熱面３２１および内面３２２は、ともに平たんである。また、図７Ａおよび図９に示すように、内面３２２は全面にわたって封止樹脂４に接している。
図２、図５および図６に示すように、頂版部３２の第３方向Ｙにおける両端には、複数の係合爪３２３が形成されている。本実施形態においては、複数の係合爪３２３は、頂版部３２の第３方向Ｙにおける両端のそれぞれ一部ずつに形成されている。複数の係合爪３２３が図５に示す側壁部３１の上端に係合することによって、一対の側壁部３１に頂版部３２が固定される。側壁部３１と複数の係合爪３２３とは、さらに溶接接合されていてもよい。複数の係合爪３２３は、いずれも封止樹脂４に覆われている。また、頂版部３２には、複数の係合爪３２３が形成されていない頂版部３２の第３方向Ｙにおける両端からそれぞれ、頂版部３２の内側に窪む一対の凹部３２４が形成されている。さらに、頂版部３２には、放熱面３２１から内面３２２までに至る頂版貫通孔３２５が、一対の凹部３２４に挟まれて形成されている。本実施形態においては、頂版貫通孔３２５の中心および直径は、パッド貫通孔２１１ｃと同一である。
封止樹脂４は、第１リード２１、第２リード２２および第３リード２３のそれぞれ一部ずつと、半導体素子１１、一対の側壁部３１、頂版部３２の複数の係合爪３２３、第１ボンディングワイヤ６１および第２ボンディングワイヤ６２とを覆う部材である。封止樹脂４は、電気絶縁性を有する熱硬化性の合成樹脂である。本実施形態にかかる当該合成樹脂は、黒色のエポキシ樹脂である。封止樹脂４は、たとえば金型を用いたトランスファ成形により形成される。封止樹脂４は、樹脂主面４１、樹脂裏面４２、一対の樹脂第１側面４３および一対の樹脂第２側面４４を有する。
樹脂主面４１は、図７Ａおよび図９に示す封止樹脂４の上面である。樹脂裏面４２は、図７Ａおよび図９に示す封止樹脂４の下面である。樹脂主面４１および樹脂裏面４２は、第１方向Ｚにおいて互いに反対側を向いている。本実施形態においては、樹脂主面４１から放熱面３２１が、樹脂裏面４２からパッド裏面２１１ｂが、それぞれ露出している。
一対の樹脂第１側面４３は、図１、図４および図７Ａに示すように、第２方向Ｘに離間して形成された面である。一対の樹脂第１側面４３は、第２方向Ｘにおいて互いに反対側を向いている。図７Ａに示す樹脂第１側面４３の上端が樹脂主面４１につながり、図７Ａに示す樹脂第１側面４３の下端が樹脂裏面４２につながっている。本実施形態においては、一方の樹脂第１側面４３から、第１端子２１２、第２リード２２（第２端子２２２）および第３リード２３（第３端子２３２）のそれぞれ一部が露出している。
一対の樹脂第２側面４４は、図１、図４および図９に示すように、第３方向Ｙに離間して形成された面である。一対の樹脂第２側面４４は、第３方向Ｙにおいて互いに反対側を向いている。図１に示す樹脂第２側面４４の上端が樹脂主面４１につながり、図１に示す樹脂第２側面４４の下端が樹脂裏面４２につながっている。
封止樹脂４には、図１に示す一対の樹脂第２側面４４のそれぞれの上部から封止樹脂４の内部に窪む一対の凹部４５が形成されている。また、図１、図４、図７Ａおよび図９に示すように、第１方向Ｚにおいて封止樹脂４には、樹脂主面４１から樹脂裏面４２までに至る本体挿通孔４６が形成されている。本実施形態においては、本体挿通孔４６の中心は、パッド貫通孔２１１ｃおよび頂版貫通孔３２５の中心と同一である。また、本体挿通孔４６の直径は、パッド貫通孔２１１ｃおよび頂版貫通孔３２５の直径よりも小である。したがって、本体挿通孔４６の孔壁は、全て封止樹脂４によって形成されている。
外装めっき層５１は、図７Ａ、図８および図９に示すように、封止樹脂４から露出したパッド裏面２１１ｂ、放熱面３２１、第１端子２１２、第２リード２２（第２端子２２２）および第３リード２３（第３端子２３２）を覆って形成されている。本実施形態にかかる外装めっき層５１は、Ｓｎを主成分とする合金からなる。当該合金として具体的には、Ｓｎ−Ｓｂ系合金またはＳｎ−Ａｇ系合金などの鉛フリーはんだである。外装めっき層５１は、電解めっきにより形成される。
内装めっき層５２は、図３に示すパッド主面２１１ａの一部と、第２リード２２の一部である図８に示す第２パッド２２１の上面と、第３リード２３の一部である図８に示す第３パッド２３１の上面とに形成されている。本実施形態にかかる内装めっき層５２は、Ａｇからなる。内装めっき層５２は、電解めっきにより形成される。
第１ボンディングワイヤ６１は、図３に示すように、第２リード２２の第２パッド２２１と素子主面１１１の第２電極パッド１１１ａとを接続し、かつ導電性を有する部材である。また、第２ボンディングワイヤ６２は、図３に示すように、第３リード２３の第３パッド２３１と素子主面１１１の第３電極パッド１１１ｂとを接続し、かつ導電性を有する部材である。第１ボンディングワイヤ６１および第２ボンディングワイヤ６２は、ともに同一の金属からなり、本実施形態にかかる当該金属は、Ａｌである。また、本実施形態においては、第２ボンディングワイヤ６２の横断面積は、第１ボンディングワイヤ６１の横断面積よりも大である。
次に、半導体装置Ａ１０の作用効果について説明する。
本実施形態にかかる半導体装置Ａ１０は、半導体素子１１が搭載される第１パッド２１１のパッド主面２１１ａから起立し、かつ第３方向Ｙに離間して配置された一対の側壁部３１と、第３方向Ｙにおける両端が一対の側壁部３１に固定され、かつパッド主面２１１ａと同一方向を向く放熱面３２１を有する頂版部３２とを含む放熱部材３を備えている。このような構成をとることによって、半導体装置Ａ１０の使用時において半導体素子１１から発生した熱は、第１パッド２１１のパッド裏面２１１ｂからに加え、一対の側壁部３１を介して放熱面３２１から外部に放熱される。放熱面３２１は、従来の半導体装置よりも面積が広く確保され、かつ全面にわたって放熱性能が発揮される状態となっている。また、頂版部３２は、第３方向Ｙにおける両端が一対の側壁部３１に固定されているため、封止樹脂４から頂版部３２の脱落が防止され、半導体装置Ａ１０の信頼性が確保される。したがって、信頼性を確保しつつ、放熱性能の向上を図ることが、半導体装置Ａ１０によって可能となる。
頂版部３２の第３方向Ｙにおける両端のそれぞれ一部ずつに、複数の係合爪３２３が形成されている。複数の係合爪３２３が、一対の側壁部３１のそれぞれの先端に係合することによって、一対の側壁部３１に頂版部３２が固定される。このような構成をとることによって、正確な位置に頂版部３２を一対の側壁部３１に固定することができる。また、複数の係合爪３２３は、いずれも封止樹脂４に覆われているため、複数の係合爪３２３は側壁部３１と封止樹脂４とに挟まれた構成となっている。このような構成をとることによって、頂版部３２が一対の側壁部３１により強固に固定されるため、半導体装置Ａ１０の信頼性がさらに向上する。
一対の側壁部３１には、ともに第３方向Ｙに貫通した側壁貫通孔３１１が形成されている。このような構成をとることによって、封止樹脂４の形成過程において、封止樹脂４の内部に充填不良に起因した空隙の発生を抑止することができる。
本実施形態においては、パッド裏面２１１ｂおよび放熱面３２１が、ともに封止樹脂４から露出し、第１方向Ｚにおいて封止樹脂４には、樹脂主面４１から樹脂裏面４２までに至る本体挿通孔４６が形成されている。このような構成をとることによって、本体挿通孔４６にねじなどの締結部材を挿通させて、パッド裏面２１１ｂおよび放熱面３２１に電気絶縁シートを介してヒートスプレッダなどの放熱機能を備える部材を取り付けることができるため、さらなる放熱性能の向上を図ることができる。
第１方向Ｚにおいて、頂版部３２は半導体素子１１の全部に重なっている。このような構成をとることは、半導体装置Ａ１０の使用時に半導体素子１１から発生した熱を偏りなく頂版部３２から外部に放熱する上で好適である。
外装めっき層５１を形成することによって、はんだ接合によって半導体装置Ａ１０を回路基板に表面実装させる際に、封止樹脂４から露出した第１端子２１２、第２リード２２および第３リード２３のそれぞれの部分に付着するはんだを良好なものにしつつ、はんだ接合に起因した当該部分の侵食を防止することができる。
内装めっき層５２を形成することによって、パッド主面２１１ａへの半導体素子１１のダイボンディング時、第２パッド２２１への第１ボンディングワイヤ６１のワイヤボンディング時、第３パッド２３１への第２ボンディングワイヤ６２へのボンディング時のそれぞれの熱衝撃から、第１パッド２１１、第２パッド２２１および第３パッド２３１を保護することができる。
〔第２実施形態〕
図１０〜図１５に基づき、本発明の第２実施形態にかかる半導体装置Ａ２０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。
図１０〜図１５に基づき、本発明の第２実施形態にかかる半導体装置Ａ２０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。
図１０は、半導体装置Ａ２０の斜視図である。図１１および図１２は、半導体装置Ａ２０の平面図である。図１３は、半導体装置Ａ２０の右側面図である。図１４は、放熱部材３の斜視図であり、側壁部３１を省略している。図１５は、図１１のＸＶ−ＸＶ線に沿う断面図である。ここで、理解の便宜上、図１１および図１３は、封止樹脂４を省略した図である。また、図１２は、図１１からさらに、放熱部材３の頂版部３２を省略した図である。
本実施形態においては、放熱部材３および封止樹脂４の構成が、先述した半導体装置Ａ１０の構成と異なる。図１１〜図１５に示すように、本実施形態にかかる放熱部材３は、第３方向Ｙにおける頂版部３２の両端の全部が、一対の側壁部３１に固定された構成となっている。よって、本実施形態にかかる側壁部３１の長さは、半導体装置Ａ１０の側壁部３１の長さよりも長く設定され、第１パッド２１１に形成されたパッド貫通孔２１１ｃは、一対の側壁部３１に挟まれている。また、本実施形態にかかる複数の係合爪３２３は、頂版部３２の第３方向Ｙにおける両端のそれぞれ全部に形成されている。複数の係合爪３２３は半導体装置Ａ１０と同様に、いずれも封止樹脂４に覆われている。
図１１および図１４に示すように、半導体装置Ａ１０と異なり、本実施形態にかかる頂版部３２には一対の凹部３２４が形成されていない。また、図１０に示すように、半導体装置Ａ１０と異なり、本実施形態にかかる封止樹脂４には一対の凹部４５が形成されていない。
次に、半導体装置Ａ２０の作用効果について説明する。
本実施形態にかかる半導体装置Ａ２０は、半導体装置Ａ１０と同様に一対の側壁部３１と、第３方向Ｙにおける両端が一対の側壁部３１に固定された頂版部３２とを含む放熱部材３を備える構成となっている。したがって、信頼性を確保しつつ、放熱性能の向上を図ることが、半導体装置Ａ２０によっても可能となる。
本実施形態にかかる放熱部材３は、第３方向Ｙにおける頂版部３２の両端の全部が、一対の側壁部３１に固定されているため、側壁部３１の長さは半導体装置Ａ１０の側壁部３１の長さよりも長く設定されている。このような構成をとることによって、半導体装置Ａ２０の使用時に半導体素子１１から頂版部３２に伝熱される熱量が、半導体装置Ａ１０よりも多くなる。したがって、半導体装置Ａ２０の放熱性能は、半導体装置Ａ１０よりもさらに向上する。
本発明は、先述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。
Ａ１０，Ａ１１，Ａ２０：半導体装置
１１：半導体素子（パワーＭＯＳＦＥＴ・ＩＧＢＴ）
１１１：素子主面
１１１ａ：第２電極パッド
１１１ｂ：第３電極パッド
１１２：素子裏面
１１２ａ：第１電極パッド
１２：接合層
２１：第１リード
２１１：第１パッド
２１１ａ：パッド主面
２１１ｂ：パッド裏面
２１１ｃ：パッド貫通孔
２１２：第１端子
２１３：中間連絡部
２２：第２リード
２２１：第２パッド
２２２：第２端子
２３：第３リード
２３１：第３パッド
２３２：第３端子
３：放熱部材
３１：側壁部
３１１：側壁貫通孔
３２：頂版部
３２１：放熱面
３２２：内面
３２３：係合爪
３２４：凹部
３２５：頂版貫通孔
４：封止樹脂
４１：樹脂主面
４２：樹脂裏面
４３：樹脂第１側面
４４：樹脂第２側面
４５：凹部
４６：本体挿通孔
５１：外装めっき層
５２：内装めっき層
６１：第１ボンディングワイヤ
６２：第２ボンディングワイヤ
Ｚ：第１方向
Ｘ：第２方向
Ｙ：第３方向
１１：半導体素子（パワーＭＯＳＦＥＴ・ＩＧＢＴ）
１１１：素子主面
１１１ａ：第２電極パッド
１１１ｂ：第３電極パッド
１１２：素子裏面
１１２ａ：第１電極パッド
１２：接合層
２１：第１リード
２１１：第１パッド
２１１ａ：パッド主面
２１１ｂ：パッド裏面
２１１ｃ：パッド貫通孔
２１２：第１端子
２１３：中間連絡部
２２：第２リード
２２１：第２パッド
２２２：第２端子
２３：第３リード
２３１：第３パッド
２３２：第３端子
３：放熱部材
３１：側壁部
３１１：側壁貫通孔
３２：頂版部
３２１：放熱面
３２２：内面
３２３：係合爪
３２４：凹部
３２５：頂版貫通孔
４：封止樹脂
４１：樹脂主面
４２：樹脂裏面
４３：樹脂第１側面
４４：樹脂第２側面
４５：凹部
４６：本体挿通孔
５１：外装めっき層
５２：内装めっき層
６１：第１ボンディングワイヤ
６２：第２ボンディングワイヤ
Ｚ：第１方向
Ｘ：第２方向
Ｙ：第３方向
Claims (21)
- 厚さ方向である第１方向において互いに反対側を向くパッド主面およびパッド裏面を有する第１パッドと、前記第１方向に対して直角である第２方向に沿って延出する第１端子と、を含む第１リードと、
前記第１方向において互いに反対側を向く素子主面と素子裏面とを有し、かつ前記素子裏面が前記パッド主面に向かい合って搭載された半導体素子と、
前記パッド主面から起立し、かつ前記第１方向および前記第２方向のいずれに対して直角である第３方向に離間して配置された一対の側壁部と、前記第３方向における両端が前記一対の側壁部に固定され、かつ前記パッド主面と同一方向を向く放熱面を有する頂版部と、を含む放熱部材と、
前記半導体素子を覆う封止樹脂と、を備え、
前記頂版部には、前記第３方向における両端の各々に、前記一対の側壁部のいずれかが係合する複数の係合爪が形成されていることを特徴とする、半導体装置。 - 前記複数の係合爪は、いずれも前記封止樹脂に覆われている、請求項１に記載の半導体装置。
- 前記パッド裏面および前記放熱面が、ともに前記封止樹脂から露出している、請求項１または２に記載の半導体装置。
- 前記一対の側壁部には、ともに前記第３方向に貫通した側壁貫通孔が形成されている、請求項１ないし３のいずれかに記載の半導体装置。
- 前記一対の側壁部は、ともに前記第２方向に沿って配置されている、請求項１ないし４のいずれかに記載の半導体装置。
- 前記第１方向に沿って視て、前記頂版部は、前記半導体素子の全部に重なっている、請求項１ないし５のいずれかに記載の半導体装置。
- 前記第１リードおよび前記放熱部材は、ともに同一の金属からなる、請求項１ないし６のいずれかに記載の半導体装置。
- 前記封止樹脂は、電気絶縁性を有する熱硬化性の合成樹脂である、請求項１ないし７のいずれかに記載の半導体装置。
- 前記封止樹脂は、前記第１方向において互いに反対側を向く樹脂主面および樹脂裏面を有し、前記第１方向において前記封止樹脂には、前記樹脂主面から前記樹脂裏面までに至る本体挿通孔が形成されている、請求項８に記載の半導体装置。
- 前記第１方向において、前記第１パッドにはパッド貫通孔が形成され、かつ前記頂版部には頂版貫通孔が形成されている、請求項９に記載の半導体装置。
- 前記第１リードは、前記第１パッドと前記第１端子とにつながる中間連絡部を含み、前記中間連絡部は、前記第１パッドおよび前記第１端子の双方に対して傾斜している、請求項１ないし１０のいずれかに記載の半導体装置。
- 前記第１リードから離間して配置され、かつ前記第２方向に沿って延出する第２リードおよび第３リードを備え、前記第２リードおよび前記第３リードは、ともに前記素子主面に導通し、前記第１方向における前記第１端子、前記第２リードおよび前記第３リードの位置がいずれも等しい、請求項１１に記載の半導体装置。
- 前記第１端子、前記第２リードおよび前記第３リードは、いずれも前記第３方向に沿って配列され、前記第３方向において前記第１端子は、前記第２リードと前記第３リードとの間に位置している、請求項１２に記載の半導体装置。
- 前記第１端子、前記第２リードおよび前記第３リードは、いずれも前記封止樹脂から露出した部分を有し、当該部分を覆って形成された外装めっき層を備える、請求項１２または１３に記載の半導体装置。
- 前記外装めっき層は、Ｓｎを主成分とする合金からなる、請求項１４に記載の半導体装置。
- 前記第２リードと前記素子主面とを接続する第１ボンディングワイヤと、前記第３リードと前記素子主面とを接続する第２ボンディングワイヤと、を備え、前記第１ボンディングワイヤおよび前記第２ボンディングワイヤは、ともに同一の金属からなる、請求項１２ないし１５のいずれかに記載の半導体装置。
- 前記第１ボンディングワイヤおよび第２ボンディングワイヤは、ともにＡｌからなる、請求項１６に記載の半導体装置。
- 前記第２ボンディングワイヤの横断面積は、前記第１ボンディングワイヤの横断面積よりも大である、請求項１６または１７に記載の半導体装置。
- 前記パッド主面、前記第２リードおよび前記第３リードのそれぞれ一部ずつに形成された内装めっき層を備える、請求項１６ないし１８のいずれかに記載の半導体装置。
- 前記内装めっき層は、Ａｇからなる、請求項１９に記載の半導体装置。
- 前記半導体素子は、パワーＭＯＳＦＥＴまたはＩＧＢＴである、請求項１２ないし２０のいずれかに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016058795A JP6653199B2 (ja) | 2016-03-23 | 2016-03-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016058795A JP6653199B2 (ja) | 2016-03-23 | 2016-03-23 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017174951A JP2017174951A (ja) | 2017-09-28 |
| JP6653199B2 true JP6653199B2 (ja) | 2020-02-26 |
Family
ID=59973167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016058795A Active JP6653199B2 (ja) | 2016-03-23 | 2016-03-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6653199B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113841232A (zh) * | 2019-05-20 | 2021-12-24 | 罗姆股份有限公司 | 半导体装置 |
| JP7385414B2 (ja) | 2019-10-08 | 2023-11-22 | ローム株式会社 | 半導体装置 |
| JPWO2023026388A1 (ja) * | 2021-08-25 | 2023-03-02 | ||
| WO2023026389A1 (ja) * | 2021-08-25 | 2023-03-02 | 株式会社オートネットワーク技術研究所 | 車載用の半導体スイッチ装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07335789A (ja) * | 1994-06-15 | 1995-12-22 | Mitsubishi Electric Corp | パッケージ |
| JP2001144229A (ja) * | 1999-11-17 | 2001-05-25 | Nec Corp | 樹脂封止型半導体装置 |
| JP2006032773A (ja) * | 2004-07-20 | 2006-02-02 | Denso Corp | 半導体装置 |
| JP5161688B2 (ja) * | 2008-07-30 | 2013-03-13 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置および半導体モジュール |
| JP5633210B2 (ja) * | 2010-06-28 | 2014-12-03 | 富士通セミコンダクター株式会社 | 半導体装置 |
| US10115699B2 (en) * | 2014-05-08 | 2018-10-30 | Rohm Co., Ltd. | Method for manufacturing wire bonding structure, wire bonding structure, and electronic device |
-
2016
- 2016-03-23 JP JP2016058795A patent/JP6653199B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017174951A (ja) | 2017-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5558714B2 (ja) | 半導体パッケージ | |
| US9362192B2 (en) | Semiconductor device comprising heat dissipating connector | |
| US20140203426A1 (en) | Semiconductor device including cooler | |
| US8610263B2 (en) | Semiconductor device module | |
| JP6653199B2 (ja) | 半導体装置 | |
| US10398036B2 (en) | Semiconductor device | |
| US20200194386A1 (en) | Semiconductor device | |
| JP4491244B2 (ja) | 電力半導体装置 | |
| US11315850B2 (en) | Semiconductor device | |
| JP2005116702A (ja) | パワー半導体モジュール | |
| US20210407881A1 (en) | Semiconductor device | |
| JP5869285B2 (ja) | 半導体装置 | |
| JP5857468B2 (ja) | 半導体装置 | |
| JP2006310609A (ja) | 半導体装置 | |
| JP5619232B2 (ja) | 半導体装置および電極用部材の製造方法 | |
| JP5429413B2 (ja) | 半導体装置 | |
| JP5125530B2 (ja) | 電力変換装置 | |
| JP2008041755A (ja) | 絶縁型大電力用半導体装置の製造方法 | |
| JPS6180842A (ja) | 半導体装置 | |
| JP7147186B2 (ja) | 半導体装置 | |
| JP2017050441A (ja) | 半導体装置 | |
| JP5418654B2 (ja) | 半導体装置 | |
| JP4861200B2 (ja) | パワーモジュール | |
| JP2007042738A (ja) | 半導体装置 | |
| JP2006294729A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191029 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200127 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6653199 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |