JP5857468B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5857468B2
JP5857468B2 JP2011138804A JP2011138804A JP5857468B2 JP 5857468 B2 JP5857468 B2 JP 5857468B2 JP 2011138804 A JP2011138804 A JP 2011138804A JP 2011138804 A JP2011138804 A JP 2011138804A JP 5857468 B2 JP5857468 B2 JP 5857468B2
Authority
JP
Japan
Prior art keywords
electronic component
metal plate
facing
semiconductor device
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011138804A
Other languages
English (en)
Other versions
JP2013008748A (ja
Inventor
竹中 正幸
正幸 竹中
今田 真嗣
真嗣 今田
典久 今泉
典久 今泉
祐紀 眞田
祐紀 眞田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2011138804A priority Critical patent/JP5857468B2/ja
Publication of JP2013008748A publication Critical patent/JP2013008748A/ja
Application granted granted Critical
Publication of JP5857468B2 publication Critical patent/JP5857468B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754Coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/84801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Description

本発明は、両面に電極を有する電子部品と、電子部品が配置され、電極の一方と電気的に接続された電子部品搭載部材と、電子部品上に配置され、電極の他方と電気的に接続された金属板と、電子部品、電子部品搭載部材の少なくとも一部、及び金属板を一体的に封止するモールド樹脂と、を備える半導体装置に関する。
従来、例えば特許文献1,2に記載された構成の半導体装置が知られている。この半導体装置は、両面に電極を有する電子部品と、電子部品が配置され、電極の一方と電気的に接続された電子部品搭載部材と、電子部品上に配置され、電極の他方と電気的に接続された金属板と、電子部品、電子部品搭載部材の少なくとも一部、及び金属板を一体的に封止するモールド樹脂と、を備える。具体的には、電子部品搭載部材としてのダイパッドに、はんだを介して電子部品が接続されており、金属板は、その一端がはんだを介して電子部品に接続されるとともに、他端がモールド樹脂から延出されたリードにはんだを介して接続されている。
この半導体装置では、ボンディングワイヤに代えて金属板を用いるため、導通損失を低減し、半導体装置の電気的特性を向上することができる。また、ボンディングワイヤよりも金属板のほうが熱マスとしての効果が高いため、金属板及び該金属板の電子部品と反対側に位置して金属板を被覆するモールド樹脂(以下、被覆部と示す)を介した外部への放熱性を向上することができる。
特開2010−123686号公報 特開2001−291823号公報
ところで、特許文献1,2に示される従来の半導体装置では、金属板の厚さが均一となっている。すなわち、金属板において、電子部品と対向し、電子部品が接続された対向部と、該対向部から延出され、リードに接続された脚部との厚さが等しくなっている。このため、金属板(対向部)による放熱機能が十分であるとは言えない。
また、対向部の厚さが脚部の厚さと同じであるため、対向部からはんだに付与される荷重が小さい。このため、はんだ塗布量のばらつきを上記荷重によって低減する効果が小さく、電子部品の厚さ方向において、モールド樹脂の被覆部の厚さのばらつきは、比較的大きくなる。例えば被覆部の厚さが所望の厚さより厚いと、金属板及び被覆部を介した放熱性が低下し、被覆部の厚さが薄いと、電気絶縁性が低下する。
本発明は上記問題点に鑑み、電子部品の生じた熱を金属板及びモールド樹脂を介して効率よく放熱でき、且つ、電気絶縁性を確保することのできる半導体装置を提供することを目的とする。
上記目的を達成するために、請求項1に記載の半導体装置は、
一面(20a,27a)に、第1接続部(23)及び該第1接続部(23)と電気的に分離された第2接続部(24)を有する電子部品搭載部材(20,27)と、
第1主面と、該第1主面と反対の第2主面との両方に電極を有し、第1主面が一面(20a)と対向するように配置されるとともに、はんだ(60)により第1主面の電極が第1接続部(23)と接続された電子部品(30)と、
電子部品(30)の第2主面に対向配置された対向部(41)と、該対向部(41)から延び、対向部(41)に対して屈曲された脚部(42)とを有し、はんだ(61)により対向部(41)が第2主面の電極と接続され、はんだ(62)により脚部(42)が第2接続部(24)と接続された金属板(40)と、
電子部品搭載部材(20,27)の少なくとも一部、電子部品(30)、及び金属板(40)を一体的に封止するモールド樹脂(50)と、を備え、
金属板(40)の対向部(41)の厚さが、脚部(42)の厚さよりも厚くされており、
電子部品よりも背が高くされ、電子部品搭載部材(20)の一面(20)上における金属板(40)の配置領域と異なる領域に配置された高背部品(33)をさらに備え、
該高背部品(33)もモールド樹脂(50)によって封止され、
一面(20a,27a)に垂直な垂直方向において、金属板(40)の対向部(41)における電子部品搭載部材(20)と反対の上面(41b)と、高背部品(33)における電子部品搭載部材(20)と反対の上面(33b)が同じ位置とされるとともに、垂直方向において、モールド樹脂(50)のうち、対向部(41)の上面(41b)を覆う部分の厚さと高背部品(33)の上面(33b)を覆う部分の厚さが同じとなっていることを特徴とする。
このように、本発明では、金属板(40)の厚さが均一ではなく、対向部(41)の厚さを脚部(42)の厚さよりも厚くしている。このため、厚さが均一な金属板(40)を用いる従来の構成に較べて、対向部(41)の蓄熱機能が高く、ひいては、対向部(41)及び該対向部(41)を覆うモールド樹脂(50)の被覆部を介した外部への放熱性が高い。
また、脚部(42)よりも対向部(41)の厚さが厚いため、従来の構成に較べて、対向部(41)からはんだ(60,61)に付与される荷重が大きい。このため、はんだ塗布量のばらつきを上記荷重によって低減する効果が大きく、垂直方向において、モールド樹脂(50)の被覆部の厚さのばらつきを、従来よりも低減することができる。すなわち、モールド樹脂(50)の被覆部の厚さを所望の値とすることができる。
以上により、本発明によれば、電子部品(30)の生じた熱を金属板(40)及びモールド樹脂(50)を介して効率よく放熱でき、且つ、電気絶縁性を確保することができる。
さらには、脚部(42)が対向部(41)よりも薄いため、対向部(41)に対し、脚部(42)を屈曲した所定形状とすることができる。また、対向部(41)と電子部品(33)の電子部品搭載部材(20)と反対の面(41b,33b)が垂直方向において異なる位置とされる構成に較べて、型の内面と上記面(41b,33b)との間で、対向部(41)側から電子部品(33)、又は、電子部品(33)側から対向部(41)側に樹脂が流動しやすくなる。すなわち、モールド樹脂(50)の成形性を向上することができる。これにより、金属板(40)の対向部(41)と型の内面との対向領域に樹脂を行き渡らせ、電気絶縁性を確保することができる。
請求項2に記載のように、
複数の電子部品(31,32)を備え、
各電子部品(31,32)の第2主面の電極が、同一の対向部(41)に接続された構成とすると良い。
上記したように、対向部(41)は、脚部(42)よりも厚いため、複数の電子部品(31,32)の熱を、まとめて効率よく放熱することができる。
請求項3に記載のように、
複数の電子部品(31,32)の厚さが異なる場合、
垂直方向において、金属板(40)の対向部(41)は、該対向部(41)と電子部品(31,32)との厚さの和が等しくなるように、電子部品(30)の第2主面に対向する対向面(41a)に段差を有して部分的に厚さが異なることが好ましい。
これによれば、複数の電子部品(31,32)の厚さが異なりながらも、モールド樹脂(50)のうち、金属板(40)の対向部(41)を覆う被覆部の厚さを、対向部(41)全域でほぼ均一とする、すなわち、対向部(41)の傾きを抑制することができる。したがって、複数の電子部品(31,32)の生じた熱を金属板(40)及びモールド樹脂(50)を介して効率よく放熱でき、且つ、電気絶縁性を確保することができる。
請求項4に記載のように、
金属板(40)の対向部(41)は、電子部品(30)の第2主面に対向する対向面(41a)と反対の裏面(41b)に溝部(44)を有し、
該溝部(44)は、対向面(41a)と裏面(41b)とを連結する側面(41c)に端部が開口していると良い。
これによれば、モールド樹脂(50)を成形する際に、溝部(44)に沿う方向の樹脂の流動性を向上することができる。このため、放熱性を向上すべく、型の内面と金属板(40)の対向部(41)との対向領域が狭くとも、対向領域に樹脂を行き渡らせることができる。
また、溝部(44)により、金属板(40)の対向部(41)とモールド樹脂(50)との接触面積が増す。これにより、対向部(41)からモールド樹脂(50)が剥離しにくくなり、長期にわたって放熱性を向上することができる。
請求項5に記載のように、
金属板(40)の対向部(41)は、電子部品(30)の第2主面に対向する対向面(41a)と、該対向面(41a)と反対の裏面(41b)とを連結する側面(41c)に、凹凸部(45)を有しても良い。
これによれば、凹凸部(45)により、金属板(40)の対向部(41)の側面(41c)からモールド樹脂(50)が剥離しにくくなる。このため、側面(41c)の剥離を始点として対向部(41)の裏面(41b)側に剥離が進展し、これにより放熱性が低下するのを抑制することができる。
請求項6に記載のように、
電子部品搭載部材(20)は、絶縁基材(21)に配線が形成された基板であり、
第1接続部(23)は、基板(20)の一面(20a)に形成されたランドであり、
第2接続部(24)は、基板(20)の一面(20a)において第1接続部(23)と離れて形成されたランドである構成を採用することができる。
また、請求項7に記載のように、
電子部品搭載部材(27)は、リードフレームであり、
第1接続部(23)は、リードフレーム(27)のダイパッド(28)における電子部品(30)との接続部分であり、
第2接続部(24)は、電子部品(30)が配置されたダイパッド(28)と電気的に分離された部分(29)であって、金属板(40)の脚部(42)との接続部分である構成を採用することもできる。
第1実施形態に係る半導体装置の概略構成を示す平面図であり、便宜上、モールド樹脂を省略している。 図1のII−II線に沿う断面図である。 第1実施形態の半導体装置の製造方法を示す断面図であり、縦型素子と金属板を一体化してなるユニットの形成工程を示す。 第1実施形態の半導体装置の製造方法を示す断面図であり、基板を準備する工程を示す。 第1実施形態の半導体装置の製造方法を示す断面図であり、ユニットを基板に実装する工程を示す。 第2実施形態に係る半導体装置の概略構成を示す断面図である。 第3実施形態に係る半導体装置の概略構成を示す断面図である。 第4実施形態の半導体装置の概略構成を示す断面図である。 その他変形例を示す断面図である。 その他変形例を示す断面図である。
以下、本発明の実施の形態を、図面を参照して説明する。なお、各図面において、共通乃至関連する要素には同一の符号を付与するものとする。また、縦型素子(電子部品)の厚さ方向、換言すれば縦型素子の第1主面及び第2主面に垂直な方向、を単に厚さ方向と示し、該厚さ方向に垂直な方向を単に垂直方向と示す。また、特に断りのない限り、厚さとは、厚さ方向に沿う長さを示すものとする。
(第1実施形態)
図1及び図2に示す半導体装置10は、基板20と、基板20の一面20a上に配置された縦型素子30と、縦型素子30上、すなわち縦型素子30に対して基板20と反対側に配置され、縦型素子30の他方の電極が電気的に接続された金属板40と、モールド樹脂50を備える。
基板20は、樹脂やセラミックなどの絶縁材料を用いて形成された絶縁基材21に、配線部を設けてなるものであり、特許請求の範囲に記載の電子部品搭載部材に相当する。そして、その一面20aに、配線部の一部としてランド22を有しており、ランド22のうち、ランド23が特許請求の範囲に記載の第1接続部、ランド24が第2接続部に相当する。また、ランド22として、縦型素子30以外の電子部品33が接続されるランド25も有している。
本実施形態では、ランド22が銅箔をパターニングしてなる。また、ランド23のうち、ランド23aが後述するIGBT31のゲート電極用のランド、ランド23bがエミッタ電極用のランドとなっており、ランド23cが後述するFWD32のアノード電極用のランドとなっている。さらに、基板20は、エポキシ樹脂系材料からなる絶縁基材21に、配線部を構成する導体パターンが多層に配置されてなる多層基板となっている。なお、配線部のうち、ランド22以外の部分、導体パターン及び層間接続部については図示を省略している。
一方、基板20の一面20aと反対の裏面20bには、外部接続用のパッド26が形成されている。このパッド26は、例えば上記した図示しない配線部を介して縦型素子30の電極などと電気的に接続されている。
縦型素子30は、厚さ方向の両端をなす第1主面及び第2主面にそれぞれ電極を有する素子であり、特許請求の範囲に記載の両面に電極を有する電子部品に相当する。なお、基板20との対向面が第1主面、金属板40との対向面が第2主面となっている。このような縦型素子30としては、IGBTやMOSFETなどの発熱量の大きいパワー系半導体素子、ダイオード、ICなどを採用することができる。この縦型素子30は、はんだ60を介して、基板20の一面20aに形成された対応するランド23と電気的且つ機械的に接続されている。
本実施形態では、基板20に対し、4つの縦型素子30が配置されている。そして各縦型素子30の第1主面の電極が、Sn−Ag−Cu系のはんだ60により、対応するランド23(23a〜23c)と電気的且つ機械的に接続されている。4つの縦型素子30のうち、2つはIGBT31、残りの2つは転流ダイオード32(以下、FWD32と示す)である。そして、1つのIGBT31に対して1つのFWD32が逆並列に接続されており、2つの金属板40(40a,40b)に、それぞれ1組のIGBT31及びFWD32が接続されている。なお、本実施形態では、共通の金属板40に接続されるIGBT31とFWD32の厚さがほぼ等しい厚さとなっている。
また、2つのIGBT31は互いに直列に接続されており、これら4つの縦型素子30により、インバータが構成されている。そして、2つのIGBT31の接続点(中点)が、基板20のパッド26を介してモータなどの負荷に接続されるようになっている。なお、図1では、縦型素子30(31,32)を破線で示しており、金属板40a側の縦型素子31,32がインバータのハイサイド(高電位)側アームを構成し、金属板40b側の縦型素子31,32がローサイド側アームを構成している。
IGBT31は、第1主面にゲート電極及びエミッタ電極を有し、第2主面にコレクタ電極を有する。一方、FWD32は、第1主面にアノード電極を有し、第2主面にカソード電極を有する。そして、共通の金属板40に接続されたIGBT31及びFWD32において、IGBT31のエミッタ電極とFWD32のアノード電極は、はんだ60、ランド23b,23c、及び基板20の図示しない配線部を介して電気的に接続されている。また、IGBT31のコレクタ電極とFWD32のカソード電極は、はんだ61及び金属板40を介して、電気的に接続されている。なお、各はんだ60は、互いにその厚さがほぼ等しくなっており、各はんだ61は、互いにその厚さがほぼ等しくなっている。
また、本実施形態では、図1に示すように、縦型素子30(31,32)以外の電子部品33も、基板20の一面20aに配置されている。なお、このような電子部品33としては、コンデンサ、コイル、抵抗などを採用することができる。本実施形態では、チップコンデンサなどの、縦型素子30(31,32)よりも背の高い(厚い)電子部品33を採用している。この電子部品33は、縦型素子30同様、Sn−Ag−Cu系のはんだ63により、基板20の一面20aに形成された対応するランド25と電気的且つ機械的に接続されている。
金属板40は、縦型素子30に対して電流経路としての機能を果たすとともに、縦型素子30の生じた熱を蓄熱して放熱する機能を果たすものである。金属板40の構成材料は、モールド樹脂50よりも熱伝導性の高い金属材料であれば特に限定されるものではない。例えば、銅や銅合金、アルミニウムなどを採用することができる。本実施形態では、熱伝導性が高い、加工しやすい、安価であるとの観点で、銅からなる金属板40を採用している。
この金属板40は、縦型素子30の第2主面に対向配置され、縦型素子30の第2主面に形成された電極とはんだ61により電気的に接続された対向部41と、対向部41から延びてその先端がはんだ62によりランド24に接続され、対向部41に対して屈曲された脚部42と、を有する。また、対向部41の厚さは、脚部42の厚さよりも厚くなっている。また、金属板40は、基板20に実装された状態で、厚さ方向において、対向部41における基板20との対向面41a(以下、下面41aと示す)と反対の裏面41b(以下、上面41bと示す)の位置が、上記した背の高い電子部品33における基板20との対向面33a(以下、下面33aと示す)と反対の裏面33b(以下、上面33bと示す)の位置とほぼ同じ位置となっている。また、対向部41の上面41bは、基板20の一面20aと略平行となっている。
本実施形態の対向部41は、所定の厚さを有し、垂直方向に沿う平面形状が矩形の平板状をなしている。そして、対向部41における基板20との対向面41aに対し、IGBT31及びFWD32の第2主面に形成された各電極が、Sn−Cu−Ni系のはんだ61により電気的、機械的、且つ熱的に接続されている。一方、脚部42は、対向部41の矩形の四隅近傍にそれぞれ設けられており、各脚部42の先端が、縦型素子30同様、Sn−Ag−Cu系のはんだ62を介して、対応するランド24に電気的且つ機械的に接続されている。
モールド樹脂50は、基板20の少なくとも一部、縦型素子30、及び金属板40を一体的に封止するものである。このため、縦型素子30(31,32)に接続されたはんだ60、縦型素子30と金属板40の対向部41とを接続するはんだ61、金属板40の脚部42に接続されたはんだ62も、このモールド樹脂50により封止される。また、縦型素子30(31,32)に対応するランド23(23a〜23c)、金属板40の脚部42に対応するランド24も、モールド樹脂50により封止される。
モールド樹脂50の構成材料としては、エポキシ樹脂などの周知の樹脂材料を採用することができる。本実施形態では、エポキシ樹脂を用いたトランスファ成形により、モールド樹脂50が形成されている。また、基板20のうち、縦型素子30の配置された一面20a全域が、モールド樹脂50によって被覆されている。このため、縦型素子30以外の電子部品33もモールド樹脂50により封止されている。
また、基板20の一面20aからのモールド樹脂50の高さが、金属板40の対向部41における上面41bを被覆する部分51(以下、被覆部51と示す)と、背の高い電子部品33の上面33bを被覆する部分52(以下、被覆部52と示す)とでほぼ同じ高さとなっている。また、金属板40の対向部41を覆う被覆部51の厚さは、所定厚さを有するとともに、電子部品33を覆う被覆部52の厚さとほぼ同じ厚さとなっている。換言すれば、厚さ方向において、金属板40の対向部41の上面41bと、電子部品33の上面33bがほぼ同じ位置となっている。
なお、縦型素子30(31,32)の生じた熱は、それぞれはんだ61を介して金属板40の対向部41に伝達され、金属板40の対向部41からモールド樹脂50の被覆部51を介して半導体装置10の外部に放熱される。このため、被覆部51の厚さが薄いほど、放熱性を向上することができる。一方、縦型素子30には大電流が流れるため、被覆部51は必要であるが、この被覆部51の厚さが厚いほど、電気絶縁性を向上することができる。この点を考慮し、本実施形態では、被覆部51の厚さが、放熱性を向上しつつ電気絶縁性を確保できる所定の厚さとなっている。
次に、上記した半導体装置10の製造方法の一例について、図3〜図5を用いて説明する。
先ず、第2主面が金属板40の対向部41の下面41aと対向するように、縦型素子30(31,32)を下面41a上に載置する。このとき、対向部41の下面41aと縦型素子30の第2主面の電極との間に、例えばペースト状のはんだ61を介在させておく。そして、この状態で、リフローにより、縦型素子30(31,32)の第2主面の電極を、はんだ61を介して金属板40の対向部41に接合する。これにより、図3に示すように、縦型素子30(31,32)と金属板40とが一体化されてなるユニット70が形成される。なお、リフローに代えて、ダイボンディングにより、縦型素子30(31,32)の第2主面の電極を、金属板40の対向部41に電気的且つ機械的に接続しても良い。
また、図4に示すように、基板20を別途準備し、基板20のランド22のうち、第1接続部としてのランド23(23a〜23c)上に、例えばペースト状のはんだ60aを塗布する。同じく、第2接続部としてのランド24上に、例えばペースト状のはんだ62aを塗布し、ランド25上にも例えばペースト状のはんだ63aを塗布する。本実施形態では、各はんだ60a,62a,63aが同じ材料からなるため、一括で塗布する。
そして、縦型素子30の第1主面に形成された電極、及び、金属板40の脚部42の先端が、基板20の対応するランド22(23,24)上のはんだ60a,62aに接するように、基板20の一面20aにユニット70を載置する。そして、リフローにより、縦型素子30(31,32)の第1主面の電極と対応するランド22(23a〜23c)とをはんだ60を介して接合する。また、このリフローにより、金属板40の脚部42と対応するランド24とをはんだ62を介して接合する。この工程により、図5に示すように、基板20にユニット70が一体化された状態となる。この工程では、基板20の一面20a上に、ユニット70とともに、電子部品33も載置する。そして、リフローにより、電子部品33の電極と対応するランド25とをはんだ63を介して接合する。したがって、基板20にユニット70と電子部品33が一体化された状態となる。
次いで、ユニット70などが一体化された基板20を、図示しない金型のキャビティに配置し、キャビティ内に樹脂を注入してモールド樹脂50を成形する。本実施形態では、エポキシ樹脂を用いたトランスファ成形により、モールド樹脂50を形成する。以上により、図1及び図2に示す半導体装置10を得ることができる。
次に、上記した半導体装置10の特徴部分の効果について説明する。
本実施形態では、金属板40の厚さを、縦型素子30(31,32)と対向する対向部41と、第2接続部としてのランド24と接続される脚部42とで同一、すなわち金属板40全体で均一とするのではなく、対向部41の厚さを脚部42の厚さよりも厚くしている。このため、厚さが均一な金属板40を用いる従来の構成に較べて、対向部41の蓄熱機能が高く、ひいては、対向部41及びモールド樹脂50の被覆部51を介した外部への放熱性が高い。
また、脚部42よりも対向部41の厚さが厚いため、対向部41の厚さが脚部42の厚さと等しい従来の構成に較べて、対向部41からはんだ60,61に付与される荷重が大きい。このため、ランド23(23a〜23c)へのはんだ60(60a)の塗布量がばらついても、このばらつきを上記荷重によって従来よりも効果的に低減することができる。これにより、垂直方向において、基板20の一面20aに対する金属板40の対向部41の上面41bの位置のばらつき、換言すればモールド樹脂50の被覆部51の厚さのばらつきを、従来よりも低減することができる。すなわち、モールド樹脂50の被覆部51の厚さを所望の値とすることができる。
以上により、本実施形態によれば、縦型素子30(31,32)の生じた熱を金属板40の対向部41及びモールド樹脂50の被覆部51を介して効率よく放熱でき、且つ、電気絶縁性を確保することができる。
さらには、脚部42が対向部41よりも薄いため、脚部42の先端を対応するランド24に接合すべく、対向部41に対し、脚部42を屈曲した所定形状とすることができる。
また、本実施形態では、同一の金属板40(40a又は40b)の対向部41に、複数の縦型素子30(31,32)が接続されているが、上記したように、対向部41は、脚部42よりも厚いため、金属板40の厚さが均一の従来構成に較べて、複数の縦型素子30(31,32)の熱を、まとめて効率よく放熱することができる。
また、本実施形態では、電子部品搭載部材として基板20を採用しており、基板20の一面20aに形成されたランド22の一部が第1接続部としてのランド23(23a〜23c)、ランド22の他の一部が第2接続部としてのランド24となっている。さらには、ランド22の他の一部が、電子部品33が接続されるランド25となっている。このように、基板20を採用すると、モールド樹脂50に封止される電子部品が複数(本実施形態では、4つの縦型素子30と、3つの電子部品33)であっても、配線が容易である。
また、本実施形態では、縦型素子30とは別に、背の高い電子部品33が基板20に実装されており、この電子部品3もモールド樹脂50により封止されている。そして、厚さ方向において、金属板40における対向部41の上面41bと、背の高い電子部品33の上面33bとが、同じ位置となっている。このような構成を採用すると、上面41b,33b同士が垂直方向において異なる位置とされる構成に較べて、型の内面と上面41b,33bとの間で、対向部41側から電子部品33、又は、電子部品33側から対向部41側に樹脂が流動しやすくなる。すなわち、モールド樹脂50の成形性を向上することができる。これにより、金属板40の対向部41と型の内面との対向領域に樹脂を行き渡らせ、電気絶縁性を確保することができる。なお、図2に示す破線は、金属板40における対向部41の上面41bと、背の高い電子部品33の上面33bとが、厚さ方向において同じ位置であることを示す破線である。
また、本実施形態では、金属板40の脚部42を基板20のランド24に接続させており、半導体装置10は、外部接続用のパッド26を、モールド樹脂50に被覆されない基板20の裏面20bに設けている。このように、外部接続用のリードを有さないため、垂直方向において、半導体装置10の体格を小型化することもできる。
(第2実施形態)
本実施形態において、上記実施形態に示した半導体装置10と共通する部分についての説明は割愛する。第1実施形態では、同一の金属板40(40a又は40b)に接続される複数の縦型素子31,32の厚さがほぼ同じである例を示した。
これに対し、本実施形態では、図6に示すように、複数の縦型素子31,32の厚さが互いに異なっている。図6では、IGBT31よりもFWD32のほうが厚くなっている。そして、垂直方向において、金属板40の対向部41は、対向部41とIGBT31との厚さの和、対向部41とFWD32との厚さの和が等しくなるように、対向部41の下面41aに段差を有して部分的に厚さが異なっている。
具体的には、金属板40の対向部41の下面41aに、厚さの厚いFWD32に対応して凹部43が形成され、これにより下面41aに段差を有している。FWD32は、対向部41の下面41aのうち、凹部43の底面部分に、はんだ61を介して接続されている。なお、本実施形態においても、各はんだ60の厚さは互いにほぼ等しく、各はんだ61の厚さは互いにほぼ等しくなっている。
これによれば、複数の縦型素子31,32の厚さが異なりながらも、モールド樹脂50の被覆部51の厚さを、IGBT31の上方部分とFWD32の上方部分とでほぼ等しくする、すなわち対向部41全域でほぼ均一とすることができる。これにより、対向部41の傾きを抑制することができる。したがって、各縦型素子31,32の生じた熱を、それぞれ金属板40の対向部41及びモールド樹脂50の被覆部51を介して効率よく放熱でき、且つ、電気絶縁性を確保することができる。
(第3実施形態)
本実施形態において、上記実施形態に示した半導体装置10と共通する部分についての説明は割愛する。上記実施形態では、金属板40の対向部41における上面41aが平坦である例を示した。これに対し、本実施形態では、図7に示すように、金属板40の対向部41が、上面41bに溝部44を有している。この溝部44は、対向部41の下面41aと上面41bとを連結する側面41cに端部が開口している。具体的には、垂直方向に沿う平面が矩形状の対向部41において、相対する側面41cを跨ぐように、溝部44が形成されている。
これによれば、モールド樹脂50を成形する際に、金属板40の対向部41の上面41aと型の内面との対向領域において、溝部44に沿う方向の樹脂の流動性を向上することができる。このため、放熱性を向上すべく、金属板40の対向部41の上面41aと型の内面との対向領域が狭くとも、対向領域に樹脂を行き渡らせることができる。すなわち、電気絶縁性を確保することができる。
また、溝部44により、金属板40の対向部41とモールド樹脂50との接触面積が増すため、対向部41からモールド樹脂50が剥離しにくくなり、長期にわたって放熱性を向上することができる。
なお、溝部44の形状としては、垂直方向の一方向に沿う直線状に限定されるものではない。例えば格子状としても良い。
(第4実施形態)
本実施形態において、上記実施形態に示した半導体装置10と共通する部分についての説明は割愛する。第3実施形態では、金属板40の対向部41が、上面41aに溝部44を有する例を示した。これに対し、本実施形態では、図8に示すように、金属板40の対向部41が、その側面41cに凹凸部45を有している。
これによれば、凹凸部45により、金属板40の対向部41とモールド樹脂50との接触面積が増すため、金属板40の対向部41の側面41cからモールド樹脂50が剥離しにくくなる。このため、側面41cの剥離を始点として対向部41の上面41b側に剥離が進展し、これにより放熱性が低下するのを抑制することができる。
なお、凹凸部45を、第3実施形態と同じ溝形状とすると、側面41cを被覆するモールド樹脂50の流動性を向上することができる。
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
上記実施形態では、1つの金属板40に対し、2つの縦型素子30(31,32)が配置される例を示した。しかしながら、縦型素子30の個数は上記例に限定されるものではない。例えば図9に示すように、1つの金属板40に1つの縦型素子30(例えばIGBT)が配置される構成としても良い。また、それ以外の例として、1つの金属板40に対し、3つ以上の縦型素子30が配置されても良い。
上記実施形態では、電子部品搭載部材として基板20の例を示した。しかしながら、図10に示すように、電子部品搭載部材として、リードフレーム27を採用しても良い。図10では、縦型素子30としてIGBTを採用しており、リードフレーム27におけるダイパッド28のうち、ダイパッド28aに縦型素子30(IGBT)のゲート電極がはんだ60により接続され、ダイパッド28bに縦型素子30(IGBT)のエミッタ電極がはんだ60により接続されている。すなわち、各ダイパッド28(28a,28b)のうち、リードフレーム27の一面27aであってはんだ60の接続部分が、特許請求の範囲に記載の第1接続部となっている。なお、ダイパッド28a,28bは電気的に分離されている。
また、リードフレーム27は、外部接続用の端子として、モールド樹脂50から一部が延出されたリード29を有しており、リード29の一端側に金属板40の脚部42がはんだ62により接続されている。このリード29は、第1接続部をなすダイパッド28とは電気的に分離されている。また、リード29のうち、リードフレーム27の一面27aであってモールド樹脂50に被覆された部分の一部が、特許請求の範囲に記載の第2接続部となっている。図10に示す半導体装置10では、ダイパッド28(28a,28b)がモールド樹脂50により封止されており、厚さ方向において、縦型素子30の生じた熱を第1主面側に放熱しがたい構成となっている。しかしながら、縦型素子30の生じた熱を、はんだ61を介して金属板40の対向部41に伝達させ、対向部41からモールド樹脂50の被覆部51を介して外部に放熱させることができる。
このようなリードフレーム27を採用する構成についても、基板20にリードフレーム27を置き換えて、上記実施形態に示した各構成を採用することができる。なお、図10では、リード29に金属板40の脚部42が接続される例を示しているが、例えば上記ダイパッド38と電気的に分離され、電子部品33が実装されたダイパッドを有する場合、このダイパッドにはんだ62を介して脚部42を接続させることもできる。
10・・・半導体装置
20・・・基板(電子部品搭載部材)
20a・・・一面
23,23a〜23c・・・ランド、第1接続部
24・・・ランド、第2接続部
27・・・リードフレーム(電子部品搭載部材)
28・・・ダイパッド
29・・・リード
30・・・縦型素子(両面に電極を有する電子部品)
31・・・IGBT
32・・・FWD
40,40a,40b・・・金属板
41・・・対向部
41b・・・上面
42・・・脚部
50・・・モールド樹脂
51・・・被覆部
60〜63・・・はんだ

Claims (7)

  1. 一面(20a,27a)に、第1接続部(23)及び該第1接続部(23)と電気的に分離された第2接続部(24)を有する電子部品搭載部材(20,27)と、
    第1主面と該第1主面と反対の第2主面との両方に電極を有し、前記第1主面が対向するように前記電子部品搭載部材(20)の一面(20a)上に配置されるとともに、はんだ(60)により前記第1主面の電極が前記第1接続部(23)と接続された電子部品(30)と、
    前記電子部品(30)の第2主面に対向配置された対向部(41)と、該対向部(41)から延び、前記対向部(41)に対して屈曲された脚部(42)とを有し、はんだ(61)により前記対向部(41)が前記電子部品(30)における第2主面の電極と接続され、はんだ(62)により前記脚部(42)が前記第2接続部(24)と接続された金属板(40)と、
    前記電子部品搭載部材(20,27)の少なくとも一部、前記電子部品(30)、及び前記金属板(40)を一体的に封止するモールド樹脂(50)と、を備えた半導体装置であって、
    前記金属板(40)の対向部(41)の厚さが、前記脚部(42)の厚さよりも厚くされており、
    前記電子部品よりも背が高くされ、前記電子部品搭載部材(20)の一面(20)上における前記金属板(40)の配置領域と異なる領域に配置された高背部品(33)をさらに備え、
    該高背部品(33)も前記モールド樹脂(50)によって封止され、
    前記一面(20a,27a)に垂直な垂直方向において、前記金属板(40)の対向部(41)における電子部品搭載部材(20)と反対の上面(41b)と、前記高背部品(33)における電子部品搭載部材(20)と反対の上面(33b)が同じ位置とされるとともに、前記垂直方向において、前記モールド樹脂(50)のうち、前記対向部(41)の上面(41b)を覆う部分の厚さと前記高背部品(33)の上面(33b)を覆う部分の厚さが同じとなっていることを特徴とする半導体装置。
  2. 複数の前記電子部品(31,32)を備え、
    各電子部品(31,32)における第2主面の電極が、同一の前記対向部(41)に接続されていることを特徴とする請求項1に記載の半導体装置。
  3. 複数の前記電子部品(31,32)は、互いに厚さが異なり、
    前記垂直方向において、前記金属板(40)の対向部(41)は、該対向部(41)と前記電子部品(31,32)との厚さの和が等しくなるように、前記電子部品(30)の第2主面に対向する対向面(41a)に段差を有して部分的に厚さが異なることを特徴とする請求項2に記載の半導体装置。
  4. 前記金属板(40)の対向部(41)は、前記電子部品(30)の第2主面に対向する対向面(41a)と反対の裏面(41b)に溝部(44)を有し、
    該溝部(44)は、前記対向面(41a)と前記裏面(41b)とを連結する側面(41c)に端部が開口していることを特徴とする請求項1〜3いずれか1項に記載の半導体装置。
  5. 前記金属板(40)の対向部(41)は、前記電子部品(30)の第2主面に対向する対向面(41a)と、該対向面(41a)と反対の裏面(41b)とを連結する側面(41c)に、凹凸部(45)を有することを特徴とする請求項1〜4いずれか1項に記載の半導体装置。
  6. 前記電子部品搭載部材(20)は、絶縁基材(21)に配線が形成された基板であり、
    前記第1接続部(23)は、前記基板(20)の一面(20a)に形成されたランドであり、
    前記第2接続部(24)は、前記基板(20)の一面(20a)において前記第1接続部(23)と離れて形成されたランドであることを特徴とする請求項1〜5いずれか1項に記載の半導体装置。
  7. 前記電子部品搭載部材(27)は、リードフレームであり、
    前記第1接続部(23)は、前記リードフレーム(27)のダイパッド(28)における電子部品(30)との接続部分であり、
    前記第2接続部(24)は、前記リードフレーム(27)において前記電子部品(30)が配置されたダイパッド(28)と電気的に分離された部分(29)であって、前記金属板(40)の脚部(42)との接続部分であることを特徴とする請求項1〜5いずれか1項に記載の半導体装置。
JP2011138804A 2011-06-22 2011-06-22 半導体装置 Expired - Fee Related JP5857468B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011138804A JP5857468B2 (ja) 2011-06-22 2011-06-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011138804A JP5857468B2 (ja) 2011-06-22 2011-06-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2013008748A JP2013008748A (ja) 2013-01-10
JP5857468B2 true JP5857468B2 (ja) 2016-02-10

Family

ID=47675868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011138804A Expired - Fee Related JP5857468B2 (ja) 2011-06-22 2011-06-22 半導体装置

Country Status (1)

Country Link
JP (1) JP5857468B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015142077A (ja) * 2014-01-30 2015-08-03 株式会社東芝 半導体装置
FR3023059B1 (fr) * 2014-06-25 2018-01-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Circuit integre comportant un dissipateur de chaleur
JP6305302B2 (ja) * 2014-10-02 2018-04-04 三菱電機株式会社 半導体装置およびその製造方法
DE102019108932B4 (de) * 2019-04-05 2022-04-21 Danfoss Silicon Power Gmbh Halbleitermodul und Verfahren zu seiner Herstellung

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3345241B2 (ja) * 1995-11-30 2002-11-18 三菱電機株式会社 半導体装置
JPH11204693A (ja) * 1998-01-14 1999-07-30 Fuji Electric Co Ltd 半導体装置
KR100259080B1 (ko) * 1998-02-11 2000-06-15 김영환 히트 스프레드를 갖는 리드 프레임 및 이를 이용한반도체 패키지
JP2001291823A (ja) * 2000-04-05 2001-10-19 Toshiba Digital Media Engineering Corp 半導体装置
JP3602453B2 (ja) * 2000-08-31 2004-12-15 Necエレクトロニクス株式会社 半導体装置
JP3956886B2 (ja) * 2002-11-22 2007-08-08 株式会社豊田自動織機 半導体モジュールおよび半導体モジュール用リード
JP4445351B2 (ja) * 2004-08-31 2010-04-07 株式会社東芝 半導体モジュール
US8395254B2 (en) * 2006-03-30 2013-03-12 Stats Chippac Ltd. Integrated circuit package system with heatspreader
JP5232367B2 (ja) * 2006-07-12 2013-07-10 ルネサスエレクトロニクス株式会社 半導体装置
US20090127700A1 (en) * 2007-11-20 2009-05-21 Matthew Romig Thermal conductor lids for area array packaged multi-chip modules and methods to dissipate heat from multi-chip modules
JP2009130044A (ja) * 2007-11-21 2009-06-11 Denso Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2013008748A (ja) 2013-01-10

Similar Documents

Publication Publication Date Title
US10297573B2 (en) Three-dimensional package structure and the method to fabricate thereof
EP3107120B1 (en) Power semiconductor module
JP5975180B2 (ja) 半導体モジュール
JP4438489B2 (ja) 半導体装置
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
TW201631722A (zh) 功率轉換電路的封裝模組及其製造方法
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
CN109637983B (zh) 芯片封装
JP2013016769A (ja) パワーモジュールパッケージ及びその製造方法
JP5664475B2 (ja) 半導体装置
JP5857468B2 (ja) 半導体装置
KR102228945B1 (ko) 반도체 패키지 및 이의 제조방법
JP6448418B2 (ja) 電力用半導体装置
JP6653199B2 (ja) 半導体装置
JP6048238B2 (ja) 電子装置
US20210407881A1 (en) Semiconductor device
JP5477157B2 (ja) 半導体装置
JP5619232B2 (ja) 半導体装置および電極用部材の製造方法
JP5429413B2 (ja) 半導体装置
JP5177174B2 (ja) 半導体装置
KR200483254Y1 (ko) 반도체 패키지
JP2013004912A (ja) 半導体モジュール
JP4810898B2 (ja) 半導体装置
JP5682511B2 (ja) 半導体モジュール
JP5485833B2 (ja) 半導体装置、電極用部材および電極用部材の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151130

R151 Written notification of patent or utility model registration

Ref document number: 5857468

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees