CN109637983B - 芯片封装 - Google Patents

芯片封装 Download PDF

Info

Publication number
CN109637983B
CN109637983B CN201810447022.0A CN201810447022A CN109637983B CN 109637983 B CN109637983 B CN 109637983B CN 201810447022 A CN201810447022 A CN 201810447022A CN 109637983 B CN109637983 B CN 109637983B
Authority
CN
China
Prior art keywords
interface material
material layer
thermal interface
chip
thermal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810447022.0A
Other languages
English (en)
Other versions
CN109637983A (zh
Inventor
高国书
张道智
陈文志
余泰君
邱柏凯
林彦廷
韩伟国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW106146106A external-priority patent/TWI660471B/zh
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of CN109637983A publication Critical patent/CN109637983A/zh
Application granted granted Critical
Publication of CN109637983B publication Critical patent/CN109637983B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明公开一种芯片封装，其包括导线架、第一芯片、散热结构以及绝缘密封体。导线架包括芯片座与连接于芯片座的引脚。芯片座具有第一表面及相对于第一表面的第二表面。第一芯片设置于芯片座的第一表面上并与导线架的引脚电连接。散热结构设置于芯片座的第二表面上，包括贴附于芯片座的第二表面的热界面材料层。热界面材料层的厚度介于100μm至300μm之间。绝缘密封体包覆第一芯片、散热结构及部分的导线架。第一芯片经由引脚电连接至绝缘密封体之外。

Description

芯片封装
技术领域
本发明涉及一种封装结构，且特别是涉及一种芯片封装。
背景技术
传统变频家电中的压缩机或马达驱控系统的驱控系统芯片及功率模块芯片大多是采用离散式元件(Discrete type)的方式进行封装，再将单一封装元件组装于系统板。为了提高功率元件的功率密度并达成低成本的需求，遂发展出一种整合型或智能型功率模块(Intelligent Power Module，IPM)，其特点在于将多个半导体元件结合在一个封装结构中，由此在小体积的封装结构下提供高输出功率，进而提高功率密度。对于此类的整合型功率模块而言，功率模块的散热特性显得非常重要。
目前的整合型功率模块大部分是采用覆铜陶瓷基板(Direct Bonded Cooper，DBC)或直接电镀铜陶瓷基板(Direct Plated Copper，DPC)作为绝缘与散热的途径。然而，DBC/DPC基板中的陶瓷材料厚度约0.385mm～0.635mm，厚度较厚导致功率模块的热阻值无法有效降低，进而影响功率模块的散热效能。
发明内容
为解决上述问题，本发明提供一种芯片封装，其包括导线架、芯片、散热堆叠结构以及绝缘密封体。导线架具有第一表面及相对于第一表面的第二表面。导线架包括引脚。芯片设置于导线架的第一表面上并电连接于导线架。散热堆叠结构设置于导线架的第二表面上。散热堆叠结构包括第一热界面材料层、第二热界面材料层。第一热界面材料层包括朝向芯片的顶表面。第二热界面材料层位于导线架与第一热界面材料层之间并覆盖第一热界面材料层的顶表面。第二热界面材料层包括连接于导线架的第二表面的顶表面与相对于顶表面的底表面。第一热界面材料层的顶表面的面积相等于第二热界面材料层的底表面的面积，并大于第二热界面材料层的顶表面的面积。绝缘密封体包倒装芯片、散热堆叠结构及导线架，其中导线架的引脚自绝缘密封体内延伸出。
本发明另提供一种芯片封装，其包括芯片、芯片承载板、散热堆叠结构以及绝缘密封体。芯片承载板承载芯片并与芯片电连接。散热堆叠结构位于芯片承载板相对于承载芯片的一侧。散热堆叠结构包括第一热界面材料层、第二热界面材料层以及第三热界面材料层。第二热界面材料层堆叠于第一热界面材料层上。第三热界面材料层，堆叠于第二热界面材料层上并位于芯片承载板与第二热界面材料层之间。第二热界面材料层的材料不同于第一热界面材料层的材料与第三热界面材料层的材料。绝缘密封体包倒装芯片、散热堆叠结构及芯片承载板，并暴露出芯片承载板的一部分。
本发明又提供一种芯片封装，其包括导线架、第一芯片、散热结构以及绝缘密封体。导线架包括芯片座与连接于芯片座的引脚，其中芯片座具有第一表面及相对于第一表面的第二表面。第一芯片设置于芯片座的第一表面上并与导线架的引脚电连接。散热结构设置于芯片座的第二表面上，包括贴附于芯片座的第二表面的热界面材料层。热界面材料层的厚度介于100μm至300μm之间。绝缘密封体包覆第一芯片、散热结构及部分的导线架，并暴露出导线架的引脚。第一芯片经由引脚电连接至绝缘密封体之外。
本发明又提供一种芯片封装，其包括散热件、热界面材料层、图案化线路层、芯片以及绝缘密封体。热界面材料层配置于散热件上。热界面材料层的厚度介于100μm至300μm之间。图案化线路层配置于热界面材料层上。热界面材料层位于图案化线路层与散热件之间。芯片配置于图案化线路层上并与图案化线路层电连接。绝缘密封体覆盖芯片、图案化线路层以及热界面材料层。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1A是本发明的第一实施例的一种芯片封装中导线架与芯片的平面示意图；
图1B是本发明的第一实施例的一种芯片封装的剖面示意图；
图2是本发明的第二实施例的一种芯片封装的剖面示意图；
图3是本发明的第三实施例的一种芯片封装的剖面示意图；
图4是本发明的第四实施例的一种芯片封装的剖面示意图；
图5是本发明的第五实施例的一种芯片封装的剖面示意图；
图6是本发明的第六实施例的一种芯片封装的剖面示意图；
图7是本发明的第七实施例的一种芯片封装的剖面示意图；
图8是本发明的第八实施例的一种芯片封装的剖面示意图；
图9是本发明的第九实施例的一种芯片封装的剖面示意图；
图10是本发明的第十实施例的一种芯片封装的剖面示意图。
符号说明
10、20、30、40、50、60、70、80、90、95：芯片封装
100：导线架
110：芯片座
112、612：第一表面
112a、612a：凹槽
114、614：第二表面
120：引脚
120a：内引脚部
120b：外引脚部
210：第一芯片
210’：芯片
212、222、510、630：连接材料
220：第二芯片
300：散热结构
310：热界面材料层
320、740、850：散热件
330、730、840：导热块
400：绝缘密封体
500：印刷电路板
610：第一导线架
620：第二导线架
700、800：散热堆叠结构
710、810：第一热界面材料层
710a、720a：顶表面
710b、720b：底表面
720、820：第二热界面材料层
830：第三热界面材料层
900：图案化线路层
具体实施方式
第一实施例
图1A是依照本发明的第一实施例的一种芯片封装中导线架与芯片的平面示意图，图1B是依照本发明的第一实施例的一种芯片封装的剖面示意图。请参照图1A与图1B，本实施例的芯片封装10可包括导线架100、第一芯片210、散热结构300以及绝缘密封体400。可以理解的是，在图1A的平面示意图中，为显示导线架与芯片的配置关系，因此并未绘出包覆导线架与芯片的绝缘密封体。绝缘密封体的配置请参照图1B的剖面示意图，图1B例如是沿着图1A的虚线A-A的剖面示意图。导线架100包括芯片座110与连接于芯片座110的引脚120。导线架100的材料可包括铝、铜等适合的金属材料。在一些实施例中，导线架可以包括芯片承载板、绝缘金属基板或图案化线路层，而细节将于后续其他的实施例中说明。导线架100的芯片座(die pad)110具有第一表面112及相对于第一表面112的第二表面114。第一芯片210设置于芯片座110的第一表面112上并与导线架100的引脚120电连接。第一芯片210经由引脚120电连接至绝缘密封体400之外。引脚120包括与内引脚部120a以及一端连接于内引脚部120a的外引脚部120b。举例来说，外引脚部120b未连接于内引脚部120a的另一端可以朝绝缘密封体400的厚度方向上延伸并远离内引脚部120a。绝缘密封体400包覆导线架100的芯片座110及连接于芯片座110的内引脚部120a，并暴露出外引脚部120b。在一些实施例中，导线架100可以具有多个引脚120环绕于芯片座110且引脚120与芯片座110位于不同的水平高度。也就是说，导线架100的芯片座110与引脚120的配置可以是呈凹状。
在一些实施例中，第一芯片210的材料可以包括硅、碳化硅、氮化镓等，但本发明的实施例并不限于此。举例来说，第一芯片210可以通过连接材料212安装于芯片座110上。举例来说，连接材料212可以具有导电性例如焊锡/银膏/铜膏/银胶/铜胶等。当第一芯片210在运作时，其所产生的热可以经由连接材料212传递至导线架100及散热结构300。在一些实施例中，连接材料212可以包括有机硅类或环氧类的绝缘粘着材料。在一些实施例中，芯片座110的第一表面112设置有凹槽112a，第一芯片210例如是位于凹槽112a所定义的区域中。也就是说，凹槽112a可以是环绕于第一芯片210。在一些实施例中，可以设置多个彼此不连通的凹槽112a，并排列在第一芯片210的周围。凹槽112a可以收集在第一芯片210粘着至芯片座110的过程中所造成的多余的粘着材料，以避免粘着材料污染芯片座110的其他区域。
在图1B所绘示的剖视图中，凹槽112a为U型。在其他的实施例中，凹槽112a可以是V型、方型凹槽或其他适合的形状。在其他的实施例中，凹槽112a可以是整片式的凹槽，第一芯片210例如是位于整片式的凹槽112a之中。本发明的实施例并不限制凹槽112a的尺寸，但深度较深的凹槽112a可能会导致芯片座110的结构完整性下降，因此，可以根据可能施加在芯片封装10上的应力程度与种类及其他设计需求，来决定凹槽112a的尺寸。
在一些实施例中，第一芯片210是通过打线(wire bonding)的方式电连接至导线架100。举例来说，导线(如图1A及图1B中的粗黑实线)可以是铝线、银线、铜线、铝带、银带、铜带、铜垫等。在其他的实施例中，第一芯片210也可以是通过倒装(flip chip)的方式电连接至导线架100。在一些实施例中，第一芯片210可以是功率芯片(power chip)，例如绝缘栅双极型晶体管(insulated-gate bipolar transistor，IGBT)、金属氧化物半场效晶体管(Metal-Oxide Semiconductor Field Effect Transistor，MOSFET)或二极管等。在图1A及图1B所绘示的芯片封装10中包含两个第一芯片210，应当理解的是，第一芯片210的数量仅为示例，可以依据设计需求增减第一芯片210的数量及配置位置。
芯片封装10的散热结构300例如设置于芯片座110的第二表面114上。散热结构300包括热界面材料(thermal interface material，TIM)层310。在一些实施例中，热界面材料层310贴附于芯片座110的第二表面114上，由此将第一芯片210运作时所产生的热发散至外部。在一些实施例中，热界面材料层310的宽度可以大于芯片座110的宽度。在其他实施例中，热界面材料层310的宽度可以等于或小于芯片座110的宽度。举例来说，热界面材料层310厚度可以是介于100μm至300μm之间。热界面材料层310具有低热阻、高导热及高电性绝缘的材料特性。举例来说，热界面材料层310的材料可以包括硅、二氧化硅(SiO2)、氧化铝(Al2O3)、氮化铝(AlN)、氮化硼(BN)或其他适合的材料。在一些实施例中，热界面材料层310的热传导系数介于3W/mK至15W/mK之间。
在一些实施例中，散热结构300还包括散热件320。散热件320可以密封于绝缘密封体400中。热界面材料层310可以设置在散热件320及芯片座110之间，以填补芯片座110和散热件320之间的接合间隙，以扩大芯片座110和散热件320之间的散热面积，使散热件320的作用充分地发挥。散热件320的材料可包括铝、铜等适合的金属材料或陶瓷材料。在一些实施例中，散热件320的热传导系数大于热界面材料层310的热传导系数及绝缘密封体400的热传导系数。举例来说，散热件320可以包括散热片(heat sink)。散热件320的材料的热传导率(thermal conductivity)愈高及热扩散率(thermal diffusivity)愈快，散热面积愈大，则其散热效率愈佳。第一芯片210至散热件320的热传导路径中，无导热能力不佳的材料存在，由此，在第一芯片210及散热件320之间的热阻(thermal resistance)低，使得芯片封装10具有高散热效率。
在一些实施例中，可选择性地在热界面材料层310中配置导热块330。举例来说，导热块330可以包括热传导系数较高的材质，例如金属、陶瓷或其他适合的材料等，用于提高散热结构300的散热性能。在一些实施例中，导热块330的形状包括圆球、圆柱、方柱等，但本发明的实施例并不以此为限。在其他实施例中，在热界面材料层310中也可以不配置导热块330，因此在附图中导热块330以虚线表示。
绝缘密封体400包覆第一芯片210、散热结构300及导线架100的芯片座110与内引脚部120a，外引脚部120b暴露于绝缘密封体400之外。由此，芯片封装10可透过外引脚部120b与其他电子元件电连接。绝缘密封体400的材料可以包括环氧树脂(epoxy)等绝缘材料。在图1A及图1B所绘示的芯片封装10中还包括第二芯片220。第二芯片220位于导线架100的内引脚120a上且密封于绝缘密封体400中。也就是说，第一芯片210所在的水平高度介于第二芯片220所在的水平高度与散热结构300所在的水平高度之间。第二芯片220可以通过连接材料222安装于导线架100上，连接材料222可以是与连接材料212相同或相似的材料，本发明的实施例并不限于此。
第二芯片220可以通过导线架100电连接于第一芯片210。在一些实施例中，第二芯片220的功能可以不同于第一芯片210的功能。举例来说，第二芯片220是驱动芯片，以驱动第一芯片210的运作。在其他的实施例中，第二芯片220可以是控制芯片，通过导线电连接第一芯片210而达到控制第一芯片210的作动。在一些实施例中，第二芯片220可以通过打线的方式形成导线，以电连接至内引脚120a。在其他实施例中，第二芯片220可以是通过倒装的方式电连接至导线架100。通过将第一芯片210与第二芯片220结合在芯片封装10，用于形成在小体积的整合型功率模块。
在本实施例中，第一芯片210在运作时所产生的热量可以透过设置在芯片座110的第二表面114上的散热结构300所形成的导热途径快速地将热量传导至芯片封装10之外而消散。相较于传统利用直接压合铜(Direct Bonding Copper，DBC)陶瓷基板，直接电镀铜(Direct Plated Copper，DPC)陶瓷基板作为散热途径的整合型功率模块，本实施例的芯片封装10具有制作工艺简化且降低制造成本的优点，且以散热结构300作为散热途径可以改善热阻大约30％以上。
第二实施例
图2是依照本发明的第二实施例的一种芯片封装的剖面示意图。请参照图2，本实施例的芯片封装20与第一实施例的芯片封装10类似，相同或相似的标号表示相同或相似的构件，故针对图1A及图1B说明过的构件于此不再赘述。本实施例的芯片封装20与第一实施例的芯片封装10之间的差异例如在于，芯片封装20还包括印刷电路板(Printed CircuitBoard，PCB)500。举例来说，印刷电路板500位于导线架100的芯片座110与引脚120的内引脚120a之间。印刷电路板500可以通过连接材料510以连接至内引脚120a，并与芯片座110空间上隔开。举例来说，印刷电路板500的垂直投影面积与芯片座110的垂直投影面积彼此不重叠。印刷电路板500的垂直投影面积可以与散热结构的垂直投影面积部分重叠。在一些实施例中，连接材料510可以包括焊锡材料或其他适合的材料，在印刷电路板500上形成的连接材料510也可以称为焊锡接点。
在一些实施例中，第二芯片220例如是位于印刷电路板500上，并可通过打线方式与印刷电路板500电连接。由于印刷电路板500的布线密度高，可利于第二芯片220(例如驱动芯片或控制芯片)设置于其上。在一些实施例中，印刷电路板500的材质可以包括绝缘隔热材料，以利阻挡热量传导至第二芯片220，而损坏第二芯片220。导线也可以形成在第一芯片210与印刷电路板500之间，以电连接第一芯片210与第二芯片220。在其他实施例中，第二芯片220可以是通过倒装的方式电连接至印刷电路板500。举例来说，第二芯片220与连接材料510可以位于印刷电路板500的同一表面上。
第三实施例
图3是依照本发明的第三实施例的一种芯片封装的剖面示意图。请参照图3，本实施例的芯片封装30与第一实施例的芯片封装10类似，相同或相似的标号表示相同或相似的构件，故针对图1A及图1B说明过的构件于此不再赘述。本实施例的芯片封装30与第一实施例的芯片封装10之间的差异例如在于，本实施例的芯片封装30包括第一导线架610及连接于第一导线架610的第二导线架620。举例来说，第一芯片210与第二芯片220都设置于第一导线架610的第一表面612上，第一芯片210与第二芯片220所在的区域可以视为第一导线架610的芯片座。散热结构300设置于相对于第一表面612的第二表面614上。热界面材料层310可以是与第二表面614直接接触。在一些实施例中，散热结构300的边缘可以与第一导线架610的边缘切齐。
第二导线架620可以通过连接材料630安装在第一导线架610的第一表面612上。连接材料630可以包括焊锡材料或其他适合的材料。举例来说，第一芯片210与第二芯片220设置在第一导线架610的第一表面612的中央区域，第二导线架620可以安装在第一导线架610的第一表面612的周围区域。第一导线架610的第一表面612上设置凹槽612a。凹槽612a与第一实施例中的凹槽112a，故于此不在赘述。在一些实施例中，第二芯片220也可以设置在凹槽612a所定义的区域中，如图3所示。
第四实施例
图4是依照本发明的第四实施例的一种芯片封装的剖面示意图。请参照图4，本实施例的芯片封装40与第一实施例的芯片封装10类似，相同或相似的标号表示相同或相似的构件，故针对图1A及图1B说明过的构件于此不再赘述。本实施例的芯片封装40与第一实施例的芯片封装10之间的差异例如在于，芯片封装40的散热堆叠结构700包括双层的热界面材料层，例如第一热界面材料层710以及第二热界面材料层720。第二热界面材料层720位于导线架100的芯片座110与第一热界面材料层710之间。
第一热界面材料层710第二热界面材料层720分别包括朝向第一芯片210的顶表面710a、720a以及相对于顶表面710a、720a的底表面710b、720b。第二热界面材料层720覆盖第一热界面材料层710的顶表面710a。举例来说，第二热界面材料层720的顶表面720a连接于芯片座110的第二表面114，第二热界面材料层720的底表面720b连接于第一热界面材料层710的顶表面710a。第二热界面材料层720的顶表面720a的面积可以大于芯片座110的底面积。
在一些实施例中，且第一热界面材料层710的顶表面710a的面积大于第二热界面材料层720的顶表面720a的面积。在图4所绘示剖视图中，第一热界面材料层710与第二热界面材料层720结构呈现彼此相互对应的凹凸形状，因此，第一热界面材料层710的顶表面710a的面积相等于第二热界面材料层720的底表面720b的面积。在其他实施例中，第一热界面材料层710与第二热界面材料层720的交界面的剖面例如是呈现相互对应的锯齿状、波浪状、椎状交叉等。通过上述的配置方式，以增加第一热界面材料层710与第二热界面材料层720两者之间交界的接触面的面积，进而增加散热结构700的散热性能。
在一些实施例中，第一热界面材料层710的厚度大于第二热界面材料层720的厚度。所述厚度例如是最大厚度或是平均厚度。在一些实施例中，第一热界面材料层710的体积大于第二热界面材料层720的体积。举例来说，第一热界面材料层710的边缘可以切齐于第二热界面材料层720的边缘。也就是说，第一热界面材料层710的垂直投影面积可以与第二热界面材料层720的垂直投影面积完全重叠。在其他的实施例中，第二热界面材料层720的垂直投影面积可以是小于第一热界面材料层710的垂直投影面积，并且位在第一热界面材料层710的垂直投影面积内。
第一热界面材料层710与第二热界面材料层720的材料可以类似于第一实施例中的热界面材料310。在一些实施例中，第一热界面材料层710的材料可以不同于第二热界面材料层720的材料。也就是说，在材料特性(例如绝缘性、热传性等)方面，第一热界面材料层710不同于第二热界面材料层720。举例来说，第一热界面材料层710的热传导系数大于第二热界面材料层720的热传导系数。第一热界面材料层710的热传导系数例如介于3W/mK至15W/mK之间，第二热界面材料层720的热传导系数例如介于1W/mK至7W/mK之间。在一些实施例中，第一热界面材料层710的粘滞系数(viscosity)大于第二热界面材料层720的粘滞系数。第一热界面材料层710的绝缘阻抗(Volume Resistivity/Dielectric Resistivity)小于第二热界面材料层720的绝缘阻抗。在一些实施例中，第一热界面材料层710的粘着性(adhesion)小于第二热界面材料层720的粘着性。
在一些实施例中，散热堆叠结构700还包括导热块730。在图4所绘示的芯片封装40中，导热块730位于第二热界面材料层720中。在一些实施例中，导热块730可以是位于第一热界面材料层710中。在一些其他实施例中，导热块730可以是位于第一热界面材料层710以及第二热界面材料层720中。导热块730的材料可以是与第一实施例中的导热块330相同或相似，故于此不在赘述。在其他实施例中，芯片封装40也可以视实际需求而不配置导热块730，本发明的实施例并不以此为限。
在一些实施例中，散热堆叠结构700还包括散热件740。举例来说，散热件740交叠于第一热界面材料层710且连接第一热界面材料层710的底表面710b。散热件740的边缘可以切齐于第一热界面材料层710及/或第二热界面材料层720。在其他实施例中，散热件740的宽度可以是大于第一热界面材料层710及/或第二热界面材料层720的宽度。通过大面积地接触热源，可协助热的传导，最后热量则可以通过散热结构700而发散至外部。
第五实施例
图5是依照本发明的第五实施例的一种芯片封装的剖面示意图。请参照图5，本实施例的芯片封装50与第四实施例的芯片封装40类似，相同或相似的标号表示相同或相似的构件，故针对图4说明过的构件于此不再赘述。本实施例的芯片封装50与第四实施例的芯片封装40之间的差异例如在于，芯片封装50还包括位于芯片座110与引脚120之间的印刷电路板500。印刷电路板500的配置方式类似于第二实施例，故于此不再赘述。
第六实施例
图6是依照本发明的第六实施例的一种芯片封装的剖面示意图。请参照图6，本实施例的芯片封装60与第四实施例的芯片封装40类似，相同或相似的标号表示相同或相似的构件，故针对图4说明过的构件于此不再赘述。本实施例的芯片封装60与第四实施例的芯片封装40之间的差异例如在于，芯片封装60还包括第一导线架610及连接于第一导线架610的第二导线架620。第一导线架610与第二导线架620的配置方式类似于第三实施例，故于此不再赘述。
第七实施例
图7是依照本发明的第七实施例的一种芯片封装的剖面示意图。请参照图7，本实施例的芯片封装70与第一实施例的芯片封装10类似，相同或相似的标号表示相同或相似的构件，故针对图1A及图1B说明过的构件于此不再赘述。本实施例的芯片封装70与第一实施例的芯片封装10之间的差异例如在于，芯片封装70的散热堆叠结构800包括多层的热界面材料层，例如第一热界面材料层810、第二热界面材料层820以及第三热界面材料层830。举例来说，第二热界面材料层820堆叠于第一热界面材料层810上，第三热界面材料层830堆叠于第二热界面材料层820上，并位于导线架100的芯片座110与第二热界面材料层820之间。
在一些实施例中，第二热界面材料层820的厚度大于第一热界面材料层810的厚度，并大于第三热界面材料层830的厚度。第一热界面材料层810的厚度例如是与第三热界面材料层830的厚度相同。举例来说，第一热界面材料层810与第三热界面材料层的厚度介于10μm至50μm之间，第二热界面材料层的厚度介于100μm至300μm之间，但本发明并不限于此。在另一实施例，第二热界面材料层820的厚度可以是第一热界面材料层810或第三热界面材料层830的厚度约5至10倍。在一些实施例中，第一热界面材料层810、第二热界面材料层820与第三热界面材料层830的边缘相互切齐。第二热界面材料层820与第一热界面材料层810交界的表面积可以是与第三热界面材料层830交界的表面积相同。举例来说，第二热界面材料层820的体积大于第一热界面材料层810的体积，并大于第三热界面材料层830的体积。在其他实施例中，第一热界面材料层810的厚度可以大于或小于第三热界面材料层830的厚度。第一热界面材料层810的体积可以大于或小于第三热界面材料层830的体积。第一热界面材料层810、第二热界面材料层820与第三热界面材料层830边缘可以是不切齐的，例如其边缘的剖面形状呈阶梯状或凹凸状，本发明的实施例并不以此为限。
第一热界面材料层810、第二热界面材料层820与第三热界面材料层830的材料可以类似于第一实施例中的热界面材料310。在一些实施例中，第二热界面材料层820的材料可以是不同于第一热界面材料层810的材料与第三热界面材料层830的材料。在一些实施例中，第一热界面材料层810、第二热界面材料层820及第三热界面材料层830的材料可以分别是不同的材料，其材料的绝缘性与热传性也可以各自不同。举例来说，第二热界面材料层820的热传导系数大于第一热界面材料层810的热传导系数，并大于第三热界面材料层830的热传导系数。举例来说，第二热界面材料层820的热传导系数介于3W/mK至15W/mK之间。第一热界面材料层810及/或第三热界面材料层830的热传导系数例如是介于1W/mK至7W/mK之间。在一些实施例中，第二热界面材料层820的粘滞系数大于第一热界面材料层810的粘滞系数，并大于第三热界面材料层830的粘滞系数。在一些实施例中，第二热界面材料层820的黏着性小于第一热界面材料层810的粘着性，并小于第三热界面材料层830的粘着性。
在一些实施例中，散热堆叠结构800还包括导热块840。举例来说，导热块840可以是位在第一热界面材料层810、第二热界面材料层820或第三热界面材料层830的至少一层中。在图7所绘示的芯片封装70中，导热块840位于第二热界面材料层820中。在一些实施例中，导热块840可以是位于第一热界面材料层810及/或第二热界面材料层820及/或第三热界面材料层830中。导热块840配置的位置可以视设计需求而决定，本发明的实施例并不以此为限。在其他实施例中，散热堆叠结构800也可以视实际需求而不配置导热块840，本发明的实施例并不以此为限。
在一些实施例中，散热堆叠结构800还包括散热件850。举例来说，散热件850交叠于第一热界面材料层810，且第一热界面材料层810例如是位于散热件850及第二热界面材料层820之间。散热件850的边缘可以切齐于第一热界面材料层810及/或第二热界面材料层820及/或第三热界面材料层830。在其他实施例中，散热件850的宽度可以是大于第一热界面材料层810及/或第二热界面材料层820及/或第三热界面材料层830的宽度。通过大面积地接触热源可协助热的传导，最后热量则可以通过散热结构800而发散至外部。
第八实施例
图8是依照本发明的第八实施例的一种芯片封装的剖面示意图。请参照图8，本实施例的芯片封装80与第七实施例的芯片封装70类似，相同或相似的标号表示相同或相似的构件，故针对图7说明过的构件于此不再赘述。本实施例的芯片封装80与第七实施例的芯片封装70之间的差异例如在于，芯片封装80还包括位于芯片座110与引脚120之间的印刷电路板500。印刷电路板500的配置方式类似于第二实施例，故于此不再赘述。
第九实施例
图9是依照本发明的第九实施例的一种芯片封装的剖面示意图。请参照图9，本实施例的芯片封装90与第七实施例的芯片封装70类似，相同或相似的标号表示相同或相似的构件，故针对图7说明过的构件于此不再赘述。本实施例的芯片封装90与第七实施例的芯片封装70之间的差异例如在于，芯片封装90还包括第一导线架610及连接于第一导线架610的第二导线架620。第一导线架610与第二导线架620的配置方式类似于第三实施例，故于此不再赘述。
第十实施例
图10是依照本发明的第十实施例的一种芯片封装的剖面示意图。在本实施例中，与前述实施例相同或相似的标号表示相同或相似的构件，于此不再赘述。请参照图10，本实施例的芯片封装95包括散热件320、热界面材料层310、图案化线路层900、芯片210’以及绝缘密封体400。热界面材料层310可以配置于散热件320上。在其他实施例中，芯片封装95中的热界面材料层310也可以替换为前述的散热堆叠结构700或800。
图案化线路层900可以配置于热界面材料层310上。热界面材料层例如位于图案化线路层900与散热件320之间。芯片210’可以例如是以倒装的方式配置于图案化线路层900上，并且与图案化线路层900电连接。在其他实施例中，芯片210’也可以是以打线的方式与图案化线路层900电连接。芯片210’可以包括如前所述的第一芯片210或第二芯片220，本发明的实施例并不限于此。绝缘密封体400例如是配置于热界面材料层310上并包倒装芯片210’、图案化线路层900以及热界面材料层310。举例来说，在倒装的实施例中，绝缘密封体400可包括成型底部填胶(molding underfill，MUF)以覆盖于热界面材料层310上并填充于芯片210’的接点之间。在其他实施例中，绝缘密封体400也可以进一步覆盖散热件320。
综上所述，本发明的实施例将芯片与散热结构分别配置于导线架的芯片座的相对两侧，由此可以将芯片运作时所产生的热量经由导线架及散热结构传导至外部，此配置方式具有较短的热传导距离且散热结构具有较高的热传导系数，以改善芯片封装的散热能力。本发明实施例的散热结构可以包含单层、双层或多层的热界面材料，其具有高散热的特性，使芯片运作时所产生大量的热，可以经热界面材料快速传导并发散至外界，无需经过热传导性不佳的绝缘密封体。在具有双层热界面材料的实施例中，通过增加第一热界面材料层与第二热界面材料层两者之间交界的接触面的面积，进而提升散热结构的散热性能。在具有多层热界面材料的实施例中，位于第一热界面材料层与第三热界面材料层之间的第二热界面材料层具有三者之中最高的热传导系数且厚度最厚，通过此配置方式提升散热结构的热导率，可有效地将运作芯片所产生的热量从芯片封装中发散至外界。此外，通过在热界面材料层中配置导热块，以提高散热结构的热传特性。另外，散热结构还可以包括散热件，通过将热界面材料配置在散热件与芯片之间，以增加芯片封装的散热效率。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (13)

1.一种芯片封装，其特征在于，包括：
导线架，具有第一表面及相对于所述第一表面的第二表面，所述导线架包括引脚；
芯片，设置于所述导线架的所述第一表面上并电连接于所述导线架；
散热堆叠结构，设置于所述导线架的所述第二表面上，包括：
第一热界面材料层，包括朝向所述芯片的顶表面；以及
第二热界面材料层，位于所述导线架与所述第一热界面材料层之间并覆盖所述第一热界面材料层的所述顶表面，所述第二热界面材料层包括连接于所述导线架的所述第二表面的顶表面与相对于所述顶表面的底表面，其中所述第一热界面材料层的所述顶表面的面积相等于所述第二热界面材料层的所述底表面的面积，并大于所述第二热界面材料层的所述顶表面的面积；以及
绝缘密封体，包覆所述芯片、所述散热堆叠结构及所述导线架，其中所述导线架的所述引脚自所述绝缘密封体内延伸出，其中，
所述第一热界面材料层的所述顶表面与所述第二热界面材料层的所述底表面呈现彼此相互对应的凹凸形状，
其中，所述第一热界面材料层的热传导系数介于3W/mK至15W/mK之间，所述第二热界面材料层的热传导系数介于1W/mK至7W/mK之间，
并且其中，所述第一热界面材料层的厚度大于所述第二热界面材料层的厚度。
2.如权利要求1所述的芯片封装，其特征在于，其中所述第一热界面材料层的热传导系数大于所述第二热界面材料层的热传导系数。
3.如权利要求1所述的芯片封装，其特征在于，其中所述第一热界面材料层的黏滞系数大于所述第二热界面材料层的黏滞系数。
4.如权利要求1所述的芯片封装，其特征在于，其中所述第一热界面材料层的粘着性小于所述第二热界面材料层的粘着性。
5.如权利要求1所述的芯片封装，其特征在于，其中所述散热堆叠结构还包括至少位于所述第一热界面材料层中或位于所述第二热界面材料层中的导热块。
6.如权利要求1所述的芯片封装，其特征在于，其中所述散热堆叠结构还包括：
散热件，交叠于所述第一热界面材料层且连接相对于所述第一热界面材料层的所述顶表面的底表面。
7.一种芯片封装，其特征在于，包括：
芯片；
芯片承载板，承载所述芯片并与所述芯片电连接；
散热堆叠结构，位于所述芯片承载板相对于承载所述芯片的一侧，所述散热堆叠结构包括：
第一热界面材料层；
第二热界面材料层，堆叠于所述第一热界面材料层上；以及
第三热界面材料层，堆叠于所述第二热界面材料层上，并位于所述芯片承载板与所述第二热界面材料层之间，其中所述第二热界面材料层的材料不同于所述第一热界面材料层的材料与所述第三热界面材料层的材料；以及
绝缘密封体，包覆所述芯片、所述散热堆叠结构及所述芯片承载板，并暴露出所述芯片承载板的一部分，
其中所述第二热界面材料层的厚度大于所述第一热界面材料层的厚度，并大于所述第三热界面材料层的厚度；
所述第二热界面材料层的热传导系数介于3W/mK至15W/mK之间，且所述第一热界面材料层及所述第三热界面材料层的热传导系数介于1W/mK至7W/mK之间。
8.如权利要求7所述的芯片封装，其特征在于，其中所述第二热界面材料层的体积大于所述第一热界面材料层的体积，并大于所述第三热界面材料层的体积。
9.如权利要求7所述的芯片封装，其特征在于，其中所述第二热界面材料层的热传导系数大于所述第一热界面材料层的热传导系数，并大于所述第三热界面材料层的热传导系数。
10.如权利要求7所述的芯片封装，其特征在于，其中所述第二热界面材料层的黏滞系数大于所述第一热界面材料层的粘滞系数，并大于所述第三热界面材料层的黏滞系数。
11.如权利要求7所述的芯片封装，其特征在于，其中所述第二热界面材料层的粘着性小于所述第一热界面材料层的粘着性，并小于所述第三热界面材料层的粘着性。
12.如权利要求7所述的芯片封装，其特征在于，其中所述散热堆叠结构还包括：
导热块，位于所述第一热界面材料层、所述第二热界面材料层或所述第三热界面材料层的至少一层中；以及
散热件，交叠于所述第一热界面材料层，所述第一热界面材料层位于所述散热件及所述第二热界面材料层之间。
13.一种芯片封装，其特征在于，包括：
散热件；
第一热界面材料层，配置于所述散热件上，其中所述第一热界面材料层的厚度介于100μm至300μm之间；
第二热界面材料层，覆盖所述第一热界面材料层的顶表面，使得所述第一热界面材料层位于所述第二热界面材料层和所述散热件之间，所述第二热界面材料层包括顶表面与相对于所述顶表面的底表面，其中所述第一热界面材料层的所述顶表面的面积相等于所述第二热界面材料层的所述底表面的面积，并大于所述第二热界面材料层的所述顶表面的面积配，其中所述第一热界面材料层的所述顶表面与所述第二热界面材料层的所述底表面呈现彼此相互对应的凹凸形状，并且其中，所述第一热界面材料层的热传导系数介于3W/mK至15W/mK之间，所述第二热界面材料层的热传导系数介于1W/mK至7W/mK之间；
图案化线路层，配置于所述第一热界面材料层上，其中所述第一热界面材料层位于所述图案化线路层与所述散热件之间；
芯片，配置于所述图案化线路层上并与所述图案化线路层电连接；以及
绝缘密封体，覆盖所述芯片、所述图案化线路层以及所述第一热界面材料层。
CN201810447022.0A 2017-10-06 2018-05-11 芯片封装 Active CN109637983B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762568803P 2017-10-06 2017-10-06
US62/568,803 2017-10-06
TW106146106A TWI660471B (zh) 2017-10-06 2017-12-27 晶片封裝
TW106146106 2017-12-27

Publications (2)

Publication Number Publication Date
CN109637983A CN109637983A (zh) 2019-04-16
CN109637983B true CN109637983B (zh) 2021-10-08

Family

ID=65994089

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810447022.0A Active CN109637983B (zh) 2017-10-06 2018-05-11 芯片封装

Country Status (3)

Country Link
US (3) US10622274B2 (zh)
JP (1) JP2019071412A (zh)
CN (1) CN109637983B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11107746B2 (en) * 2016-02-09 2021-08-31 Mitsubishi Electric Corporation Power semiconductor apparatus and manufacturing method therefor
TWI659509B (zh) * 2017-12-19 2019-05-11 英屬開曼群島商鳳凰先驅股份有限公司 電子封裝件及其製法
JP7060104B2 (ja) * 2018-09-20 2022-04-26 富士電機株式会社 半導体装置
TWI698969B (zh) * 2019-08-14 2020-07-11 朋程科技股份有限公司 功率元件封裝結構
CN112447614A (zh) * 2019-08-30 2021-03-05 朋程科技股份有限公司 功率器件封装结构
JP7268637B2 (ja) * 2020-05-11 2023-05-08 三菱電機株式会社 半導体パッケージ
CN214101429U (zh) * 2020-09-18 2021-08-31 华为技术有限公司 电路板组件、摄像模组及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050255635A1 (en) * 2004-05-13 2005-11-17 Robert Starkston Microelectronic assembly having a thermally conductive member with a cavity to contain a portion of a thermal interface material
CN101930953A (zh) * 2009-06-25 2010-12-29 国际商业机器公司 半导体器件组件以及散热器组件
CN102867793A (zh) * 2012-08-14 2013-01-09 日月光半导体制造股份有限公司 热界面材料及半导体封装结构
CN103633053A (zh) * 2012-08-27 2014-03-12 美的集团股份有限公司 一种智能功率模块及其制造方法
CN106463420A (zh) * 2014-05-12 2017-02-22 三菱电机株式会社 电力用半导体装置及其制造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2997593B2 (ja) * 1992-01-07 2000-01-11 菱電セミコンダクタシステムエンジニアリング株式会社 半導体装置、その基材、及び接合方法
JPH05218233A (ja) * 1992-02-06 1993-08-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5608267A (en) 1992-09-17 1997-03-04 Olin Corporation Molded plastic semiconductor package including heat spreader
KR100259080B1 (ko) 1998-02-11 2000-06-15 김영환 히트 스프레드를 갖는 리드 프레임 및 이를 이용한반도체 패키지
JP3581268B2 (ja) * 1999-03-05 2004-10-27 株式会社東芝 ヒートシンク付半導体装置およびその製造方法
JP2002246515A (ja) * 2001-02-20 2002-08-30 Mitsubishi Electric Corp 半導体装置
US6661083B2 (en) 2001-02-27 2003-12-09 Chippac, Inc Plastic semiconductor package
KR100723454B1 (ko) * 2004-08-21 2007-05-30 페어차일드코리아반도체 주식회사 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
JP3846699B2 (ja) * 2001-10-10 2006-11-15 富士電機ホールディングス株式会社 半導体パワーモジュールおよびその製造方法
JP2003124437A (ja) 2001-10-19 2003-04-25 Mitsubishi Electric Corp 半導体装置
KR100902766B1 (ko) 2002-09-27 2009-06-15 페어차일드코리아반도체 주식회사 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지
JP3740116B2 (ja) 2002-11-11 2006-02-01 三菱電機株式会社 モールド樹脂封止型パワー半導体装置及びその製造方法
JP2005109100A (ja) 2003-09-30 2005-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3854957B2 (ja) 2003-10-20 2006-12-06 三菱電機株式会社 半導体装置の製造方法および半導体装置
TWI317991B (en) 2003-12-19 2009-12-01 Advanced Semiconductor Eng Semiconductor package with flip chip on leadframe
TWI237361B (en) 2004-02-26 2005-08-01 Advanced Semiconductor Eng Chip package structure
KR100765604B1 (ko) * 2004-11-26 2007-10-09 산요덴키가부시키가이샤 회로 장치 및 그 제조 방법
CN100452381C (zh) 2005-05-30 2009-01-14 矽品精密工业股份有限公司 导线架式半导体封装件及其导线架
CN101809734B (zh) 2007-09-26 2012-01-25 三菱电机株式会社 导热性片材及其制造方法和功率模块
US8018050B2 (en) * 2007-11-01 2011-09-13 National Semiconductor Corporation Integrated circuit package with integrated heat sink
TWI351745B (en) 2007-11-23 2011-11-01 Advanced Semiconductor Eng Semiconductor package and heat slug thereof
KR101454321B1 (ko) 2008-01-22 2014-10-23 페어차일드코리아반도체 주식회사 절연 금속 기판을 구비하는 반도체 패키지 및 그 제조방법
US7956456B2 (en) * 2008-02-27 2011-06-07 Texas Instruments Incorporated Thermal interface material design for enhanced thermal performance and improved package structural integrity
JP2011054889A (ja) * 2009-09-04 2011-03-17 Denso Corp 樹脂封止型半導体装置およびその製造方法
JP2011198864A (ja) * 2010-03-18 2011-10-06 Mitsubishi Electric Corp 電力用半導体装置及びその製造方法
JP2013070026A (ja) * 2011-09-08 2013-04-18 Rohm Co Ltd 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置
JP6179003B2 (ja) * 2011-09-22 2017-08-16 新電元工業株式会社 半導体装置
JP6076675B2 (ja) * 2011-10-31 2017-02-08 ローム株式会社 半導体装置
TWI447873B (zh) * 2011-12-21 2014-08-01 矽品精密工業股份有限公司 封裝件結構、封裝基板結構及其製法
JP5863599B2 (ja) 2012-08-21 2016-02-16 三菱電機株式会社 パワーモジュール
TWI500135B (zh) * 2012-12-10 2015-09-11 Ind Tech Res Inst 堆疊式功率元件模組
CN104465603A (zh) * 2013-09-23 2015-03-25 台达电子企业管理（上海）有限公司 功率模块
KR102041644B1 (ko) * 2014-01-08 2019-11-07 삼성전기주식회사 전력 모듈 패키지와 이의 제작방법
KR101963271B1 (ko) * 2014-01-28 2019-07-31 삼성전기주식회사 파워모듈 패키지 및 그 제조방법
JP2016207805A (ja) * 2015-04-21 2016-12-08 京セラ株式会社 熱伝導接合材
TWI666754B (zh) 2015-09-18 2019-07-21 財團法人工業技術研究院 半導體封裝結構

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050255635A1 (en) * 2004-05-13 2005-11-17 Robert Starkston Microelectronic assembly having a thermally conductive member with a cavity to contain a portion of a thermal interface material
CN101930953A (zh) * 2009-06-25 2010-12-29 国际商业机器公司 半导体器件组件以及散热器组件
CN102867793A (zh) * 2012-08-14 2013-01-09 日月光半导体制造股份有限公司 热界面材料及半导体封装结构
CN103633053A (zh) * 2012-08-27 2014-03-12 美的集团股份有限公司 一种智能功率模块及其制造方法
CN106463420A (zh) * 2014-05-12 2017-02-22 三菱电机株式会社 电力用半导体装置及其制造方法

Also Published As

Publication number Publication date
US20190109064A1 (en) 2019-04-11
US11776867B2 (en) 2023-10-03
JP2019071412A (ja) 2019-05-09
US10622274B2 (en) 2020-04-14
US20220310473A1 (en) 2022-09-29
CN109637983A (zh) 2019-04-16
US20200203246A1 (en) 2020-06-25
US11387159B2 (en) 2022-07-12

Similar Documents

Publication Publication Date Title
CN109637983B (zh) 芯片封装
US11139278B2 (en) Low parasitic inductance power module and double-faced heat-dissipation low parasitic inductance power module
US9177888B2 (en) Electrically isolated power semiconductor package with optimized layout
US9892998B2 (en) Package module of power conversion circuit and manufacturing method thereof
KR100616129B1 (ko) 고 전력 ｍｃｍ 패키지
KR101391924B1 (ko) 반도체 패키지
US9362192B2 (en) Semiconductor device comprising heat dissipating connector
US20110042784A1 (en) Mechanical Barrier Element for Improved Thermal Reliability of Electronic Components
CN107039374A (zh) 功能化的接合结构
US11004777B2 (en) Semiconductor device assemblies
US20120235293A1 (en) Semiconductor device including a base plate
CN111261598B (zh) 封装结构及其适用的电源模块
JP2016018866A (ja) パワーモジュール
KR20090089468A (ko) 전력용 반도체모듈
TWI660471B (zh) 晶片封裝
JP2012209470A (ja) 半導体装置、半導体装置モジュール及び半導体装置の製造方法
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
JP4062157B2 (ja) 半導体モジュール実装構造
JP2009130055A (ja) 半導体装置
CN110676232B (zh) 一种半导体器件封装结构及其制作方法、一种电子设备
KR102016019B1 (ko) 고열전도성 반도체 패키지
KR200483254Y1 (ko) 반도체 패키지
JP3894749B2 (ja) 半導体装置
TWI701747B (zh) 半導體裝置及其製造方法
US20220367372A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant