JP6179003B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6179003B2
JP6179003B2 JP2011208023A JP2011208023A JP6179003B2 JP 6179003 B2 JP6179003 B2 JP 6179003B2 JP 2011208023 A JP2011208023 A JP 2011208023A JP 2011208023 A JP2011208023 A JP 2011208023A JP 6179003 B2 JP6179003 B2 JP 6179003B2
Authority
JP
Japan
Prior art keywords
semiconductor device
die pad
semiconductor chip
metal plate
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011208023A
Other languages
English (en)
Other versions
JP2013069910A (ja
Inventor
雄司 森永
雄司 森永
村松 健太郎
健太郎 村松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2011208023A priority Critical patent/JP6179003B2/ja
Publication of JP2013069910A publication Critical patent/JP2013069910A/ja
Application granted granted Critical
Publication of JP6179003B2 publication Critical patent/JP6179003B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

この発明は、表面実装型の半導体装置に関する。
従来の半導体装置には、半導体チップをリードに電気接続した上で、半導体チップ及びリードの一部(インナーリード)をモールド樹脂に埋設し、リードの残部(アウターリード)をモールド樹脂の外部に露出させたものがある。
また、表面実装型の半導体装置(SMD;Surface Mount Device)では、これを実装する回路基板の搭載面に形成された配線パターン(例えば銅箔)に対してアウターリードを半田で接合できるように、例えば特許文献1のように、アウターリードのうち配線パターンに対向する接合面を、回路基板の搭載面に対向するモールド樹脂の下面よりも下方に突出させている。
したがって、表面実装型の半導体装置を回路基板に実装した状態では、回路基板の搭載面とモールド樹脂との間に隙間が生じる。
特開平5−67716号公報
ところで、半導体装置を回路基板に実装した状態で半導体装置への通電を行うと半導体チップが発熱するため、この熱を回路基板に逃がす必要がある。
しかしながら、前述のように表面実装される上記従来の半導体装置では、半導体チップの熱を逃がす放熱経路が、半導体チップに電気接続されたリードから半田及び配線パターンに至る経路しか確保されていないため、半導体チップの熱を効率よく逃がすことができない、という問題がある。
なお、半導体チップの熱はモールド樹脂にも伝えられるが、リードや半田等の導電性部材と比較して熱伝導率が低いため、モールド樹脂の下面を回路基板に接触させたとしても、放熱効率は極めて低くなってしまう。
本発明は、上述した事情に鑑みたものであって、半導体チップの熱を効率よく外部に逃がすことが可能な表面実装型の半導体装置を提供することを目的とする。
この課題を解決するために、本発明の半導体装置は、回路基板の搭載面に表面実装する表面実装型の半導体装置であって、導電性を有する板状のダイパッドと、当該ダイパッドの上面に固定される半導体チップと、導電性を有する帯板状に形成されて、その長手方向の一端部が前記ダイパッドと電気的に連結されることにより前記半導体チップに電気接続される第一のリードと、前記半導体チップにおいて前記ダイパッドと固定された第1の表面と反対側の第2の表面に電気的に接続され、前記半導体チップを覆うように前記第2の表面に固定された接続板と、導電性を有する帯板状に形成されて、その長手方向の一端部が前記接続板と電気的に連結されることにより前記半導体チップに電気接続される第二のリードと、前記ダイパッドの下面に重ねて固定される放熱基板と、少なくとも前記第一のリードおよび前記第二のリードの他端部及び前記放熱基板の下面が露出するように、前記ダイパッド、前記半導体チップ、前記第一のリードおよび前記第二のリード及び前記放熱基板を封止するモールド樹脂と、を備え、前記放熱基板が、その下面をなして導電性を有する金属板、前記金属板の上面全体に形成され電気的な絶縁性を有する絶縁層、及び、前記絶縁層の上面全体に形成され前記金属板よりも薄い導電性層がこの順に積層された層構成を有し、前記放熱基板の下面が、前記第一のリードおよび前記第二のリードの前記各他端部のうち前記回路基板の搭載面に対向させる接合面と同一方向に向いていることを特徴とする。
上記半導体装置を回路基板に実装する場合には、放熱基板の下面が、リードの接合面と同様に回路基板の搭載面に対向配置される。したがって、放熱基板の下面を回路基板の搭載面に接触させることができる。また、放熱基板の金属板はリードと同様に導電性を有するため、リードの場合と同様に、半田によって回路基板の搭載面に接合することも可能である。
以上のように半導体装置を回路基板に実装した状態では、半導体チップの熱を逃がす放熱経路を二つ確保することができる。具体的に説明すれば、一つ目の放熱経路は、従来と同様に、リードから半田を介して回路基板の配線パターンに至る経路である。二つ目の放熱経路は、半導体チップに固定されたダイパッドから放熱基板を介して回路基板の配線パターンに至る経路である。ここで、放熱基板はモールド樹脂と比較して熱伝導率の高い金属板や導電性層によって構成されているため、二つ目の放熱経路によって半導体チップの熱を回路基板に効率よく逃がすことができる。
したがって、本発明の半導体装置では、従来のものと比較して半導体チップの熱を回路基板に効率よく逃がすことが可能となる。
また、本発明の半導体装置によれば、例えばダイパッドが半導体チップ及びリードに電気接続されて半導体装置の電流経路をなす場合であっても、放熱基板の金属板と導電性層との間に絶縁層が設けられていることで、半導体装置の電流経路が、放熱基板を介して回路基板に短絡することも防止できる。
そして、前記半導体装置においては、前記放熱基板と前記ダイパッドとの固定、前記ダイパッドと前記半導体チップとの固定、及び前記接続板と前記半導体チップとの固定が、半田によって行われていることが好ましい。
この構成では、放熱基板、ダイパッド、半導体チップを接着剤により固定する場合と比較して、熱伝導率の高い半田を介して半導体チップの熱を効率よくダイパッド及び放熱基板に逃がすことができる。
また、この半導体装置を製造する場合には、放熱基板とダイパッドとの間、及び、ダイパッドと半導体チップとの間に、半田ペーストを介在させた状態でリフローを実施するだけで、放熱基板とダイパッドとの固定、及び、ダイパッドと半導体チップとの固定を同時に行うことができる。したがって、接着剤を使用する場合と比較して、半導体装置の製造効率の向上を図ることができる。
また、前記半導体装置においては、平面視した前記導電性層の大きさが、平面視した前記ダイパッドの大きさよりも大きく設定されているとよい。
この場合には、導電性層の熱容量が大きくなるため、半導体チップの熱をダイパッドから導電性層に効率よく逃がすことができる。また、導電性層においては、ダイパッドからの熱を放熱基板の上面に沿う方向に拡散させた上で、絶縁層や金属板側に効率よく逃がすことができる。
さらに、前記半導体装置においては、前記絶縁層は、厚みが25μm以上150μm以下のポリイミドからなり、前記金属板は、厚みが18μm以上300μm以下の金属材料からなり、前記導電性層は、厚みが18μm以上300μm未満の金属材料からなるとよい。
この場合には、絶縁層をエポキシ樹脂で形成する場合と比較して、絶縁層を薄く設定しても、高い絶縁耐圧を確保することが可能となる。また、絶縁層の厚さを薄く設定できることで、半導体チップからの熱を導電性層から金属板に効率よく伝えることができ、半導体チップの熱をさらに効率よく逃がすことが可能となる。
また、前記半導体装置においては、前記モールド樹脂が、前記金属板の側面を埋設するように形成されていることが好ましい。
本発明のような表面実装型の半導体装置では、リードの他端部が金属板の側面に隣り合わせて配置されるが、上記構成のように金属板の側面がモールド樹脂によって埋設されることで、金属板の側面が露出する場合と比較して、金属板からリードの他端部に至る沿面距離を長く設定することができる。
また、金属板の側面がモールド樹脂によって埋設されることで金属板の下面のみが露出することになるため、金属板の下面を半田によって回路基板の搭載面に接合する場合には、溶融した半田が金属板の下面周縁よりも外側に濡れ広がりにくくなる。その結果、リードの他端部を回路基板に接合する半田と、放熱基板を回路基板に接合する半田との間の距離が短くなることを防止できる。
以上のことから、金属板とリードの他端部との間で、電気的な短絡が発生することを防ぐことができる。
さらに、前記金属板の側面が前記モールド樹脂によって埋設される構成の前記半導体装置において、前記金属板には、その下面から前記金属板の厚さ方向に窪むと共に前記金属板の側面に開口する窪み部が形成され、当該窪み部に、前記モールド樹脂が入り込んでいるとさらによい。
この構成では、放熱基板が、窪み部に入り込んだモールド樹脂によって放熱基板の下面側から支持されるため、放熱基板がモールド樹脂に対してその下面側に移動することを確実に防止できる。すなわち、放熱基板がモールド樹脂から剥離することを確実に防ぐことができる。
本発明によれば、半導体装置を回路基板に表面実装しても、半導体チップの熱を回路基板に効率よく逃がすことができる。
本発明の第一実施形態に係る半導体装置を回路基板に実装した状態示す上面図である。 本発明の第二実施形態に係る半導体装置を回路基板に実装した状態を示す断面図である。 本発明の第三実施形態に係る半導体装置を回路基板に実装した状態を示す断面図である。 本発明の第四実施形態に係る半導体装置を回路基板に実装した状態を示す断面図である。 本発明の他の実施形態に係る半導体装置を回路基板に実装した状態を示す概略上面図である。
〔第一実施形態〕
以下、図1を参照して本発明の第一実施形態について説明する。
図1に示すように本実施形態に係る半導体装置1は、回路基板9の搭載面9aに対して表面実装されるものであり、導電性を有する板状のダイパッド10と、ダイパッド10の上面10aに固定される半導体チップ20と、導電性を有して半導体チップ20に電気接続される複数(図示例では二つ)のリード30,40と、ダイパッド10の下面10bに重ねて固定される放熱基板50と、ダイパッド10、半導体チップ20、リード30及び放熱基板50を封止するモールド樹脂60とを備えて構成されている。
放熱基板50は、その下面50bをなして導電性を有する金属板51、電気的な絶縁性を有する絶縁層52、及び、金属板51よりも薄い導電性層53を下側から順番に積層して構成されている。
金属板51は、例えばアルミニウム(Al)や銅(Cu)などのように熱伝導率の高い金属材料によって構成されており、その厚みは例えば18μm以上300μm以下に設定される。
絶縁層52は、例えばエポキシ樹脂、フィラー入りのエポキシ樹脂によって構成されてもよいが、絶縁層52の厚みをより薄く設定することを考慮すれば、例えばポリイミド(PI)によって構成されることが好ましい。なお、絶縁層52がポリイミドからなる場合、その厚みは例えば、25μm以上150μm以下に設定することができる。
導電性層53は、例えば銅箔などのように熱伝導率の高い金属材料を薄膜状に形成したものであり、その厚みは例えば、18μm以上300μm未満に設定される。
これら金属板51、絶縁層52及び導電性層53の平面視の形状及び大きさは、互いに等しくなるように設定されている。すなわち、絶縁層52は金属板51の上面全体に形成され、導電性層53は絶縁層52の上面全体に形成されている。
ダイパッド10は、例えば銅などのように熱伝導率の高い金属材料からなり、半田(不図示)によって放熱基板50の上面50aをなす導電性層53に接合されることで、導電性層53と電気接続されると共に放熱基板50の上面50aに重ねて固定されている。なお、平面視した導電性層53の大きさは、平面視したダイパッド10の大きさよりも大きく設定されている。
半導体チップ20は、例えばダイオードやトランジスタ等のように通電によって発熱する半導体素子であり、平面視矩形の板状に形成されてその上面及び下面の両方に電極パッドを有して構成されている。この半導体チップ20は、その下面が半田81によってダイパッド10の上面10aに接合されることで、ダイパッド10の上面10aに重ねて固定されると共に、ダイパッド10に電気接続されている。
各リード30,40は、ダイパッド10と同様に、例えば銅などのように熱伝導率の高い金属材料を帯板状に形成して構成されている。各リード30,40の長手方向の一端部31,41は、後述するモールド樹脂60内に埋設される部分であり、半導体チップ20に電気接続されている。なお、各リード30,40の一端部31,41は、放熱基板50の上方に間隔をあけて配されている。
一方、各リード30,40の他端部32,42は、モールド樹脂60の側面から外部に突出する部分であり、回路基板9の搭載面9a(具体的には、搭載面9aに形成される配線パターン)に接合させる接合面32b,42bを有している。さらに、各リード30,40には屈曲加工が施されており、これによって、リード30,40の他端部32,42の接合面32b,42bが、放熱基板50の下面50bと同一方向に向いている。特に、本実施形態では、リード30,40の他端部32,42の接合面32b,42bが、放熱基板50の下面50bと同一平面をなすように位置している。
そして、第一リード30の一端部31は、ダイパッド10に連結されて電気接続されている。なお、本実施形態では、第一リード30とダイパッド10とが一体に形成されている。したがって、第一リード30は、ダイパッド10を介して半導体チップ20に電気接続されている。
一方、第二リード40の一端部41は、半導体チップ20の上面に固定される接続板70に連結されて電気接続されている。ここで、接続板70は、ダイパッド10やリード30,40と同様に、例えば銅などのように熱伝導率の高い金属材料を板状に形成して構成されており、半田82によって半導体チップ20の上面に接合されることで、半導体チップ20の上面に重ねて固定されている。なお、本実施形態では、これら第二リード40と接続板70とが一体に形成されている。
モールド樹脂60は、その内部にダイパッド10、半導体チップ20、リード30,40の一端部31,41、及び、接続板70を埋設するように、また、リード30,40の他端部32,42をモールド樹脂60の外部に突出させるように形成されている。また、モールド樹脂60は、放熱基板50の下面50bが露出するように、放熱基板50の上面50a及び側面50c全体を埋設している。そして、モールド樹脂60の下面60bは、放熱基板50の下面50bと同一平面をなしている。
次に、上記構成の半導体装置1を回路基板9に表面実装する方法の一例について説明する。
半導体装置1を回路基板9の搭載面9aに実装する場合には、はじめに、搭載面9aのうちリード30,40の接合面32b,42b及び放熱基板50の下面50bに対応する領域にそれぞれ半田ペースト84A,85Aを塗布する。なお、図示はしていないが、半田ペースト84A,85Aを塗布する搭載面9aの各領域には、銅箔等からなる配線パターンが形成されている。
次いで、リード30,40の接合面32b,42b及び放熱基板50の下面50bが各半田ペースト84A,85Aに接触するように、半導体装置1を回路基板9上に載置する。ここで、リード30,40の接合面32b,42b及び放熱基板50の下面50bは同一平面をなしているため、リード30,40の接合面32b,42b及び放熱基板50の下面50bが各半田ペースト84A,85Aに確実に接触するように、塗布される全ての半田ペースト84A,85Aの厚みの差を小さくすることが好ましく、塗布される全ての半田ペースト84A,85Aの厚みを等しく設定することがより好ましい。
その後、リフローを実施することにより、リード30,40の接合面32b,42b及び放熱基板50の下面50bが、それぞれ半田84,85を介して搭載面9aに接合されて、半導体装置1が回路基板9の搭載面9aに実装されることになる。
本実施形態の半導体装置1によれば、放熱基板50の下面50bがリード30,40の接合面32b,42bと同一方向に向いているため、これを回路基板9に実装させる際に、リード30,40の接合面32b,42bと同様に、放熱基板50の下面50bを半田85によって回路基板9の搭載面9aに接合させることができる。
そして、半導体装置1を回路基板9に実装した状態では、半導体チップ20の熱を回路基板9に逃がす放熱経路を二つ確保することができる。具体的に説明すれば、一つ目の放熱経路は、従来と同様に、リード30,40から半田84を介して回路基板9の搭載面9aに形成された配線パターンに至る経路である。二つ目の放熱経路は、半導体チップ20に固定されたダイパッド10から放熱基板50及び半田85を介して回路基板9の配線パターンに至る経路である。ここで、放熱基板50はモールド樹脂60と比較して熱伝導率の高い金属板51や導電性層53によって構成されているため、二つ目の放熱経路によって半導体チップ20の熱を回路基板9に効率よく逃がすことができる。
したがって、本実施形態の半導体装置1では、二つの放熱経路を有するため、従来のものと比較して半導体チップ20の熱を回路基板9に効率よく逃がすことが可能となる。
また、本実施形態の半導体装置1では、ダイパッド10が半導体チップ20及びリード30,40に電気接続されて半導体装置1の電流経路をなしているが、放熱基板50の金属板51と導電性層53との間には絶縁層52が設けられているため、半導体装置1の電流経路が、放熱基板50を介して回路基板9に短絡することも防止できる。
さらに、本実施形態の半導体装置1では、放熱基板50とダイパッド10との固定、及び、ダイパッド10と半導体チップ20との固定が半田によって行われているため、放熱基板50、ダイパッド10、半導体チップ20を接着剤により固定する場合と比較して、熱伝導率の高い半田を介して半導体チップ20の熱を効率よくダイパッド10及び放熱基板50に逃がすことができる。
また、本実施形態の半導体装置1では、平面視した導電性層53の大きさが平面視したダイパッド10よりも大きく設定されていることで、導電性層53の熱容量が大きくなるため、半導体チップ20の熱をダイパッド10から導電性層53に効率よく逃がすことができる。さらに、導電性層53においては、ダイパッド10からの熱を放熱基板50の上面50aに沿う方向に拡散させた上で、絶縁層52や金属板51側に効率よく逃がすことができる。
また、本実施形態の半導体装置1において、放熱基板50の絶縁層52がポリイミドからなる場合には、絶縁層52をエポキシ樹脂やフィラー入りのエポキシ樹脂で形成する場合と比較して、絶縁層52を薄く設定しても、高い絶縁耐圧を確保することが可能となる。さらに、絶縁層52の厚さを薄く設定できることで、半導体チップ20からの熱を導電性層53から金属板51に効率よく伝えることができ、半導体チップ20の熱をさらに効率よく回路基板9に逃がすことが可能となる。
さらに、本実施形態の半導体装置1では、リード30,40の他端部32,42が放熱基板50の金属板51の側面51cに隣り合うように配置されているものの、金属板51の側面51cはモールド樹脂60によって埋設されている。このため、金属板51の側面51cが露出する場合と比較して、金属板51からリード30,40の他端部32,42に至る沿面距離を長く設定することができる。
また、金属板51の側面51cがモールド樹脂60によって埋設されて金属板51の下面51bのみが露出しているため、半田85によって金属板51の下面51bを回路基板9の搭載面9aに接合する際には、溶融した半田85が金属板51の下面51b周縁よりも外側に位置するモールド樹脂60の下面60bには濡れ広がりにくい。すなわち、リード30,40の他端部32,42を回路基板9に接合する半田84と、放熱基板50を回路基板9に接合する半田85との間の距離が短くなることを防止できる。
以上のことから、放熱基板50の金属板51とリード30,40の他端部32,42との間で、電気的な短絡が発生することを防ぐことが可能となる。
また、本実施形態の半導体装置1を製造する場合には、放熱基板50とダイパッド10との間、ダイパッド10と半導体チップ20との間、及び、半導体チップ20と接続板70との間に、半田ペーストを介在させた状態でリフローを実施するだけで、放熱基板50とダイパッド10との固定、及び、ダイパッド10と半導体チップ20との固定、及び、半導体チップ20と接続板70との固定を同時に行うことができる。したがって、接着剤を使用する場合と比較して、半導体装置1の製造効率の向上を図ることができる。
〔第二実施形態〕
次に、図2を参照して本発明の第二実施形態について説明する。
この実施形態では、第一実施形態の半導体装置1と比較して、放熱基板50の一部構成のみが異なっている。本実施形態では、第一実施形態の半導体装置1と同一の構成要素について同一符号を付す等して、その説明を省略する。
本実施形態の半導体装置2では、放熱基板50を構成する金属板51に、その下面51bから金属板51の厚さ方向に窪むと共に金属板51の側面51cに開口する窪み部54が形成されている。
窪み部54は、例えば、金属板51の下面51bの周縁全体にわたって形成されてもよいし、金属板51の下面51bの周縁の一部のみに形成されてもよい。また、窪み部54は、例えば金属板51の下面51bの周縁に沿って互いに間隔をあけて複数配列されていてもよい。なお、金属板51の厚さ方向に沿う窪み部54の深さ寸法は、金属板51の厚さ寸法よりも小さく設定されていればよい。そして、この窪み部54にはモールド樹脂60が入り込んでいる。
本実施形態の半導体装置2によれば、第一実施形態と同様の効果を奏する。
さらに、本実施形態の半導体装置2では、放熱基板50が、窪み部54に入り込んだモールド樹脂60によって放熱基板50の下面50b側から支持されるため、また、放熱基板50がモールド樹脂60によって放熱基板50の厚さ方向から挟み込まれるため、放熱基板50がモールド樹脂60に対してその下面60b側に移動することを確実に防止できる。すなわち、放熱基板50がモールド樹脂60から剥離することを確実に防ぐことができる。
〔第三実施形態〕
次に、図3を参照して本発明の第三実施形態について説明する。
この実施形態では、第一実施形態の半導体装置1と比較して、リード30,40の他端部32,42と放熱基板50との相対的な配置のみが異なっている。本実施形態では、第一実施形態の半導体装置1と同一の構成要素について同一符号を付す等して、その説明を省略する。
本実施形態の半導体装置3では、図3に示すように、リード30,40の接合面32b,42bが、第一実施形態と同様に、放熱基板50の下面50bと同一方向に向いているものの、放熱基板50の下面50bよりも低く位置している。言い換えれば、リード30,40の接合面32b,42bは、放熱基板50の下面50bから突出した位置に配されている。
本実施形態の半導体装置3によれば、第一実施形態と同様の効果を奏する。
また、本実施形態の半導体装置3では、リード30,40の接合面32b,42bを放熱基板50の下面50bよりも回路基板9の搭載面9aに対して優先的に接合することができる。すなわち、半導体装置3と回路基板9との電気接続を確実に行うことができる。
なお、本実施形態の半導体装置3において、放熱基板50を回路基板9に対して確実に接合させるためには、放熱基板50と回路基板9との間の半田85の厚みを、リード30,40の接合面32b,42bと回路基板9との間の半田84の厚みよりも厚く設定することが好ましく、接合面32b,42bと放熱基板50の下面50bとの高さ位置の差分、及び、リード30,40の接合面32b,42bと回路基板9との間の半田84の厚みを足し合わせた寸法に設定することがより好ましい。
以上説明した第三実施形態の構成は、前述した第二実施形態にも適用可能である。
〔第四実施形態〕
次に、図4を参照して本発明の第四実施形態について説明する。
この実施形態では、第一実施形態の半導体装置1と比較して、リード30,40の他端部32,42と放熱基板50との相対的な配置のみが異なっている。本実施形態では、第一実施形態の半導体装置1と同一の構成要素について同一符号を付す等して、その説明を省略する。
本実施形態の半導体装置4では、図4に示すように、リード30,40の接合面32b,42bが、第一実施形態と同様に、放熱基板50の下面50bと同一方向に向いているものの、放熱基板50の下面50bよりも高く位置している。言い換えれば、リード30,40の接合面32b,42bは、放熱基板50の下面50bから窪んだ位置に配されている。
本実施形態の半導体装置4によれば、第一実施形態と同様の効果を奏する。
また、本実施形態の半導体装置4では、半田を介さずに放熱基板50を確実に回路基板9の搭載面9aに接触させることができる。
なお、本実施形態の半導体装置4において、リード30,40の接合面32b,42bを確実に接合させるためには、リフローを実施する前の半田ペースト84Aの厚みをリード30,40の接合面32b,42bと放熱基板50の下面50bとの高さ位置の差分以上に設定することがより好ましい。
このように半田ペースト84Aの厚みを設定すれば、リード30,40の接合面32b,42bが半田ペースト84Aに接触するように半導体装置1を回路基板9上に載置した状態で、回路基板9の搭載面9aと放熱基板50の下面50bとの間に隙間があっても、リフローを実施することで、回路基板9の搭載面9aを放熱基板50の下面50bに接触させることができる。すなわち、リフローを実施して半田ペースト84Aが溶融すると、リード30,40の接合面32b,42bが溶融した半田に沈み込む。そして、このリード30,40の沈み込みによって放熱基板50の下面50bを回路基板9の搭載面9aに近づけて接触させることができる。
以上説明した第四実施形態の構成は、前述した第二実施形態にも適用することが可能である。
以上、四つの実施形態により本発明の詳細を説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、第四実施形態の半導体装置4を回路基板9に実装する場合には、放熱基板50の下面50bを直接接触させなくてもよく、例えば第一〜第三実施形態の場合と同様に、半田によって放熱基板50の下面50bを回路基板9の搭載面9aに接合させてもよい。ただし、この場合には、放熱基板50と回路基板9との間の半田の厚みを、リード30,40の接合面32b,42bと回路基板9との間の半田84の厚みよりも薄く設定することが好ましい。
また、半導体装置に備えるダイパッド10及び半導体チップ20の数は、上述した四つの実施形態のように一つに限らず、例えば複数であってもよい。
このような構成では、例えば図5に示すように、放熱基板50の導電性層53を複数(図示例では二つ)に分割して形成し、これら複数の導電性層53を互いに電気的に絶縁させるように配した上で、各ダイパッド10を半田(不図示)によって個別の導電性層53に接合すればよい。この場合、複数のダイパッド10が導電性層53を介して互いに電気接続されることを防止できるため、様々な電気接続構造を有する半導体装置を製造することが可能となる。
また、同一のダイパッド10や接続板70に固定される半導体チップ20の数も、上述した実施形態のように一つに限らず、例えば図5に示すように、複数であってもよい。
なお、図5に示す半導体装置では、四つの半導体チップ20、二つのダイパッド10、二つの接続板及び四つのリード30,40によってブリッジ回路が構成されている。また、図5における線分A−Aによる線視断面は、図1〜4に示す半導体装置1〜4の断面図に対応させることができる。
また、上述した全ての実施形態では、第一リード30及びダイパッド10、あるいは、第二リード40及び接続板70が、それぞれ一体に形成されるとしたが、例えば別個に形成されて半田等によって互いに接合あるいは連結されていても構わない。このような構成であっても、第一実施形態においても述べたように、半導体装置の製造に際して、リフローによって第一リード30とダイパッド10との接合、及び、第二リード40と接続板70との接合を同時に行うことが可能であるため、半導体装置の製造効率が低下することは無い。なお、第一リード30及びダイパッド10、あるいは、第二リード40及び接続板70の少なくとも一方が別個に形成されていれば、半導体装置を構成する全てのリード30,40を単一のリードフレームで構成することができ、このリードフレームを用いて半導体装置を製造することも可能となる。
さらに、リード30,40の他端部32,42は、モールド樹脂60の外部に突出しているが、少なくとも回路基板9の搭載面9aに接合させる接合面32b,42bが露出していればよく、例えば接合面32b,42bを除くリード30,40の他端部32,42がモールド樹脂60によって封止されてもよい。
また、放熱基板50の下面50bは、モールド樹脂60の下面60bと共に同一平面をなすことに限らず、例えばモールド樹脂60の下面60bから突出した位置に配されてもよいし、モールド樹脂60の下面60bから窪んだ位置に配されてもよい。
1,2,3,4 半導体装置
9 回路基板
9a 搭載面
10 ダイパッド
10a 上面
10b 下面
20 半導体チップ
30,40 リード
31,41 一端部
32,42 他端部
32b,42b 接合面
50 放熱基板
50b 下面
51 金属板
51b 下面
51c 側面
52 絶縁層
53 導電性層
54 窪み部
60 モールド樹脂

Claims (6)

  1. 回路基板の搭載面に表面実装する表面実装型の半導体装置であって、
    導電性を有する板状のダイパッドと、
    当該ダイパッドの上面に固定される半導体チップと、
    導電性を有する帯板状に形成されて、その長手方向の一端部が前記ダイパッドと電気的に連結されることにより前記半導体チップに電気接続される第一のリードと、
    前記半導体チップにおいて前記ダイパッドと固定された第1の表面と反対側の第2の表面に電気的に接続され、前記半導体チップを覆うように前記第2の表面に固定された接続板と、
    導電性を有する帯板状に形成されて、その長手方向の一端部が前記接続板と電気的に連結されることにより前記半導体チップに電気接続される第二のリードと、
    前記ダイパッドの下面に重ねて固定される放熱基板と、
    少なくとも前記第一のリードおよび前記第二のリードの他端部及び前記放熱基板の下面が露出するように、前記ダイパッド、前記半導体チップ、前記第一のリードおよび前記第二のリード及び前記放熱基板を封止するモールド樹脂と、を備え、
    前記放熱基板が、その下面をなして導電性を有する金属板、前記金属板の上面全体に形成され電気的な絶縁性を有する絶縁層、及び、前記絶縁層の上面全体に形成され前記金属板よりも薄い導電性層がこの順に積層された層構成を有し、
    前記放熱基板の下面が、前記第一のリードおよび前記第二のリードの前記各他端部のうち前記回路基板の搭載面に対向させる接合面と同一方向に向いていることを特徴とする半導体装置。
  2. 前記放熱基板と前記ダイパッドとの固定、前記ダイパッドと前記半導体チップとの固定、及び前記接続板と前記半導体チップとの固定が、半田によって行われていることを特徴とする請求項1に記載の半導体装置。
  3. 平面視した前記導電性層の大きさが、平面視した前記ダイパッドの大きさよりも大きく設定されていることを特徴とする請求項1又は請求項2に記載の半導体装置。
  4. 前記絶縁層は、厚みが25μm以上150μm以下のポリイミドからなり、
    前記金属板は、厚みが18μm以上300μm以下の金属材料からなり、
    前記導電性層は、厚みが18μm以上300μm未満の金属材料からなることを特徴とする請求項1から請求項3のいずれか1項に記載の半導体装置。
  5. 前記モールド樹脂が、前記金属板の側面を埋設するように形成されていることを特徴とする請求項1から請求項4のいずれか1項に記載の半導体装置。
  6. 前記金属板には、その下面から前記金属板の厚さ方向に窪むと共に前記金属板の側面に開口する窪み部が形成され、
    当該窪み部に、前記モールド樹脂が入り込んでいることを特徴とする請求項5に記載の半導体装置。
JP2011208023A 2011-09-22 2011-09-22 半導体装置 Expired - Fee Related JP6179003B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011208023A JP6179003B2 (ja) 2011-09-22 2011-09-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011208023A JP6179003B2 (ja) 2011-09-22 2011-09-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2013069910A JP2013069910A (ja) 2013-04-18
JP6179003B2 true JP6179003B2 (ja) 2017-08-16

Family

ID=48475234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011208023A Expired - Fee Related JP6179003B2 (ja) 2011-09-22 2011-09-22 半導体装置

Country Status (1)

Country Link
JP (1) JP6179003B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109637983B (zh) * 2017-10-06 2021-10-08 财团法人工业技术研究院 芯片封装

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60133658U (ja) * 1984-02-15 1985-09-06 三菱電線工業株式会社 電気絶縁基板
US5151777A (en) * 1989-03-03 1992-09-29 Delco Electronics Corporation Interface device for thermally coupling an integrated circuit to a heat sink
JPH0617249U (ja) * 1992-07-29 1994-03-04 サンケン電気株式会社 半導体装置
JPH07115253A (ja) * 1993-10-18 1995-05-02 Hitachi Chem Co Ltd 金属ベース基板
JPH1022629A (ja) * 1996-07-01 1998-01-23 Hitachi Chem Co Ltd 保護フィルム付金属ベース基板の製造方法
JP2003197664A (ja) * 2001-12-28 2003-07-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2010040846A (ja) * 2008-08-06 2010-02-18 Yamaha Corp 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2013069910A (ja) 2013-04-18

Similar Documents

Publication Publication Date Title
JP4438489B2 (ja) 半導体装置
US10204882B2 (en) Stacked package module having an exposed heat sink surface from the packaging
JP5271886B2 (ja) 半導体装置およびその製造方法
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
JP5928485B2 (ja) 半導体装置および半導体装置の製造方法
JP4651359B2 (ja) 半導体装置およびその製造方法
WO2012157583A1 (ja) 半導体装置とその製造方法
WO2009110376A1 (ja) リードフレーム基板、半導体モジュール、及びリードフレーム基板の製造方法
JP2006134990A (ja) 半導体装置
US20190355656A1 (en) Semiconductor device
JP2015005681A (ja) 半導体装置及びその製造方法
JP2011187574A (ja) 半導体装置及びその製造方法並びに電子装置
JP6697944B2 (ja) 電力用半導体装置
JP2006253354A (ja) 回路装置およびその製造方法
JP6048238B2 (ja) 電子装置
JP2017135183A (ja) 半導体装置
JP7232123B2 (ja) 配線基板、電子装置、及び配線基板の製造方法
JP6179003B2 (ja) 半導体装置
JP2012209590A (ja) 電子部品搭載多層配線基板及びその製造方法
JP2011003818A (ja) モールドパッケージ
JP5124329B2 (ja) 半導体装置
KR20130004395U (ko) 반도체 패키지
JP2007201251A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP2012146765A (ja) 半導体装置および半導体装置の製造方法
US20240178094A1 (en) Semiconductor package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150903

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160405

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160415

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20160520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170623

R150 Certificate of patent or registration of utility model

Ref document number: 6179003

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees