JP5928485B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP5928485B2
JP5928485B2 JP2013557417A JP2013557417A JP5928485B2 JP 5928485 B2 JP5928485 B2 JP 5928485B2 JP 2013557417 A JP2013557417 A JP 2013557417A JP 2013557417 A JP2013557417 A JP 2013557417A JP 5928485 B2 JP5928485 B2 JP 5928485B2
Authority
JP
Japan
Prior art keywords
conductive pattern
insulating substrate
semiconductor device
mold resin
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013557417A
Other languages
English (en)
Other versions
JPWO2013118478A1 (ja
Inventor
典弘 梨子田
典弘 梨子田
秀世 仲村
秀世 仲村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2013118478A1 publication Critical patent/JPWO2013118478A1/ja
Application granted granted Critical
Publication of JP5928485B2 publication Critical patent/JP5928485B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

この発明は、半導体モジュールなどの半導体装置に関する。特に、導電パターン付絶縁基板の側面と接する箇所でのモールド樹脂の剥離を防止できる構造を有する半導体装置およびその製造方法に関する。
【背景技術】
近年、インバータやコンバータなどの電力変換装置に半導体モジュールなどの半導体装置が多用されている。
図８は、従来の半導体装置７００の構成図であり、同図（ａ）は要部断面図、同図（ｂ）は同図（ａ）のＢ部拡大図である。この半導体装置７００は、半導体チップ６１の裏面が導電パターン付絶縁基板５１に半田等の接合材６６で接合している。半導体チップ６１のおもて面はインプラントピン付プリント基板６２のインプラントピン６３に半田などの接合材６７で接合している。プリント基板６２にはインプラントピン６３と接続する電気配線が形成されている（特許文献１参照）。尚、導電パターン付絶縁基板５１はＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）基板と称することもある。また、前記のインプラントピン６３とは、プリント基板６２に差し込まれプリント基板６２に形成された導電パターンに接続する導電性のポスト（ピン）のことである。
この構造では半導体チップ６１および導電パターン付絶縁基板５１をモールド樹脂６５で封止している。この導電パターン付絶縁基板５１はセラミックなどの絶縁基板５２と、絶縁基板５２のおもて面５２ａに形成される導電パターン５３と、裏面５２ｂに形成される裏面放熱板５４で構成され、裏面放熱板５４はモールド樹脂６５から露出し、モールド樹脂６５と表面高さが同一である。また、導電パターン５３は絶縁基板５２のおもて面５２ａに回路パターンが形成された薄い銅箔である薄銅膜５３ｂを固着し、その薄銅膜５３ｂに厚い銅板５３ａを拡散接合５９することで形成される。また、裏面放熱板５４は、絶縁基板５２の裏面５２ｂに薄銅膜５４ｂを固着し、その薄銅膜５４ｂに厚い銅板５４ａを拡散接合５９することで形成される。薄銅膜５３ｂ、５４ｂの厚さは例えば数百μｍであり厚い銅板５３ａ，５４ａの厚さは例えば、１ｍｍ程度である。尚、図中の符号６４は外部導出端子である。
この導電パターン付絶縁基板５１を構成する絶縁基板５２は、半導体チップ６１と裏面放熱板５４が接する冷却フィンとの絶縁を確保し、半導体チップ６１で発生した熱を冷却フィンに伝達する働きをする。半導体チップ６１で発生した熱は、導電パターン５３、絶縁基板５２、裏面放熱板５４、図示しないコンパウンドを経由して冷却フィンへ流れる。このように、この構造は半導体チップ６１の裏面側から主に一方向に放熱されるため、片面冷却となる。前記のコンパウンドは裏面放熱板５４と冷却フィンの間の接触熱抵抗を下げるために用いられる。
この構造においては、導電パターン５３や裏面放熱板５４に厚い銅板５３ａ，５４ａを用いることで、Ｃｕによって熱を拡散させてから、Ｃｕより熱伝導率の悪いセラミックを通すことで熱抵抗を小さくする効果と熱容量が大きくなり、過負荷運転時の急峻な温度上昇を抑制することができる。
また、このモールド樹脂６５で封止された半導体装置７００のパッケージはフルモールドパッケージであり、通常の半導体モジュールなどで用いられるゲル充填構造のパッケージに比べ、次の特徴がある。
（１）モールド樹脂６５にエポキシ樹脂などの高耐熱材料が使え、耐熱温度を上げることができる。
（２）半導体チップ６１や配線がモールド樹脂６５で固定できるため、振動に強い。
（３）外形の成型と内部充填を同時に行えるため、低コストである。
図９は、従来の別の半導体装置８００の要部断面図である。この半導体装置は、半導体モジュールであり、放熱ベース７１と、この放熱ベース７１上に固着する導電パターン付絶縁基板７２と、導電パターン付絶縁基板７２の導電パターン７３に固着する半導体チップ７４および外部リード７５と、これらを封止するモールド樹脂７６で構成される。放熱ベース７１の外周部のおもて面には導電パターン付絶縁基板７２を取り囲む溝７７が形成され、この溝７７によりモールド樹脂７６の剥離が防止されている（特許文献２参照）。
また、特許文献３では、放熱用金属ベースの上にチップ用ベース,半導体チップ,外部導出端子を順に積み重ねて実装し、かつ外囲ケースを取付けてその内部にモールド樹脂を充填してなる半導体装置において、チップ用ベースの周側面に周囲からモールド樹脂が入り込む庇付きの切込み溝を形成し、ここに入りこんだ樹脂の投錨（アンカー）効果でモールドとの間の界面がヒートサイクルに起因して剥離するのを防止することが記載されている。
また、特許文献４では、金属ベースに半導体チップをハンダ付けし、モールド樹脂で封止した樹脂モールド半導体素子において、金属ベースの側面に、金属ベースのＭＯＳＦＥＴチップを接合した面と平行な溝を設けることで、高温高湿状態をはじめとする耐環境性にすぐれた信頼性の高い半導体素子を提供できることが記載されている。
【先行技術文献】
【特許文献】
【特許文献１】特開２００９−６４８５２号公報
【特許文献２】特開２００６−３２６１７号公報
【特許文献３】特開平６−１３５０１号公報
【特許文献４】特開２０００−３０７０４４号公報
【発明の概要】
【発明が解決しようとする課題】
前記した図８で示すモールド樹脂６５で封止された半導体装置７００では、モールド樹脂６５と導電パターン付絶縁基板５１を構成する各部材（導電パターン５３、絶縁基板５２、半導体チップ６１および裏面放熱板５４など）との密着性が信頼性に大きく影響を与える。
図８の構造においては、熱応力による反りにより導電パターン付絶縁基板５１とモールド樹脂６５の間で剥離が生じるという課題があった。これは、線膨張係数が樹脂より大幅に小さいセラミックを用いたＤＣＢ基板が埋め込まれた構造のためである。半導体チップ６１が搭載される導電パターン５３（回路パターン）とモールド樹脂６５の剥離が生じた場合、半導体チップ６１と導電パターン５３（回路パターン）の接合部に応力が集中し、接合部劣化が加速する。また、裏面放熱板５４とモールド樹脂６５の剥離が生じた場合でも、絶縁基板５２への応力集中が顕著となり、絶縁基板５２のクラックによる絶縁不良が発生する。特に、ＳｉＣデバイスを搭載した半導体モジュールには、高温駆動（Ｔｊ＝２００℃）の要求があり、熱応力による反りが増大し、上記のようなモールド樹脂６５の剥離が起因となる信頼性低下の懸念がある。つまり、高温動作する素子では、成形温度が高い樹脂を用いる必要があり、そのため、高い温度で樹脂を硬化させて常温に戻す。そうすると、温度差が大きくなり反りが増大する。
また、導電パターン５３とモールド樹脂６５の剥離が生じると、導電パターン５３の角部からモールド樹脂６５にクラックが導入される。このクラックがモールド樹脂６５の表面に達すると、水分がこのクラックを通して入り込み半導体チップ６１に達すると、特性劣化や信頼性の低下を引き起こす場合がある。
図１０は、樹脂成型後の半導体装置７００の変形を示した図である。図１０ではインプラントピン付プリント基板６２は図示されていない。成形後、室温に戻るときモールド樹脂６５の膨張率が、導電パターン付絶縁基板５１より大きいため、導電パターン５３とモールド樹脂６５の間および裏面放熱板５４とモールド樹脂６５の間に引っ張り応力が発生する。モールド樹脂６５の量は導電パターン付絶縁基板５１を構成する絶縁基板５２の上側が下側より多いので、半導体装置７００は上方で縮むように変形する。
図１１は、モールド樹脂６５と厚い銅板５３ａの引っ張り応力を示す模式図である。矢印の長さが引っ張り応力の大きさを表す。モールド樹脂６５と導電パターン５３を構成する厚い銅板５３ａの下方の界面で引張り応力が集中し、この箇所から剥離が開始される。この剥離は導電パターン５３側および裏面放熱板５４側（図示せず）の双方で発生する。
この半導体装置７００において、図１１に示すように、半導体チップ６１が固着した導電パターン５３とモールド樹脂６５の間で剥離が生じると、半導体チップ６１と導電パターン５３の接合部（接合材６６のある箇所）に応力が集中し、接合部劣化が加速する場合がある。
また、裏面放熱板５４からモールド樹脂６５が剥離すると、この剥離によって絶縁基板５２へ加わる応力が変化して、応力集中を起こす場合が発生する。この応力集中が強くなると絶縁基板５２にクラックが導入されて、絶縁不良を発生する。前記したように、特に、ＳｉＣデバイスを搭載した半導体装置では、高温駆動（Ｔｊ＝２００℃）の要求があり、熱応力による反りが増大し、上記のようなモールド樹脂６５の剥離に起因する信頼性の低下を招きやすい。
導電パターン付絶縁基板５１（ＤＣＢ基板）を構成するセラミック（絶縁基板５２）の膨張係数は、３〜８ｐｐｍ程度であるが、Ｃｕ（導電パターン５３および裏面放熱板５４）は１６．５ｐｐｍ、樹脂（モールド樹脂６５）は低いもので１８〜２０ｐｐｍ程度（常温）である。従って、フルモールドパッケージに導電パターン付絶縁基板５１（ＤＣＢ基板）が内蔵されていると、パッケージ内部に熱応力が働く。モールド樹脂６５による封止は、高温で行われるので、温度を下げると、モールド樹脂６５が収縮して、モールド樹脂６５と導電パターン付絶縁基板５１の間で引っ張り応力が生じる。この引っ張り応力は低温になるほど大きくなる。つまり、モールド樹脂の成形温度が高いほど引っ張り応力は大きくなる。
ここで導電パターン付絶縁基板５１（ＤＣＢ基板）のセラミック付近の銅薄膜５３ｂ，５４ｂおよび厚い銅板５３ａ，５４ａの膨張係数は、見かけ上銅材本来の膨張係数より小さく、セラミックの膨張係数に近くなり、厚み方向（チップ搭載側）へ離れると銅材本来の膨張係数に近づく。従って、厚い銅板５３ａ，５４ａの銅薄膜５３ｂ，５４ｂとの接合部付近では厚い銅板５３ａ，５４ａとモールド樹脂６５との膨張係数差が大きくなり、モールド樹脂６５と導電パターン付絶縁基板５１（ＤＣＢ基板）間の引っ張り応力が大きくなる。
一方、モールド樹脂６５との接着強度は、銅材よりセラミックの方が（膨張係数差を考慮してなお）強い。更に銅薄膜５３ｂ，５４ｂおよび厚い銅板５３ａ，５４ａの面にめっきが施されていたり汚損があるとモールド樹脂６５の密着性が著しく低下する。
そのため、例えば、ヒートサイクル負荷や温度サイクル負荷などが半導体装置７００に印加されると、厚い銅板５３ａ，５４ａの側面５５，５６（導電パターン５３および裏面放熱板５４の側面）でセラミック（絶縁基板）に近い側からモールド樹脂６５の剥離が進展する。この剥離の進展は、半導体チップ６１と導電パターン５３の接合部等の破損（接合材６６の破損）につながり、半導体装置７００の信頼性を低下させ、寿命を短くする。
また、図９では、放熱ベース７１を大きくしてそのおもて面に溝７７を形成することでモールド樹脂７６の密着性を向上させている。しかし、絶縁基板７２ａより放熱ベース７１が大きくなり、半導体装置８００の外形が大きくなる。
また、特許文献３では、導電パターンの側面に庇を設けて、樹脂との密着性を高めることが記載されている。しかし、裏面放熱板に凹状の溝を設けて樹脂との密着性を高めることについて示唆する記載はない。
また、特許文献４では、リードフレームが固着した金属ベースの側面に、溝を設けることで、モールド樹脂の密着性を向上させることは記載されている。しかし、リードフレーム（導電パターンに相当する）に凹状の溝を形成してモールド樹脂の密着性を向上させる記載はない。
つまり、特許文献３および特許文献４において、導電パターン付絶縁基板を用いて、その基板の両側にモールド樹脂が配置され、その基板のおもて面の導電パターンおよび裏面放熱板の双方の側面に凹状の溝を形成してモールド樹脂の密着性を高めることについては記載されていない。
この発明の目的は、前記の課題を解決して、外形を大きくせずに導電パターン付絶縁基板とモールド樹脂との密着性を向上することができる半導体装置を提供することである。
【課題を解決するための手段】
前記の目的を達成するために、特許請求の範囲の請求項１に記載の発明によれば、絶縁基板と該絶縁基板のおもて面に形成される導電パターンと前記絶縁基板の裏面に形成される裏面放熱板を備える導電パターン付絶縁基板と、前記導電パターン上に接合材で接合される半導体チップおよび外部導出端子と、前記裏面放熱板面および前記外部導出端子の端部が露出され、前記導電パターン付絶縁基板のおもて面、前記導電パターン付絶縁基板の裏面、前記半導体チップ、前記裏面放熱板の露出面を除く箇所および前記外部導出端子の端部を除く箇所を封止するモールド樹脂と、を具備する半導体装置であって、前記導電パターンおよび前記裏面放熱板の一方の面および他方の面のうち、一方の面を前記絶縁基板側とし、前記導電パターンおよび前記裏面放熱板のそれぞれの側面に、前記一方の面が前記他方の面より外方に張り出しており、滑らかな表面を有する弓型形状の溝が形成され、該弓型形状の溝に前記モールド樹脂が充填されている構成とする。
また、特許請求の範囲の請求項２に記載の発明によれば、請求項１に記載の発明において、前記弓型形状の溝は、前記他方の面と接する箇所が丸まっているとよい。
また、特許請求の範囲の請求項３に記載の発明によれば、請求項１に記載の発明において、前記導電パターンおよび前記裏面放熱板が、前記絶縁基板のおもて面および裏面にそれぞれ形成される厚い金属板からなり、前記弓型形状の溝が前記厚い金属板の側面に形成されるとよい。
また、特許請求の範囲の請求項４に記載の発明によれば、請求項１〜３のいずれか一項に記載の発明において、前記弓型形状の溝が、前記導電パターンおよび前記裏面放熱板の全側面に連続した筋状に形成されるか、もしくは側面の一部に点在して形成されるとよい。
また、特許請求の範囲の請求項５に記載の発明によれば、請求項１〜４のいずれか一項に記載の発明において、前記半導体チップ上にインプラントピン付プリント基板が配置され、前記半導体チップのおもて面と前記インプラントピンの先端が接合材で固着され、前記インプラントピン付プリント基板が前記モールド樹脂で封止されるとよい。
また、特許請求の範囲の請求項６に記載の発明によれば、請求項１または５に記載の発明において、前記接合材が、半田もしくは金属粒子を含む接合材であるとよい。
また、特許請求の範囲の請求項７に記載の発明によれば、絶縁基板と該絶縁基板のおもて面に形成される導電パターンと前記絶縁基板の裏面に形成される裏面放熱板を備える導電パターン付絶縁基板と、前記導電パターン上に接合材で接合される半導体チップおよび外部導出端子と、前記裏面放熱板面および前記外部導出端子の端部が露出され、前記導電パターン付絶縁基板のおもて面、前記導電パターン付絶縁基板の裏面、前記半導体チップ、前記裏面放熱板の露出面を除く箇所および前記外部導出端子の端部を除く箇所を封止するモールド樹脂と、を具備する半導体装置の製造方法であって、前記導電パターンおよび前記裏面放熱板の一方の面および他方の面のうち、一方の面を前記絶縁基板側とし、前記導電パターンおよび前記裏面放熱板のそれぞれの側面に、前記一方の面が前記他方の面より外方に張り出しており、滑らかな表面を有する弓型形状の溝をエッチングにより形成する工程と、該弓型形状の溝に前記モールド樹脂を充填しながら該モールド樹脂で封止する工程と、を含む構成とする。
また、特許請求の範囲の請求項８に記載の発明によれば、請求項７に記載の発明において、前記弓型形状の溝を形成する工程の後に、該弓型形状の溝と前記他方の面と接する箇所をエッチングにより丸める工程をさらに含むとよい。
この発明によれば、導電パターン付絶縁基板の導電パターンおよび裏面放熱板のそれぞれの側面に凹状の溝を設け、この凹状の溝にモールド樹脂が充填するようにする。凹状の溝を設けることでモールド樹脂の接着面積が増大する。また、モールド樹脂が凹状の溝に充填されることでアンカー（投錨）効果が発生する。このように、接着面積の増大とアンカー効果により、導電パターン付絶縁基板とモールド樹脂との密着性を向上させることができる。その結果、半導体装置の信頼性を向上させることができる。
また、導電パターン付絶縁基板を構成する導電パターンおよび裏面放熱板のそれぞれの側面に凹状の溝が形成されているので、半導体装置の外形は大きくならない。
【図面の簡単な説明】
【図１】この発明の第１実施例の半導体装置１００の構成図であり、（ａ）は要部断面図、（ｂ）は（ａ）のＡ部拡大図である。
【図２】図１の導電パターン付絶縁基板１の要部平面図である。
【図３】この発明の第２実施例の半導体装置２００の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。
【図４】この発明の第３実施例の半導体装置３００の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。
【図５】この発明の第４実施例の半導体装置４００の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。
【図６】図５と異なる凹状の溝７を形成した導電パターン付絶縁基板１の要部平面図であり、（ａ）は貫通しない多数の穴２４の図、（ｂ）は貫通孔２５と穴２４を組み合わせた図である。
【図７】この発明の第５実施例の半導体装置５００の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。
【図８】従来の半導体装置７００の構成図であり、（ａ）は要部断面図、（ｂ）は（ａ）のＢ部拡大図である。
【図９】従来の別の半導体装置８００の要部断面図である。
【図１０】樹脂成型後の半導体装置７００の変形を示した図である。
【図１１】モールド樹脂と厚い銅板の引っ張り応力を示す模式図である。
【発明を実施するための形態】
この発明では、導電パターン付絶縁基板１の導電パターン３および裏面放熱板４の側面５，６に凹状の溝７を形成して、導電パターン付絶縁基板１とモールド樹脂１５の密着性を高め剥離を防止している。つぎに、実施の形態を以下の実施例で説明する。
＜実施例１＞
図１は、この発明の第１実施例の半導体装置１００の構成図であり、同図（ａ）は要部断面図、同図（ｂ）は同図（ａ）のＡ部拡大図である。この半導体装置１００はインプラントピン付プリント基板１２を有するフルモールドパッケージの半導体モジュールを例に挙げた。
この半導体装置１００は、導電パターン付絶縁基板１と、導電パターン３に固着した半導体チップ１１と、インプラントピン１３を固着したインプラントピン付プリント基板１２と、導電パターン３およびインプラントピン付プリント基板１２に固着する外部導出端子１４と、これらを封止するモールド樹脂１５とで構成される。裏面放熱板４はモールド樹脂１５から露出し、モールド樹脂１５と表面高さが同一である。また、この裏面放熱板４は図示しない冷却フィンなどに固定されて使用されることが多い。
前記の導電パターン付絶縁基板１は、絶縁基板２（例えば、数百μｍの厚さのセラミック板）と、この絶縁基板２のおもて面２ａに形成される導電パターン３（例えば、１ｍｍ程度の厚さ）と、絶縁基板２の裏面２ｂに形成される裏面放熱板４（例えば、導電パターン３と同じ厚さ）とで構成される。また、導電パターン３と裏面放熱板４は、絶縁基板２のおもて面２ａおよび裏面２ｂに形成した例えば、数百μｍの銅薄膜３ｂ，４ｂに厚い銅板３ａ，４ａを拡散接合９することでそれぞれ形成される。導電パターン３と裏面放熱板４の側面５，６の全域には同一形状の凹状の溝７であるＵ字型溝８が連続して筋状に形成されている。この凹状の溝７は側面５，６の一部にそれぞれ形成される場合もある。このＵ字型溝８は予め厚い銅板３ａ，４ａに切削加工などで形成する場合と、厚い銅板３ａ、４ａを銅薄膜３ｂ、４ｂに拡散接合９した後に形成する場合がある。また、Ｕ字型溝８が形成された厚い銅板３ａ，４ａを絶縁基板２の両側にロー付けして、導電パターン付絶縁基板１にする場合もある。また、厚い銅板３ａ，４ａをロー付けして導電パターン付絶縁基板１にした後で、厚い銅板３ａ，４ａにＵ字型溝８を形成する場合もある。尚、前記の導電パターン３および裏面放熱板４は銅材を用いた場合を示したが、銅材以外の金属材（導電材）を用いる場合もある。前記の導電パターン付絶縁基板１はＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）基板と称することもある。
ここでは、裏面放熱板４の平面形状は、導電パターン３の平面形状を絶縁基板２の裏面２ｂ側に投影した形状としている。このように導電パターン３と裏面放熱板４の平面形状と厚さを同じにすることで、導電パターン付絶縁基板１の反りを極めて小さくすることができる。勿論、裏面放熱板４は導電パターン３のような回路パターンを形成しない全面が板状である場合もある。この場合は導電パターン付絶縁基板１の反りは大きくなる。
前記したように、導電パターン３（回路パターン）の側面とヒートスプレッダとなる裏面放熱板４の側面にＵ字型溝８がそれぞれ形成されている。導電パターン付絶縁基板１において、半導体チップ１１の裏面と導電パターン３は半田あるいは金属粒子等の接合材１６により固着される。またインプラントピン１３と半導体チップ１１のおもて面とは半田あるいは金属粒子等の接合材１７により固着される。
図２は、図１の導電パターン付絶縁基板１の要部平面図である。点線は凹状の溝７であるＵ字型溝８であり、導電パターン３と裏面放熱板４の側面５，６の全域に連続した筋状に形成されている。これらをエポキシ樹脂等のモールド樹脂１５により、封止することでフルモールドパッケージの半導体装置１００を形成する。図のＸ−Ｘ線で切断した要部断面図が図１（ｂ）である。
モールド樹脂１５による封止により導電パターン３の側面５および裏面放熱板４の側面６に形成されたＵ字型溝８に樹脂を充填し硬化する。そうすると、モールド樹脂１５と部材である導電パターン３および裏面放熱板４の接着に加え、Ｕ字型溝８によるアンカー（投錨）効果が生じてモールド樹脂１５の密着性が向上し、剥離が防止される。
剥離が防止されることで、クラックの発生が抑制され、吸湿に起因する半導体チップ１１の特性劣化を防ぐことができる。
また、半導体チップ１１と導電パターン３の接合部（半田などの接合材１６）に応力が集中するのを防止できる。
さらに、導電パターン付絶縁基板１を構成する絶縁基板２に印加される応力集中が防止され、絶縁基板２にクラックが導入されることを防止できる。
このように、導電パターン３の側面５および裏面放熱板４の側面６に凹状の溝７であるＵ字型溝８を形成することで、モールド樹脂１５の密着性を向上させているので、半導体装置１００の外形は特許文献２の場合に比べて小さくできる。また、モールド樹脂１５の剥離が防止されるので、クラックによる絶縁基板２の絶縁強度が低下することを防止できる。
また、前記したＵ字型溝８は、Ｕ字を横にした状態で導電パターン３および裏面放熱板４の側面５，６の全域にそれぞれ一周するように筋状に形成される。
本構造とすることで、モールド樹脂１５と導電パターン３および裏面放熱板４のそれぞれの側面５，６での接着面積が増加し、更にＵ字型溝８にモールド樹脂１５が充填されることでアンカー効果が生じて、モールド樹脂１５の密着性が向上する。モールド樹脂１５の密着性が向上することで、半導体装置１００の耐温度サイクル性が向上し、信頼性を高めることができる。
さらに、この発明ではモールド樹脂１５の密着性を向上させる手段が、導電パターン３および裏面放熱板４のそれぞれの側面５，６に凹状の溝７を形成するだけなので、チップレイアウトおよび外形に影響を及ぼさない。そのため、チップレイアウトや外形について従来と同じ設計でモールド樹脂１５の密着性を高めることができる。
尚、前記の半導体チップは、シリコンチップの他に、例えば、ＳｉＣチップなどのワイドバンドギャップ基板を用いたチップなどである。本発明は、高温で使用されるワイドバンドギャップ基板を用いたチップには特に有効である。
＜実施例２＞
図３は、この発明の第２実施例の半導体装置２００の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。図３は半導体装置２００を構成する導電パターン付絶縁基板１を示し、図３の半導体装置２００と図１の半導体装置１００の違いは、導電パターン付絶縁基板１に形成した凹状の溝７がＵ字型溝８から三角型溝２１に変更されている点である。この凹状の溝７は、端面から奥に向かって狭くなっている三角型溝２１である。三角型溝２１を形成することで従来構造に比べて密着面積が増大するため、モールド樹脂１５の密着性は向上する。この三角型溝２１は切削加工で形成される。
＜実施例３＞
図４は、この発明の第３実施例の半導体装置３００の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。図４は半導体装置３００を構成する導電パターン付絶縁基板１を示し、図４の半導体装置３００と図１の半導体装置１００の違いは、導電パターン付絶縁基板１に形成した凹状の溝７がＵ字型溝８から逆テーパー型溝２２に変更されている点である。
この凹状の溝７は、側面５，６に向かって狭くなる逆テーパー型溝２２となっており、図１のＵ字型溝８と比較して、アンカー効果が大きくなり、モールド樹脂１５の密着性はさらに向上する。この逆テーパー型溝２２（通称、アリ溝と言われる溝）は、幅が広い場合は切削加工が可能であるが、狭い場合は、ワイヤ加工や放電加工を用いて形成される。
＜実施例４＞
図５は、この発明の第４実施例の半導体装置４００の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。図５は半導体装置４００を構成する導電パターン付絶縁基板１を示し、図５の半導体装置４００と図１の半導体装置１００の違いは、導電パターン付絶縁基板１に形成した凹状の溝７がＵ字型溝８から貫通孔２３に変更されている点である。
この凹状の溝７は、側面５，６および半導体チップ１１が固着する面（厚い銅板３ａのおもて面）に沿って平行に形成された点在する貫通孔２３である。貫通孔２３は側面から奥に向かって対向する側面に突き抜けるように形成され、この貫通孔２３の表層のみが凹状の穴として用いられる。
図６は、図５と異なる凹状の溝７を形成した導電パターン付絶縁基板１の要部平面図であり、同図（ａ）は貫通しない多数の穴２４の図、同図（ｂ）は貫通孔２５と穴２４を組み合わせた図である。
同図（ａ）はコーナー部にも穴２４が形成されている。同図（ｂ）はコーナー部は貫通孔２５が形成され、その他の辺部には穴２４が形成されている。
この場合も実施例１と同様の効果が得られる。
＜実施例５＞
図７は、この発明の第５実施例の半導体装置５００の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。図７は半導体装置５００を構成する導電パターン付絶縁基板１を示し、図７の半導体装置５００と図１の半導体装置１００の違いは、導電パターン付絶縁基板１に形成した凹状の溝７がＵ字型溝８から弓型溝２６に変更されている点である。
凹状の溝７は、導電パターン３および裏面放熱板４のそれぞれの側面５，６をエッチングにより形成される。エッチングで形成されるため、弓型溝２６の表面は滑らかなっており、最も応力集中しやすい導電パターン３（厚い銅板３ａ）または裏面放熱板４（厚い銅板４ａ）が絶縁基板２と接する箇所に角部が形成されないので、モールド樹脂１５の剥離が起こり難くなる。この凹状の溝７の断面形状は弓型形状であり弓型溝２６である。
この弓型溝２６を形成する方法について説明する。導電パターン３および裏面放熱板４を構成する厚い銅板３ａ，４ａを絶縁基板２であるセラミックにロー付けする。この場合は銅薄膜３ｂ，４ｂは不要となる。つぎに、エッチングにより厚い銅板３ａ，４ａをパターンニングして逆テーパー状の溝を形成する。このエッチング加工は、レジストの密着性を高める方向の条件調整によって、逆テーパー状にしている。尚、角部を点線Ｃで示すように丸めると、応力集中が抑制されるので好ましい。この点線Ｃの丸み加工はレジスト剥離後の再エッチングなどで行なうとよい。
前記の実施例１から実施例５において、導電パターン３（銅薄膜３ｂと厚い銅板３ａ）および裏面放熱板４（銅薄膜４ｂと厚い銅板４ａ）で角張っている箇所を面取りして丸めると、応力集中が緩和されてモールド樹脂１５にクラックが入ることを抑制できて好ましい。
表１は、実施例１から実施例５の特徴をアンカー効果、加工性、拡散接合性、コストなどで示した。表１の印で◎、○、△は、実施例１から実施例５の中での定性的な比較であり、◎は極めて効果的、○は効果的、△は効果が小さいことを表す。

これらの凹状の溝７は、顧客の要求仕様に合わせて適宜使い分けるとよい。また、凹状の溝７の断面形状は上記のものを組み合わせる場合もあり、上記に限るものではない。
１ 導電パターン付絶縁基板
２ 絶縁基板
２ａ おもて面
２ｂ 裏面
３ 導電パターン
４ 裏面放熱板
５，６ 側面
７ 凹状の溝
８ Ｕ字型溝
９ 拡散接合
１１ 半導体チップ
１２ インプラントピン付プリント基板
１３ インプラントピン
１４ 外部導出端子
１５ モールド樹脂
１６、１７ 接合材
２１ 三角型溝
２２ 逆テーパー型溝
２３，２５ 貫通孔
２４ 穴
２６ 弓型溝

Claims (8)

  1. 絶縁基板と該絶縁基板のおもて面に形成される導電パターンと前記絶縁基板の裏面に形成される裏面放熱板を備える導電パターン付絶縁基板と、
    前記導電パターン上に接合材で接合される半導体チップおよび外部導出端子と、
    前記裏面放熱板面および前記外部導出端子の端部が露出され、前記導電パターン付絶縁基板のおもて面、前記導電パターン付絶縁基板の裏面、前記半導体チップ、前記裏面放熱板の露出面を除く箇所および前記外部導出端子の端部を除く箇所を封止するモールド樹脂と、
    を具備する半導体装置であって、
    前記導電パターンおよび前記裏面放熱板の一方の面および他方の面のうち、一方の面を前記絶縁基板側とし、前記導電パターンおよび前記裏面放熱板のそれぞれの側面に、前記一方の面が前記他方の面より外方に張り出しており、滑らかな表面を有する弓型形状の溝が形成され、該弓型形状の溝に前記モールド樹脂が充填されていることを特徴とする半導体装置。
  2. 前記弓型形状の溝は、前記他方の面と接する箇所が丸まっていることを特徴とする請求項１に記載の半導体装置。
  3. 前記導電パターンおよび前記裏面放熱板が、前記絶縁基板のおもて面および裏面にそれぞれ形成される厚い金属板からなり、前記弓型形状の溝が前記厚い金属板の側面に形成されることを特徴とする請求項１に記載の半導体装置。
  4. 前記弓型形状の溝が、前記導電パターンおよび前記裏面放熱板の全側面に連続した筋状に形成されるか、もしくは側面の一部に点在して形成されることを特徴とする請求項１〜３のいずれか一項に記載する半導体装置。
  5. 前記半導体チップ上にインプラントピン付プリント基板が配置され、前記半導体チップのおもて面と前記インプラントピンの先端が接合材で固着され、前記インプラントピン付プリント基板が前記モールド樹脂で封止されることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置。
  6. 前記接合材が、半田もしくは金属粒子を含む接合材であることを特徴とする請求項１または５に記載の半導体装置。
  7. 絶縁基板と該絶縁基板のおもて面に形成される導電パターンと前記絶縁基板の裏面に形成される裏面放熱板を備える導電パターン付絶縁基板と、
    前記導電パターン上に接合材で接合される半導体チップおよび外部導出端子と、
    前記裏面放熱板面および前記外部導出端子の端部が露出され、前記導電パターン付絶縁基板のおもて面、前記導電パターン付絶縁基板の裏面、前記半導体チップ、前記裏面放熱板の露出面を除く箇所および前記外部導出端子の端部を除く箇所を封止するモールド樹脂と、
    を具備する半導体装置の製造方法であって、
    前記導電パターンおよび前記裏面放熱板の一方の面および他方の面のうち、一方の面を前記絶縁基板側とし、前記導電パターンおよび前記裏面放熱板のそれぞれの側面に、前記一方の面が前記他方の面より外方に張り出しており、滑らかな表面を有する弓型形状の溝をエッチングにより形成する工程と、
    該弓型形状の溝に前記モールド樹脂を充填しながら該モールド樹脂で封止する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  8. 前記弓型形状の溝を形成する工程の後に、該弓型形状の溝と前記他方の面と接する箇所をエッチングにより丸める工程をさらに含むことを特徴とする請求項７に記載の半導体装置の製造方法。
JP2013557417A 2012-02-09 2013-02-01 半導体装置および半導体装置の製造方法 Expired - Fee Related JP5928485B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012026346 2012-02-09
JP2012026346 2012-02-09
PCT/JP2013/000570 WO2013118478A1 (ja) 2012-02-09 2013-02-01 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2013118478A1 JPWO2013118478A1 (ja) 2015-05-11
JP5928485B2 true JP5928485B2 (ja) 2016-06-15

Family

ID=48947249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013557417A Expired - Fee Related JP5928485B2 (ja) 2012-02-09 2013-02-01 半導体装置および半導体装置の製造方法

Country Status (3)

Country Link
US (1) US9117795B2 (ja)
JP (1) JP5928485B2 (ja)
WO (1) WO2013118478A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8207607B2 (en) * 2007-12-14 2012-06-26 Denso Corporation Semiconductor device with resin mold
JP6259625B2 (ja) * 2013-10-02 2018-01-10 日産自動車株式会社 絶縁基板と冷却器の接合構造体、その製造方法、パワー半導体モジュール、及びその製造方法
DE112013007709T5 (de) * 2013-12-24 2016-09-15 Mitsubishi Electric Corporation Elektrischer Leistungswandler und Leistungsmodul
KR20150074649A (ko) * 2013-12-24 2015-07-02 삼성전기주식회사 반도체 패키지 및 그 제조 방법
JP2015126119A (ja) * 2013-12-26 2015-07-06 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
WO2015198724A1 (ja) 2014-06-23 2015-12-30 富士電機株式会社 冷却器一体型半導体モジュール
JP6356550B2 (ja) * 2014-09-10 2018-07-11 三菱電機株式会社 半導体装置およびその製造方法
JP2017011216A (ja) * 2015-06-25 2017-01-12 京セラ株式会社 回路基板および電子装置
JP6724449B2 (ja) * 2016-03-18 2020-07-15 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6926497B2 (ja) * 2017-02-03 2021-08-25 三菱電機株式会社 半導体光モジュール
WO2019176260A1 (ja) * 2018-03-13 2019-09-19 住友電気工業株式会社 半導体装置
WO2020157965A1 (ja) * 2019-02-01 2020-08-06 三菱電機株式会社 半導体装置およびその製造方法ならびに電力変換装置
US20200273768A1 (en) * 2019-02-27 2020-08-27 Intel Corporation Crystalline carbon heat spreading materials for ic die hot spot reduction
KR102283906B1 (ko) * 2019-12-27 2021-07-29 이종은 반도체용 방열기판 및 그 제조 방법
WO2021117145A1 (ja) * 2019-12-10 2021-06-17 三菱電機株式会社 半導体パッケージ
EP4050645B1 (en) 2021-02-24 2023-02-22 Hitachi Energy Switzerland AG Power semiconductor device and manufacturing method
WO2023090261A1 (ja) * 2021-11-19 2023-05-25 ローム株式会社 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613501A (ja) * 1992-06-29 1994-01-21 Fuji Electric Co Ltd 樹脂封止形半導体装置
JP3429921B2 (ja) * 1995-10-26 2003-07-28 三菱電機株式会社 半導体装置
JP3206717B2 (ja) * 1996-04-02 2001-09-10 富士電機株式会社 電力用半導体モジュール
JP2000307044A (ja) 1999-04-22 2000-11-02 Fuji Electric Co Ltd 樹脂モールド半導体素子
JP2003273441A (ja) * 2002-03-15 2003-09-26 Hamamatsu Photonics Kk ヒートシンク並びにこれを用いた半導体レーザ装置及び半導体レーザスタック装置
JP2004172379A (ja) * 2002-11-20 2004-06-17 Mitsubishi Materials Corp 放熱体
JP4319591B2 (ja) 2004-07-15 2009-08-26 株式会社日立製作所 半導体パワーモジュール
JP5241177B2 (ja) 2007-09-05 2013-07-17 株式会社オクテック 半導体装置及び半導体装置の製造方法
JP5195282B2 (ja) * 2008-10-28 2013-05-08 富士電機株式会社 半導体装置およびその製造方法
JP5158102B2 (ja) * 2010-01-05 2013-03-06 富士電機株式会社 半導体装置
JP5593864B2 (ja) * 2010-06-10 2014-09-24 トヨタ自動車株式会社 半導体装置冷却器
JP5618659B2 (ja) * 2010-07-09 2014-11-05 日新製鋼株式会社 異方性伝熱体およびその製造法
CN102339818B (zh) * 2010-07-15 2014-04-30 台达电子工业股份有限公司 功率模块及其制造方法

Also Published As

Publication number Publication date
JPWO2013118478A1 (ja) 2015-05-11
US20140332951A1 (en) 2014-11-13
US9117795B2 (en) 2015-08-25
WO2013118478A1 (ja) 2013-08-15

Similar Documents

Publication Publication Date Title
JP5928485B2 (ja) 半導体装置および半導体装置の製造方法
JP4635564B2 (ja) 半導体装置
JP5306171B2 (ja) 半導体装置
US11201121B2 (en) Semiconductor device
US20130015468A1 (en) Semiconductor device and method of manufacturing the same
US20140347836A1 (en) Semiconductor device
JP2005303018A (ja) 半導体装置
JPWO2019087920A1 (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP2015005681A (ja) 半導体装置及びその製造方法
JP2016207910A (ja) 半導体装置
JP5151080B2 (ja) 絶縁基板および絶縁基板の製造方法並びにパワーモジュール用基板およびパワーモジュール
CN113039636A (zh) 功率半导体装置
JP6448418B2 (ja) 電力用半導体装置
JP2020098885A (ja) 半導体装置
JP6337954B2 (ja) 絶縁基板及び半導体装置
JP6150866B2 (ja) 電力半導体装置
JP2012138470A (ja) 半導体素子、半導体装置および半導体装置の製造方法
CN111937127B (zh) 功率半导体芯片上的材料减少的金属板
JP5368357B2 (ja) 電極部材およびこれを用いた半導体装置
WO2021039816A1 (ja) 電気回路基板及びパワーモジュール
JP2007288044A (ja) 半導体装置
JP6317178B2 (ja) 回路基板および電子装置
WO2019163941A1 (ja) パワーモジュール用基板およびパワーモジュール
JP4992302B2 (ja) パワー半導体モジュール
TW200945629A (en) Reflective light-emitting diode

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150908

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20151005

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20151005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160411

R150 Certificate of patent or registration of utility model

Ref document number: 5928485

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees