JP6724449B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP6724449B2
JP6724449B2 JP2016055628A JP2016055628A JP6724449B2 JP 6724449 B2 JP6724449 B2 JP 6724449B2 JP 2016055628 A JP2016055628 A JP 2016055628A JP 2016055628 A JP2016055628 A JP 2016055628A JP 6724449 B2 JP6724449 B2 JP 6724449B2
Authority
JP
Japan
Prior art keywords
conductive portion
insulating plate
gap
semiconductor device
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016055628A
Other languages
English (en)
Other versions
JP2017174837A (ja
Inventor
裕一朗 日向
裕一朗 日向
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016055628A priority Critical patent/JP6724449B2/ja
Priority to CN201710102487.8A priority patent/CN107204321B/zh
Priority to US15/445,998 priority patent/US10204871B2/en
Priority to DE102017203360.6A priority patent/DE102017203360A1/de
Publication of JP2017174837A publication Critical patent/JP2017174837A/ja
Application granted granted Critical
Publication of JP6724449B2 publication Critical patent/JP6724449B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
半導体素子を導電パターン上に搭載して樹脂封止した半導体装置が知られている（例えば、特許文献１〜４参照）。
［特許文献１］ 特開平６−１３５０１号公報
［特許文献２］ 特開２００４−２０７２７７号公報
［特許文献３］ 特開２００９−６４８５２号公報
［特許文献４］ 国際公開２０１３／１１８４７８
しかし、樹脂が導電パターンに十分に固定されていない場合には、導電パターンと樹脂の界面で剥離が生じ、半導体装置の信頼性が低下するおそれがある。
本発明の第１の態様においては、絶縁板と、絶縁板の第１面上に設けられた第１導電部と、第１導電部上に搭載される半導体素子と、絶縁板の第１面側における第１導電部および半導体素子を封止するモールド材料とを備え、絶縁板の材料は、第１導電部の材料よりもモールド材料との密着性が高く、第１導電部は、一部において絶縁板との間にモールド材料が充填された間隙を有する半導体装置を提供する。また、第１の態様に関連して、第１面上に第１導電部が設けられた絶縁板を用意する段階と、第１導電部上に半導体素子を搭載する段階と、絶縁板の第１面側における第１導電部および半導体素子をモールド材料により封止する段階とを備え、絶縁板の材料は、第１導電部の材料よりもモールド材料との密着性が高く、封止する段階は、第１導電部の一部における絶縁板との間の間隙にモールド材料を充填する半導体装置の製造方法を提供する。
本発明の第２の態様においては、絶縁板と、絶縁板の第１面に形成された第１導電部と、第１導電部上に搭載される半導体素子と、絶縁板の第１面側における第１導電部および半導体素子を封止するモールド材料とを備え、第１導電部は、絶縁板側に設けられ、互いに離れた異なる位置で絶縁板の第１面に接合される複数の凸部と、隣接する凸部同士の間の少なくとも一部において、絶縁板との間にモールド材料が充填される間隙とを有する半導体装置を提供する。また、第２の態様と関連して、第１面上に第１導電部が設けられた絶縁板を用意する段階と、第１導電部上に半導体素子を搭載する段階と、絶縁板の第１面側における第１導電部および半導体素子をモールド材料により封止する段階とを備え、第１導電部は、絶縁板側に設けられ、互いに離れた異なる位置で絶縁板の第１面に接合される複数の凸部を有し、封止する段階は、隣接する凸部同士の間の少なくとも一部における、第１導電部と絶縁板との間の間隙にモールド材料を充填する半導体装置の製造方法を提供する。
本発明の第３の態様においては、絶縁板と、絶縁板の第１面に形成された金属膜および金属膜に接合された金属板を有する第１導電部と、金属板上に搭載される半導体素子と、絶縁板の第１面側における第１導電部および半導体素子を封止するモールド材料とを備え、金属板および絶縁板の間の少なくとも一部において、金属膜が設けられずにモールド材料が充填された間隙を有する半導体装置を提供する。また、第３の態様と関連して、第１面上に形成された金属膜および金属膜に接合された金属板を含む第１導電部が設けられた絶縁板を用意する段階と、金属板上に半導体素子を搭載する段階と、絶縁板の第１面側における第１導電部および半導体素子をモールド材料により封止する段階とを備え、封止する段階は、金属板および絶縁板の間の少なくとも一部における、金属膜が設けられていない間隙にモールド材料を充填する半導体装置の製造方法を提供する。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本実施形態に係る半導体装置１０の一例を示す。 図１の半導体装置１０のユニット１００の一部の断面図を示す。 図１のＡ部に係る斜視図を示す。 絶縁板１３０上における凹部１２５の形状のバリエーションを示す。 絶縁板１３０上における凹部１２５の形状のバリエーションを示す。 本実施形態の変形例に係る半導体装置１０の一例を示す。 図６の半導体装置１０のユニット１００の一部の断面図を示す。 図６のＡ部に係る斜視図を示す。 半導体装置１０の製造方法の一例を示す。 密着強度試験の一例を示す。 モールド材料１９０の各材料に対する密着強度を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
［１ 本実施形態に係る半導体装置１０］
［１．１ 半導体装置１０の構成］
図１は、本実施形態に係る半導体装置１０の一例を示す。例えば、半導体装置１０は、パワー半導体素子を搭載し、工作機械及びロボットにおける電力制御等に用いられる電力制御用電子部品であってよい。図１（ａ）は、半導体装置１０の長手方向における断面図を示す。まず、図１（ａ）により半導体装置１０の層構成を説明する。半導体装置１０は、半導体素子１１０と、第１導電部１２０と、絶縁板１３０と、第２導電部１４０と、プリント回路基板１６０と、導電ポスト１７０と、外部端子１８０と、外部端子１８２と、モールド材料１９０と、を備える。
半導体素子１１０は、第１導電部１２０の上に搭載されたパワー半導体素子であってよい。例えば、半導体素子１１０は、ＳｉＣ等の化合物半導体からなるスイッチング素子であり、第１面（上面）及び第２面（下面）のそれぞれに電極を有する縦型の金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等を採用することができる。なお、半導体素子１１０は、縦型の素子に限らず、表面にのみ電極が設けられた横型の素子であってもよい。
例えば、半導体素子１１０がＭＯＳＦＥＴ（又はＩＧＢＴ）である場合、第１面（上面）側に、導電ポスト１７０と接合するソース電極（エミッタ電極）及びゲート電極、裏面にドレイン電極（コレクタ電極）を有してよい。また、半導体素子１１０は、第２面（下面）側に、ドレイン電極（又はコレクタ電極）を第１導電部１２０に接続し、第１導電部１２０を介して絶縁板１３０上に固着されてよい。なお、半導体素子１１０の両面には、第１導電部１２０及び導電ポスト１７０と接合するための導電性接合材が設けられてよい。
第１導電部１２０は、半導体素子１１０を絶縁板１３０に対して固定する。第１導電部１２０は、多層構成であってよく、絶縁板１３０との間にモールド材料が充填される間隙を有する間隙形成層１２１を、少なくとも一部に含む。第１導電部１２０は、少なくとも一部に銅を含んでよい。第１導電部１２０の詳細は後述する。
絶縁板１３０は、第１導電部１２０が設けられる第１面、及び、第２導電部１４０が設けられる第２面を有し、第１導電部１２０及び第２導電部１４０を電気的に絶縁する。絶縁板１３０は、一定以上の強度のある絶縁基板であればよく、例えば窒化アルミニウム、窒化珪素、酸化アルミニウム等の絶縁性セラミックスから構成されるセラミック板であってよい。これに代えて、絶縁板１３０は樹脂板等であってもよい。
第２導電部１４０は、半導体素子１１０から生じた熱を、第１導電部１２０及び絶縁板１３０を介して半導体装置１０の下部から放熱する。第２導電部１４０は、多層構成であってよい。第２導電部１４０の詳細は後述する。
プリント回路基板１６０は、半導体素子１１０の電極を外部端子１８２に接続する基板であり、絶縁基材及びこの表面に形成された配線パターンを有する。絶縁基材は、例えばガラスエポキシ材等から構成されるリジッド基板又はポリイミド材等から構成されるフレキシブル基板を採用することができる。絶縁基材には、導電ポスト１７０、外部端子１８０、及び、外部端子１８２を通す複数の貫通孔が設けられている。配線パターンは、銅、アルミニウム等の導電性金属を用いて、絶縁基材の表面に設けられている。例えば、プリント回路基板１６０の配線パターンは、導電ポスト１７０を外部端子１８０及び外部端子１８２に接続する。
導電ポスト１７０は、半導体素子１１０とプリント回路基板１６０との間に設けられて、両者を通電するための導電部材であり、例えば、銅、アルミニウム等の導電性金属を用いて円柱状に成形されている。なお、導電ポスト１７０は、その下端をはんだ等の導電性接合材により半導体素子１１０に接続することでそれらの上に立設され、上端をはんだ、ロウ付け、又はカシメによりプリント回路基板１６０の配線パターンに接続されてよい。
一例として、導電ポスト１７０は、１つの半導体素子１１０に対して３つのポストを含んでよい。この場合、３つのうちの２つのポストは半導体素子１１０のソース電極又はこれに繋がる端子上に立設され、プリント回路基板１６０上の配線パターンに接続し、残りの１つのポストは、半導体素子１１０のゲート電極又はこれに繋がる端子上に立設され、プリント回路基板１６０上の配線パターンに接続してよい。
外部端子１８０及び外部端子１８２は、半導体素子１１０から出力される電流を導通して半導体装置１０外に出力するための端子である。外部端子１８０及び外部端子１８２は、それぞれが複数の端子を含んでよく、各端子は例えば銅、アルミニウム等の導電性金属を用いて円柱状又は四角柱状に成形されていてよい。
一例として、外部端子１８０は、第１導電部１２０上に立設され、プリント回路基板１６０の孔部を介して上方に延び、モールド材料１９０から突出する。外部端子１８０は、プリント回路基板１６０の配線パターンを介して半導体素子１１０のドレイン電極及びソース電極に接続されて、出力端子として機能してよい。
また、一例として、外部端子１８２は、プリント回路基板１６０の配線パターン上に立設されて上方に延び、モールド材料１９０から突出する。外部端子１８２は、プリント回路基板１６０の配線パターン並びに導電ポスト１７０を介して半導体素子１１０のゲート電極に接続されて、ゲート端子として機能してよい。これにより、外部端子１８２は、半導体装置１０外から半導体素子１１０に制御信号を入力する。
モールド材料１９０は、外部端子１８０及び外部端子１８２の一部を露出した状態で、半導体素子１１０、第１導電部１２０、絶縁板１３０、第２導電部１４０、プリント回路基板１６０、導電ポスト１７０、及び、外部端子１８０並びに外部端子１８２の一部を封止する。モールド材料１９０は、第１導電部１２０の材料との密着性よりも絶縁板１３０の材料と密着性が高い熱硬化性樹脂であってよい。
ここで、絶縁板１３０の材料上にモールド材料１９０を固めて当該絶縁板１３０の材料の面方向に力を加えたときにモールド材料１９０が剥離するときの力が、第１導電部１２０の材料上にモールド材料１９０を固めて当該第１導電部１２０の材料の面方向に力を加えたときにモールド材料が剥離するときの力よりも大きい場合に、「第１導電部１２０の材料との密着性よりも絶縁板１３０の材料と密着性が高い」としてよい。
一例として、モールド材料１９０は、エポキシ樹脂を好適に用いることができる。これに代えて、モールド材料１９０は、ポリイミド樹脂、イソシアネート樹脂、アミノ樹脂、フェノール樹脂、シリコン系樹脂、又はその他の熱硬化性樹脂であってよい。モールド材料１９０は、無機フィラー等の添加物を更に含有してもよい。
ここで、半導体装置１０は、それぞれが１又は複数の半導体素子１１０を搭載する複数のユニットにより構成されてよい。例えば、半導体装置１０は、図１（ａ）に示すように、それぞれが半導体素子１１０、第１導電部１２０、絶縁板１３０、及び、第２導電部１４０を備える複数のユニット（ユニット１００ａ及びユニット１００ｂ）により構成されてよい。なお、ユニット１００ａとユニット１００ｂを区別しない場合、単にユニット１００と記載する。
図１（ｂ）は、図１（ａ）に示すユニット１００ａ及びユニット１００ｂの間隙形成層１２１の上面側から観察した平面図である。破線は、第１導電部１２０の面上で半導体素子１１０が搭載される領域に対応する間隙形成層１２１上の領域を示す。
ここで、第１導電部１２０は、面積が最大である主導電部材および少なくとも１つの副導電部材を含む互いに離れた複数の導電部材を有してよい。図１（ｂ）の間隙形成層１２１ａは、間隙形成層１２１のうち主導電部材に対応する部分を示し、間隙形成層１２１ｂは、間隙形成層１２１のうち副導電部材に対応する部分を示す。
間隙形成層１２１ａの外縁部には、間隙形成層の内側方向に向かって１又は複数の凹部１２５が設けられる。例えば、複数の凹部１２５が、間隙形成層１２１ａの外縁において、等間隔又は異なる間隔で設けられてよい。半導体装置１０をモールド材料１９０で樹脂封止する際には、凹部１２５にもモールド材料１９０が充填される。後述するように第１導電部１２０は、一部（例えば、凹部１２５に対応する部分）において絶縁板１３０との間にモールド材料が充填される間隙を有する。
図２は、図１の半導体装置１０のユニット１００の一部の断面図を示す。
［１．２ 第１導電部１２０の構成］
まず、第１導電部１２０の構成を説明する。図示するように、第１導電部１２０は、金属板１２３と、接合層１２４と、金属膜１２６と、接合層１２８とを有する。
金属板１２３は、半導体素子１１０を第１面（上面）に搭載し、第２面（下面）が接合層１２４を介して金属膜１２６に接合される。例えば、金属板１２３は、厚さ０．１〜３ｍｍ（一例として１ｍｍ）の銅板であってよい。金属板１２３は、半導体素子１１０と外部端子１８０を接続するための回路パターンが形成されていてよい。
接合層１２４は、金属板１２３と金属膜１２６とを接合する層であり、導電性接合材により形成されてよい。例えば、接合層１２４は、はんだ材により形成されてよく、一例として、錫−銀系の厚さ０．１ｍｍのはんだ板により形成されてよい。
金属膜１２６は、接合層１２８を介して絶縁板１３０の第１面上に形成される。例えば、金属膜１２６は、厚さ０．１〜１ｍｍ（一例として厚さ０．３ｍｍ）の銅箔であってよい。金属膜１２６には、金属板１２３に対応する回路パターンが形成されていてよい。
接合層１２８は、金属膜１２６と絶縁板１３０とを接合する層であり、ロウ材等の導電性接合材により形成されてよい。例えば、接合層１２８は、厚さ０．０２ｍｍの銀ロウにより形成されてよい。
ここで、第１導電部１２０は、金属板１２３および絶縁板１３０の間の少なくとも一部において、金属膜１２６が設けられずにモールド材料１９０が充填された間隙１２２（凹部１２５に相当）を有する。例えば、図２に示すように、金属板１２３及び絶縁板１３０の間で、接合層１２４、金属膜１２６、及び、接合層１２８が間隙形成層１２１ａを形成し、当該間隙形成層１２１ａ中に接合層１２４、金属膜１２６及び接合層１２８が存在しない凹部１２５が設けられる。
凹部１２５を設けない場合、主として金属板１２３とモールド材料１９０との密着によりユニット１００をモールド材料１９０に固定することになるが、凹部１２５を有する本実施形態の半導体装置１０によれば、モールド材料１９０を凹部１２５に充填することで、アンカー効果によりモールド材料１９０をユニット１００から剥離しにくくする。また、モールド材料１９０が第１導電部１２０の材料よりも絶縁板１３０の材料と密着性が高いものを用いた場合、ユニット１００とモールド材料１９０との密着をより向上することによって、モールド材料１９０をユニット１００から剥離しにくくする。このように、半導体装置１０によれば、ユニット１００がモールド材料１９０からの剥離を防止することができ、信頼性を向上することができる。
凹部１２５は、半導体素子１１０および第１導電部１２０の接触面から絶縁板１３０に向かって４５度の角度で広がる空間領域外に少なくとも一部が位置するように設けられてもよい。例えば、凹部１２５は、図２の破線の直角三角形で示す領域の外側（左側）に形成されてよい。
半導体素子１１０からの放熱は、下側４５度の角度の範囲において顕著に広がる。ここで当該構成を採用することにより、半導体素子１１０からの放熱が、半導体素子１１０の下部４５度の範囲において妨げられないので、半導体素子１１０の放熱を効果的に行うことができる。
なお、図１（ｂ）に示す通り、間隙形成層１２１ｂの一部には凹部１２５が設けられなくてよい。この結果、第１導電部１２０の複数の導電部材のうち主導電部材を含む一部の導電部材のみに対して凹部１２５が設けられてよい。この場合、面積の大きい主導電部材に凹部１２５が設けられるので、凹部１２５を形成したことによる主導電部材の形状に対する影響が比較的小さくすることができる。また、間隙形成層１２１ａに加えて／代えて、間隙形成層１２１ｂの外縁部にも１又は複数の凹部１２５が設けられてもよい。
［１．３ 第２導電部１４０の構成］
次に、第２導電部１４０の構成を説明する。第２導電部１４０は、金属板１４２と、接合層１４４と、金属膜１４６と、接合層１４８とを有する。
金属板１４２は、放熱板として機能し、接合層１４４を介して金属膜１４６に接合される。例えば、金属板１４２は、厚さ０．１〜３ｍｍ（一例として１ｍｍ）の銅板であってよい。金属板１４２は、略矩形のベタパターンであってよい。ここで、略矩形とは、矩形形状から角部分を面取りした形状、矩形に類似する形状、及び、矩形形状を含んでよい。
接合層１４４は、金属板１４２と金属膜１４６とを接合する層であり、導電性接合材により形成されてよい。例えば、接合層１４４は、はんだ材により形成されてよく、一例として、錫−銀系の厚さ０．０５〜０．５ｍｍ（一例として厚さ０．１ｍｍ）のはんだ板により形成されてよい。ここで、接合層１４４は、金属板１４２よりも主面の外側及び第２面側（下側）にはみ出した部分を有してよく、例えば、金属板１４２の主面外側に０．１ｍｍ程度はみ出していてよい。これにより、接合層１４４は、金属板１４２と金属膜１４６をより強固に接合することができる。
金属膜１４６は、接合層１４８を介して絶縁板１３０の第２面上に形成される。例えば、金属膜１４６は、厚さ０．１〜１ｍｍ（一例として厚さ０．３ｍｍ）の銅箔であってよい。金属膜１４６は、金属板１４２と対応する略矩形のベタパターンであってよい。金属膜１４６は、金属板１４２よりも大きな面を有してよい。
接合層１４８は、金属膜１４６と絶縁板１３０とを接合する層であり、ロウ材等の導電性接合材により形成されてよい。例えば、接合層１４８は、厚さ０．０１〜０．１ｍｍ（一例として厚さ０．０２ｍｍ）の銀ロウにより形成されてよい。接合層１４８は、金属膜１４６よりも大きく、絶縁板１３０よりも小さな面を有してよい。
なお、金属膜１２６、接合層１２８、絶縁板１３０、金属膜１４６、及び、接合層１４８は、ＡＭＢ（Ａｃｔｉｖｅ Ｍｅｔａｌ Ｂｒａｚｉｎｇ）法により形成されるＡＭＢ基板であってよい。これに代えて、金属膜１２６及び金属膜１４６は、接合層１２８及び接合層１４８を介さずに絶縁板１３０に接合されていてもよい。この場合、金属膜１２６、絶縁板１３０及び金属膜１４６は、ＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄ）法により形成されるＤＣＢ基板であってよい。
図２では第２導電部１４０に間隙は設けられていない形態を説明した。これに代えて、第２導電部１４０は、一部において絶縁板１３０との間にモールド材料１９０が充填された間隙を有してよい。この場合、第２導電部１４０は、第１導電部１２０の間隙形成層１２１ａと同様に、外縁部分において、接合層１４４、金属膜１４６、及び、接合層１４８を、絶縁板１３０と金属板１４２との間に設けないことにより、間隙（凹部）を形成してよい。
図３は、図１のＡ部に係る斜視図を示す。図中の点線は金属板１２３の下面を表す。図示するように、凹部１２５は、金属膜１２６の凹部、金属板１２３の第２面（下面）、及び、絶縁板１３０の第１面（上面）に囲まれた非貫通穴を形成する。半導体装置１０は、この非貫通穴にモールド材料１９０を充填することによりアンカー効果を生じ、より強固にモールド材料１９０とユニット１００を固着することができる。
図３の態様では、金属膜１２６に凹部が設けられており、基板のパターン作成時にエッチング等により作成できる。このように金属板１２３に間隙形成層１２１ａのように凹部を設けないので、金属板１２３に凹部を設けるための追加の加工が不要である。これに代えて、または加えて、金属板１２３に、溝加工等を行い、間隙形成層１２１ａの凹部に対応する形状の凹部を設けてもよい。
［１．３ 凹部１２５の形状］
図４及び図５は、絶縁板１３０の第１面（及び／又は第２面）上における凹部１２５の形状のバリエーションを示す。
凹部１２５は、多角形状であってよい。例えば、凹部１２５は、正多角形又は非正多角形であってよく、例えば、図４（ａ）に示す矩形、（ｂ）に示す六角形であってよい。また、凹部１２５は、円または楕円形状の少なくとも一部を含む形状であってよく、例えば、図４（ｃ）に示す下部の弓部分を除いた円形状であってよい。また、凹部１２５は、第１導電部１２０（又は第２導電部１４０）の縁部から凹部１２５の内部に向かって開口幅が大きくなる形状又は小さくなる形状であってよく、例えば、図４（ｄ）に示す縁部側が短底となる台形であってよい。
また、凹部１２５は、第１導電部１２０（又は第２導電部１４０）の縁部から凹部１２５の内部に向かって少なくとも１つの折れ曲がりまたはカーブを有する形状であってよく、例えば、図５（ｅ）に示す１回折れ曲がった形状、又は、図５（ｆ）に示す２回折れ曲がった形状であってよい。また、凹部１２５は、第１導電部１２０（又は第２導電部１４０）の縁部から凹部１２５の内部に向かって開口幅が大きくなった後小さくなり再び大きくなる形状であってよく、例えば、図５（ｇ）に示す縁部側が短底となる台形を平行に２個連ねた形状、図５（ｈ）に示す縁部側を向いた凸形状を直列に２個連ねた形状、又は、図５（ｉ）に示す円（又は楕円）を２個連ねた形状であってよい。また、凹部１２５は、第１導電部１２０（又は第２導電部１４０）の縁部から凹部１２５の内部に向かって開口幅が小さくなった後大きくなり再び小さくなる形状（例えば、図５（ｇ）の凹部１２５を上下反転した形状）であってよい。
凹部１２５は、例えば上記の形状のいずれかを採ることにより、モールド材料１９０をアンカー効果により強固に固定し、モールド材料１９０がユニット１００から剥離するのを防止することができる。また、凹部１２５は、角を面取りした形状であると応力を分散する観点から好ましい。例えば、凹部１２５は、図４（ａ）（ｂ）（ｄ）、及び、図５（ｅ）〜（ｈ）に示す形状において、角が面取り処理された形状であってよい。
［２ 変形例に係る半導体装置１０］
図６は、本実施形態の変形例に係る半導体装置１０の一例を示す。本変形例において、図１〜図３で説明した実施形態の半導体装置１０と同様の点については説明を省略する。本変形例において、第１導電部１２０は、間隙形成層１２１ａにおいて、本体部２２０、及び、複数の凸部２２２を有する。
本体部２２０は、絶縁板１３０の第１面側に設けられ、半導体素子１１０を搭載する。凸部２２２は、第１導電部１２０における金属板１２３から下側に突出したアイランド状の部分であり、絶縁板１３０の第１面側に設けられ、互いに離れた異なる位置で複数設けられる。本体部２２０と凸部２２２の間に間隙２２４が形成され、隣接する凸部２２２同士の間の少なくとも一部に間隙２２６が形成される。
図７は、図６の半導体装置１０のユニット１００の一部の断面図を示す。図７に示すように、本体部２２０及び凸部２２２は、絶縁板１３０の第１面側に設けられ絶縁板１３０に接合され、接合層１２４、金属膜１２６、及び、接合層１２８を含む間隙形成層１２１ａに設けられてよい。本体部２２０と凸部２２２との間の間隙２２４の一部又は全体において、金属板１２３と絶縁板１３０との間にモールド材料が充填される。また、隣接する凸部同士の間の間隙２２６（図示せず）の少なくとも一部においても、金属板１２３と絶縁板１３０との間にモールド材料が充填される。
ここで、間隙２２４は、図７の破線の直角三角形で示すように半導体素子１１０および第１導電部１２０の接触面から絶縁板１３０に向かって４５度の角度で広がる空間領域外に一部又は全体が位置するように設けてよい。
なお、図７では第２導電部１４０に間隙２２４及び間隙２２６が設けられていない形態を説明した。これに代え、または加えて、第２導電部１４０は、一部において絶縁板１３０との間にモールド材料１９０が充填された間隙を有してよい。この場合、第２導電部１４０には、第１導電部１２０と同様に、本体部及び凸部を有してよく、本体部と凸部の間の間隙、及び、凸部間の間隙が設けられてよい。
図８は、図６のＡ部に係る斜視図を示す。図中の点線は金属板１２３の下面を表す。半導体装置１０は、間隙形成層１２１ａの間隙２２４及び間隙２２６にモールド材料１９０を充填することにより、より強固にモールド材料１９０とユニット１００を固着することができる。
図８の態様では、金属板１２３に間隙形成層１２１ａのように本体部２２０及び凸部２２２のパターンが設けられていないので、金属板１２３にこれらのパターンを設けるための追加の加工が不要である。これに代えて、金属板１２３に、パターン加工等を行い、本体部２２０及び凸部２２２に対応するパターンを設けてもよい。
［３ 半導体装置１０の製造方法］
図９は、半導体装置１０の製造方法の一例を示す。半導体装置１０は、Ｓ１１０〜Ｓ２３０の処理を実行することにより製造される。
まず、Ｓ１１０において、絶縁板１３０の第１面に金属膜１２６を形成し、第２面に金属膜１４６を形成する。例えば、Ｓｉ３Ｎ４製の矩形板を絶縁板１３０とし、当該絶縁板１３０の一面上に、図１（ｂ）に示す、凹部１２５を有する間隙形成層１２１ａ及び間隙形成層１２１ｂの形状にパターニングされた銅箔をＡＭＢ法又はＤＣＢ法で接合し、金属膜１２６とする。これに代えて、絶縁板１３０に、図６（ｂ）に示す本体部２２０、凸部２２２、間隙２２４、及び、間隙２２６を有する間隙形成層１２１ａ及び間隙形成層１２１ｂの形状にパターニングされた銅箔を接合してよい。
また、絶縁板１３０の他面上に、略矩形のベタパターンの銅箔をＡＭＢ法又はＤＣＢ法で接合し、金属膜１４６とする。ここで、絶縁板１３０よりも小さい略矩形のベタパターンの銅箔を絶縁板１３０に接合してもよい。ＡＭＢ法で金属膜１２６（及び／又は金属膜１４６）を形成する場合、金属膜１２６（及び／又は金属膜１４６）と絶縁板１３０との間に、ロウ材が接合層１２８（及び／又は接合層１４８）として形成される。
次にＳ１３０において、金属板１２３及び金属板１４２を準備する。例えば、Ｓ１１０で金属膜１２６の形成に用いた間隙形成層１２１ａの形状において凹部１２５（又は、間隙２２４及び間隙２２６）を設けない形状、及び、間隙形成層１２１ｂの形状にパターニングした銅板を金属板１２３として用意し、略矩形の銅板を金属板１４２として準備する。ここで、金属板１２３の形状を、凹部１２５（又は、間隙２２４及び間隙２２６）を有する間隙形成層１２１ａの形状、及び、間隙形成層１２１ｂの形状としてよい。
次にＳ１５０において、Ｓ１１０で形成した金属膜１２６及び金属膜１４６が形成された絶縁板１３０に、Ｓ１３０で準備した金属板１２３及び金属板１４２を取り付ける。例えば、金属膜１２６の絶縁板１３０が設けられたのと反対面上に、金属膜１２６の形状に合わせて接合層１２４となるペースト状のはんだ材をスクリーン印刷して、金属板１２３を搭載する。また、金属膜１４６の絶縁板１３０が設けられたのと反対面側に、金属膜１４６の形状に合わせて接合層１４４となるペースト状のはんだ材をスクリーン印刷して、金属板１４２を搭載する。ペースト状のはんだ材に代えてパターニングされた板状の半田材を用いてもよい。
このようにＳ１１０〜Ｓ１５０を実行することで、第１面上に形成された金属膜１２６及び金属膜１２６に接合された金属板１２３を含む第１導電部１２０が設けられ、第２面上に形成された金属膜１４６及び金属膜１４６に接合された金属板１４２を含む第２導電部１４０が設けられた絶縁板１３０が用意される。
次に、Ｓ１７０において、第１導電部１２０上に半導体素子１１０を搭載する。例えば、金属板１２３上に、両面にはんだ材等の導電性接合材が塗布された半導体素子１１０を設置する。一例として、半導体素子１１０は、各ユニット１００に対し、図１（ｂ）の破線に示すような複数の位置に設置される。
次に、Ｓ１９０において、半導体素子１１０を搭載した絶縁板１３０を箱状の固定治具に収納して固定する。
次に、Ｓ２１０において、半導体素子１１０を搭載した絶縁板１３０に、プリント回路基板１６０を設置する。例えば、予め導電ポスト１７０が下側に取り付けられたプリント回路基板１６０を、絶縁板１３０に対向するように取り付ける。一例として、導電ポスト１７０の下端が半導体素子１１０の上面の導電性接合材を介して、半導体素子１１０の電極に接するように、プリント回路基板１６０を配置し、プリント回路基板１６０を固定治具で固定する。その後、プリント回路基板１６０に外部端子１８０及び外部端子１８２を設置する。例えば、外部端子１８０にプリント回路基板１６０を貫通させ、金属板１２３と外部端子１８０とをはんだ材等の導電性接合材を介して接続し、プリント回路基板１６０と外部端子１８２とを導電性接合材を介して接続する。その後、組み立て中のモジュールを加熱炉に設置して加熱することで、はんだ材等を融着させるリフロー処理を行う。
次に、Ｓ２３０において、モールド材料１９０で封止を行う。例えば、図１（ａ）で示すように、絶縁板１３０の第１面側における第１導電部１２０および半導体素子１１０をエポキシ樹脂等のモールド材料１９０により封止する。ここで、第１導電部１２０の一部における絶縁板１３０との間にある凹部１２５にもモールド材料１９０が充填される。例えば、金属板１２３および絶縁板１３０の間の少なくとも一部における、金属膜１２６が設けられていない間隙にモールド材料が充填される。一例として、予めモールド材料１９０の硬化温度以上の温度（例えば１００℃）に加熱しておいた金型に、組み立て中のモジュールを固定し、硬化温度未満の温度（例えば５０℃）の未硬化のエポキシ樹脂を注入することで封止を実行してよい。これにより、注入から比較的短い時間で封止を完了することができる。
本実施形態において、Ｓ１１０〜Ｓ２３０の処理を実行することで、図１又は図６に示す半導体装置１０を製造することができる。すなわち、本実施形態の製造方法によれば、ユニット１００とモールド材料１９０との接着を向上し、信頼性が改善された半導体装置１０を製造することができる。
［４ 密着強度の測定］
図１０は、密着強度試験の一例を示す。密着強度試験は、各材料上にモールド材料１９０を固めて各材料の面方向に力を加えたときにモールド材料１９０が剥離するときの力を測定することにより行う。例えば、密着強度試験用のモジュールは、各材料で形成された１０ｍｍ×１０ｍｍの基板状の材料３００にはんだ付けと同様の熱処理（例えば２４５℃、１２分）を実行し、洗浄及び乾燥後に、フッ素樹脂製の型を用いて底面が直径３．５７ｍｍの円で上面が直径３ｍｍの円で高さが４ｍｍの円錐台形状となるように未硬化のモールド材料１９０を配置し、モールド材料１９０の熱硬化処理（例えば、１７０℃、６０分）をして得られる。その後、密着強度試験用のモジュールに対して、常温、０．２５ｍｍ／ｓｅｃの条件でシェア試験を実施し、単位面積あたりの破断強度を測定した。
図１１は、図１０で示した密着強度試験により得られた各材料に対する密着強度を示す。材料３００として、（１）セラミック板（例えばＳｉ３Ｎ４）、（２）ＳｉＣ、（３）ポリイミドフィルム、（４）Ｃｕ、（５）Ｎｉめっき、（６）Ａｇめっき、（７）Ｓｎめっき、を用いた。
図１１に示すように絶縁板１３０に用いられる（１）セラミック板は、金属板１２３に用いられる（４）Ｃｕと比較して約４．５倍以上と高い密着強度が得られた。これにより、絶縁板１３０は、モールド材料１９０に対して、金属板１２３よりも優れた密着強度を有することがわかる。従って、凹部１２５、間隙２２４、及び、間隙２２６を設け、絶縁板１３０とモールド材料１９０との接着面積を増加させた半導体装置１０によると、モールド材料１９０とユニット１００との接着がより強固になると言える。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０ 半導体装置、１００，１００ａ，１００ｂ ユニット、１１０ 半導体素子、１２０ 第１導電部、１２１，１２１ａ，１２１ｂ 間隙形成層、１２２ 間隙、１２３ 金属板、１２４ 接合層、１２５ 凹部、１２６ 金属膜、１２８ 接合層、１３０ 絶縁板、１４０ 第２導電部、１４２ 金属板、１４４ 接合層、１４６ 金属膜、１４８ 接合層、 １６０ プリント回路基板、１７０ 導電ポスト、１８０ 外部端子、１８２ 外部端子、１９０ モールド材料、２２０ 本体部、２２２ 凸部、２２４ 間隙、２２６ 間隙、３００ 材料

Claims (16)

  1. 絶縁板と、
    前記絶縁板の第１面上に設けられた第１導電部と、
    前記第１導電部上に搭載される半導体素子と、
    前記絶縁板の前記第１面側における前記第１導電部および前記半導体素子を封止するモールド材料と
    を備え、
    前記絶縁板の材料は、前記第１導電部の材料よりも前記モールド材料との密着性が高く、
    前記第１導電部は、一部において前記絶縁板との間に前記モールド材料が充填された間隙を有し、
    前記間隙は、前記絶縁板の前記第１面上において、前記第１導電部の縁部から前記間隙の内部に向かって開口幅が大きくなる箇所を含む形状、および、前記第１導電部の縁部から前記間隙の内部に向かって少なくとも１つの折れ曲がりを有する形状、の少なくとも１つの形状を有する、
    半導体装置。
  2. 絶縁板と、
    前記絶縁板の第１面に形成された第１導電部と、
    前記第１導電部上に搭載される半導体素子と、
    前記絶縁板の前記第１面側における前記第１導電部および前記半導体素子を封止するモールド材料と
    を備え、
    前記第１導電部は、
    前記絶縁板側に設けられ、互いに離れた異なる位置で前記絶縁板の前記第１面に接合される複数の凸部と、
    隣接する凸部同士の間の少なくとも一部において、前記絶縁板との間に前記モールド材料が充填される間隙と
    を有し、
    前記間隙は、前記絶縁板の前記第１面上において、前記第１導電部の縁部から前記間隙の内部に向かって開口幅が大きくなる箇所を含む形状、および、前記第１導電部の縁部から前記間隙の内部に向かって少なくとも１つの折れ曲がりを有する形状、の少なくとも１つの形状を有する、
    半導体装置。
  3. 前記第１導電部は、
    前記絶縁板の前記第１面上に形成された金属膜と、
    前記金属膜に接合された金属板と
    を有し、
    前記金属板および前記絶縁板の間の少なくとも一部において、前記金属膜が設けられずに前記モールド材料が充填された前記間隙を有する
    請求項１または２に記載の半導体装置。
  4. 絶縁板と、
    前記絶縁板の第１面に形成された金属膜および前記金属膜に接合された金属板を有する第１導電部と、
    前記金属板上に搭載される半導体素子と、
    前記絶縁板の前記第１面側における前記第１導電部および前記半導体素子を封止するモールド材料と
    を備え、
    前記金属板および前記絶縁板の間の少なくとも一部において、前記金属膜が設けられずに前記モールド材料が充填された間隙を有し、
    前記間隙は、前記絶縁板の前記第１面上において、前記第１導電部の縁部から前記間隙の内部に向かって開口幅が大きくなる箇所を含む形状、および、前記第１導電部の縁部から前記間隙の内部に向かって少なくとも１つの折れ曲がりを有する形状、の少なくとも１つの形状を有する、
    半導体装置。
  5. 前記間隙は、前記絶縁板の前記第１面上において、前記第１導電部の縁部から前記間隙の内部に向かって少なくとも１つの折れ曲がりを有する形状であって、角が面取り処理された形状を有する、
    請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記絶縁板の第２面上に設けられた第２導電部を更に備え、
    前記第２導電部は、一部において前記絶縁板との間に前記モールド材料が充填された第２間隙を有する請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記間隙は、前記半導体素子および前記第１導電部の接触面から前記絶縁板に向かって４５度の角度で広がる空間領域外に少なくとも一部が位置する請求項１から６のいずれか一項に記載の半導体装置。
  8. 前記第１導電部は、面積が最大である主導電部材および少なくとも１つの副導電部材を含む互いに離れた複数の導電部材を有し、
    前記複数の導電部材のうち前記主導電部材を含む一部の導電部材のみに対して前記間隙が設けられる
    請求項１から７のいずれか一項に記載の半導体装置。
  9. 前記絶縁板は、セラミック板である請求項１から８のいずれか一項に記載の半導体装置。
  10. 前記第１導電部は、銅を含む請求項１から９のいずれか一項に記載の半導体装置。
  11. 前記モールド材料は、エポキシ樹脂を含む請求項１から１０のいずれか一項に記載の半導体装置。
  12. 前記絶縁板の材料上に前記モールド材料を固めて当該絶縁板の材料の面方向に力を加えたときに前記モールド材料が剥離するときの力が、前記第１導電部の材料上に前記モールド材料を固めて当該第１導電部の材料の面方向に力を加えたときに前記モールド材料が剥離するときの力よりも大きい請求項１から１１のいずれか一項に記載の半導体装置。
  13. 第１面上に第１導電部が設けられた絶縁板を用意する段階と、
    前記第１導電部上に半導体素子を搭載する段階と、
    前記絶縁板の前記第１面側における前記第１導電部および前記半導体素子をモールド材料により封止する段階と
    を備え、
    前記絶縁板の材料は、前記第１導電部の材料よりも前記モールド材料との密着性が高く、
    前記封止する段階は、前記第１導電部の一部における前記絶縁板との間の間隙に前記モールド材料を充填し、
    前記間隙は、前記絶縁板の前記第１面上において、前記第１導電部の縁部から前記間隙の内部に向かって開口幅が大きくなる箇所を含む形状、および、前記第１導電部の縁部から前記間隙の内部に向かって少なくとも１つの折れ曲がりを有する形状、の少なくとも１つの形状を有する、
    半導体装置の製造方法。
  14. 第１面上に第１導電部が設けられた絶縁板を用意する段階と、
    前記第１導電部上に半導体素子を搭載する段階と、
    前記絶縁板の前記第１面側における前記第１導電部および前記半導体素子をモールド材料により封止する段階と
    を備え、
    前記第１導電部は、前記絶縁板側に設けられ、互いに離れた異なる位置で前記絶縁板の前記第１面に接合される複数の凸部を有し、
    前記封止する段階は、隣接する凸部同士の間の少なくとも一部における、前記第１導電部と前記絶縁板との間の間隙に前記モールド材料を充填し、
    前記間隙は、前記絶縁板の前記第１面上において、前記第１導電部の縁部から前記間隙の内部に向かって開口幅が大きくなる箇所を含む形状、および、前記第１導電部の縁部から前記間隙の内部に向かって少なくとも１つの折れ曲がりを有する形状、の少なくとも１つの形状を有する、
    半導体装置の製造方法。
  15. 第１面上に形成された金属膜および前記金属膜に接合された金属板を含む第１導電部が設けられた絶縁板を用意する段階と、
    前記金属板上に半導体素子を搭載する段階と、
    前記絶縁板の前記第１面側における前記第１導電部および前記半導体素子をモールド材料により封止する段階と
    を備え、
    前記封止する段階は、前記金属板および前記絶縁板の間の少なくとも一部における、前記金属膜が設けられていない間隙に前記モールド材料を充填し、
    前記間隙は、前記絶縁板の前記第１面上において、前記第１導電部の縁部から前記間隙の内部に向かって開口幅が大きくなる箇所を含む形状、および、前記第１導電部の縁部から前記間隙の内部に向かって少なくとも１つの折れ曲がりを有する形状、の少なくとも１つの形状を有する、
    半導体装置の製造方法。
  16. 前記間隙は、前記絶縁板の前記第１面上において、前記第１導電部の縁部から前記間隙の内部に向かって少なくとも１つの折れ曲がりを有する形状であって、角が面取り処理された形状を有する、
    請求項１３から１５のいずれか一項に記載の半導体装置の製造方法。
JP2016055628A 2016-03-18 2016-03-18 半導体装置および半導体装置の製造方法 Active JP6724449B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016055628A JP6724449B2 (ja) 2016-03-18 2016-03-18 半導体装置および半導体装置の製造方法
CN201710102487.8A CN107204321B (zh) 2016-03-18 2017-02-24 半导体装置及半导体装置的制造方法
US15/445,998 US10204871B2 (en) 2016-03-18 2017-03-01 Semiconductor device and semiconductor device manufacturing method
DE102017203360.6A DE102017203360A1 (de) 2016-03-18 2017-03-01 Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016055628A JP6724449B2 (ja) 2016-03-18 2016-03-18 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017174837A JP2017174837A (ja) 2017-09-28
JP6724449B2 true JP6724449B2 (ja) 2020-07-15

Family

ID=59751770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016055628A Active JP6724449B2 (ja) 2016-03-18 2016-03-18 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US10204871B2 (ja)
JP (1) JP6724449B2 (ja)
CN (1) CN107204321B (ja)
DE (1) DE102017203360A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6898203B2 (ja) * 2017-10-27 2021-07-07 株式会社 日立パワーデバイス パワー半導体モジュール
JP7025948B2 (ja) * 2018-02-13 2022-02-25 ローム株式会社 半導体装置および半導体装置の製造方法
DE112019001086T5 (de) * 2018-03-01 2020-11-12 Fuji Electric Co., Ltd. Halbleitervorrichtung
WO2019176260A1 (ja) * 2018-03-13 2019-09-19 住友電気工業株式会社 半導体装置
JP7035920B2 (ja) * 2018-09-06 2022-03-15 三菱電機株式会社 半導体装置および電力変換装置
KR102325114B1 (ko) * 2019-12-06 2021-11-11 제엠제코(주) 반도체 패키지의 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613501A (ja) 1992-06-29 1994-01-21 Fuji Electric Co Ltd 樹脂封止形半導体装置
JP2004207277A (ja) 2002-12-20 2004-07-22 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP5241177B2 (ja) 2007-09-05 2013-07-17 株式会社オクテック 半導体装置及び半導体装置の製造方法
DE112009000447B4 (de) * 2008-04-09 2016-07-14 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zu ihrer Herstellung
CN102339818B (zh) * 2010-07-15 2014-04-30 台达电子工业股份有限公司 功率模块及其制造方法
EP2709149A4 (en) * 2011-05-13 2015-08-05 Fuji Electric Co Ltd SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
WO2013118478A1 (ja) 2012-02-09 2013-08-15 富士電機株式会社 半導体装置
JP6201490B2 (ja) * 2013-07-30 2017-09-27 株式会社豊田自動織機 半導体装置
JP6210818B2 (ja) * 2013-09-30 2017-10-11 三菱電機株式会社 半導体装置およびその製造方法
JP6226068B2 (ja) * 2014-05-30 2017-11-08 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20170271274A1 (en) 2017-09-21
CN107204321A (zh) 2017-09-26
CN107204321B (zh) 2022-04-12
DE102017203360A1 (de) 2017-09-21
US10204871B2 (en) 2019-02-12
JP2017174837A (ja) 2017-09-28

Similar Documents

Publication Publication Date Title
JP6724449B2 (ja) 半導体装置および半導体装置の製造方法
JP6309112B2 (ja) パワーモジュール
KR101643332B1 (ko) 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JP2004266096A (ja) 半導体装置及びその製造方法、並びに電子装置
JP2003017518A (ja) 混成集積回路装置の製造方法
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
JP2006128455A (ja) 半導体装置およびその製造方法
JP7267767B2 (ja) 半導体装置および半導体装置の製造方法
JP2017224736A (ja) 半導体装置、製造方法、及び導電性ポスト
JP6697944B2 (ja) 電力用半導体装置
JP2013539919A (ja) 半導体モジュールおよび半導体モジュールを製造する方法
JP5732880B2 (ja) 半導体装置及びその製造方法
JP2017123360A (ja) 半導体モジュール
JP2000200870A (ja) 半導体装置およびその製造方法
JP2019091922A (ja) 半導体装置
JP2002026067A (ja) 半導体装置及びその実装方法
JP7025948B2 (ja) 半導体装置および半導体装置の製造方法
JPH09321173A (ja) 半導体装置用パッケージ及び半導体装置とそれらの製造方法
JP2003152131A (ja) 中空封着パッケージおよびその製造方法
JP2005044989A (ja) 半導体パッケージ及びその製造方法
JP2022020941A (ja) 半導体装置
JP2009016380A (ja) 半導体装置及びその製造方法
JP2020077857A (ja) モジュールおよびその製造方法
JPH06163746A (ja) 混成集積回路装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170301

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200608

R150 Certificate of patent or registration of utility model

Ref document number: 6724449

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250