DE112019001086T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112019001086T5
DE112019001086T5 DE112019001086.7T DE112019001086T DE112019001086T5 DE 112019001086 T5 DE112019001086 T5 DE 112019001086T5 DE 112019001086 T DE112019001086 T DE 112019001086T DE 112019001086 T5 DE112019001086 T5 DE 112019001086T5
Authority
DE
Germany
Prior art keywords
metal plate
semiconductor device
circuit board
ceramic circuit
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112019001086.7T
Other languages
English (en)
Inventor
Yoshinori Uezato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112019001086T5 publication Critical patent/DE112019001086T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • C04B37/021Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles in a direct manner, e.g. direct copper bonding [DCB]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3672Foil-like cooling fins or heat sinks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12Metallic interlayers
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32Ceramic
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40Metallic
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40Metallic
    • C04B2237/407Copper
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109Indium [In] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29113Bismuth [Bi] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29118Zinc [Zn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83401Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/83413Bismuth [Bi] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83464Palladium [Pd] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83466Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83469Platinum [Pt] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/8347Zirconium [Zr] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83471Chromium [Cr] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83472Vanadium [V] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83479Niobium [Nb] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/8348Molybdenum [Mo] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83481Tantalum [Ta] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83484Tungsten [W] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731Ceramic materials or glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736Metallic materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3512Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

Die Entstehung thermischer Spannungen und eine Verschlechterung der Qualität werden unterdrückt.In einer Halbleitervorrichtung (10) ist in einer seitlichen Querschnittsansicht eine erste Stirnfläche (15a1) einer leitfähigen Struktur (15a) zwischen dem äußersten Rand (16a1) einer Vertiefung (16a) und dem innersten Rand (16b2) einer Vertiefung (16b) angeordnet. Wenn eine thermische Spannung aufgrund von Temperaturänderungen in der Halbleitervorrichtung (10) auf die keramische Leiterplatte (13) einwirkt, unterdrückt die Mehrzahl von Vertiefungen (16a und 16b) eine durch die Temperaturänderungen verursachte Verformung der keramischen Leiterplatte (13). Folglich werden Risse in der keramischen Leiterplatte (13) und eine Abtrennung der Metallplatte (16) und der leitfähigen Struktur (15a) verhindert.

Description

  • Technisches Gebiet
  • Die hierin erörterten Ausführungsformen betreffen eine Halbleitervorrichtung.
  • Stand der Technik
  • Halbleitervorrichtungen, welche Halbleiterelemente, wie zum Beispiel IGBT (bipolare Transistoren mit isoliertem Gate) und Leistungs-MOSFET (Metalloxid-Halbleiter-Feldeffekttransistoren), aufweisen, werden zum Beispiel als Leistungswandlervorrichtungen verwendet. Eine solche Halbleitervorrichtung weist Halbleiterelemente und eine keramische Leiterplatte, welche eine elektrische Isolierplatte aufweist, eine Mehrzahl leitfähiger Strukturen, welche an der vorderen Fläche der elektrischen Isolierplatte gebildet sind, und auf welchen die Halbleiterelemente angeordnet sind, und eine Metallplatte angeordnet an der hinteren Fläche der elektrischen Isolierplatte, auf. Darüber hinaus ist die keramische Leiterplatte zum Beispiel an einer Wärmeableitungseinheit, die aus Kupfer gefertigt ist, wie zum Beispiel eine Wärmesenke (ein Kühlkörper), angeordnet, sodass die Halbleitervorrichtung durch das Halbleiterelement während seines Betriebs erzeugte Hitze verringert.
  • Die obige Halbleitervorrichtung wird erwärmt und dann gekühlt, wenn die Halbleiterelemente an die keramische Leiterplatte gelötet werden und die keramische Leiterplatte an die Wärmeableitungseinheit gelötet wird. Darüber hinaus ist die Halbleitervorrichtung sowohl aufgrund ihres Betriebs als auch durch die äußere Umgebung Temperaturänderungen ausgesetzt. Somit ist die keramische Leiterplatte aufgrund eines Unterschieds zwischen den thermischen Ausdehnungskoeffizienten der leitfähigen Strukturen und der Metallplatte in Bezug auf die elektrische Isolierplatte thermischer Spannung ausgesetzt. Wenn die thermische Spannung auf die keramische Leiterplatte einwirkt, kann die elektrische Isolierplatte brechen. Dies führt zu einer mangelnden Zuverlässigkeit der Halbleitervorrichtung.
  • Zur Bewältigung dieses Umstands ist eine Technik zum Formen von Vertiefungen (Löchern) in der keramischen Leiterplatte vorgeschlagen worden, um thermische Spannungen, welche in der keramischen Leiterplatte entstehen, zu verringern (siehe PTL 1).
  • Liste der Zitate
  • Patentliteratur
  • Kurzdarstellung der Erfindung
  • Technisches Problem
  • Bisher gab es eine Technik zum Bilden von Vertiefungen in der vorderen Fläche einer leitfähigen Struktur in einer keramischen Leiterplatte. Siehe PTL 1. Diese Technik verringert jedoch einen Befestigungsbereich, in welchem Halbleiterelemente, elektronische Bauteile, Verdrahtungselemente und Sonstiges zu befestigen sind, weswegen eine relativ große keramische Leiterplatte benötigt wird.
  • Die vorliegende Erfindung ist angesichts der zuvor genannten Umstände gemacht worden, und sieht vor, eine höchst zuverlässige Halbleitervorrichtung zu schaffen, welche kompakt und in der Lage ist, thermische Spannungen zu unterdrücken.
  • Lösung des Problems
  • Gemäß eines Aspekts der Ausführungsformen ist eine Halbleitervorrichtung bereitgestellt, welche Folgendes aufweist: ein Halbleiterelement; und ein Substrat aufweisend eine elektrische Isolierplatte, eine leitfähige Struktur, welche an einer vorderen Fläche der elektrischen Isolierplatte gebildet ist, und auf welcher das Halbleiterelement angeordnet ist, und eine Metallplatte, welche an einer hinteren Fläche der elektrischen Isolierplatte angeordnet ist, eine zweite Stirnfläche angeordnet weiter außen als eine erste Stirnfläche der leitfähigen Struktur aufweist, und eine Mehrzahl erster konkaver Abschnitte gebildet entlang mindestens eines Teils eines äußeren Umfangs der Metallplatte in einer hinteren Fläche der Metallplatte aufweist, wobei ein äußerster Rand der ersten konkaven Abschnitte in einer seitlichen Querschnittsansicht weiter außen angeordnet ist, als die erste Stirnfläche der leitfähigen Struktur.
  • Ferner ist eine Mehrzahl zweiter konkaver Abschnitte weiter innen als die Mehrzahl erster konkaver Abschnitte entlang des äußeren Umfangs in der hinteren Fläche der Metallplatte gebildet.
  • Darüber hinaus ist ein innerster Rand der zweiten konkaven Abschnitte in der seitlichen Querschnittsansicht weiter innen angeordnet als die erste Stirnfläche.
  • Darüber hinaus ist der innerste Rand der zweiten konkaven Abschnitte in der seitlichen Querschnittsansicht weiter außen angeordnet als eine dritte Stirnfläche des Halbleiterelements.
  • Darüber hinaus ist eine Mehrzahl von Reihen konkaver Abschnitte entlang des äußeren Umfangs zwischen den ersten konkaven Abschnitten und den zweiten konkaven Abschnitten in der hinteren Fläche der Metallplatte gebildet.
  • Darüber hinaus messen Abstände zwischen den ersten konkaven Abschnitten, welche in der hinteren Fläche der Metallplatte gebildet sind, zwischen 0,1 mm und 0,5 mm einschließlich dieser Grenzwerte.
  • Darüber hinaus weist die Metallplatte eine erste Dicke zwischen einem Boden jedes der ersten konkaven Abschnitte und einer vorderen Fläche der Metallplatte auf.
  • Darüber hinaus beträgt die erste Dicke zwischen 30 % und 95 %, inklusive dieser Grenzwerte, einer Dicke der Metallplatte.
  • Darüber hinaus weist die Metallplatte eine zweite Dicke zwischen einem Boden jedes der zweiten konkaven Abschnitte und einer vorderen Fläche der Metallplatte auf.
  • Darüber hinaus beträgt die zweite Dicke zwischen 30 % und 95 %, inklusive dieser Grenzwerte, einer Dicke der Metallplatte.
  • Darüber hinaus ist die Mehrzahl erster konkaver Abschnitte in Form eines Ringes entlang des äußeren Umfangs in der hinteren Fläche der Metallplatte gebildet.
  • Darüber hinaus weist die hintere Fläche der Metallplatte einen ersten Bereich auf, in welchem die ersten konkaven Abschnitte gebildet sind, und weist einen zweiten Bereich näher an einem zentralen Bereich der Metallplatte als der erste Bereich auf, und das Halbleiterelement ist über dem zweiten Bereich auf der leitfähigen Struktur angeordnet.
  • Darüber hinaus ist ein innerster Rand der ersten konkaven Abschnitte in der seitlichen Querschnittsansicht weiter innen angeordnet als die erste Stirnfläche der leitfähigen Struktur.
  • Darüber hinaus weist die Halbleitervorrichtung ferner eine Wärmeableitungsplatte auf, mit welcher das Substrat mit Lot verbunden ist.
  • Vorteilhafte Auswirkungen der Erfindung
  • Gemäß den offenbarten Ausführungsformen ist eine Halbleitervorrichtung bereitgestellt, welche kompakt und in der Lage ist, thermische Spannungen zu unterdrücken, um dadurch eine Verringerung ihrer Zuverlässigkeit zu verhindern.
  • Die vorstehenden und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung bevorzugter Ausführungsformen offensichtlich, wenn diese in Zusammenhang mit den begleitenden Zeichnungen gelesen wird.
  • Figurenliste
    • [1] 1 ist eine seitliche Querschnittsansicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform.
    • [2] 2 ist eine Draufsicht der hinteren Fläche einer Metallplatte einer keramischen Leiterplatte der Halbleitervorrichtung gemäß der ersten Ausführungsform.
    • [3] 3 ist eine vergrößerte seitliche Querschnittsansicht eines Hauptteils einer Halbleitervorrichtung als ein Referenzbeispiel (Teil 1).
    • 4] 4 ist eine vergrößerte seitliche Querschnittsansicht eines Hauptteils einer Halbleitervorrichtung als ein Referenzbeispiel (Teil 2).
    • [5] 5 ist eine vergrößerte seitliche Querschnittsansicht eines Hauptteils der Halbleitervorrichtung gemäß der ersten Ausführungsform.
    • [6] 6 ist eine vergrößerte seitliche Querschnittsansicht eines Hauptteils einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform.
    • [7] 7 ist eine vergrößerte seitliche Querschnittsansicht eines Hauptteils einer Halbleitervorrichtung gemäß einer dritten Ausführungsform.
  • Beschreibung der Ausführungsformen
  • Im Folgenden werden bevorzugte Ausführungsformen unter Bezugnahme auf die begleitenden Zeichnungen beschrieben.
  • (Erste Ausführungsform)
  • Eine Halbleitervorrichtung einer ersten Ausführungsform wird nun unter Bezugnahme auf 1 beschrieben. 1 ist eine seitliche Querschnittsansicht der Halbleitervorrichtung gemäß der ersten Ausführungsform. Wie in 1 dargestellt weist die Halbleitervorrichtung 10 Halbleiterelemente 11a und 11b, eine keramische Leiterplatte 13 (Substrat), an deren vorderer Fläche die Halbleiterelemente 11a und 11b angebracht sind, und eine Wärmeableitungsplatte 17, welche an der hinteren Fläche der keramischen Leiterplatte 13 angebracht ist, auf. In diesem Zusammenhang weist die Querschnittsansicht der Halbleitervorrichtung 10, welche in 1 dargestellt ist, einen ersten Bereich 16c und einen zweiten, in 2 gezeigten Bereich 16d, auf, der später beschrieben wird.
  • Beispiele der Halbleiterelemente 11a und 11b umfassen Schaltelemente, wie zum Beispiel IGBT und Leistungs-MOSFET. Die Schaltelemente sind aus Silizium oder Siliziumkarbid gefertigt. Die Halbleiterelemente 11a und 11b weisen jeweils eine Drain-Elektrode (oder Kollektorelektrode) an ihrer hinteren Fläche und eine Gate-Elektrode sowie eine Source-Elektrode (oder EmitterElektrode) an ihrer vorderen Fläche auf. Darüber hinaus können die Halbleiterelemente 11a und 11b nötigenfalls Dioden, wie zum Beispiel SBD (Schottky-Sperrschichtdioden) und FWD (Freilaufdioden) aufweisen. Die Halbleiterelemente 11a und 11b weisen jeweils eine Kathoden-Elektrode als eine Hauptelektrode an ihrer hinteren Fläche und eine Anodenelektrode als eine Hauptelektrode an ihrer vorderen Fläche auf. Obwohl 1 beispielhaft zwei Halbleiterelemente 11a und 11b zeigt, ist die Anzahl von Halbleitelementen in diesem Zusammenhang nicht darauf beschränkt, und es kann eine gewünschte Anzahl von Halbleiterelementen im Einklang mit den gewünschten Konstruktionsanforderungen angeordnet werden.
  • Die keramische Leiterplatte 13 weist eine elektrische Isolierplatte 14, leitfähige Strukturen 15a und 15b gebildet an der vorderen Fläche der elektrischen Isolierplatte 14 und eine Metallplatte 16 angeordnet an der hinteren Fläche der elektrischen Isolierplatte 14 auf. Die elektrische Isolierplatte 14 ist aus Keramik mit hoher Wärmeleitfähigkeit gebildet, wie zum Beispiel Aluminiumoxid, Aluminiumnitrid und Siliziumnitrid, welche eine hervorragende Wärmeleitfähigkeit aufweisen. Die elektrische Isolierplatte 14 weist eine Dicke vorzugsweise im Bereich von 0,2 mm bis 1,5 mm, einschließlich dieser Grenzwerte, und bevorzugter im Bereich von 0,25 mm bis 1,0 mm, einschließlich dieser Grenzwerte, auf. Die leitfähigen Strukturen 15a und 15b sind aus einem Material mit hoher elektrischer Leitfähigkeit gefertigt. Beispiele des Materials umfassen Kupfer, Aluminium und eine Legierung, welche mindestens eines dieser beiden Elemente enthält. Die leitfähigen Strukturen 15a und 15b weisen jeweils eine Dicke vorzugsweise im Bereich von 0,1 mm bis 1,0 mm, einschließlich dieser Grenzwerte, und bevorzugter im Bereich von 0,125 mm bis 0,6 mm, einschließlich dieser Grenzwerte, auf. Auf diesen leitfähigen Strukturen 15a und 15b sind die Halbleiterelemente 11a und 11b mit Lot 12a und 12b angeordnet. In diesem Zusammenhang können zusätzlich zu den Halbleiterelementen 11a und 11b, elektronische Komponenten, wie zum Beispiel Thermistoren und Kondensatoren, Verdrahtungselemente, wie zum Beispiel Verbindungsdrähte, ein Leiterrahmen und Anschlussklemmen, und andere, auf Wunsch an den leitfähigen Strukturen 15a und 15b befestigt werden. Darüber hinaus kann auf den leitfähigen Strukturen 15a und 15b unter Verwendung eines Materials mit hoher Korrosionsbeständigkeit eine Plattierung vorgenommen werden. Beispiele für das Material umfassen Nickel, Titan, Chrom, Molybdän, Tantal, Niob, Wolfram, Vanadium, Bismut, Zirconium, Hafnium, Gold, Silber, Platin, Palladium und eine Legierung, welche mindestens eines dieser Elemente enthält. Obwohl die Menge, die Positionen und Formen der leitfähigen Strukturen 15a und 15b in 1 als ein Beispiel dargestellt sind, sind in diesem Zusammenhang die Menge, die Positionen und Formen nicht darauf beschränkt und können gemäß den gewünschten Konstruktionsanforderungen festgelegt werden.
  • Die Metallplatte 16 ist aus Metall mit einer hohen Wärmeleitfähigkeit gebildet, wie zum Beispiel Kupfer, Aluminium, Eisen, Silber oder eine Legierung, welche mindestens eines dieser Elemente enthält. Die Metallplatte 16 weist eine Dicke T1 vorzugsweise im Bereich von 0,1 mm bis 1,0 mm, einschließlich dieser Grenzwerte, und bevorzugter im Bereich von 0,125 mm bis 0,6 mm, einschließlich dieser Grenzwerte, auf. Darüber hinaus ist eine Mehrzahl von Vertiefungen 16a und 16b (konkave Abschnitte) in der hinteren Fläche der Metallplatte 16 gebildet. Die Vertiefungen 16a und 16b durchdringen die Metallplatte 16 nicht. Die Vertiefungen 16a und 16b weisen eine Tiefe D, vorzugsweise in einem Bereich von zwischen 30 % und 95 %, einschließlich dieser Grenzwerte, der Dicke T1 der Metallplatte 16, und bevorzugter zwischen 60 % und 90 %, einschließlich dieser Grenzwerte, der Dicke T1 der Metallplatte 16 auf. Tiefere Vertiefungen 16a und 16b erzeugen eine stärkere Wirkung zur Verringerung von Spannungen. Falls die Vertiefungen 16a und 16b jedoch zu tief sind, treten wahrscheinlich Hohlräume zwischen dem Lot 18 und den Vertiefungen 16 auf, welche zu einer Verschlechterung der Wärmeableitungsleitung und zum Auftreten einer Teilentladung führen können. Falls die Metallplatte 16 zum Beispiel eine Dicke T1 von ungefähr 0,3 mm aufweist, weisen die Vertiefungen 16a und 16b eine Dicke D von ungefähr 0,25 mm auf, und die Metallplatte 16 weist eine Dicke T2 von ungefähr 0,05 mm zwischen dem Boden jeder der Vertiefungen 16a und 16b und der vorderen Fläche der Metallplatte 16 auf. Darüber hinaus sind auf der Metallplatte 16 der erste Bereich und der zweite Bereich definiert, wie in 1 dargestellt. Die Vertiefungen 16a und 16b sowie der erste und der zweite Bereich der Metallplatte 16 werden später ausführlich beschrieben.
  • Als die wie oben gestaltete keramische Leiterplatte 13 kann zum Beispiel ein DCB- (direkt gebondetes Kupfer-) Substrat oder ein AMB- (aktives Metalllötungs-) Substrat verwendet werden. Die keramische Leiterplatte 13 ist in der Lage, durch die Halbleiterelemente 11a und 11b erzeugte Wärme durch die leitfähigen Strukturen 15a und 15b, die elektrische Isolierplatte 14 und die Metallplatte 16 zur Wärmeableitungsplatte 17 zu leiten. In diesem Zusammenhang ist die elektrische Isolierplatte 14 in der Draufsicht zum Beispiel rechteckig. Darüber hinaus ist die Metallplatte 16 rechteckig und ist in der Draufsicht kleiner als die elektrische Isolierplatte 14. Somit ist die keramische Leiterplatte 13 zum Beispiel rechteckig.
  • Wie in 1 dargestellt, ist die keramische Leiterplatte 13 mit dem Lot an der vorderen Fläche der Wärmeableitungsplatte 17 angeordnet. Diese Wärmeableitungsplatte 17 ist aus einem Material mit hoher Wärmeleitfähigkeit gebildet, wie zum Beispiel Aluminium, Eisen, Silber, Kupfer, eine Legierung, welche mindestens eines dieser Elemente enthält, ein Verbundmaterial aus Aluminium und Siliziumkarbid oder ein Verbundmaterial aus Magnesium und Siliziumkarbid. Darüber hinaus kann zur Verbesserung der Korrosionsbeständigkeit auf der Oberfläche der Wärmeableitungsplatte 17 zum Beispiel eine Plattierung unter Verwendung eines Materials, wie zum Beispiel Nickel, vorgenommen werden. Spezielle Beispiele für das Material umfassen abgesehen von Nickel eine Nickel-Phosphor-Legierung, eine Nickel-Bor-Legierung und andere. In diesem Zusammenhang kann eine Kühleinheit (nicht abgebildet) unter Verwendung von Lot, Silberlot oder dergleichen mit der hinteren Fläche der Wärmeableitungsplatte 17 verbunden sein, oder kann unter Verwendung einer Thermalpaste oder dergleichen mit derselben verbunden sein. Dies verbessert die Wärmeableitungsleistung zusätzlich. Die Kühleinheit kann in diesem Fall zum Beispiel aus einem Material mit hoher Wärmeleitfähigkeit gebildet sein, wie zum Beispiel Aluminium, Eisen, Silber, Kupfer oder eine Legierung, welche mindestens eines dieser Elemente enthält. Als die Kühleinheit können Finnen, eine Wärmesenke mit einer Mehrzahl von Finnen oder eine Kühlvorrichtung unter Verwendung von Wasserkühlung verwendet werden. Die Wärmeableitungsplatte 17 kann einstückig mit einer solchen Kühleinheit gebildet sein. In diesem Fall ist die Wärmeableitungsplatte aus einem Material mit hoher Wärmeleitfähigkeit gebildet, wie zum Beispiel Aluminium, Eisen, Silber, Kupfer oder eine Legierung, welche mindestens eines dieser Elemente enthält. Darüber hinaus kann zur Verbesserung der Korrosionsbeständigkeit auf der Oberfläche der einstückig mit der Kühleinheit gebildeten Wärmeableitungsplatte zum Beispiel eine Plattierung unter Verwendung eines Materials, wie zum Beispiel Nickel, vorgenommen werden. Spezielle Beispiele für das Material umfassen abgesehen von Nickel eine Nickel-Phosphor-Legierung, eine Nickel-Bor-Legierung und andere. Darüber hinaus kann anstelle der obigen Wärmeableitungsplatte 17 die obige Kühleinheit mit dem Lot 18 mit der hinteren Fläche der keramischen Leiterplatte 13 verbunden sein. In diesem Zusammenhang ist das in der obigen Halbleitervorrichtung 10 verwendete Lot 12a, 12b und 18 ein bleifreies Lot, welches in erster Linie eine Zinn-Silber-Kupfer-Legierung, eine Zinn-Zink-Bismut-Legierung, eine Zinn-Kupfer-Legierung oder eine Zinn-Silber-Indium-Bismut-Legierung enthält. Darüber hinaus kann ein Zusatzstoff, wie zum Beispiel Nickel, Germanium, Kobalt oder Silizium zum Lot hinzugefügt werden.
  • Darüber hinaus können in der wie oben gestalteten Halbleitervorrichtung 10 die Halbleiterelemente 11a und 11b und die keramische Leiterplatte 13 an der Wärmeableitungsplatte 17 durch ein Dichtungselement abgedichtet sein. Alternativ dazu kann an der Wärmeableitungsplatte 17 ein Gehäuse angebracht sein, welches die Halbleiterelemente 11a und 11b und die keramische Leiterplatte 13 umgibt, wobei das Gehäuse mit einem Dichtungselement gefüllt sein kann. In diesem Fall, kann als ein solches Dichtungselement ein wärmehärtbares Harz, wie zum Beispiel Epoxidharz, Phenolharz, Maleimidharz oder Silikonharz, oder ein Silikongel verwendet werden. Darüber hinaus kann als ein Füllstoff, ein Füllmaterial, wie zum Beispiel Siliziumoxid, Aluminiumoxid, Bornitrid oder Aluminiumnitrid, enthalten sein. Das Gehäuse ist kastenförmig, damit es die Seiten der Halbleiterelemente 11a und 11b und die keramische Leiterplatte 13 abdeckt, und ist aus einem thermoplastischen Harz gebildet. Als das Harz kann Polyphenylensulfid (PPS), Polybutylenterephthalat-(PBT) Harz, Polybutylensuccinat- (PBS) Harz, Polyamid- (PA) Harz oder Acrylnitril-Butadienstyrol- (ABS-) Harz oder dergleichen verwendet werden. Darüber hinaus wird ein solches Gehäuse mittels eines Klebstoffs (nicht abgebildet) mit der Wärmeableitungsplatte 17 verbunden.
  • Das Folgende beschreibt die Vertiefungen 16a und 16b in der Metallplatte 16 der keramischen Leiterplatte 13 in der Halbleitervorrichtung 10 unter Bezugnahme auf 2. 2 ist eine Draufsicht der hinteren Fläche der Metallplatte der keramischen Leiterplatte in der Halbleitervorrichtung gemäß der ersten Ausführungsform. In diesem Zusammenhang zeigt 2 die Metallplatte 16 der keramischen Leiterplatte 13 in der Halbleitervorrichtung 10 von 1 gesehen von der hinteren Fläche aus. In der hinteren Fläche der Metallplatte 16 sind ein erster Bereich 16c, in welchem die Vertiefungen 16a und 16b in Form eines Rings entlang des äußeren Umfangs der Metallplatte 16 gebildet sind, und ein zweiter Bereich 16d ohne irgendwelche Vertiefungen 16a und 16b, der sich vom ersten Bereich 16c unterscheidet, definiert.
  • Der erste Bereich 16c ist als ein Bereich definiert, welcher den zentralen Bereich der Metallplatte 16 umgibt. Im äußeren Abschnitt des ersten Bereichs 16c sind die Vertiefungen 16a in vorgeschriebenen Abständen W in Form eines Rings entlang des äußeren Umfangs der Metallplatte 16 gebildet. Weiter innen als die Vertiefungen 16a sind die Vertiefungen 16b in vorgeschriebenen Abständen W in Form eines Rings entlang des äußeren Umfangs der Metallplatte 16 gebildet. Falls die Abstände W zu eng sind, fließt das Lot 18 nicht gleichmäßig. Falls die Abstände W zu weit sind, erzielen die Vertiefungen 16a und 16b ihre Wirkung nicht. Die Abstände W der Vertiefungen 16a und 16b liegen vorzugsweise in einem Bereich von 0,1 mm bis 0,5 mm, einschließlich dieser Grenzwerte, und bevorzugter im Bereich von 0,15 mm bis 0,3 mm, einschließlich dieser Grenzwerte. Obwohl die erste Ausführungsform den Fall darstellt, in welchem die Vertiefungen 16a und 16b zwei Reihen entlang des äußeren Umfangs der Metallplatte 16 bilden, ist die Anzahl an Reihen von Vertiefungen in diesem Zusammenhang nicht darauf beschränkt. Eine Reihe von Vertiefungen oder auch drei oder mehr Reihen von Vertiefungen können gebildet sein.
  • Darüber hinaus ist der zweite Bereich 16d am zentralen Abschnitt der Metallplatte 16 definiert, und ist vom ersten Bereich 16c umgeben. Die Halbleiterelemente 11a und 11b der Halbleitervorrichtung 10 sind über dem zweiten Bereich 16d der Metallplatte 16 der keramischen Leiterplatte 13 angeordnet, wie in 1 dargestellt. Durch die Halbleiterelemente 11a und 11b erzeugte Wärme wird durch die leitfähigen Strukturen 15a und 15b und die elektrische Isolierplatte 14 zum den ersten Bereich 16c der Metallplatte 16 übertragen. Falls die Halbleiterelemente 11a und 11b zum Beispiel über dem ersten Bereich 16c der Metallplatte 16 der keramischen Leiterplatte 13 angeordnet sind, sinkt die Wärmeleitfähigkeit aufgrund der Mehrzahl im ersten Bereich 16c der Metallplatte 16 gebildeter Vertiefungen. Andererseits wird eine Verschlechterung der Wärmeableitungsleistung im Vergleich zu dem Fall, in welchem diese Halbleiterelemente 11a und 11b über dem ersten Bereich 16c angeordnet sind, unterdrückt, falls die Halbleiterelemente 11a und 11b über dem zweiten Bereich 16d der Metallplatte 16 der keramischen Leiterplatte 13 angeordnet sind. In diesem Zusammenhang zeigen 1 und 2 die Vertiefungen 16a und 16b, welche in einer Draufsicht in Form eines Rings gebildet sind (in einer Querschnittsansicht halbkreisförmig). Jedoch sind die Formen der Vertiefungen 16a und 16b nicht darauf beschränkt, und die Vertiefungen 16a und 16b können in der Draufsicht in ovaler Form, in Form eines schlitzförmigen Lochs oder quadratisch gebildet sein. Darüber hinaus können die Vertiefungen 16a und 16b in der Querschnittsansicht zum Beispiel quadratisch, trapezförmig oder dreieckig sein.
  • Wie oben beschrieben ist in der Halbleitervorrichtung 10, die Mehrzahl von Vertiefungen 16a und 16b in Form eines Rings entlang des äußeren Umfangs der Metallplatte 16 im ersten Bereich 16c näher am äußerem Umfang in der hinteren Fläche der Metallplatte 16 der keramischen Leiterplatte 13 gebildet. Wenn daher die thermische Spannung aufgrund von Temperaturänderungen in der Halbleitervorrichtung 10 auf die keramische Leiterplatte 13 einwirkt, unterdrückt die Mehrzahl von Vertiefungen 16a und 16b ein durch die Temperaturänderungen verursachtes Zusammenziehen in der keramischen Leiterplatte 13. In der Folge werden Risse in der keramischen Leiterplatte 13 und eine Abtrennung der Metallplatte 16 und der leitfähigen Strukturen 15a und 15b verhindert.
  • Darüber hinaus durchdringen die in der hinteren Fläche der Metallplatte 16 gebildeten Vertiefungen 16a und 16b die Metallplatte 16 nicht. Die Metallplatte 16 weist eine Dicke zwischen dem Boden jeder der Vertiefungen 16a und 16b und der vorderen Fläche der Metallplatte 16 auf. Daher schafft die Halbleitervorrichtung 10 eine hohe Zuverlässigkeit, ohne die Notwendigkeit, die Anzahl angebrachter Komponenten, wie zum Beispiel der Halbleiterelemente 11a und 11b, zu verringern. Die Vertiefungen 16a und 16b werden mit dem Lot 18 gefüllt, sodass das Lot 18 mit der Metallplatte 16 verbunden ist. Darüber hinaus erlaubt das Lot 18, welches die Vertiefungen 16a und 16b füllt, keine Entstehung von Hohlräumen in den Vertiefungen 16a und 16b. Dies verhindert eine Verschlechterung der Wärmeableitungsleistung und das Auftreten einer Teilentladung. In diesem Zusammenhang zeigt 2 den Fall, in dem die Mehrzahl von Vertiefungen 16a und 16b in Form eines Rings entlang des äußeren Umfangs der Metallplatte 16 im ersten Bereich 16c in der hinteren Fläche der Metallplatte 16 der keramischen Leiterplatte 13 gebildet sind, wobei die Anordnung der Vertiefungen 16a und 16b jedoch nicht darauf beschränkt ist. Alternativ dazu kann die Mehrzahl von Vertiefungen 16a und 16b entlang der zwei kurzen Seiten der rechteckigen Metallplatte 16 im ersten Bereich 16c, jedoch keine Vertiefungen an deren zwei langen Seiten gebildet sein. Als weitere Alternative kann die Mehrzahl von Vertiefungen 16a und 16b zum Beispiel in der Nähe der Ecken der Metallplatte 16 im ersten Bereich 16c gebildet sein. Darüber hinaus zeigt 2 zwar den Fall, in welchem die Vertiefungen 16a an den Ecken des ersten Bereichs 16c, welche den Eckten der rechteckigen Metallplatte 16 entsprechen, gebildet sind, jedoch ist die Anordnung der Vertiefungen 16a nicht darauf beschränkt. Zum Beispiel kann eine Mehrzahl von Vertiefungen 16a in Form eines Pfeils in der Nähe der Ecken des ersten Bereichs 16c, welche den Ecken der Metallplatte 16 entsprechen, gebildet sein. Falls die Ecken der Metallplatte 16 zum Beispiel abgeschrägt sind, können auch die Ecken des ersten Bereichs 16c entsprechend abgeschrägt sein. In diesem Fall können die Vertiefungen 16a entlang der Ränder des abgeschrägten ersten Bereichs gebildet sein.
  • Im Übrigen kann in der Halbleitervorrichtung 10 eine Beschädigung aufgrund thermischer Spannung, welche auf die keramische Leiterplatte 13 einwirkt, in Abhängigkeit der Positionen der Vertiefungen 16a und 16b in Bezug auf die keramische Leiterplatte 13 zusätzlich verhindert werden. Das Folgende beschreibt die geeigneten Positionen der Vertiefungen 16a und 16b in Bezug auf die keramische Leiterplatte 13, um die Beschädigung aufgrund thermischer Spannung, welche auf die keramische Leiterplatte 13 der Halbleitervorrichtung 10 einwirkt, sicher zu verhindern.
  • Zunächst werden Halbleitervorrichtungen in Bezug auf 3 und 4 als Referenzbeispiele beschrieben. 3 und 4 sind jeweils eine vergrößerte seitliche Querschnittsansicht eines Hauptteils der Halbleitervorrichtung als ein Referenzbeispiel. In diesem Zusammenhang weisen die Halbleitervorrichtungen 20 und 30 in 3 beziehungsweise 4 jeweils die identische Struktur der Halbleitervorrichtung 10 von 1 auf, abgesehen von der Metallplatte 16 der Halbleitervorrichtung 10. Den jeweiligen Teilen werden dieselben in 1 verwendeten Bezugsziffern zugeordnet, weswegen diese Teile nicht erneut beschrieben werden. Darüber hinaus zeigen 3 und 4 jeweils eine vergrößerte Ansicht eines Bereichs der Halbleitervorrichtung 20 beziehungsweise 30, welcher dem Bereich rund um die Vertiefungen 16a und 16b entspricht, die an der linken Seite der Halbleitervorrichtung 10 von 1 gebildet sind.
  • Wie in 3 gezeigt, weist die Halbleitervorrichtung 20 ein Halbleiterelement 11a, eine keramische Leiterplatte 23, wobei das Halbleiterelement 11a mit deren vorderer Fläche verbunden ist, und eine Wärmeableitungsplatte 17, welche mit der hinteren Fläche der keramischen Leiterplatte 23 verbunden ist, auf. Die keramische Leiterplatte 23 weist eine elektrische Isolierplatte 14, eine leitfähige Struktur 15a gebildet an der vorderen Fläche der elektrischen Isolierplatte 14 und eine Metallplatte 26 angeordnet an der hinteren Fläche der elektrischen Isolierplatte 14 auf. Eine Mehrzahl von Vertiefungen 26a und 26b sind in der hinteren Fläche der Metallplatte 26 gebildet. Die Vertiefungen 26a und 26b durchdringen die Metallplatte 36 nicht.
  • Bezugnehmend auf 3 ist in der keramischen Leiterplatte 23 dieser Halbleitervorrichtung 20 ein Abstand a als ein Abstand zwischen der Position der äußersten Stirnfläche 14a der elektrischen Isolierplatte 14 und der Position einer ersten Stirnfläche 15a1 am äußersten Rand der leitfähige Struktur 15a definiert, und ein Abstand b ist als ein Abstand zwischen der Position der äußersten Stirnfläche 14a der elektrischen Isolierplatte 14 und der Position einer zweiten Stirnfläche 26e am äußersten Rand der Metallplatte 26 definiert. In der Halbleitervorrichtung 20 sind der Abstand a und der Abstand b genau gleich. Das bedeutet, in der keramischen Leiterplatte 23 sind die Position der ersten Stirnfläche 15a1 der leitfähigen Struktur 15a und die Position der zweiten Stirnfläche 26e am äußersten Rand der Metallplatte 26 vertikal aufeinander ausgerichtet. Darüber hinaus ist ein Abstand c definiert als ein Abstand zwischen der Position der äußersten Stirnfläche 14a der elektrischen Isolierplatte 14 und der Position des äußersten Rands 26a1 der Vertiefung 26a gebildet im äußersten Abschnitt der hinteren Fläche der Metallplatte 26. In der Halbleitervorrichtung 20 gelten die folgenden Ausdrücke: Abstand a = Abstand b; und Abstand c > Abstand a. Das bedeutet, in der Halbleitervorrichtung 20 sind die Vertiefungen 36a und 36b weiter innen gebildet als die erste Stirnfläche 15a1 der leitfähigen Struktur 15a.
  • In dieser Halbleitervorrichtung 20 gilt Abstand a = Abstand b. Somit wirkt nur eine geringe Biegespannung auf die elektrische Isolierplatte 14 in der keramischen Leiterplatte 23, sogar wenn sich die Temperatur verändert. Die Spannung konzentriert sich jedoch ungeachtet des Vorhandenseins oder der Abwesenheit der Vertiefungen 26a und 26b auf einen Abschnitt direkt unter der ersten Stirnfläche 15a1 der leitfähigen Struktur 15a und dessen Umgebung, sowie einen Abschnitt direkt über der zweiten Stirnfläche 26e der Metallplatte 26 und dessen Umgebung. Da diese Abschnitte, auf welche sich die Spannung konzentriert, einander an beiden Seiten der elektrischen Isolierplatte 14 gegenüberliegen, kann die elektrische Isolierplatte 14 im betreffenden Bereich springen und dann brechen.
  • Wie in 4 gezeigt, weist darüber hinaus die Halbleitervorrichtung 30 ein Halbleiterelement 11a, eine keramische Leiterplatte 33, wobei das Halbleiterelement 11a mit deren vorderer Fläche verbunden ist, und eine Wärmeableitungsplatte 17, welche mit der hinteren Fläche der keramischen Leiterplatte 33 verbunden ist, auf. Die keramische Leiterplatte 33 weist eine elektrische Isolierplatte 14, eine leitfähige Struktur 15a gebildet an der vorderen Fläche der elektrischen Isolierplatte 14 und eine Metallplatte 36 angeordnet an der hinteren Fläche der elektrischen Isolierplatte 14 auf. Eine Mehrzahl von Vertiefungen 36a und 36b sind in der hinteren Fläche der Metallplatte 36 gebildet. Die Vertiefungen 36a und 36b durchdringen die Metallplatte 36 nicht.
  • Wie in 4 gezeigt, ist in der keramischen Leiterplatte 33 dieser Halbleitervorrichtung 30 ein Abstand a als ein Abstand zwischen der Position der äußersten Stirnfläche 14a der elektrischen Isolierplatte 14 und der Position einer ersten Stirnfläche 15a1 am äußersten Rand der leitfähigen Struktur 15a definiert, und ein Abstand b ist als ein Abstand zwischen der Position der äußersten Stirnfläche 14a der elektrischen Isolierplatte 14 und der Position einer zweiten Stirnfläche 36e am äußersten Rand der Metallplatte 36 definiert. Darüber hinaus ist ein Abstand c definiert als ein Abstand zwischen der Position der äußersten Stirnfläche 14a der elektrischen Isolierplatte 14 und der Position des äußersten Rands 36a1 der Vertiefung 36a gebildet im äußersten Abschnitt der hinteren Fläche der Metallplatte 36. In der Halbleitervorrichtung 30 gelten die folgenden Ausdrücke: Abstand a > Abstand b; und Abstand c > Abstand a. Das bedeutet, in der Halbleitervorrichtung 30 sind die Vertiefungen 36a und 36b weiter innen gebildet als die erste Stirnfläche 15a1 der leitfähigen Struktur 15a. In der keramischen Leiterplatte 33 der Halbleitervorrichtung 30 entsteht ein Biegungspunkt an einem Abschnitt direkt unter der ersten Stirnfläche 15a1 der leitfähigen Struktur 15a und dessen Umgebung, wenn eine thermische Spannung aufgrund von Temperaturänderungen erzeugt wird. Somit springt die elektrischen Isolierplatte 14 im Bereich, der in 4 durch den gestrichelten Kreis C gekennzeichnet ist, und kann dort dann brechen.
  • Das Folgende beschreibt die Halbleitervorrichtung 10 der ersten Ausführungsform unter Bezugnahme auf 5, in welcher die Vertiefungen 16a und 16b in der Metallplatte 16 gebildet sind, um die obigen Punkte zu bewältigen. 5 ist eine vergrößerte seitliche Querschnittsansicht eines Hauptabschnitts der Halbleitervorrichtung gemäß der ersten Ausführungsform. Genauer gesagt ist 5 eine vergrößerte Ansicht eines Bereichs rund um die Vertiefungen 16a und 16b gebildet an der linken Seite der Halbleitervorrichtung 10 von 1. Darüber hinaus ist 5 eine vergrößerte Ansicht eines Bereichs rund um die Vertiefungen 16a und 16b gebildet an der linken Seite der Halbleitervorrichtung 10. In diesem Zusammenhang weist ein Bereich rund um die Vertiefungen 16a und 16b, welche an der rechten Seite der Halbleitervorrichtung 10 gebildet sind, dieselbe Struktur auf.
  • Bezugnehmend auf 5 ist in der keramischen Leiterplatte 13 ein Abstand a definiert als ein Abstand zwischen der Position der äußersten Stirnfläche 14a der elektrischen Isolierplatte 14 und der Position einer ersten Stirnfläche 15a1 am äußersten Rand der leitfähigen Struktur 15a. Ein Abstand b ist definiert als ein Abstand zwischen der Position der äußersten Stirnfläche 14a der elektrischen Isolierplatte 14 und der Position einer zweiten Stirnfläche 16e am äußersten Rand der Metallplatte 16. In dieser Halbleitervorrichtung 10 ist die keramische Leiterplatte 13 derart gebildet, dass sie den folgenden Ausdruck erfüllt:
    • Abstand b < Abstand a. In diesem Zusammenhang unter Bezugnahme auf die in 5 nicht dargestellte leitfähige Struktur 15b bezieht sich der Abstand a auch auf den Abstand zwischen der Position der äußersten Stirnfläche 14a der elektrischen Isolierplatte 14 und der Position der ersten Stirnfläche am äußersten Rand der leitfähigen Struktur 15a. Darüber hinaus ist ein Abstand c definiert als ein Abstand zwischen der Position der äußersten Stirnfläche 14a der elektrischen Isolierplatte 14 und der Position des äußersten Rands 16a1 der Vertiefung 16a gebildet im äußersten Abschnitt der hinteren Fläche der Metallplatte 16. Ein Abstand d ist definiert als ein Abstand zwischen der Position der äußersten Stirnfläche 14a der elektrischen Isolierplatte 14 und der Position des innersten Rands 16b2 der Vertiefung 16b gebildet im innersten Abschnitt der hinteren Fläche der Metallplatte 16. Ein Abstand e ist definiert als ein Abstand zwischen der Position der äußersten Stirnfläche 14a der elektrischen Isolierplatte 14 und einer dritten Stirnfläche 11a1 des Halbleiterelements 11a. In dieser Halbleitervorrichtung 10 sind die keramische Leiterplatte 13 und die Vertiefungen 16a und 16b derart gebildet, dass sie die folgenden Ausdrücke erfüllen: Abstand c < Abstand a; Abstand a < Abstand d; und Abstand d < Abstand e. Wenn aufgrund von Temperaturänderungen thermische Spannung in der keramischen Leiterplatte 13 der Halbleitervorrichtung 10 erzeugt wird, wird die Spannung in einem Bereich zwischen der Position des äußersten Rands 16a1 der Vertiefung 16a und der Position des innersten Rands 16b2 der Vertiefung 16b unterdrückt. Somit tritt in der Nähe der leitfähigen Struktur 15a nur eine geringe Verformung auf und kein Biegungspunkt entsteht. Somit werden Sprünge oder Risse in der elektrischen Isolierplatte 14 vermieden.
  • Die Halbleitervorrichtung 10 weist die Halbleiterelemente 11a und 11b und die keramische Leiterplatte 13 auf. Die keramische Leiterplatte 13 weist die elektrische Isolierplatte 14, leitfähige Strukturen 15a und 15b gebildet an der vorderen Fläche der elektrischen Isolierplatte 14 und auf welchen die Halbleiterelemente 11a und 11b angeordnet sind, und die Metallplatte 16, welche an der hinteren Fläche der elektrischen Isolierplatte 14 angeordnet ist, wobei deren zweite Stirnfläche 16e weiter außen gebildet ist, als die erste Stirnfläche 15a1 der leitfähigen Struktur 15a, und wobei deren Mehrzahl von Vertiefungen 16a entlang mindestens eines Teils ihres äußeren Umfangs in ihrer hinteren Fläche gebildet ist, auf. Darüber hinaus ist in der Halbleitervorrichtung 10 der äußerste Rand 16a1 der Vertiefung 16a in einer seitlichen Querschnittsansicht weiter außen angeordnet als die erste Stirnfläche 15a1 der leitfähigen Struktur 15a. Sogar wenn die thermische Spannung aufgrund der Temperaturänderungen in der Halbleitervorrichtung 10 auf die keramische Leiterplatte 13 einwirkt, unterdrückt somit die Mehrzahl von Vertiefungen 16a und 16b eine durch die Temperaturänderungen verursachte Verformung der keramischen Leiterplatte 13. Daher werden Risse in der keramischen Leiterplatte 13 und eine Abtrennung der Metallplatte 16 und der leitfähigen Strukturen 15a und 15b verhindert.
  • Darüber hinaus ist in der Halbleitervorrichtung 10 der innerste Rand 16b2 der Vertiefung 16b in einer seitlichen Querschnittsansicht weiter innen angeordnet als die erste Stirnfläche 15a1 der leitfähigen Struktur 15a. Darüber hinaus ist der innerste Rand 16b2 der Vertiefung 16b in der seitlichen Querschnittsansicht weiter außen angeordnet als die dritte Stirnfläche 11a1 des Halbleiterelements 11a. Somit wird eine Verformung der keramischen Leiterplatte 13 aufgrund von Temperaturänderungen zusätzlich unterdrückt. Sogar wenn eine externe Spannung auf den äußeren Umfang der keramischen Leiterplatte 13 einwirkt, werden Sprünge in der elektrischen Isolierplatte 14 vermieden.
  • Darüber hinaus durchdringen die Vertiefungen 16a und 16b gebildet in der hinteren Fläche der Metallplatte 16 die Metallplatte 16 nicht, und die Metallplatte 16 weist eine Dicke zwischen dem Boden jeder der Vertiefungen 16a und 16b und der vorderen Fläche der Metallplatte 16 auf. Die Vertiefungen 16a und 16b werden mit dem Lot 18 gefüllt, sodass das Lot 18 mit der Metallplatte 16 verbunden ist. Darüber hinaus erlaubt das Lot 18, welches die Vertiefungen 16a und 16b füllt, keine Entstehung von Hohlräumen in den Vertiefungen 16a und 16b. Dadurch wird eine Verschlechterung der Wärmeableitungsleistung und das Auftreten einer Teilentladung verhindert. Darüber hinaus liegen die Abstande W, in welchen die Vertiefungen 16a und 16b im ersten Bereich 16c in der hinteren Fläche der Metallplatte 16 gebildet sind, im Bereich von zwischen 0,1 mm und 0,5 mm, einschließlich dieser Grenzwerte. Daher breitet sich das Lot 18 bis zum äußeren Umfang der keramischen Leiterplatte 13 aus, sodass das Lot 18 eine feste Verbindung der keramischen Leiterplatte 13 mit der Wärmeableitungsplatte 17 ohne Hohlräume dazwischen ermöglicht. Folglich wird eine Verschlechterung der Qualität der Halbleitervorrichtung 10 und somit eine Verringerung ihrer Zuverlässigkeit verhindert.
  • (Zweite Ausführungsform)
  • Eine zweite Ausführungsform beschreibt unter Bezugnahme auf 6 eine Halbleitervorrichtung, in welcher mehr Vertiefungen gebildet sind als jene, die in der Metallplatte 16 der ersten Ausführungsform gebildet sind. 6 ist eine vergrößerte seitliche Querschnittsansicht eines Hauptabschnitts der Halbleitervorrichtung der zweiten Ausführungsform. Die Halbleitervorrichtung 10a von 6 weist dieselbe Struktur auf, wie die Halbleitervorrichtung 10, abgesehen von der Metallplatte 16 der Halbleitervorrichtung 10. Darüber hinaus werden den jeweiligen Teilen dieselben in 1 verwendeten Bezugsziffern zugeordnet, weswegen diese Teile nicht erneut beschrieben werden. 6 ist eine vergrößerte Ansicht eines Bereichs der Halbleitervorrichtung 10a, welcher dem Bereich rund um die Vertiefungen 16a und 16b entspricht, die an der linken Seite der Halbleitervorrichtung 10 von 1 gebildet worden sind.
  • Wie in 6 gezeigt, weist die Halbleitervorrichtung 10a ein Halbleiterelement 11a, eine keramische Leiterplatte 13, wobei das Halbleiterelement 11a mit deren vorderer Fläche verbunden ist, und eine Wärmeableitungsplatte 17, welche mit der hinteren Fläche der keramischen Leiterplatte 13 verbunden ist, auf. Die keramische Leiterplatte 13 weist eine elektrische Isolierplatte 14, leitfähige Strukturen 15a und 15b gebildet an der vorderen Fläche der elektrischen Isolierplatte 14 und eine Metallplatte 16 angeordnet an der hinteren Fläche der elektrischen Isolierplatte 14 auf. Die Metallplatte 16 weist die Vertiefungen 16a und 16b auf, und weist in einer Querschnittsansicht ferner die Vertiefungen 16f und 16g gebildet zwischen den Vertiefungen 16a und 16b in der hinteren Fläche (erster Bereich 16c (siehe 2)) der Metallplatte 16 auf. Diese Vertiefungen 16f und 16g durchdringen die Metallplatte 16 nicht, und sind hinsichtlich ihrer Größe gleich den Vertiefungen 16a und 16b. Im äußeren Abschnitt des ersten Bereichs 16c sind die Vertiefungen 16a der Vertiefungen 16a, 16b, 16f und 16g zum Beispiel in vorgeschriebenen Abständen W in Form eines Rings entlang des äußeren Umfangs der Metallplatte 16 gebildet. Darüber hinaus sind weiter innen als die Vertiefungen 16a die Vertiefungen 16f in vorgeschriebenen Abständen W in Form eines Rings entlang des äußeren Umfangs der Metallplatte 16 gebildet. Weiter innen als die Vertiefungen 16f sind die Vertiefungen 16g in vorgeschriebenen Abständen W in Form eines Rings entlang des äußeren Umfangs der Metallplatte 16 gebildet. Im innersten Abschnitt sind die Vertiefungen 16b in vorgeschriebenen Abständen W in Form eines Rings entlang des äußeren Umfangs der Metallplatte 16 gebildet.
  • Darüber hinaus sind in der keramischen Leiterplatte 13 der Halbleitervorrichtung 10a der Abstand a, der Abstand b und der Abstand e definiert. Darüber hinaus ist ein Abstand c definiert als ein Abstand zwischen der Position der äußersten Stirnfläche 14a der elektrischen Isolierplatte 14 und der Position des äußersten Rands 16a1 der Vertiefung 16a gebildet im äußersten Abschnitt der hinteren Fläche der Metallplatte 16. Ein Abstand d ist definiert als ein Abstand zwischen der Position der äußersten Stirnfläche 14a der elektrischen Isolierplatte 14 und der Position des innersten Rands 16b2 der Vertiefung 16b gebildet im innersten Abschnitt der hinteren Fläche der Metallplatte 16. In dieser Halbleitervorrichtung 10a sind die keramische Leiterplatte 13 und die Vertiefungen 16a, 16b, 16f und 16g derart gebildet, dass sie die folgenden Ausdrücke erfüllen: Abstand c < Abstand a; Abstand a < Abstand d; und Abstand d < Abstand e.
  • Wenn aufgrund von Temperaturänderungen thermische Spannung in der keramischen Leiterplatte 13 der Halbleitervorrichtung 10a erzeugt wird, wird die Spannung in der Nähe der leitfähigen Struktur 15a in einem Bereich zwischen der Position des äußersten Rands 16a1 der Vertiefung 16a und der Position des innersten Rands 16b2 der Vertiefung 16b unterdrückt. Somit tritt nur eine geringe Verformung auf und kein Biegungspunkt entsteht. Somit werden Sprünge oder Risse in der elektrischen Isolierplatte 14 vermieden. Die zweite Ausführungsform hat das Beispiel beschrieben, in welchem zwei Vertiefungen 16f und 16g zusätzlich zwischen den Vertiefungen 16a und 16b gebildet werden. Alternativ dazu können auch eine Vertiefung oder drei oder mehr Vertiefungen zusätzlich zwischen den Vertiefungen 16a und 16b gebildet werden.
  • (Dritte Ausführungsform)
  • Eine dritte Ausführungsform beschreibt unter Bezugnahme auf 7 eine Halbleitervorrichtung, in welcher eine Reihe von Vertiefungen in der Metallplatte 16 der ersten Ausführungsform gebildet werden. 7 ist eine vergrößerte seitliche Querschnittsansicht eines Hauptabschnitts der Halbleitervorrichtung der dritten Ausführungsform. Man beachte, dass die Halbleitervorrichtung 10b von 7 dieselbe Struktur aufweist, wie die Halbleitervorrichtung 10. Den jeweiligen Teilen werden dieselben in 1 verwendeten Bezugsziffern zugeordnet, weswegen diese Teile nicht erneut beschrieben werden. 7 ist eine vergrößerte Ansicht eines Bereichs der Halbleitervorrichtung 10b, welcher dem Bereich rund um die Vertiefungen 16a und 16b entspricht, die an der linken Seite der Halbleitervorrichtung 10 von 1 gebildet sind.
  • Wie in 7 gezeigt, weist die Halbleitervorrichtung 10b ein Halbleiterelement 11a, eine keramische Leiterplatte 13, wobei das Halbleiterelement 11a mit deren vorderer Fläche verbunden ist, und eine Wärmeableitungsplatte 17, welche mit der hinteren Fläche der keramischen Leiterplatte 13 verbunden ist, auf. Die keramische Leiterplatte 13 weist eine elektrische Isolierplatte 14, leitfähige Strukturen 15a und 15b gebildet an der vorderen Fläche der elektrischen Isolierplatte 14 und eine Metallplatte 16 angeordnet an der hinteren Fläche der elektrischen Isolierplatte 14 auf. Die Metallplatte 16 weist in einer seitlichen Querschnittsansicht nur die Vertiefungen 16a in der hinteren Fläche (erster Bereich 16c, siehe 2)) der Metallplatte 16 auf. Die Vertiefungen 16a sind zum Beispiel in vorgeschriebenen Abständen W entlang des äußeren Umfangs der Metallplatte im ersten Bereich 16c gebildet. Darüber hinaus sind in der keramischen Leiterplatte 13 der Halbleitervorrichtung 10b der Abstand a, der Abstand b und der Abstand e definiert. Darüber hinaus ist ein Abstand c definiert als ein Abstand zwischen der Position der äußersten Stirnfläche 14a der elektrischen Isolierplatte 14 und der Position des äußersten Rands 16a1 der Vertiefung 16a gebildet im äußersten Abschnitt der hinteren Fläche der Metallplatte 16. Ein Abstand d ist definiert als ein Abstand zwischen der Position der äußersten Stirnfläche 14a der elektrischen Isolierplatte 14 und der Position des innersten Rands 16a2 der Vertiefung 16a gebildet im innersten Abschnitt der hinteren Fläche der Metallplatte 16. In dieser Halbleitervorrichtung 10b sind die keramische Leiterplatte 13 und die Vertiefungen 16a derart gebildet, dass sie die folgenden Ausdrücke erfüllen: Abstand c < Abstand a; Abstand a < Abstand d; und Abstand d < Abstand e.
  • Wenn aufgrund von Temperaturänderungen thermische Spannung in der keramischen Leiterplatte 13 der Halbleitervorrichtung 10b erzeugt wird, wird die Spannung in der Nähe der leitfähigen Struktur 15a in einem Bereich zwischen der Position des äußersten Rands 16a1 der Vertiefung 16a und der Position des innersten Rands 16a2 der Vertiefung 16a unterdrückt. Somit tritt nur eine geringe Verformung auf und kein Biegungspunkt entsteht. Somit werden Sprünge oder Risse in der elektrischen Isolierplatte 14 vermieden.
  • Wie in der Halbleitervorrichtung 10 der ersten Ausführungsform, durchdringen in den Halbleitervorrichtungen 10a und 10b der zweiten und der dritten Ausführungsform die Vertiefungen 16a, 16b, 16f und 16g gebildet in der hinteren Fläche der Metallplatte 16 die Metallplatte 16 nicht, und die Metallplatte 16 weist eine Dicke zwischen dem Boden jeder der Vertiefungen 16a, 16b, 16f und 16g und der vorderen Fläche der Metallplatte 16 auf. Somit werden die Vertiefungen 16a, 16b, 16f und 16g mit dem Lot 18 gefüllt, sodass das Lot 18 mit der Metallplatte 16 verbunden ist. Darüber hinaus erlaubt das Lot 18, welches die Vertiefungen 16a, 16b, 16f und 16g ausfüllt, nicht, dass sich Hohlräume in den Vertiefungen 16a, 16b, 16f und 16g bilden. Folglich wird eine Verschlechterung der Wärmeableitungsleistung und das Auftreten einer Teilentladung verhindert.
  • Die Abstände W, in welchen die Vertiefungen 16a, 16b, 16f und 16g im ersten Bereich 16c in der hinteren Fläche der Metallplatte 16 gebildet sind, liegen in einem Bereich von zwischen 0,1 mm und 0,5 mm, einschließlich dieser Grenzwerte. Daher breitet sich das Lot 18 bis zum äußeren Umfang der keramischen Leiterplatte 13 aus, sodass das Lot 18 eine feste Verbindung der keramischen Leiterplatte 13 mit der Wärmeableitungsplatte 17 ohne Hohlräume dazwischen ermöglicht. Folglich wird eine Verschlechterung der Qualität der Halbleitervorrichtungen 10a und 10b und somit eine Verringerung ihrer Zuverlässigkeit verhindert.
  • Die obige Beschreibung zeigt nur die Prinzipien der vorliegenden Ausführungsformen. Fachleute können eine große Vielfalt von Modifikationen und Änderungen vornehmen. Die vorliegenden Ausführungsformen sind nicht auf die genauen Ausgestaltungen und Beispielanwendungen, welche oben gezeigt und beschrieben sind, beschränkt, und sämtliche Modifikationen und Äquivalente gelten als im Umfang der Ausführungsformen, wie diese in den angehängten Patentansprüchen und deren Entsprechungen definiert sind, enthalten.
  • Bezugszeichenliste
  • 10, 10a, 10b
    Halbleitervorrichtung
    11a, 11b
    Halbleiterelement
    11a1
    dritte Stirnfläche
    12a, 12b, 18
    Lot
    13
    keramische Leiterplatte
    14
    elektrische Isolierplatte
    14a
    äußerste Stirnfläche
    15a, 15b
    leitfähige Struktur
    15a1
    erste Stirnfläche
    16
    Metallplatte
    16a, 16b, 16f, 16g
    Vertiefung
    16a1
    äußerster Rand
    16a2,
    16b2 innerster Rand
    16c
    erster Bereich
    16d
    zweiter Bereich
    16e
    zweite Stirnfläche
    17
    Wärmeableitungsplatte
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 5527620 [0005]

Claims (14)

  1. Halbleitervorrichtung, aufweisend: ein Halbleiterelement; und ein Substrat aufweisend eine elektrische Isolierplatte, eine leitfähige Struktur, welche an der vorderen Seite der elektrischen Isolierplatte gebildet ist und an welcher das Halbleiterelement angeordnet ist, und eine Metallplatte, welche an der hinteren Fläche der elektrischen Isolierplatte angeordnet ist, eine zweite Stirnfläche angeordnet weiter außen als eine erste Stirnfläche der leitfähigen Struktur aufweist, und eine Mehrzahl erster konkaver Abschnitte gebildet entlang mindestens eines Teils eines äußeren Umfangs der Metallplatte in einer hinteren Fläche der Metallplatte aufweist, wobei ein äußerster Rand der ersten konkaven Abschnitte in einer seitlichen Querschnittsansicht weiter außen angeordnet ist als die erste Stirnfläche der leitfähigen Struktur.
  2. Halbleitervorrichtung nach Anspruch 1, wobei eine Mehrzahl zweiter konkaver Abschnitte weiter innen als die Mehrzahl erster konkaver Abschnitte entlang des äußeren Umfangs der Metallplatte in der hinteren Fläche der Metallplatte gebildet ist.
  3. Halbleitervorrichtung nach Anspruch 2, wobei ein innerster Rand der zweiten konkaven Abschnitte in der seitlichen Querschnittsansicht weiter innen angeordnet ist als die erste Stirnfläche.
  4. Halbleitervorrichtung nach Anspruch 3, wobei der innerste Rand der zweiten konkaven Abschnitte in der seitlichen Querschnittsansicht weiter außen angeordnet ist als eine dritte Stirnfläche des Halbleiterelements.
  5. Halbleitervorrichtung nach Anspruch 2, wobei eine Mehrzahl von Reihen konkaver Abschnitte entlang des äußeren Umfangs zwischen den ersten konkaven Abschnitten und den zweiten konkaven Abschnitten in der hinteren Fläche der Metallplatte gebildet ist.
  6. Halbleitervorrichtung nach Anspruch 1, wobei Abstände zwischen den ersten konkaven Abschnitten gebildet in der hinteren Fläche der Metallplatte in einem Bereich von zwischen 0,1 mm und 0,5 mm, einschließlich dieser Grenzwerte, liegen.
  7. Halbleitervorrichtung nach Anspruch 1, wobei die Metallplatte eine erste Dicke zwischen einem Boden jedes der ersten konkaven Abschnitte und einer vorderen Fläche der Metallplatte aufweist.
  8. Halbleitervorrichtung nach Anspruch 7, wobei die erste Dicke in einem Bereich von zwischen 30 % und 95 %, einschließlich dieser Grenzwerte, einer Dicke der Metallplatte liegt.
  9. Halbleitervorrichtung nach Anspruch 2, wobei die Metallplatte eine zweite Dicke zwischen einem Boden jedes der zweiten konkaven Abschnitte und einer vorderen Fläche der Metallplatte aufweist.
  10. Halbleitervorrichtung nach Anspruch 9, wobei die zweite Dicke in einem Bereich von zwischen 30 % und 95 %, einschließlich dieser Grenzwerte, einer Dicke der Metallplatte liegt.
  11. Halbleitervorrichtung nach Anspruch 1, wobei die Mehrzahl erster konkaver Abschnitte in Form eines Rings entlang des äußeren Umfangs in der hinteren Fläche der Metallplatte gebildet ist.
  12. Halbleitervorrichtung nach Anspruch 11, wobei die hintere Fläche der Metallplatte einen ersten Bereich aufweist, in welchem die erste konkaven Abschnitte gebildet sind, und einen zweiten Bereich näher an einem zentralen Abschnitt der Metallplatte als der erste Bereich aufweist, und das Halbleiterelement über dem zweiten Bereich an der leitfähigen Struktur angeordnet ist.
  13. Halbleitervorrichtung nach Anspruch 1, wobei ein innerster Rand der ersten konkaven Abschnitte in der seitlichen Querschnittsansicht weiter innen angeordnet ist als die erste Stirnfläche der leitfähigen Struktur.
  14. Halbleitervorrichtung nach Anspruch 1, ferner aufweisend eine Wärmeableitungsplatte, an welcher das Substrat mit Lot befestigt ist.
DE112019001086.7T 2018-03-01 2019-01-28 Halbleitervorrichtung Pending DE112019001086T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018036107 2018-03-01
JP2018-036107 2018-03-01
PCT/JP2019/002647 WO2019167509A1 (ja) 2018-03-01 2019-01-28 半導体装置

Publications (1)

Publication Number Publication Date
DE112019001086T5 true DE112019001086T5 (de) 2020-11-12

Family

ID=67806073

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019001086.7T Pending DE112019001086T5 (de) 2018-03-01 2019-01-28 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US11133271B2 (de)
JP (1) JP7047895B2 (de)
CN (1) CN111052353B (de)
DE (1) DE112019001086T5 (de)
WO (1) WO2019167509A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11521941B2 (en) 2019-01-16 2022-12-06 Fuji Electric Co., Ltd. Semiconductor device with a substrate having depressions formed thereon

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112019002287T5 (de) * 2018-12-10 2021-02-04 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP2021108321A (ja) * 2019-12-27 2021-07-29 京セラ株式会社 印刷配線板及び印刷配線板の製造方法
JP7459539B2 (ja) * 2020-02-07 2024-04-02 富士電機株式会社 半導体装置
DE112022000114T5 (de) * 2021-04-12 2023-06-29 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP2022188583A (ja) 2021-06-09 2022-12-21 Ngkエレクトロデバイス株式会社 半導体装置用基板
CN114245633A (zh) * 2021-11-30 2022-03-25 中航光电科技股份有限公司 多通道数字光模块气密封装结构及陶瓷电路板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4318241C2 (de) 1993-06-02 1995-06-29 Schulz Harder Juergen Metallbeschichtetes Substrat mit verbesserter Widerstandsfähigkeit gegen Temperaturwechselbeanspruchung
JP2003100965A (ja) 2001-09-20 2003-04-04 Denki Kagaku Kogyo Kk 回路基板の信頼性評価方法及び回路基板
JP2006245436A (ja) 2005-03-04 2006-09-14 Hitachi Metals Ltd 窒化珪素配線基板およびこれを用いた半導体モジュール
KR101391924B1 (ko) * 2007-01-05 2014-05-07 페어차일드코리아반도체 주식회사 반도체 패키지
US7821130B2 (en) * 2008-03-31 2010-10-26 Infineon Technologies Ag Module including a rough solder joint
JP2012114203A (ja) * 2010-11-24 2012-06-14 Mitsubishi Electric Corp 絶縁基板とその製造方法および電力半導体装置
JP2013175525A (ja) 2012-02-24 2013-09-05 Denki Kagaku Kogyo Kk セラミックス回路基板の製造方法およびその回路基板
CN103855142B (zh) * 2012-12-04 2017-12-29 东芝照明技术株式会社 发光装置及照明装置
WO2015141384A1 (ja) * 2014-03-20 2015-09-24 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP6278516B2 (ja) 2014-05-28 2018-02-14 Ngkエレクトロデバイス株式会社 パワーモジュール用基板
JP6724449B2 (ja) * 2016-03-18 2020-07-15 富士電機株式会社 半導体装置および半導体装置の製造方法
BE1023850B1 (nl) * 2016-06-29 2017-08-14 C-Mac Electromag Bvba Verbeterde elektronische schakeling en substraat met identificatiepatroon voor afzonderlijke elektronische schakelingen en werkwijze voor het produceren daarvan
US10276472B2 (en) * 2017-04-01 2019-04-30 Ixys, Llc Heat transfer plate having small cavities for taking up a thermal transfer material

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11521941B2 (en) 2019-01-16 2022-12-06 Fuji Electric Co., Ltd. Semiconductor device with a substrate having depressions formed thereon

Also Published As

Publication number Publication date
CN111052353B (zh) 2023-12-08
CN111052353A (zh) 2020-04-21
US20200194386A1 (en) 2020-06-18
US11133271B2 (en) 2021-09-28
JPWO2019167509A1 (ja) 2020-12-03
WO2019167509A1 (ja) 2019-09-06
JP7047895B2 (ja) 2022-04-05

Similar Documents

Publication Publication Date Title
DE112019001086T5 (de) Halbleitervorrichtung
DE102016207543B4 (de) Halbleitervorrichtungen
DE102012200329B4 (de) Halbleiteranordnung mit einem Heatspreader und Verfahren zur Herstellung einer Halbleiteranordnung
DE102018124171A1 (de) Halbleitervorrichtung
DE102014202651A1 (de) Halbleitervorrichtung und Halbleitermodul
DE102012200325A1 (de) Halbleiteranordnung mit plattierter Basisplatte
DE69123298T2 (de) Leistungshalbleiteranordnung, geeignet zur Automation der Herstellung
DE102005050330A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE112019000595T5 (de) Halbleitervorrichtung
DE112019000184T5 (de) Halbleitervorrichtung
DE102016202067A1 (de) Leistungshalbleitervorrichtung
DE102019112935A1 (de) Halbleitermodul
DE102021115824A1 (de) Leistungshalbleitermodul
EP3823018A1 (de) Elektronikmodul mit einer pulsierenden heatpipe
DE112019005234T5 (de) Leistungshalbleitervorrichtung
DE112014000862T5 (de) Halbleitervorrichtung
DE112019002287T5 (de) Halbleitervorrichtung
DE112017008226T5 (de) Halbleitervorrichtung
DE112019002922T5 (de) Halbleitervorrichtung
DE102015223300B4 (de) Halbleitervorrichtung
DE102016223651A1 (de) Halbleitermodul und halbleitervorrichtung
DE112019000176B4 (de) Halbleitervorrichtung
DE112020002845T5 (de) Halbleitervorrichtung
DE112019007915T5 (de) Halbleitermodul
DE102018204921A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication