DE112019007915T5 - Halbleitermodul - Google Patents

Halbleitermodul Download PDF

Info

Publication number
DE112019007915T5
DE112019007915T5 DE112019007915.8T DE112019007915T DE112019007915T5 DE 112019007915 T5 DE112019007915 T5 DE 112019007915T5 DE 112019007915 T DE112019007915 T DE 112019007915T DE 112019007915 T5 DE112019007915 T5 DE 112019007915T5
Authority
DE
Germany
Prior art keywords
base plate
recess
semiconductor module
adhesive
case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112019007915.8T
Other languages
English (en)
Inventor
Hiroya Sannai
Seiichiro Inokuchi
Yuji Imoto
Arata Iizuka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112019007915T5 publication Critical patent/DE112019007915T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Ein Isoliersubstrat (2) ist auf einer Basisplatte (1) angeordnet. Eine Halbleitervorrichtung (6-9) ist auf dem Isoliersubstrat (2) angeordnet. Ein Gehäuse (10) ist so angeordnet, dass es das Isoliersubstrat und die Halbleitervorrichtung umgibt, und mit einem Klebstoff (11) an die Basisplatte (1) gebondet. Ein Versiegelungsmittel (22) versiegelt das Isoliersubstrat und die Halbleitervorrichtung im Gehäuse (10). Eine Vertiefung (23) ist auf einer unteren Oberfläche des Gehäuses (10) angeordnet, die einem peripheren Teilbereich der oberen Oberfläche der Basisplatte (1) gegenüberliegt. Eine Bodenfläche der Vertiefung (23) weist einen vorstehenden Teil (24) auf, der in Richtung der Basisplatte (1) vorsteht. Der vorstehende Teil (24) weist eine Spitze (25) und Gradienten (26, 27) auf, die jeweils auf einer Innenseite und auf einer Außenseite des Gehäuses (10) mit der dazwischen sandwichartig angeordneten Spitze (25) angeordnet sind. Der Klebstoff (11) berührt die Spitze (25) und ist in der Vertiefung (23) untergebracht.

Description

  • Gebiet
  • Die vorliegende Offenbarung bezieht sich auf ein Halbleitermodul.
  • Hintergrund
  • In einem Halbleitermodul, das eine Leistungs-Halbleitervorrichtung wie etwa einen MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor), einen IGBT (Bipolartransistor mit isoliertem Gate) oder eine Diode enthält, wurde im Allgemeinen ein Klebstoff verwendet, um ein Gehäuse und eine Basisplatte zu verbinden bzw. zu bonden. Bei einem Modul mit einer Versiegelungsstruktur aus Gussharz zeigt sich eine Grenzfläche zwischen dem Klebstoff und einem Versiegelungsmittel innerhalb des Gehäuses. In Abhängigkeit von jeweiligen Materialien für den Klebstoff und das Versiegelungsharz kommt es aufgrund einer Temperaturwechselbelastung an der Grenzfläche leicht zu einer Ablösung, da die Bondingstärke dazwischen schwach ist. Daher besteht ein Problem, dass die Toleranz gegenüber Temperaturwechsel abnimmt und die Zuverlässigkeit beeinträchtigt wird. Um dies zu lösen, wurde eine Struktur vorgeschlagen, bei der ein Gehäuse mit einer Neigung versehen ist, um dem Klebstoff zu erschweren, in das Innere des Gehäuses einzudringen (siehe z. B. PTL 1).
  • Zitatliste
  • Patentliteratur
  • [PTL 1] JP 6399272 B
  • Zusammenfassung
  • Technisches Problem
  • Wenn jedoch in einer herkömmlichen Struktur der Klebstoff infolge einer Variation der Klebstoffauftragungsposition innerhalb des Gehäuses positioniert wird, kann der Klebstoff nach dem Bonden übermäßig in das Innere des Gehäuses eindringen. Wenn der Klebstoff außerhalb des Gehäuses positioniert wird, können ferner das Gehäuse und die Basisplatte nicht ausreichend aneinander gebondet werden.
  • Eine Aufgabe der vorliegenden Erfindung, die gemacht wurde, um das oben beschriebene Problem zu lösen, besteht darin, ein Halbleitermodul zu erhalten, das imstande ist, eine Toleranz gegenüber Temperaturwechsel und eine Toleranz gegenüber einer Variation der Klebstoffauftragungsposition zu erhöhen.
  • Lösung für das Problem
  • Ein Halbleitermodul gemäß der vorliegenden Offenbarung weist auf: eine Basisplatte; ein Isoliersubstrat, das auf der Basisplatte angeordnet ist; eine Halbleitervorrichtung, die auf dem Isoliersubstrat angeordnet ist; ein Gehäuse, das so angeordnet ist, dass es das Isoliersubstrat und die Halbleitervorrichtung umgibt, und mit einem Klebstoff an die Basisplatte gebondet ist; und ein Versiegelungsmittel, das das Isoliersubstrat und die Halbleitervorrichtung im Gehäuse versiegelt, wobei eine Vertiefung auf einer unteren Oberfläche des Gehäuses angeordnet ist, die einem peripheren Teilbereich der oberen Oberfläche der Basisplatte gegenüberliegt, eine Bodenfläche der Vertiefung einen vorstehenden Teil aufweist, der in Richtung der Basisplatte vorsteht, wobei der vorstehende Teil eine Spitze und Gradienten aufweist, die jeweils auf einer Innenseite und einer Außenseite des Gehäuses mit der dazwischen sandwichartig angeordneten Spitze angeordnet sind, und der Klebstoff die Spitze berührt und in der Vertiefung untergebracht ist.
  • Vorteilhafte Effekte der Erfindung
  • In der vorliegenden Offenbarung berührt, wenn das Gehäuse mit dem Klebstoff an die Basisplatte gebondet wird, der Klebstoff die Spitze der Erhebung und wird so zusammengedrückt bzw. gequetscht, dass er sich entlang den Gradienten auf beiden Seiten der Erhebung ausdehnt. Infolgedessen wird eine ausreichende Klebefläche sichergestellt. Das Gehäuse und die Basisplatte können dann unabhängig von der Dicke des Klebstoffs aneinander gebondet werden. Eine Toleranz gegenüber der Variation der Auftragungsposition des Klebstoffs kann weiter erhöht werden. Der gequetschte Klebstoff entweicht in einen zusätzlichen Raum der Vertiefung. Somit wird der Klebstoff in der Vertiefung aufgenommen, ohne dass er in das Innere des Gehäuses eindringt. Dementsprechend kann eine Grenzfläche zwischen dem Klebstoff und dem Versiegelungsmittel eliminiert oder reduziert werden und kann eine Toleranz gegenüber Wärmezyklen verbessert werden.
  • Figurenliste
    • 1 ist eine Draufsicht, die ein Halbleitermodul gemäß einer Ausführungsform 1 veranschaulicht.
    • 2 ist eine Querschnittsansicht, die das Halbleitermodul gemäß der Ausführungsform 1 veranschaulicht.
    • 3 ist eine Querschnittsansicht, die einen Bonding-Teilbereich zwischen dem Gehäuse und der Basisplatte im Halbleitermodul gemäß der Ausführungsform 1 vergrößert veranschaulicht.
    • 4 ist eine Unteransicht, die das Gehäuse gemäß der Ausführungsform 1 veranschaulicht.
    • 5 ist eine Unteransicht, die eine Modifikation 1 des Gehäuses gemäß der Ausführungsform 1 veranschaulicht.
    • 6 ist eine Unteransicht, die eine Modifikation 2 des Gehäuses gemäß der Ausführungsform 1 veranschaulicht.
    • 7 ist eine Querschnittsansicht, die einen Schritt zum Bonden des Gehäuses an die Basisplatte im Halbleitermodul gemäß der Ausführungsform 1 veranschaulicht.
    • 8 ist eine Querschnittsansicht, die einen Schritt zum Bonden des Gehäuses an die Basisplatte im Halbleitermodul gemäß der Ausführungsform 1 veranschaulicht.
    • 9 ist eine Querschnittsansicht, die einen Schritt zum Bonden des Gehäuses an die Basisplatte im Halbleitermodul gemäß der Ausführungsform 1 veranschaulicht.
    • 10 ist eine Querschnittsansicht, die eine Beziehung zwischen einer Vertiefung und einer Klebstoffauftragungsposition in sowohl der Ausführungsform 1 als auch einem Vergleichsbeispiel veranschaulicht.
    • 11 ist eine Querschnittsansicht, die einen Bonding-Teilbereich zwischen einem Gehäuse und einer Basisplatte in einem Halbleitermodul gemäß einer Ausführungsform 2 vergrößert veranschaulicht.
    • 12 ist eine Querschnittsansicht, die einen Bonding-Teilbereich zwischen einem Gehäuse und einer Basisplatte in einem Halbleitermodul gemäß einer Ausführungsform 3 vergrößert veranschaulicht.
    • 13 ist eine Querschnittsansicht, die einen Bonding-Teilbereich zwischen einem Gehäuse und einer Basisplatte in einem Halbleitermodul gemäß einer Ausführungsform 4 vergrößert veranschaulicht.
    • 14 ist eine Querschnittsansicht, die einen Bonding-Teilbereich zwischen einem Gehäuse und einer Basisplatte in einem Halbleitermodul gemäß einer Ausführungsform 5 vergrößert veranschaulicht.
    • 15 ist eine Querschnittsansicht, die einen Bonding-Teilbereich zwischen einem Gehäuse und einer Basisplatte in einem Halbleitermodul gemäß einer Ausführungsform 6 vergrößert veranschaulicht.
    • 16 ist eine Querschnittsansicht, die einen Bonding-Teilbereich zwischen einem Gehäuse und einer Basisplatte in einem Halbleitermodul gemäß einer Ausführungsform 7 vergrößert veranschaulicht.
    • 17 ist eine Querschnittsansicht, die eine Modifikation 1 zur Ausführungsform 7 veranschaulicht.
    • 18 ist eine Querschnittsansicht, die eine Modifikation 2 zur Ausführungsform 7 veranschaulicht.
    • 19 ist eine Querschnittsansicht, die einen Bonding-Teilbereich zwischen einem Gehäuse und einer Basisplatte in einem Halbleitermodul gemäß einer Ausführungsform 8 vergrößert veranschaulicht.
    • 20 ist eine Querschnittsansicht, die eine Modifikation 1 zur Ausführungsform 8 veranschaulicht.
    • 21 ist eine Querschnittsansicht, die eine Modifikation 2 zur Ausführungsform 8 veranschaulicht.
    • 22 ist eine Querschnittsansicht, die eine Modifikation 3 zur Ausführungsform 8 veranschaulicht.
    • 23 ist eine Querschnittsansicht, die ein Halbleitermodul gemäß einer Ausführungsform 9 veranschaulicht.
    • 24 ist eine Querschnittsansicht, die einen Bonding-Teilbereich zwischen einem Gehäuse und einer Basisplatte im Halbleitermodul gemäß der Ausführungsform 9 vergrößert veranschaulicht.
    • 25 ist eine Querschnittsansicht, die einen Bonding-Teilbereich zwischen einem Gehäuse und einer Basisplatte in einem Halbleitermodul gemäß einer Ausführungsform 10 vergrößert veranschaulicht.
    • 26 ist eine Querschnittsansicht, die einen Bonding-Teilbereich zwischen einem Gehäuse und einer Basisplatte in einem Halbleitermodul gemäß einer Ausführungsform 10 vergrößert veranschaulicht.
    • 27 ist eine Querschnittsansicht, die eine Modifikation 1 zur Ausführungsform 10 veranschaulicht.
    • 28 ist eine Querschnittsansicht, die eine Modifikation 1 zur Ausführungsform 10 veranschaulicht.
    • 29 ist eine Querschnittsansicht, die eine Modifikation 2 zur Ausführungsform 10 veranschaulicht.
  • Beschreibung von Ausführungsformen
  • Ein Halbleitermodul gemäß den Ausführungsformen der vorliegenden Offenbarung wird mit Verweis auf die Zeichnungen beschrieben. Die gleichen Komponenten werden mit den gleichen Symbolen bezeichnet, und deren wiederholte Beschreibung kann unterlassen werden.
  • Ausführungsform 1
  • 1 ist eine Draufsicht, die ein Halbleitermodul gemäß einer Ausführungsform 1 veranschaulicht. 2 ist eine Querschnittsansicht, die das Halbleitermodul gemäß der Ausführungsform 1 veranschaulicht. Ein Material für eine Basisplatte 1 ist Kupfer oder Aluminium. Ein Isoliersubstrat 2 ist auf der Basisplatte 1 angeordnet. Ein Material für das Isoliersubstrat 2 ist eine Platte, die aus Keramik wie etwa Siliziumnitrid, Aluminiumnitrid, Aluminiumoxid oder Zr-enthaltendes Aluminiumoxid besteht. Insbesondere ist hinsichtlich der thermischen Leitfähigkeit Siliziumnitrid oder Aluminiumnitrid vorzuziehen und ist hinsichtlich einer Materialfestigkeit Siliziumnitrid mehr vorzuziehen. Ein Epoxidharz oder dergleichen kann als das Isoliersubstrat 2 genutzt werden.
  • Eine Metallschicht 3 ist auf einer unteren Oberfläche des Isoliersubstrats 2 angeordnet. Die Metallschicht 3 ist mit einem Lötmetall oder dergleichen an die Basisplatte 1 gebondet. Leitfähige Strukturen 4 und 5 sind auf dem Isoliersubstrat 2 angeordnet. Ein Material für die Metallschicht 3 und die leitfähigen Strukturen 4 und 5 ist Aluminium, eine Aluminiumlegierung, Kupfer oder eine Kupferlegierung. Insbesondere ist Kupfer wegen seiner ausgezeichneten elektrischen Leitfähigkeit und thermischen Leitfähigkeit vorzuziehen.
  • Auf der leitfähigen Struktur 4 sind Halbleitervorrichtungen 6 und 7 angeordnet. Eine untere Oberflächenelektrode von jeder der Halbleitervorrichtungen 6 und 7 ist mit einem Lötmetall oder dergleichen an die leitfähige Struktur 4 gebondet. Halbleitervorrichtungen 8 und 9 sind auf der leitfähigen Struktur 5 angeordnet. Eine untere Oberflächenelektrode von jeder der Halbleitervorrichtungen 8 und 9 ist mit einem Lötmetall oder dergleichen an die leitfähige Struktur 5 gebondet. Jede der Halbleitervorrichtungen 6 und 9 ist ein Schaltelement wie etwa ein MOSFET oder ein IGBT, das einen großen Strom steuert. Jede der Halbleitervorrichtungen 7 und 8 ist eine Freilaufdiode.
  • Ein viereckiges rahmenförmiges Gehäuse 10 ist auf der Basisplatte 1 so angeordnet, dass es das Isoliersubstrat 2 und die Halbleitervorrichtungen 6 bis 9 umgibt, und ist mit einem Klebstoff 11 an einen peripheren Teilbereich der oberen Oberfläche der Basisplatte 1 gebondet. Es ist erforderlich, dass das Gehäuse 10 gegen thermische Verformung in einem Betriebstemperaturbereich des Halbleitermoduls widerstandsfähig ist und eine Isolierung aufrechterhält. Dementsprechend ist ein Material für das Gehäuse 10 ein Harz mit einem hohen Erweichungspunkt wie etwa ein PPS-(Polyphenylensulfid-)Harz oder PBT-(Polybutylentherephthalat-)Harz. Beispiele eines Materials für den Klebstoff 11 schließen Silikonharz und Epoxidharz ein. Nachdem der Klebstoff 11 am peripheren Teilbereich der oberen Oberfläche der Basisplatte 1 aufgetragen ist und das Gehäuse 10 an die Basisplatte 1 gebondet ist, wird der Klebstoff 11 thermisch ausgehärtet, sodass eine Haftung eintritt.
  • Das Gehäuse 10 ist mit Hauptanschlüssen 12 bis 14 und Steuerungsanschlüssen 15 und 16 versehen. Ein Bondingdraht 17 verbindet jeweilige obere Elektroden der Halbleitervorrichtungen 6 und 7 und den Hauptanschluss 12 miteinander. Ein Bondingdraht 18 verbindet die leitfähige Struktur 5 und den Hauptanschluss 13 miteinander. Ein Bondingdraht 19 verbindet die leitfähige Struktur 4, jeweilige obere Elektroden der Halbleitervorrichtungen 8 und 9 und den Hauptanschluss 14 miteinander. Ein Bondingdraht 20 verbindet eine Steuerungselektrode der Halbleitervorrichtung 6 und den Steuerungsanschluss 15 miteinander. Ein Bondingdraht 21 verbindet eine Steuerungselektrode der Halbleitervorrichtung 9 und den Steuerungsanschluss 16 miteinander.
  • Im Gehäuse 10 versiegelt ein Versiegelungsmittel 22 das Isoliersubstrat 2, die Halbleitervorrichtungen 6 bis 9 und die Bondingdrähte 17 bis 21. Das Versiegelungsmittel 22 versiegelt die Basisplatte 1 und das Gehäuse 10 dicht. Das Versiegelungsmittel 22 ist ein Epoxidharz, ein Phenolharz, ein Polyimidharz oder dergleichen, und ein anorganischer Füllstoff, der eine ausgezeichnete thermische Leitfähigkeit aufweist, wie etwa Aluminiumoxid oder Siliziumoxid ist diesem zugesetzt. Selbst wenn es sich jeweils um Materialien der gleichen Art handelt, weisen der Klebstoff 11 und das Versiegelungsmittel 22 nicht den gleichen linearen Ausdehnungskoeffizienten auf, da sich ein Additiv je nach Nutzungsanwendung unterscheidet. Dementsprechend kann in Abhängigkeit von einem Wärmezyklus aufgrund eines Unterschieds des linearen Ausdehnungskoeffizienten eine thermische Spannung erzeugt werden.
  • 3 ist eine Querschnittsansicht, die einen Bonding-Teilbereich zwischen dem Gehäuse und der Basisplatte im Halbleitermodul gemäß der Ausführungsform 1 vergrößert veranschaulicht. Eine Vertiefung 23 ist auf einer unteren Oberfläche des Gehäuses 10 angeordnet, die dem peripheren Teilbereich der oberen Oberfläche der Basisplatte 1 gegenüberliegt. Eine Bodenfläche der Vertiefung 23 weist einen vorstehenden Teil 24 auf, der in Richtung der Basisplatte 1 vorsteht. Der vorstehende Teil 24 weist einen Scheitel bzw. eine Spitze 25 und Gradienten 26 und 27 auf, die jeweils auf der Innenseite und nahe der Außenseite des Gehäuses 10 mit der dazwischen sandwichartig angeordneten Spitze 25 angeordnet sind. Der Klebstoff 11 berührt die Spitze 25 und ist in der Vertiefung 23 untergebracht. Die Breite der Vertiefung 23 beträgt zum Beispiel 2,6 mm oder mehr und ist je nach Auftragungsbreite und Variation der Position des Klebstoffs 11 festgelegt. Die Tiefe der Vertiefung 23 beträgt 0,4 mm oder mehr und ist auf einen geschätzten Wert +0,1 mm oder mehr der Höhe des Klebstoffs 11 festgelegt. Ein Abstand zwischen der Spitze 25 des vorstehenden Teils 24 und der Basisplatte 1 beträgt zum Beispiel nicht weniger als 0 mm und nicht mehr 0,3 mm. Wenn der Abstand der untere Grenzwert 0 mm ist, berührt die Spitze 25 die Basisplatte 1. Der obere Grenzwert 0,3 mm ist geringer als der geschätzte Wert der Höhe des Klebstoffs 11. Je näher der Abstand am unteren Grenzwert liegt, desto leichter berührt die Spitze 25 den Klebstoff 11.
  • Die untere Oberfläche des Gehäuses 10 weist eine Ebene 28 auf, die näher zur Innenseite des Gehäuses 10 als die Vertiefung 23 liegt. Die Höhe des vorstehenden Teils 24 liegt nicht unter einer Höhenposition der Ebene 28 und ist nicht höher als eine Höhe, bei der die Spitze 25 die Basisplatte 1 berührt. Daher kommt die Ebene 28 mit dem peripheren Teilbereich der oberen Oberfläche der Basisplatte 1 in Oberflächenkontakt. Infolgedessen kann, selbst wenn der Klebstoff 11 aus der Vertiefung 23 überläuft, verhindert werden, dass der Klebstoff 11 in das Innere des Gehäuses 10 eindringt. Auch kann verhindert werden, dass das Versiegelungsmittel 22 aus dem Gehäuse 10 nach außen strömt.
  • 4 ist eine Unteransicht, die das Gehäuse gemäß der Ausführungsform 1 veranschaulicht. Die Vertiefung 23 ist auf der gesamten unteren Oberfläche des Gehäuses 10 angeordnet. Wenngleich die Vertiefung 23 wünschenswerterweise auf der gesamten Peripherie eines Bereichs angeordnet ist, auf den der Klebstoff 11 aufgetragen wird, kann die Vertiefung 23 in nur einem Teil des Bereichs angeordnet werden, falls dies innerhalb eines Umfang erfolgt, in dem eine Betriebssicherheit bzw. Zuverlässigkeit sichergestellt werden kann.
  • 5 ist eine Unteransicht, die eine Modifikation 1 des Gehäuses gemäß der Ausführungsform 1 veranschaulicht. Eine Vertiefung 23 mit einem vorstehenden Teil 24 ist auf einem breiten Teilbereich eines Gehäuses 10 angeordnet. Eine Vertiefung 29, die einen vorstehenden Teil 24 nicht aufweist und einen rechteckigen Querschnitt hat, ist in einem schmalen Teilbereich des Gehäuses 10 angeordnet. Folglich kann die Vertiefung 23 an nur einer Stelle angeordnet sein, an der eine Vertiefungsstruktur ausreichender Größe vorgesehen werden kann.
  • 6 ist eine Unteransicht, die eine Modifikation 2 des Gehäuses gemäß der Ausführungsform 1 veranschaulicht. Im Allgemeinen wird ein Gehäuse 10 mittels Spritzguss hergestellt. Dementsprechend bleiben im Gehäuse 10 eines fertiggestellten Produkts eine Angussspur eines Harzeinspritzpfads und eine Einspritzstiftspur (engl.: injector pin trace) zurück, falls das Gehäuse 10 aus der Form herausgenommen wird. Eine Vertiefung 23 ist angeordnet, wobei ein Bereich 30 vermieden wird, in dem die Angussspur oder die Einspritzstiftspur im Gehäuse 10 zurückbleibt.
  • 7 bis 9 sind Querschnittsansichten, die jeweils einen Schritt zum Bonden des Gehäuses an die Basisplatte im Halbleitermodul gemäß der Ausführungsform 1 veranschaulichen. Zunächst wird der Klebstoff 11 auf dem peripheren Teilbereich der oberen Oberfläche der Basisplatte 1 wie in 7 veranschaulicht aufgetragen. Wenn dann ein Versuch unternommen wird, das Gehäuse 10 an die Basisplatte 1 zu bonden, berührt, wie in 8 veranschaulicht ist, der Klebstoff 11 die Spitze 25 des vorstehenden Teils 24. Wenn das Gehäuse 10 weiter abgesenkt wird, wird dann, wie in 9 veranschaulicht ist, der Klebstoff 11 so gequetscht, dass er sich entlang den Gradienten 26 und 27 des vorstehenden Teils 24 ausdehnt. Infolgedessen kann eine ausreichende Klebefläche sichergestellt werden. Das Gehäuse 10 und die Basisplatte 1 können unabhängig von der Dicke des Klebstoffs 11 aneinander gebondet werden.
  • 10 ist eine Querschnittsansicht, die eine Beziehung zwischen einer Vertiefung und einer Klebstoffauftragungsposition in sowohl der Ausführungsform 1 als auch einem Vergleichsbeispiel veranschaulicht. Die Gradienten 26 und 27 sind an beiden Seiten angeordnet, wobei die Spitze 25 des vorstehenden Teils 24 in der Ausführungsform 1 dazwischen sandwichartig angeordnet, während im Vergleichsbeispiel nur ein Gradient 31 vorgesehen ist. Wenn der Klebstoff 11 im Vergleichsbeispiel näher an der Innenseite des Gehäuses 10 als die Spitze 25 aufgetragen wird, kann dementsprechend kein Bonding erreicht werden. Daher ist eine Toleranz W2 geringer als eine Variation der Auftragungsposition des Klebstoffs 11.
  • Auf der anderen Seite berührt in der vorliegenden Ausführungsform, wenn das Gehäuse 10 mit dem Klebstoff 11 an die Basisplatte 1 gebondet wird, der Klebstoff 11 die Spitze 25 des vorstehenden Teils 24 und wird so gequetscht, dass er sich entlang den Gradienten 26 und 27 auf beiden Seiten des vorstehenden Teils 24 ausdehnt. Selbst wenn der Klebstoff 11 näher zur Innenseite oder näher zur Außenseite des Gehäuses 10 als die Spitze 25 aufgetragen wird, kann ein Bonding erzielt werden. Dementsprechend kann eine Toleranz W1 gegenüber der Variation der Auftragungsposition des Klebstoffs 11 erhöht werden. Infolgedessen kann eine fehlerhafte Montage reduziert werden. Der gequetschte Klebstoff 11 entweicht in einen zusätzlichen Raum der Vertiefung 23. Folglich ist der Klebstoff 11 in der Vertiefung 23 untergebracht, sodass er nicht in das Innere des Gehäuses 10 eindringt. Dementsprechend kann eine Grenzfläche zwischen dem Klebstoff 11 und dem Versiegelungsmittel 22 eliminiert oder reduziert werden und kann eine Wärmezyklustoleranz verbessert werden.
  • Selbst wenn der Klebstoff 11 aufgrund der Variation der Auftragungsposition die Spitze 25 des vorstehenden Teils 24 nicht berührt, können die Gradienten 26 und 27 und die Basisplatte 1 mit dem Klebstoff 11 aneinander gebondet werden, falls dazwischen eine geringe Abweichung besteht. Wenn man also von solch einem Fall ausgeht, kann eine Toleranz gegenüber der Variation der Auftragungsposition des Klebstoffs 11 weiter erhöht werden.
  • Der Klebstoff 11 berührt keine Ebene des Gehäuses 10, sondern die Spitze 25 des vorstehenden Teils 24 und die Gradienten 26 und 27 in deren Nähe. Daher ist eine Menge des Klebstoffs 11, die gequetscht wird, gering, wodurch der Klebstoff 11 nicht aus dem Bonding-Teilbereich überläuft.
  • Wenn bei einer allgemeinen rechteckigen Vertiefung die Höhe des Klebstoffs 11 geringer als die Tiefe der Vertiefung ist, kann das Gehäuse 10 nicht mit dem Klebstoff 11 an die Basisplatte 1 gebondet werden. Falls eine Menge des Klebstoffs 11 erhöht wird, um die Höhe des Klebstoffs 11 zu vergrößern, nimmt die Gefahr eines Überlaufs des Klebstoffs 11 zu. Auf der anderen Seite berührt in der vorliegenden Ausführungsform die Spitze 25 des vorstehenden Teils 24, der auf der Bodenfläche der Vertiefung 23 angeordnet ist, den Klebstoff 11, wodurch ein Bonding erzielt werden kann, selbst wenn die Menge des Klebstoffs 11 gering ist und dessen Höhe niedrig ist. Daher besteht eine Toleranz gegenüber einer Variation der Höhe des Klebstoffs 11.
  • Anstelle der Bondingdrähte 17 bis 21 kann ein leitfähiger Rahmen genutzt werden. Infolgedessen erhöht sich die zulässige Stromkapazität des Halbleitermoduls. Wennwohl unterstellt wird, dass das Halbleitermodul genutzt wird, indem die Basisplatte über eine Paste mit einer Kühllamelle verbunden wird, kann anstelle der Kühllamelle und der Paste eine Stiftlamelle in der Basisplatte 1 ausgeformt sein. Infolgedessen kann ein Montageprozess entfallen und wird eine thermische Beständigkeit verbessert.
  • Ausführungsform 2
  • 11 ist eine Querschnittsansicht, die einen Bonding-Teilbereich zwischen einem Gehäuse und einer Basisplatte in einem Halbleitermodul gemäß einer Ausführungsform 2 vergrößert veranschaulicht. Wenngleich der Querschnitt des vorstehenden Teils 24, der auf der Bodenfläche der Vertiefung 23 im Gehäuse 10 angeordnet ist, in der Ausführungsform 1 dreieckig ist, weist in der vorliegenden Ausführungsform ein vorstehender Teil 24 eine gekrümmte Form mit einer vorbestimmten Krümmung auf. Infolgedessen wird das Risiko eines Risses und eines Abplatzens eines Gehäuses 10 und einer Gehäuseform reduziert und wird die Haltbarkeit als Bauteil verbessert. Die sonstigen Konfigurationen und Effekte sind ähnlich jenen in der Ausführungsform 1.
  • Ausführungsform 3
  • 12 ist eine Querschnittsansicht, die einen Bonding-Teilbereich zwischen einem Gehäuse und einer Basisplatte in einem Halbleitermodul gemäß einer Ausführungsform 3 vergrößert veranschaulicht. Die gesamte innere Oberfläche einer Vertiefung 23 in einem Gehäuse 10 oder ein Teil davon und der gesamte Bereich oder ein Teil davon, auf den ein Klebstoff 11 aufgetragen wird, einer Basisplatte 1 werden einer Bearbeitung 32 zur Oberflächenaufrauhung unterzogen. Durch die Bearbeitung 32 zur Oberflächenaufrauhung wird auf einer Oberfläche eine feine unebene Form ausgebildet. Ein Höhenunterschied der unebenen Form beträgt beispielsweise 0,01 mm oder mehr. Infolgedessen nimmt eine Strömungslänge des Klebstoffs 11 zu und wird ein Strom des Klebstoffs 11 unterdrückt. Dies erschwert es dem Klebstoff 11, weiter in das Innere des Gehäuses 10 einzudringen. Daher kann eine Grenzfläche zwischen dem Klebstoff 11 und einem Versiegelungsmittel 22 eliminiert oder weiter reduziert werden. Die sonstigen Konfigurationen und Effekte sind ähnlich jenen in der Ausführungsform 1.
  • Ausführungsform 4
  • 13 ist eine Querschnittsansicht, die einen Bonding-Teilbereich zwischen einem Gehäuse und einer Basisplatte in einem Halbleitermodul gemäß einer Ausführungsform 4 vergrößert veranschaulicht. An dem gesamten Bereich oder einem Teil davon, auf den ein Klebstoff 11 aufgetragen ist, einer Basisplatte 1 ist eine gitterförmige Folie 33 befestigt. Infolgedessen kann ein ähnlicher Effekt wie jener in der Ausführungsform 3 erhalten werden. Die sonstigen Konfigurationen und Effekte sind jenen in der Ausführungsform 1 ähnlich.
  • Ausführungsform 5
  • 14 ist eine Querschnittsansicht, die einen Bonding-Teilbereich zwischen einem Gehäuse und einer Basisplatte in einem Halbleitermodul gemäß einer Ausführungsform 5 vergrößert veranschaulicht. Ein Bondingdraht 34 ist in einem peripheren Teilbereich der oberen Oberfläche einer Basisplatte 1 angeordnet, die einer Vertiefung 23 gegenüberliegt, und einem Bereich, der näher zur Innenseite eines Gehäuses 10 als ein Bereich liegt, auf den ein Klebstoff 11 aufgetragen ist. Infolgedessen kann ein ähnlicher Effekt wie jener in der Ausführungsform 3 erhalten werden. Die sonstigen Konfigurationen und Effekte sind ähnlich jenen in der Ausführungsform 1. Der Bondingdraht 34 kann auch in einem Bereich angeordnet sein, der näher zur Außenseite des Gehäuses 10 als der Bereich liegt, auf dem der Klebstoff 11 aufgetragen ist. Dies macht es möglich, zu verhindern, dass der Klebstoff 11 zur Außenseite des Gehäuses 10 überläuft.
  • Ausführungsform 6
  • 15 ist eine Querschnittsansicht, die einen Bonding-Teilbereich zwischen einem Gehäuse und einer Basisplatte in einem Halbleitermodul gemäß einer Ausführungsform 6 vergrößert veranschaulicht. Eine Basisplatte 1 ist mit einer Aussparung 35 versehen, die einer Vertiefung 23 in einem Gehäuse 10 gegenüberliegt. Ein Klebstoff 11 ist auf eine Bodenfläche der Aussparung 35 aufgetragen. Die Breite der Aussparung 35 ist größer als die Breite eines Bereichs, auf den der Klebstoff 11 aufgetragen ist, und ist geringer als die Breite der Vertiefung 23. Die Höhe eines vorstehenden Teils 24 ist auf eine Höhe festgelegt, bei der eine Spitze 25 den Klebstoff 11 in der Aussparung 35 berührt. Wenngleich die Tiefe der Aussparung 35 beispielsweise 0,1 mm oder mehr beträgt, wird die Tiefe auf vier Fünftel oder weniger der Dicke der Basisplatte 1 festgelegt, um eine Durchdringung der Basisplatte 1 zu verhindern.
  • Wenn die Aussparung 35 angeordnet ist, ist der Aufnahmeraum des Klebstoffs 11 erweitert. Dies macht es für den Klebstoff 11 schwierig, weiter in das Innere des Gehäuses 10 einzudringen. Daher kann eine Grenzfläche zwischen dem Klebstoff 11 und einem Versiegelungsmittel 22 verhindert oder weiter reduziert werden. Die sonstigen Konfigurationen und Effekte sind ähnlich jenen in der Ausführungsform 1.
  • Ausführungsform 7
  • 16 ist eine Querschnittsansicht, die einen Bonding-Teilbereich zwischen einem Gehäuse und einer Basisplatte in einem Halbleitermodul gemäß einer Ausführungsform 7 vergrößert veranschaulicht. Eine Aussparung 36 ist in einem peripheren Teilbereich der oberen Oberfläche einer Basisplatte 1 in einem einer unteren Oberfläche eines Gehäuses 10 gegenüberliegenden Bereich angeordnet. Die Aussparung 36 ist in einem Bereich angeordnet, der näher zur Innenseite des Gehäuses 10 als ein Bereich liegt, auf den ein Klebstoff 11 aufgetragen ist. Wenngleich die Tiefe der Aussparung 36 beispielsweise ein Zehntel oder mehr der Dicke der Basisplatte 1 beträgt, wird die Tiefe auf vier Fünftel oder weniger der Dicke der Basisplatte 1 festgelegt, um eine Durchdringung der Basisplatte 1 zu verhindern.
  • Der durch die Basisplatte 1 und das Gehäuse 10 gequetschte Klebstoff 11 wird in der Aussparung 36 aufgenommen. Dies macht es für den Klebstoff 11 schwierig, weiter in das Innere des Gehäuses 10 einzudringen. Daher kann eine Grenzfläche zwischen dem Klebstoff 11 und einem Versiegelungsmittel 22 eliminiert oder weiter reduziert werden. Die sonstigen Konfigurationen und Effekte sind ähnlich jenen in der Ausführungsform 1.
  • 17 ist eine Querschnittsansicht, die eine Modifikation 1 zur Ausführungsform 7 veranschaulicht. Eine Vielzahl durchgehender Aussparungen 36 wie in der Modifikation 1 kann angeordnet sein. Selbst wenn sich ein Klebstoff 11 über die nächstgelegene erste Aussparung 36 hinaus ausdehnt, wird infolgedessen der Klebstoff 11 in der zweiten oder nachfolgenden Aussparung 36 aufgenommen. Dies macht es für den Klebstoff 11 schwierig, weiter in das Innere des Gehäuses 10 einzudringen.
  • 18 ist eine Querschnittsansicht, die eine Modifikation 2 zur Ausführungsform 7 veranschaulicht. Eine Vielzahl von Aussparungen 36 kann wie in der Modifikation 2 in jeweiligen Bereichen angeordnet sein, die näher zur Innenseite und näher zur Außenseite eines Gehäuses 10 als ein Bereich liegen, auf den ein Klebstoff 11 aufgetragen ist. Dies ermöglicht, zu verhindern, dass der Klebstoff 11 zur Außenseite des Gehäuses 10 überläuft.
  • Ausführungsform 8
  • 19 ist eine Querschnittsansicht, die einen Bonding-Teilbereich zwischen einem Gehäuse und einer Basisplatte in einem Halbleitermodul gemäß einer Ausführungsform 8 vergrößert veranschaulicht. Ein peripherer Teilbereich der oberen Oberfläche einer Basisplatte 1 und eine untere Oberfläche eines Gehäuses 10 berühren einander in einem Bereich, der näher zur Innenseite des Gehäuses 10 als eine Vertiefung 23 liegt. In solch einem Kontaktbereich ist eine Aussparung 38 im peripheren Teilbereich der oberen Oberfläche der Basisplatte 1 angeordnet und ist ein konvexer Teil 37 auf der unteren Oberfläche des Gehäuses 10 angeordnet. Die Aussparung 38 hat eine Größe, die den konvexen Teil 37 aufnimmt. Wenn das Gehäuse 10 mit einem Klebstoff 11 an die Basisplatte 1 gebondet wird, werden der konvexe Teil 37 und die Aussparung 38 ineinander eingepasst. Die Tiefe der Aussparung 38 und die Höhe des konvexen Teils 37 betragen zum Beispiel ein Zehntel oder mehr der Dicke der Basisplatte 1. Um eine Durchdringung der Basisplatte 1 zu verhindern, wird die Tiefe der Aussparung 38 auf vier Fünftel oder weniger der Dicke der Basisplatte 1 festgelegt.
  • Es besteht das Problem, dass, wenn aufgrund einer Variation bei der Montage der Klebstoff 11 näher zur Innenseite des Gehäuses 10 als eine vorbestimmte Position liegt oder eine Auftragungsmenge des Klebstoffs 11 groß ist, sich der Klebstoff 11 so ausdehnt, dass er einen Kontaktbereich zwischen einer Oberfläche der Basisplatte 1 und dem Gehäuse 10 erreicht und der Klebstoff 11 aufgrund eines Kapillarphänomens in das Innere des Gehäuses 10 eindringt. Auf der anderen Seite ist in der folgenden Ausführungsform, wenn der konvexe Teil 37 und die Aussparung 38 angeordnet sind, eine Strömungslänge des Klebstoffs 11 verlängert, wodurch ermöglicht wird, zu verhindern, dass der Klebstoff 11 in das Innere des Gehäuses 10 eindringt. Daher kann eine Toleranz gegenüber einer Variation bei der Auftragung des Klebstoffs 11 weiter erhöht werden.
  • 20 ist eine Querschnittsansicht, die eine Modifikation 1 zur Ausführungsform 8 veranschaulicht. Bei der Modifikation 1 ist im Gegensatz zu 19 ein konvexer Teil 37 auf einem peripheren Teilbereich der oberen Oberfläche einer Basisplatte 1 angeordnet und ist eine Aussparung 38 auf einer unteren Oberfläche eines Gehäuses 10 angeordnet. In diesem Fall kann ein ähnlicher Effekt wie jener in der Ausführungsform 8 ebenfalls erhalten werden.
  • 21 ist eine Querschnittsansicht, die eine Modifikation 2 zur Ausführungsform 8 veranschaulicht. In der Modifikation 2 sind eine Vielzahl von Erhebungen 37 und eine Vielzahl von Aussparungen 38 angeordnet. Dies macht es für einen Klebstoff 11 schwierig, weiter in das Innere eines Gehäuses 10 einzudringen. Die Erhebungen 37 und die Aussparungen 38 sind auch in einem Kontaktbereich, in dem ein peripherer Teilbereich der oberen Oberfläche einer Basisplatte 1 und eine untere Oberfläche des Gehäuses 10 einander berühren, näher zur Außenseite des Gehäuses 10 als eine Vertiefung 23 angeordnet. Dies macht es möglich, zu verhindern, dass der Klebstoff 11 zur Außenseite des Gehäuses 10 überläuft.
  • 22 ist eine Querschnittsansicht, die eine Modifikation 3 zur Ausführungsform 8 veranschaulicht. In der Modifikation 3 ist im Gegensatz zur Modifikation 2 eine Vielzahl von Erhebungen 37 in einem peripheren Teilbereich der oberen Oberfläche einer Basisplatte 1 angeordnet und ist eine Vielzahl von Aussparungen 38 auf einer unteren Oberfläche eines Gehäuses 10 angeordnet. In diesem Fall kann ebenfalls ein ähnlicher Effekt wie jener in der Modifikation 2 erhalten werden.
  • Ausführungsform 9
  • 23 ist eine Querschnittsansicht, die ein Halbleitermodul gemäß einer Ausführungsform 9 veranschaulicht. 24 ist eine Querschnittsansicht, die einen Bonding-Teilbereich zwischen einem Gehäuse und einer Basisplatte im Halbleitermodul gemäß der Ausführungsform 9 vergrößert veranschaulicht. Eine Aussparung 39 ist näher zur Innenseite eines Gehäuses 10 angeordnet als ein peripherer Teilbereich der oberen Oberfläche, an den das Gehäuse 10 auf einer oberen Oberfläche einer Basisplatte 1 gebondet wird. Ein Isoliersubstrat 2 und Halbleitervorrichtungen 6 bis 9 sind in der Aussparung 39 angeordnet. Infolgedessen kann eine Packungsgröße reduziert werden, wird eine thermische Beständigkeit verbessert und kann ein Verzug einer rückseitigen Oberfläche des Moduls eingestellt werden.
  • Eine Erhebung 40 ist näher zur Innenseite des Gehäuses 10 als eine Vertiefung 23 auf einer unteren Oberfläche des Gehäuses 10 angeordnet. Die Erhebung 40 steht in Bezug auf einen Teilbereich, der näher zur Außenseite des Gehäuses 10 als die Vertiefung 23 gelegen ist, auf der unteren Oberfläche des Gehäuses 10 nach unten vor und ist in die Aussparung 39 eingesetzt. Wenngleich ein Klebstoff 11, der durch das Bonden zwischen der Basisplatte 1 und dem Gehäuse 10 so gequetscht wird, dass er sich ausdehnt, in das Gehäuse 10 strömt, wird der Klebstoff 11 durch die Erhebung 40 blockiert. Dies macht es für den Klebstoff 11 schwierig, in das Innere des Gehäuses 10 einzudringen. Daher kann eine Grenzfläche zwischen dem Klebstoff 11 und einem Versiegelungsmittel 22 eliminiert oder reduziert werden.
  • Ausführungsform 10
  • 25 und 26 sind Querschnittsansichten, die jeweils einen Bonding-Teilbereich zwischen einem Gehäuse und einer Basisplatte in einem Halbleitermodul gemäß einer Ausführungsform 10 vergrößert veranschaulichen. 25 veranschaulicht einen Zustand, in dem ein Gehäuse 10 noch nicht an eine Basisplatte 1 gebondet wurde, und 26 veranschaulicht einen Zustand nach dem Bonden. Eine Erhebung 41 ist auf einer unteren Oberfläche des Gehäuses 10 angeordnet. Die Erhebung 41 ist näher zur Innenseite des Gehäuses 10 als eine Vertiefung 23 angeordnet. Die Höhe der Erhebung 41 beträgt zum Beispiel ein Zehntel oder mehr der Dicke der Basisplatte 1 und beträgt die Hälfte oder weniger der Dicke der Basisplatte 1. Beispiele eines zu verwendenden Materials für die Basisplatte 1 umfassen ein Aluminiummaterial mit einer geringeren Festigkeit als jene der Erhebung 41.
  • Wenn das Gehäuse 10 an der Basisplatte 1 klebt, berührt ein peripherer Teilbereich der oberen Oberfläche der Basisplatte 1 die Erhebung 41 und gibt unter einem Oberflächendruck nach, sodass der periphere Teilbereich der oberen Oberfläche der Basisplatte 1 und die untere Oberfläche des Gehäuses 10 aneinander gebondet werden. Dies ermöglicht ein Bonden ohne oder mit geringem Zwischenraum, wodurch einem Klebstoff 11 erschwert wird, weiter in das Innere des Gehäuses 10 einzudringen. Daher kann eine Grenzfläche zwischen dem Klebstoff 11 und einem Versiegelungsmittel 22 eliminiert oder reduziert werden.
  • 27 und 28 sind Querschnittsansichten, die eine Modifikation 1 zur Ausführungsform 10 veranschaulichen. 27 veranschaulicht einen Zustand, in dem ein Gehäuse 10 noch nicht an eine Basisplatte 1 gebondet wurde, und 28 veranschaulicht einen Zustand nach dem Bonden. Ein Material mit hoher Festigkeit, zum Beispiel Kupfer, wird für die Basisplatte 1 verwendet, und die Basisplatte 1 ist mit einer Erhebung 41 versehen. In diesem Fall berührt eine untere Oberfläche des Gehäuses 10 die Erhebung 41 und gibt unter einem Oberflächendruck nach, sodass die Basisplatte 1 und das Gehäuse 10 aneinander gebondet werden. In diesem Fall kann ebenfalls ein ähnlicher Effekt wie jener in der Ausführungsform 10 erhalten werden.
  • 29 ist eine Querschnittsansicht, die eine Modifikation 2 zur Ausführungsform 10 veranschaulicht. Eine Erhebung 41 ist ein in eine untere Oberfläche eines Gehäuses 10 eingesetztes Metall 42. Das Metall 42 weist eine höhere Festigkeit als jene einer Basisplatte 1 auf. Infolgedessen gibt die Basisplatte 1 leicht nach, sodass die Basisplatte 1 und das Gehäuse 10 leicht aneinander gebondet werden. Die Erhebung 41 kann angeordnet werden, indem das Metall 42 in einen peripheren Teilbereich der oberen Oberfläche der Basisplatte 1 eingesetzt wird.
  • Die Halbleitervorrichtungen 6 bis 9 sind nicht auf Halbleitervorrichtungen beschränkt, die aus Silizium bestehen, sondern können stattdessen aus einem Halbleiter mit breiter Bandlücke bestehen, der eine größere Bandlücke als jene von Silizium aufweist. Der Halbleiter mit breiter Bandlücke ist beispielsweise ein Siliziumcarbid, ein Material auf Gallium-Nitrid-Basis oder Diamant. Eine aus solch einem Halbleiter mit breiter Bandlücke bestehende Leistungs-Halbleitervorrichtung weist eine hohe Spannungsfestigkeit und eine hohe zulässige Stromdichte auf und kann somit miniaturisiert werden. Die Verwendung solch einer miniaturisierten Halbleitervorrichtung ermöglicht die Miniaturisierung und hohe Integration des Halbleitermoduls, in dem die Halbleitervorrichtung integriert ist. Da die Halbleitervorrichtung eine hohe Wärmebeständigkeit aufweist, kann ferner eine Kühllamelle eines Kühlkörpers miniaturisiert werden und kann ein wassergekühlter Teil luftgekühlt werden, was zu einer weiteren Miniaturisierung des Halbleitermoduls führt.
  • Bezugszeichenliste
  • 1
    Basisplatte;
    2
    Isoliersubstrat;
    6-9
    Halbleitervorrichtung;
    10
    Gehäuse;
    11
    Klebstoff;
    22
    Versiegelungsmittel;
    23
    Vertiefung;
    24
    Erhebung;
    25
    Spitze;
    26, 27
    Gradient;
    32
    Bearbeitung zur Oberflächenaufrauhung;
    33
    gitterförmige Folie;
    34
    Bondingdraht;
    35, 36, 38, 39
    Aussparung;
    37, 40
    Erhebung;
    41
    Erhebung;
    42
    Metall
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 6399272 B [0003]

Claims (19)

  1. Halbleitermodul, aufweisend: eine Basisplatte; ein Isoliersubstrat, das auf der Basisplatte angeordnet ist; eine Halbleitervorrichtung, die auf dem Isoliersubstrat angeordnet ist; ein Gehäuse, das so angeordnet ist, dass es das Isoliersubstrat und die Halbleitervorrichtung umgibt, und mit einem Klebstoff an die Basisplatte gebondet ist; und ein Versiegelungsmittel, das das Isoliersubstrat und die Halbleitervorrichtung im Gehäuse versiegelt, wobei eine Vertiefung auf einer unteren Oberfläche des Gehäuses angeordnet ist, die einem peripheren Teilbereich der oberen Oberfläche der Basisplatte gegenüberliegt, eine Bodenfläche der Vertiefung einen vorstehenden Teil aufweist, der in Richtung der Basisplatte vorsteht, der vorstehende Teil eine Spitze und Gradienten aufweist, die jeweils auf einer Innenseite und einer Außenseite des Gehäuses mit der dazwischen sandwichartig angeordneten Spitze angeordnet sind, und der Klebstoff die Spitze berührt und in der Vertiefung untergebracht ist.
  2. Halbleitermodul nach Anspruch 1, wobei eine Höhe des vorstehenden Teils nicht größer als eine Höhe ist, bei der die Spitze die Basisplatte berührt.
  3. Halbleitermodul nach Anspruch 1 oder 2, wobei der vorstehende Teil eine gekrümmte Form aufweist.
  4. Halbleitermodul nach einem der Ansprüche 1 bis 3, wobei eine innere Oberfläche der Vertiefung im Gehäuse und ein Bereich, auf den der Klebstoff aufgetragen wird, der Basisplatte einer Bearbeitung zur Oberflächenaufrauhung unterzogen werden.
  5. Halbleitermodul nach einem der Ansprüche 1 bis 3, wobei eine gitterförmige Folie an einem Bereich, auf den der Klebstoff aufgetragen ist, der Basisplatte befestigt ist.
  6. Halbleitermodul nach einem der Ansprüche 1 bis 3, wobei ein Bondingdraht in dem peripheren Teilbereich der oberen Oberfläche der Basisplatte angeordnet ist, der der Vertiefung gegenüberliegt.
  7. Halbleitermodul nach Anspruch 6, wobei der Bondingdraht in einem Bereich angeordnet ist, der näher zu einer Innenseite des Gehäuses liegt als ein Bereich, auf den der Klebstoff aufgetragen ist.
  8. Halbleitermodul nach einem der Ansprüche 1 bis 3, wobei eine Aussparung in der Basisplatte angeordnet ist und der Klebstoff in der Aussparung aufgetragen ist.
  9. Halbleitermodul nach einem der Ansprüche 1 bis 3, wobei eine Aussparung in dem peripheren Teilbereich der oberen Oberfläche der Basisplatte angeordnet ist, der der unteren Oberfläche des Gehäuses gegenüberliegt.
  10. Halbleitermodul nach Anspruch 9, wobei die Aussparung in einem Bereich angeordnet ist, der näher zu einer Innenseite des Gehäuses als ein Bereich liegt, auf den der Klebstoff aufgetragen ist.
  11. Halbleitermodul nach Anspruch 9 oder 10, wobei die Aussparung eine Vielzahl von Aussparungen umfasst.
  12. Halbleitermodul nach einem der Ansprüche 1 bis 3, wobei ein konvexer Teil auf einem peripheren Teilbereich der oberen Oberfläche der Basisplatte oder der unteren Oberfläche des Gehäuses angeordnet ist, eine Aussparung auf der/dem anderen angeordnet ist und der konvexe Teil und die Aussparung ineinander eingepasst sind.
  13. Halbleitermodul nach Anspruch 12, wobei der konvexe Teil und die Aussparung näher zu einer Innenseite des Gehäuses als die Vertiefung angeordnet sind.
  14. Halbleitermodul nach Anspruch 12 oder 13, wobei der konvexe Teil eine Vielzahl konvexer Teile umfasst und die Aussparung eine Vielzahl von Aussparungen umfasst.
  15. Halbleitermodul nach einem der Ansprüche 1 bis 3, wobei eine Aussparung näher zu einer Innenseite des Gehäuses als der periphere Teilbereich der oberen Oberfläche angeordnet ist, an den das Gehäuse auf eine obere Oberfläche der Basisplatte gebondet ist, das Isoliersubstrat und die Halbleitervorrichtung in der Aussparung angeordnet sind, ein konvexer Teil näher zu einer Innenseite des Gehäuses als die Vertiefung auf der unteren Oberfläche des Gehäuses angeordnet ist und der konvexe Teil in die Aussparung eingesetzt ist.
  16. Halbleitermodul nach einem der Ansprüche 1 bis 3, wobei eine Erhebung auf dem peripheren Teilbereich der oberen Oberfläche der Basisplatte oder der unteren Oberfläche des Gehäuses angeordnet ist und die oder der andere die Erhebung berührt und unter einem Oberflächendruck nachgibt, sodass die Basisplatte und das Gehäuse aneinander gebondet werden.
  17. Halbleitermodul nach Anspruch 16, wobei die Erhebung näher zu einer Innenseite des Gehäuses als die Vertiefung angeordnet ist.
  18. Halbleitermodul nach Anspruch 16 oder 17, wobei die Erhebung ein Metall ist, das in den peripheren Teilbereich der oberen Oberfläche der Basisplatte oder die untere Oberfläche des Gehäuses eingesetzt ist, und eine höhere Festigkeit als die oder der andere aufweist.
  19. Halbleitermodul nach einem der Ansprüche 1 bis 18, wobei die Halbleitervorrichtung aus einem Halbleiter mit breiter Bandlücke geschaffen ist.
DE112019007915.8T 2019-11-27 2019-11-27 Halbleitermodul Pending DE112019007915T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/046445 WO2021106114A1 (ja) 2019-11-27 2019-11-27 半導体モジュール

Publications (1)

Publication Number Publication Date
DE112019007915T5 true DE112019007915T5 (de) 2022-09-08

Family

ID=76128686

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019007915.8T Pending DE112019007915T5 (de) 2019-11-27 2019-11-27 Halbleitermodul

Country Status (5)

Country Link
US (1) US20220278004A1 (de)
JP (1) JP7173375B2 (de)
CN (1) CN114730745A (de)
DE (1) DE112019007915T5 (de)
WO (1) WO2021106114A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7258806B2 (ja) * 2020-03-23 2023-04-17 株式会社東芝 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6399272B1 (ja) 2017-09-05 2018-10-03 三菱電機株式会社 パワーモジュール及びその製造方法並びに電力変換装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS553617A (en) * 1978-06-21 1980-01-11 Hitachi Ltd Metallic base for hybrid integrated circuit
JPS61139048A (ja) * 1984-12-11 1986-06-26 Toshiba Corp 半導体装置
JPS63100842U (de) * 1986-12-19 1988-06-30
JPS6417455A (en) * 1987-07-10 1989-01-20 Mitsubishi Electric Corp Semiconductor device
JPH06268102A (ja) * 1993-01-13 1994-09-22 Fuji Electric Co Ltd 樹脂封止形半導体装置
JP2000323593A (ja) * 1999-05-06 2000-11-24 Yazaki Corp 半導体装置
JP2004103846A (ja) * 2002-09-10 2004-04-02 Mitsubishi Electric Corp 電力用半導体装置
JP4137840B2 (ja) * 2004-05-10 2008-08-20 三菱電機株式会社 電力用半導体装置
JP5310660B2 (ja) * 2010-07-01 2013-10-09 富士電機株式会社 半導体装置
WO2017098593A1 (ja) * 2015-12-09 2017-06-15 三菱電機株式会社 パワーモジュール
DE112016007241B4 (de) * 2016-09-20 2021-08-19 Mitsubishi Electric Corporation Halbleitervorrichtung
DE112018004816T5 (de) * 2017-09-05 2020-06-10 Mitsubishi Electric Corporation Leistungsmodul, verfahren zur herstellung desselben und leistungswandler
JP2019096797A (ja) * 2017-11-27 2019-06-20 三菱電機株式会社 半導体装置および電力変換装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6399272B1 (ja) 2017-09-05 2018-10-03 三菱電機株式会社 パワーモジュール及びその製造方法並びに電力変換装置

Also Published As

Publication number Publication date
CN114730745A (zh) 2022-07-08
JP7173375B2 (ja) 2022-11-16
US20220278004A1 (en) 2022-09-01
JPWO2021106114A1 (de) 2021-06-03
WO2021106114A1 (ja) 2021-06-03

Similar Documents

Publication Publication Date Title
DE102005050330B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren dafür
DE102014213564B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE10048377B4 (de) Halbleiter-Leistungsmodul mit elektrisch isolierender Wärmesenke und Verfahren zu seiner Herstellung
DE112017001840T5 (de) Leistungsmodul, leistungs-halbleitereinheit und verfahren zur herstellung eines leistungsmoduls
DE112015000183B4 (de) Halbleitermodul und Verfahren zu dessen Herstellung
DE102009042399B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren dafür
DE102014212376A1 (de) Halbleitervorrichtung
DE112014005694B4 (de) Halbleitermodul
DE102012224355A1 (de) Leistungsmodul
DE112019001086T5 (de) Halbleitervorrichtung
DE102018104509A1 (de) Halbleitervorrichtung
DE112019002287T5 (de) Halbleitervorrichtung
DE102013219959A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102021209589A1 (de) Halbleitervorrichtung
DE112016007464T5 (de) Halbleitervorrichtung
DE112016004423T5 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE102016208029A1 (de) Halbleitervorrichtung
DE112017008226T5 (de) Halbleitervorrichtung
DE112019007915T5 (de) Halbleitermodul
DE112018001239T5 (de) Halbleiterbauelement, verfahren zur herstellung desselben und halbleitermodul
DE102015209977A1 (de) Halbleitervorrichtung
DE102020122788A1 (de) Halbleitermodul
DE102018200161B4 (de) Halbleiteranordnung und verfahren zum herstellen der halbleiteranordnung
DE102020119148A1 (de) Halbleitervorrichtung
WO2021058212A1 (de) Träger für elektrische bauelemente

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence