DE102012224355A1 - Leistungsmodul - Google Patents

Leistungsmodul Download PDF

Info

Publication number
DE102012224355A1
DE102012224355A1 DE102012224355A DE102012224355A DE102012224355A1 DE 102012224355 A1 DE102012224355 A1 DE 102012224355A1 DE 102012224355 A DE102012224355 A DE 102012224355A DE 102012224355 A DE102012224355 A DE 102012224355A DE 102012224355 A1 DE102012224355 A1 DE 102012224355A1
Authority
DE
Germany
Prior art keywords
electrode
device chip
power device
heat spreader
dam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102012224355A
Other languages
English (en)
Other versions
DE102012224355B4 (de
Inventor
Tatsuo Ota
Toshiaki Shinohara
Mamoru Terai
Hiroya Ikuta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102012224355A1 publication Critical patent/DE102012224355A1/de
Application granted granted Critical
Publication of DE102012224355B4 publication Critical patent/DE102012224355B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

Ein Leistungsmodul ist so aufgebaut, dass ein Leistungsvorrichtungschip (5) innerhalb eines äußeren Gehäuses (1) angeordnet ist und eine Elektrode des Leistungsvorrichtungschips (5) mit einer externen Elektrode (10a) verbunden ist, die in dem äußeren Gehäuse (1) integriert ist. Das Leistungsmodul enthält: einen Wärmeverteiler (3), der in dem äußeren Gehäuse (1) befestigt ist, den Leistungsvorrichtungschip (5), der mit Lot auf den Wärmeverteiler (3) gebondet ist, einen isolierenden Damm (4), der auf dem Wärmeverteiler (3) so gebildet ist, dass er den Leistungsvorrichtungschip (5) umgibt, und eine interne Hauptelektrode (7), deren eines Ende mit Lot auf die Elektrode des Leistungsvorrichtungschips (5) gebondet ist und deren anderes Ende an einer oberen Oberfläche des Dammes befestigt ist. Die externe Elektrode (10a) und das andere Ende der internen Hauptelektrode (7) sind durch Drahtbonden elektrisch miteinander verbunden.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Leistungsmodul, und insbesondere auf ein Leistungsmodul, das so aufgebaut ist, dass ein Leistungsvorrichtungschip innerhalb eines äußeren Gehäuses angeordnet ist und eine Elektrode des Leistungshalbleiterchips mit einer externen Elektrode verbunden ist, die mit dem äußeren Gehäuse integriert ist.
  • Bei einem herkömmlichen Leistungsmodul ist eine Elektrode eines Leistungsvorrichtungschips, der auf einem isolierenden Substrat angeordnet ist, das innerhalb eines Modulgehäuses angeordnet ist, mit einer externen Elektrode des Modulgehäuses durch Drahtbonden unter Verwendung eines Aluminiumdrahts oder dergleichen verbunden (s. z. B. JP 02-260551 A ).
  • Es gibt ein Leistungsmodul mit einer hohen Zuverlässigkeit, bei dem eine Elektrode eines Leistungsvorrichtungschips und eine externe Elektrode eines Modulgehäuses anstelle des Drahtbondens durch DLB (Direct Lead Bonding, direkte Anschlussverbindung) miteinander verbunden sind und der Leistungshalbleiterchip unter Verwendung einer Spritzpresstechnik versiegelt wird.
  • Das oben genannte Drahtbondverfahren ist ein erprobtes Verfahren, das seit den 1980ern durchgeführt wird. Der Aluminiumdraht wird jedoch direkt auf einen Wärmeerzeuger des Leistungshalbleiterchips gebondet. Daher wird eine thermische Spannung, die durch Wiederholen des Einschaltens und Ausschaltens des Leistungshalbleiterchips erzeugt wird, auf den Aluminiumdraht aufgebracht, und diese thermische Spannung beeinflusst direkt eine Ermüdungslebensdauer. Wenn die Priorität auf einer erhöhten Lebensdauer liegt, ist ein Entwurf erforderlich, bei dem eine maximale Temperatur eines Bondabschnitts niedrig eingestellt ist, aber ein solcher Entwurf bringt ein Problem einer erhöhten Größe und erhöhter Kosten des Leistungsmoduls mit sich.
  • Die oben genannte Spritzpresstechnik hat eine ausgezeichnete Zuverlässigkeit und Serienfertigungseigenschaften, aber sie erfordert eine große anfängliche Investition, weil eine Form oder dergleichen vorbereitet werden muss. Außerdem schränkt das Bonden mit DLB den Freiheitsgrad einer Anschlussform und der Größe einer externen Elektrode ein. Somit gibt es ein Problem, dass die Kosten beträchtlich steigen, wenn Produkte mit verschiedenen Entwurfsgrößen in einem kleinen Los hergestellt werden.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein Leistungsmodul bereitzustellen, das sowohl eine erhöhte Lebensdauer als auch einen hohen Freiheitsgrad im Entwurf mit niedrigen Kosten erzielt.
  • Die Aufgabe wird gelöst durch ein Leistungsmodul gemäß Anspruch 1. Weiterbildungen der Erfindung sind jeweils in den Unteransprüchen angegeben.
  • Das Leistungsmodul ist so aufgebaut, dass ein Leistungsvorrichtungschip innerhalb eines äußeren Gehäuses angeordnet ist und eine Elektrode des Leistungsvorrichtungschips mit einer externen Elektrode verbunden ist, die in dem äußeren Gehäuse integriert ist. Das Leistungsmodul enthält einen Wärmeverteiler, der in dem äußeren Gehäuse befestigt ist, und den Leistungsvorrichtungschip, der mit Lot auf den Wärmeverteiler gebondet ist. Das Leistungsmodul enthält weiter einen isolierenden Damm, der auf dem Wärmeverteiler so gebildet ist, dass er den Leistungsvorrichtungschip umgibt, und eine interne Hauptelektrode, deren eines Ende mit Lot auf die Elektrode des Leistungsvorrichtungschips gebondet ist und deren anderes Ende an einer oberen Oberfläche des Dammes befestigt ist. Die externe Elektrode und das andere Ende der internen Hauptelektrode sind durch Drahtbonden elektrisch miteinander verbunden.
  • Das andere Ende der internen Hauptelektrode, das mit der oberen Oberfläche einer Wand des Damms verbunden ist, hat eine niedrigere Temperatur als ein Abschnitt, der auf den Leistungsvorrichtungschips gebondet ist. Ein Draht für die Verbindung mit der externen Elektrode ist auf diesen Abschnitt gebondet, der eine relativ niedrige Temperatur hat. Somit kann eine thermische Spannung, die von dem Draht aufgenommen wird, relativ niedrig gemacht werden. Das kann die Lebensdauer des Drahts erhöhen, und so wird eine Wirkung einer erhöhten Lebensdauer des Leistungsmoduls erzielt.
  • Da das Bonden zwischen der internen Hauptelektrode und der Elektrode des Leistungsvorrichtungschips durch Lötbonden durchgeführt wird, wird eine breite Bondfläche sichergestellt, was es ermöglicht, Wärme von dem Leistungsvorrichtungschip wirkungsvoll abzuführen. Demzufolge wird eine Wirkung einer weiter erhöhten Lebensdauer des Leistungsmoduls erzielt.
  • Außerdem ist die Verbindung zwischen der internen Hauptelektrode und der externen Elektrode des äußeren Gehäuses durch Drahtbonden verwirklicht. Daher entfallen Einschränkungen des Freiheitsgrads einer Anschlussform und der Größe der externen Elektrode. Somit wird auch dann, wenn diese Erfindung auf ein kleines Los verschiedener Arten von Produkten angewendet wird, ein Ansteigen der Herstellungskosten unterdrückt.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen.
  • 1 zeigt eine Schnittansicht eines Leistungsmoduls gemäß einer ersten Ausführungsform.
  • 2 zeigt eine Beziehung zwischen der Dicke eines Wärmeverteilers und der Degradationsrate eines Lots.
  • 3 zeigt eine Beziehung zwischen der Dicke einer Basisplatte und der Degradationsrate des Lots.
  • 4 zeigt eine Schnittansicht eines Leistungsmoduls gemäß einer zweiten Ausführungsform.
  • 5 zeigt ein isolierendes Substrat gemäß einer dritten Ausführungsform.
  • 6 zeigt Fotografien des isolierenden Substrats gemäß der dritten Ausführungsform.
  • 1 zeigt eine Schnittansicht eines Leistungsmoduls gemäß einer ersten Ausführungsform. Das Leistungsmodul dieser Ausführungsform ist so aufgebaut, dass jede Elektrode eines Leistungsvorrichtungschips 5, die auf einem Wärmeverteiler 3, der innerhalb eines äußeren Gehäuses 1 angeordnet ist, angeordnet und mit diesem elektrisch verbunden ist, mit einer externen Elektrode 10a, einer (nicht gezeigten) externen Elektrode, die hinter der externen Elektrode 10a liegt, und einer externen Signalelektrode 10b verbunden ist. Die externe Elektrode 10a, die (nicht gezeigte) externe Elektrode, die hinter der externen Elektrode 10a liegt, und die externe Signalelektrode 10b sind in dem Leistungsmodul integriert.
  • Ein Strom, der an die externe Signalelektrode 10b angelegt wird, wird eingestellt, und dadurch wird der Leistungsvorrichtungschip 5 ein- und ausgeschaltet, und ein Hauptstrom, der zwischen der externen Elektrode 10a und der hinter der externen Elektrode 10a liegenden externen Elektrode fließt, wird gesteuert.
  • Als Leistungsvorrichtungschip wird z. B. eine spannungsgesteuerte Leistungsvorrichtung wie z. B. ein IGBT oder ein MOSFET verwendet. Eine Freilaufdiode 6, im Folgenden als FWD (Free Wheeling Diode) abgekürzt, ist parallel zu dem Leistungsvorrichtungschip 5 geschaltet. Das dient zum Sicherstellen eines Erholungsstrompfads und zum Schützen des Leistungsvorrichtungschips 5.
  • Im Folgenden wird ein Aufbau des Leistungsmoduls dieser Ausführungsform im Detail beschrieben. Das äußere Gehäuse 1 weist eine Basisplatte 2 auf, die als untere Oberfläche des äußeren Gehäuses 1 dient. Ein isolierendes Substrat ist auf der Basisplatte 2 angeordnet, wobei ein Lötbondabschnitt 20a dazwischen liegt. Das isolierende Substrat ist eine isolierende Keramikplatte 8, die auf ihren beiden Oberflächen mit Metallmustern 8a und 8b versehen ist. Ein Material der isolierenden Keramikplatte 8 ist Siliziumnitrid (Si3N4), und ihre Dicke beträgt 0,32 mm. Ein Material des Metallmusters ist Kupfer, und seine Dicke beträgt 0,4 mm.
  • Für die Basisplatte 2 kann ein Metallmaterial wie z. B. Kupfer oder Aluminium oder ein Verbundmaterial wie z. B. AlSiC verwendet werden. In dieser Ausführungsform wird Kupfer mit einer Dicke von 3,5 mm verwendet.
  • Der Wärmeverteiler 3 ist auf dem isolierenden Substrat angeordnet, wobei ein Lötbondabschnitt 20b dazwischen liegt. Ein Material des Wärmeverteilers 3 ist Kupfer mit einer Dicke von 1 mm oder mehr und 2 mm oder weniger.
  • Der Leistungsvorrichtungschip 5 ist auf den Wärmeverteiler 3 gebondet, wobei ein Lötbondabschnitt 20c dazwischen liegt. Auch die FWD 6 ist auf den Wärmeverteiler gebondet, wobei ein Lötbondabschnitt 20e dazwischen liegt.
  • Ein Damm 4 ist auf dem Wärmeverteiler 3 so gebildet, dass er den Leistungsvorrichtungschip 5 und die FWD 6 umgibt. Der Damm ist aus einem Stapel von Glas-Epoxid-Substraten gebildet. Der Damm 4 ist so gebildet, dass seine Wand höher ist als ein Lötbondabschnitt 20d, der den Leistungsvorrichtungschip 5 mit einer internen Hauptelektrode 7 verbindet.
  • Über die interne Hauptelektrode 7, die zum Führen des Hauptstroms dient, sind der Leistungsvorrichtungschip 5 und die FWD 6 parallel zueinander geschaltet, wobei Lötbondabschnitte 20d und 20f dazwischen liegen. Das andere Ende der internen Hauptelektrode 7 wird auf eine obere Oberfläche der Wand des Damms 4 hinaus gezogen und mit diesem verbunden, wobei ein Lötbondabschnitt 20g dazwischen liegt. Vorzugsweise ist ein Material der internen Hauptelektrode 7 Kupfer, das ausgezeichnete Wärmefestigkeitseigenschaften hat.
  • Ein dicker Aluminiumdraht 9b verbindet die externe Elektrode 10a mit dem anderen Ende der internen Hauptelektrode 7, das mit Lot auf die obere Oberfläche der Wand des Dammes 4 gebondet ist. Ein dicker Aluminiumdraht 9a verbindet die hinter der externen Elektrode 10a liegende externe Elektrode mit einem Abschnitt des Wärmeverteilers 3, der außerhalb des Damms 4 liegt.
  • Ein dünner Aluminiumdraht 9d verbindet eine Steuerelektrode des Leistungsvorrichtungschips 5 mit einem Metallmuster, das auf einer oberen Oberfläche des Damms 4 angeordnet ist. Ein dünner Aluminiumdraht 9c verbindet das Metallmuster, das auf der oberen Oberfläche des Damms 4 angeordnet ist, mit der externen Signalelektrode 10b. Dadurch sind die Steuerelektrode des Leistungsvorrichtungschips 5 und die externe Signalelektrode 10b des äußeren Gehäuses 1 miteinander verbunden.
  • Das Innere des Damms 4 wird mit einem Epoxidharz 11 gefüllt, so dass der Leistungsvorrichtungschip 5, die FWD 6 und die Bondabschnitte 20d und 20f versiegelt sind. Zusätzlich wird das Innere des äußeren Gehäuses 1 mit einem Dichtungsmittel mit niedriger Elastizität gefüllt wie z. B. einem Silikongel 12.
  • Als nächstes wird ein Verfahren zum Herstellen eines Leistungsmoduls gemäß der vorliegenden Ausführungsform beschrieben.
  • Die externe Elektrode 10a, die hinter der externen Elektrode 10a liegende externe Elektrode und die externe Signalelektrode 10b werden in dem äußeren Gehäuse 1 durch Insert Molding oder Outsert Molding gebildet. Die Basisplatte 2 wird an der unteren Oberfläche des äußeren Gehäuses 1 angebracht.
  • Die vorbestimmten Metallmuster 8a und 8b werden auf beiden Oberflächen der isolierenden Keramikplatte 8 beispielsweise durch Elektroplattierung oder Ätzen gebildet. Eine daraus resultierende Platte dient als isolierendes Substrat.
  • Dann wird das isolierende Substrat mit Lötbonden auf der Basisplatte 2 befestigt. Weiter wird der Wärmeverteiler 3 mit Lötbonden auf dem isolierenden Substrat befestigt.
  • Dann werden der Leistungsvorrichtungschip 5 und die FWD 6 durch Lötbonden auf dem Wärmeverteiler 3 angeordnet. Außerdem werden Epoxidsubstrate (bedruckte Substrate) auf dem Wärmeverteiler 3 so gestapelt, dass sie den Leistungsvorrichtungschip 5 und die FWD 6 umgeben und somit den Damm 4 bilden. Dabei werden die Epoxidsubstrate zumindest so weit gestapelt, bis die Höhe der Wand des Damms 4 die Höhe des Lötbondabschnitts 20d übersteigt, der den Leistungsvorrichtungschips 5 mit der internen Hauptelektrode 7 verbindet.
  • Das Bilden des Damms 4 wird als letztes durchgeführt, bevor die interne Hauptelektrode 7 mit dem Leistungsvorrichtungschip 5 und der FWD 6 verbunden wird.
  • Dann wird die interne Hauptelektrode 7 durch Lötbonden mit dem Leistungsvorrichtungschip 5, der FWD 6 und der oberen Oberfläche der Wand des Damms 4 verbunden. Das Metallmuster wurde im Voraus auf der oberen Oberfläche der Wand des Damms 4 bereitgestellt. Die interne Hauptelektrode 7 wird mit Lot auf dieses Metallmuster gebondet.
  • Dann wird die Verbindung zwischen der internen Hauptelektrode 7 und der externen Elektrode 10a durchgeführt. Durch Drahtbonden werden die externe Elektrode 10a und ein Ende der internen Hauptelektrode 7, das mit der oberen Oberfläche der Wand des Damms 4 verbunden ist, über den dicken Aluminiumdraht 9b miteinander verbunden. In ähnlicher Weise werden die hinter der externen Elektrode 10a liegende externe Elektrode und der Abschnitt des Wärmeverteilers 3, der außerhalb des Damms 4 liegt, über den dicken Aluminiumdraht 9a miteinander verbunden.
  • Durch Drahtbonden werden die Steuerelektrode des Leistungsvorrichtungschips 5 und die externe Signalelektrode 10b über die dünnen Aluminiumdrähte 9c und 9d hintereinander über den Damm 4 miteinander verbunden.
  • Dann wird das Innere des Damms 4 durch Gießen mit dem Epoxidharz 11 gefüllt. Dieses Gießen wird zumindest bis zu der Höhe durchgeführt, bei der der Lötbondabschnitt 20d, der den Leistungsvorrichtungschip 5 mit der internen Hauptelektrode 7 verbindet, versiegelt ist.
  • Zum Schluss wird ein Dichtungsmittel mit niedriger Elastizität wie z. B. das Silikongel 12 in das äußere Gehäuse 1 gegossen, um andere Abschnitte als das Epoxidharz 11 zu versiegeln. Das Versiegeln des Inneren des äußeren Gehäuses 1 mit dem Silikongel 12 oder dergleichen wird durchgeführt, um die Isolation der Aluminiumdrähte und dergleichen zu schützen.
  • Das Bonden der Lötbondabschnitte 20a, 20b, 20c, 20d, 20e, 20f und 20g wird beispielsweise unter Verwendung einer Lotplatte oder eines Lotpellets durchgeführt.
  • In dieser Ausführungsform ist das Material des Wärmeverteilers 3 Kupfer mit einer Dicke von 1 mm oder mehr und 2 mm oder weniger. Dieses Einstellen des Materials und der Größe des Wärmeverteilers 3 ist am vorteilhaftesten im Hinblick einer Abwägung zwischen einer Wärmeabfuhrleistungsfähigkeit und einer thermischen Spannung, die auf den Lötbondabschnitt 20b ausgeübt wird. Das wurde durch Experimente verifiziert, die durch die Erfinder durchgeführt wurden. Daten, die als Ergebnis der Experimente gewonnen wurden, sind in 2 gezeigt.
  • 2 zeigt Ergebnisse, die gewonnen wurden durch Wiederholen eines thermischen Zyklus von –40°C bis 150°C bis zu 300 mal an Wärmeverteilern 3 mit unterschiedlicher Dicke und anschließendes Untersuchen der Degradationsrate des Lötbondabschnitts 20b. Im Hinblick auf die Degradationsrate, die erzielt wurde, wenn die Anzahl der Zyklen 300 betrug, hatte die Degradationsrate in dem Fall, in dem die Dicke 3 mm betrug, einen hohen Wert von 20% oder mehr. Dagegen hatte die Degradationsrate in den Fällen, in denen die Dicke 1,5 mm und 2 mm betrug, einen niedrigen Wert von 10% oder weniger. Wenn die Dicke sinkt, sinkt die Degradationsrate. Dementsprechend kann abgeschätzt werden, dass in einem Fall, in dem die Dicke des Wärmeverteilers 3 auf 1,0 mm eingestellt wird, ähnlich wie in den Fällen, in denen die Dicke 1,5 mm und 2,0 mm ist, eine niedrige Degradationsrate erhalten wird. Im Hinblick auf die Wärmeableitungsleistungsfähigkeit benötigt der Wärmeverteiler 3 eine Dicke von zumindest 1 mm. Es wird daher angenommen, dass eine optimale Dicke des Wärmeverteilers 3 1 mm oder mehr und 2 mm oder weniger ist.
  • Von den Erfindern durchgeführte Experimente haben verifiziert, dass es unter dem Gesichtspunkt einer Ermüdungslebensdauer des Lötbondabschnitts 20a vorteilhaft ist, die Basisplatte 2 und das isolierende Substrat unter Bedingungen zu entwerfen, dass das Material der Basisplatte 2 Kupfer und seine Dicke 3,5 mm oder weniger ist, das Material der isolierenden Keramikplatte Siliziumnitrid und seine Dicke 0,3 mm oder mehr und 0,35 mm oder weniger ist, und dass das Material der Metallmuster 8a und 8b Kupfer und ihre Dicke 0,3 mm oder mehr und 0,5 mm oder weniger ist. Die durch die Experimente erzielten Ergebnisse sind in 3 gezeigt.
  • 3 zeigt Ergebnisse, die erzielt werden durch Ändern der Dicke der Basisplatte 2 in einem herkömmlichen isolierenden Substrat und dem isolierenden Substrat gemäß dieser Ausführungsform und anschließendes Messen der Degradationsrate des Lötbondabschnitts 20a. Die Degradationsrate wurde gemessen, nachdem ein thermischer Zyklus von –40°C bis 150°C bis zu 300 mal wiederholt wurde. Bei dem isolierenden Substrat gemäß dieser Ausführungsform wurde Siliziumnitrid mit einer Dicke von 0,32 mm für die isolierende Keramikplatte verwendet, und Kupfer mit einer Dicke von 0,4 mm wurde für die Metallmuster verwendet, die auf beiden Seiten der isolierenden Keramikplatte angeordnet sind. Bei dem herkömmlichen isolierenden Substrat wurde Aluminiumnitrid mit einer Dicke von 0,635 mm für die isolierende keramische Platte verwendet, und Kupfer mit einer Dicke von 0,25 mm wurde für die Metallmuster verwendet, die auf beiden Oberflächen der isolierenden Keramikplatte angeordnet sind.
  • Mit Bezug auf 3 ist aus den Daten, die gewonnen wurden, wenn die Anzahl der thermischen Zyklen 300 war, ersichtlich, dass die Degradationsrate des isolierenden Substrats gemäß dieser Ausführungsform unabhängig von der Dicke der Basisplatte 2 niedriger ist als diejenige des herkömmlichen isolierenden Substrats. Es ist auch ersichtlich, dass bei dem isolierenden Substrat gemäß dieser Ausführungsform die Degradationsrate sinkt, wenn die Dicke der Basisplatte 2 sinkt. Basierend auf diesen experimentellen Daten haben die Erfinder festgestellt, dass die Degradationsrate hinreichend verringert werden kann durch Einstellen der Dicke der Basisplatte 2 auf 3,5 mm oder weniger. Dementsprechend ist das Entwerfen der Basisplatte 2 und des isolierenden Substrats unter Verwendung der Größe und des Materials, die oben genannt wurden, unter dem Gesichtspunkt der Ermüdungslebensdauer des Lötbondabschnitts 20a vorteilhaft.
  • Das Leistungsmodul gemäß dieser Ausführungsform ist ein Leistungsmodul, das so aufgebaut ist, dass der Leistungsvorrichtungschip 5 innerhalb des Gehäuses 1 angeordnet ist und die Elektrode des Leistungsvorrichtungschips 5 mit der externen Elektrode 10a verbunden ist, die in dem äußeren Gehäuse integriert ist. Das Leistungsmodul enthält: den Wärmeverteiler 3, der in dem äußeren Gehäuse 1 befestigt ist, den Leistungsvorrichtungschip 5, der mit Lot auf den Wärmeverteiler 3 gebondet ist, den isolierenden Damm 4, der auf dem Wärmeverteiler 3 so gebildet ist, dass er den Leistungsvorrichtungschip 5 umgibt, und die interne Hauptelektrode 7, deren eines Ende mit Lot auf die Elektrode des Leistungsvorrichtungschips 5 gebondet ist und deren anderes Ende an einer oberen Oberfläche des Dammes befestigt ist. Die externe Elektrode 10a und das andere Ende der internen Hauptelektrode 7 sind durch Drahtbonden elektrisch miteinander verbunden.
  • Das andere Ende der internen Hauptelektrode 7, das durch Lötbonden an der oberen Oberfläche der Wand des Damms 4 befestigt ist, hat eine niedrigere Temperatur als ein Abschnitt, der auf den Leistungsvorrichtungschip 5 gebondet ist. Der dicke Aluminiumdraht 9b ist mit diesem Abschnitt verbunden, der eine relativ niedrige Temperatur hat, und daher kann eine thermische Spannung, die von dem dicken Aluminiumdraht 9b aufgenommen wird, relativ niedrig gemacht werden. Das kann die Lebensdauer des dicken Aluminiumdrahts 9b erhöhen, und so wird eine Wirkung einer erhöhten Lebensdauer des Leistungsmoduls erzielt.
  • Da das Bonden zwischen der internen Hauptelektrode 7 und dem Leistungsvorrichtungschip 5 durch Lötbonden verwirklicht ist, ist eine breite Bondfläche sichergestellt, was es ermöglicht, Wärme wirkungsvoll von dem Leistungsvorrichtungschip 5 abzuführen. Dementsprechend wird eine Wirkung einer weiter erhöhten Lebensdauer des Leistungsmoduls erzielt. Aufgrund der wirkungsvollen Wärmeableitung wird weiter ein Anstieg des Widerstands des Leistungsversorgungschips 5 im eingeschalteten Zustand unterdrückt. Somit wird eine Wirkung eines verringerten Leistungsverlusts erwartet.
  • Bei der herkömmlichen Technik, bei der eine Elektrode eines Leistungsvorrichtungschips und eine externe Elektrode eines äußeren Gehäuses durch DLB-Bonden miteinander verbunden sind, gibt es Beschränkungen einer Anschlussform und der Größe der externen Elektrode. In dieser Ausführungsform dagegen wird die Verbindung mit jeder externen Elektrode (genauer gesagt mit der externen Elektrode 10a, der hinter der externen Elektrode 10a liegenden externen Elektrode und der externen Signalelektrode 10b) durch Drahtbonden verwirklicht. Daher entfallen die Beschränkungen des Freiheitsgrads der Anschlussform und der Größe der externen Elektrode. Somit wird auch dann, wenn diese Ausführungsform auf ein kleines Los oder verschiedene Arten von Produkten angewendet wird, ein Ansteigen der Herstellungskosten verringert.
  • In dem Leistungsmodul gemäß dieser Ausführungsform ist der Damm 4 höher gebildet als der Leistungsvorrichtungschip 5 und der Lötabschnitt, der die Elektrode des Leistungsvorrichtungschips 5 mit der internen Hauptelektrode 7 verbindet, und das Innere des Damms 4 ist mit dem Epoxidharz gefüllt zum Versiegeln des Leistungsversorgungschips 5 und des Lötabschnitts 20d, der die Elektrode des Leistungsvorrichtungschips 5 mit der internen Hauptelektrode 7 verbindet.
  • Durch Füllen des Inneren des Damms 4 mit dem Epoxidharz 11 werden der Leistungsvorrichtungschip 5, die FWD 6 und die Lötbondabschnitte 20d und 20f versiegelt. Das ermöglicht es, den Leistungsvorrichtungschip 5 und den Lötbondabschnitt 20d vor einer thermischen Spannung zu schützen, die durch das Ein- und Ausschalten des Leistungsvorrichtungschips 5 erzeugt wird, und somit wird eine erhöhte Lebensdauer des Leistungsmoduls erwartet. Außerdem wird ein Vergießen durchgeführt zum Durchführen des Versiegelns unter Verwendung des Damms 4. Das hat die Wirkung verringerter Herstellungskosten verglichen mit dem Verwenden der Spritzpresstechnik zum Durchführen des Versiegelns.
  • Bei dem Leistungsmodul gemäß dieser Ausführungsform ist der Wärmeverteiler 3 auf dem isolierenden Substrat befestigt, das auf der Basisplatte befestigt ist, die als untere Oberfläche des äußeren Gehäuses dient, das isolierende Substrat ist eine isolierende Keramikplatte 8, die auf ihren beiden Oberflächen mit Metallmustern 8a und 8b versehen ist, das Material des Wärmeverteilers 3 ist Kupfer und seine Dicke ist 1 mm oder mehr und 2 mm oder weniger, das Material der Basisplatte 2 ist Kupfer und seine Dicke ist 3,5 mm oder weniger, das Material der isolierenden Keramikplatte 8 ist Siliziumnitrid und seine Dicke ist 0,3 mm oder mehr und 0,35 mm oder weniger, und das Material der Metallmuster 8a und 8b ist Kupfer und ihre Dicke ist 0,3 mm oder mehr und 0,5 mm oder weniger.
  • Das Entwerfen des Wärmeverteilers 3, des isolierenden Substrats und der Basisplatte 2 auf die oben genannte Weise kann die Ermüdungslebensdauer der Lötbondabschnitte 20a und 20b maximieren. Somit ist die Wirkung einer erhöhten Lebensdauer des Leistungsmoduls erzielt.
  • 4 zeigt eine Schnittansicht eines Leistungsmoduls gemäß einer zweiten Ausführungsform. In dieser Ausführungsform ist anstelle des Bondens des dicken Aluminiumdrahts 9a direkt auf den Wärmeverteiler 3 wie in der ersten Ausführungsform (1) der dicke Aluminiumdraht 9a auf eine obere Oberfläche eines leitenden Elektrodenblocks 3a gebondet, der mit Lot auf den Wärmeverteiler 3 gebondet ist. Andere Teile des Aufbaus sind dieselben wie bei der ersten Ausführungsform, und daher unterbleibt deren Beschreibung.
  • Der Elektrodenblock 3a ist auf einen Abschnitt des Wärmeverteilers 3 gebondet, der außerhalb des Damms 4 liegt, wobei ein Lötbondabschnitt 20h dazwischen liegt. Die Höhe des Elektrodenblocks 3a ist dieselbe wie die Höhe des anderen Endes der internen Hauptelektrode 7. Unter dem Gesichtspunkt des Drahtbondens ist es vorteilhaft, dass ein Fehler in der Höhe etwa ±0,3 mm beträgt. Es ist vorzuziehen, dass das Material des Elektrodenblocks 3a Kupfer ist, das eine hervorragende Wärmeleitfähigkeit aufweist.
  • Bei dem Leistungsmodul gemäß dieser Ausführungsform ist der leitende Elektrodenblock 3a, der dieselbe Höhe hat wie das andere Ende der internen Hauptelektrode 7, elektrisch auf den Abschnitt des Wärmeverteilers 3 gebondet, der außerhalb des Damms 4 liegt, und die obere Oberfläche des Elektrodenblocks 3a und die hinter der externen Elektrode 10a liegende externe Elektrode, die mit dem äußeren Gehäuse 1 integriert ist, sind durch Drahtbonden elektrisch miteinander verbunden.
  • Demzufolge sind die Höhen der Drahtbondoberflächen, auf die die dicken Aluminiumdrähte 9a und 9b gebondet werden, gleich. Das beseitigt die Beschränkung in einem Bewegungsbereich eines Drahtbonders, die durch einen Höhenunterschied zwischen den Bondflächen bewirkt wurde. Somit kann verglichen mit der ersten Ausführungsform, die einen Höhenunterschied zwischen den Drahtbondflächen bewirkt, der Abstand zwischen den Drahtbondpositionen, an denen die dicken Aluminiumdrähte 9a und 9b gebondet werden, in der Horizontalrichtung verkleinert sein. Somit kann die Breite des Wärmeverteilers 3 verringert sein, was es ermöglicht, das Leistungsmodul zu verkleinern.
  • Eine dritte Ausführungsform unterscheidet sich von der ersten Ausführungsform darin, dass auf einer in 1 gezeigten Bondfläche zwischen dem isolierenden Substrat und dem Wärmeverteiler 3, d. h. einer Bondfläche zwischen dem Metallmuster 8b und dem Wärmeverteiler 3, ein Lötresist 21 im Voraus auf einen äußeren Umfangsabschnitt des Metallmusters 8b aufgebracht wird und dann Lötbonden durchgeführt wird. Die anderen Teile sind dieselben wie die der ersten Ausführungsform, und daher unterbleibt ihre Beschreibung.
  • 5 zeigt die Bondfläche zwischen dem isolierendem Substrat und dem Wärmeverteiler 3. Das Metallmuster 8b ist auf der isolierenden Keramikplatte 8 gebildet. Wie in 1 gezeigt sind das Metallmuster 8b und der Wärmeverteiler 3 aufeinander gebondet, wobei der Lötbondabschnitt 20b dazwischen liegt.
  • Bevor das Metallmuster 8b und der Wärmeverteiler 3 mit Lot gebondet werden, wird im Voraus der Lötresist 21 auf den äußeren Umfangsabschnitt des Metallmusters 8b aufgebracht. Dann wird das Metallmuster 8b auf den Wärmeverteiler 3 gebondet. Das verringert eine Lötbondfläche des Lötbondabschnitts 20b verglichen damit, dass der Lötresist 21 nicht aufgebracht wird.
  • Wenn das isolierende Substrat einer Wärme ausgesetzt wird, die durch Ein- und Ausschalten des Leistungshalbleiterchips 5 bewirkt wird, konzentriert sich eine Spannung in einem Grenzabschnitt zwischen der isolierenden Keramikplatte 8 und jedem der Metallmuster 8a und 8b aufgrund eines Unterschieds in dem Wärmeausdehnungskoeffizienten zwischen der isolierenden Keramikplatte 8 und den Metallmustern 8a und 8b. Das kann eine Rissbildung in der isolierenden Keramikplatte 8 bewirken.
  • Das Verringern der Lötbondfläche in dem Lötbondabschnitt 20b wie in dieser Ausführungsform kann die Spannungskonzentration in dem Grenzabschnitt zwischen der isolierenden Keramikplatte 8 und jedem der Metallmuster 8a und 8b verringern.
  • In dieser Ausführungsform ist eine Breite 21a des äußeren Umfangsabschnitts des Metallmusters 8b, auf den der Lötresist 21 aufgebracht wird, auf 1 mm oder mehr und 2 mm oder weniger eingestellt. Von den Erfindern durchgeführte Experimente haben verifiziert, dass dann, wenn die Breite 21a des äußeren Umfangsabschnitts in diesem Bereich eingestellt ist, eine Rissbildung der isolierenden Keramikplatte 8 verhindert werden kann, ohne die Wärmeleitung des Lötbondabschnitts 20b zu beeinträchtigen.
  • Teil (a) von 6 zeigt eine Fotografie des isolierenden Substrats, bei dem der Lötresist 21 nicht auf den äußeren Umfangsabschnitt des Metallmusters 8b aufgetragen ist. Teil (c) von 6 zeigt eine Fotografie des isolierenden Substrats, bei dem der Lötresist 21 auf den äußeren Umfangsabschnitt des Metallmusters 8b aufgetragen ist und die Breite 21a des äußeren Umfangsabschnitts auf 1 mm oder mehr oder 2 mm oder weniger eingestellt ist. Teil (b) von 6 zeigt ein Makrobild eines Querschnitts der in Teil (a) von 6 gezeigten isolierenden Keramikplatte 8. In einem Fall, in dem der Lötresist 21 nicht auf den äußeren Umfangsabschnitt des Metallmusters 8b aufgetragen ist, tritt, wie in Teil (b) von 6 gezeigt, gelegentlich eine Rissbildung in dem isolierenden Keramiksubstrat 8 auf. Andererseits ist verifiziert, dass in einem Fall, in dem der Lötresist 21 auf den äußeren Umfangsabschnitt des Metallmusters 8b aufgetragen ist und die Breite 21a des äußeren Umfangsabschnitts auf 1 mm oder mehr und 2 mm oder weniger eingestellt ist, die Rissbildung unterdrückt ist, ohne dass die Wärmeleitung des Lötbondabschnitts 20b beeinträchtigt ist.
  • Bei dem Leistungsmodul gemäß dieser Ausführungsform ist der Lötresist 21 im Voraus auf den äußeren Umfangsabschnitt der Bondfläche des isolierenden Substrats aufgebracht, die mit dem Wärmeverteiler 3 verbunden wird. Die Breite 21a des äußeren Umfangsabschnitts ist 1 mm oder mehr und 2 mm oder weniger, und das isolierende Substrat und der Wärmeverteiler 3 werden durch Lötbonden miteinander verbunden.
  • Da das isolierende Substrat und der Wärmeverteiler 3 mit Lot gebondet werden, nachdem der Lötresist 21 auf den äußeren Umfangsabschnitt des Metallmusters 8b aufgebracht wurde, ist die Lötbondfläche in dem Lötbondabschnitt 20b verringert. Das kann die Spannungskonzentration in dem Grenzabschnitt zwischen der isolierenden Keramikplatte 8 und den Metallmustern 8a und 8b verringern. Dementsprechend kann eine Rissbildung der isolierenden Keramikplatte 8 aufgrund der Spannungskonzentration verhindert werden. Da weiter die Breite 21a des äußeren Umfangsabschnitts, auf den der Lötresist 21 aufgebracht wird, auf 1 mm oder mehr und 2 mm oder weniger eingestellt ist, kann eine Rissbildung der isolierenden Keramikplatte 8 verhindert werden, ohne die Wärmeleitung des Lötbondabschnitts 20b zu beeinträchtigen.
  • Die Ausführungsformen der vorliegenden Erfindungen können auf beliebige Weise miteinander kombiniert werden oder sie können in geeigneter Weise abgewandelt oder weggelassen werden, solange dies innerhalb des Umfangs der Erfindung liegt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 02-260551 A [0002]

Claims (5)

  1. Leistungsmodul, das so aufgebaut ist, dass ein Leistungsvorrichtungschip (5) innerhalb eines äußeren Gehäuses (1) angeordnet ist und eine Elektrode des Leistungsvorrichtungschips (5) mit einer externen Elektrode (10a) verbunden ist, die in dem äußeren Gehäuse (1) integriert ist, wobei das Leistungsmodul enthält: einen Wärmeverteiler (3), der in dem äußeren Gehäuse (1) befestigt ist, den Leistungsvorrichtungschip (5), der mit Lot auf den Wärmeverteiler (3) gebondet ist, einen isolierenden Damm (4), der auf dem Wärmeverteiler (3) so gebildet ist, dass er den Leistungsvorrichtungschip (5) umgibt, und eine interne Hauptelektrode (7), deren eines Ende mit Lot auf die Elektrode des Leistungsvorrichtungschips (5) gebondet ist und deren anderes Ende an einer oberen Oberfläche des Dammes befestigt ist, wobei die externe Elektrode (10a) und das andere Ende der internen Hauptelektrode (7) durch Drahtbonden elektrisch miteinander verbunden sind.
  2. Leistungsmodul gemäß Anspruch 1, bei dem der Damm (4) höher gebildet ist als der Leistungsvorrichtungschip (5) und ein Lötabschnitt (20d), der die Elektrode des Leistungsvorrichtungschips (5) mit der internen Hauptelektrode (7) verbindet, und das Innere des Dammes (4) mit einem Epoxidharz gefüllt ist zum Versiegeln des Leistungsvorrichtungschips (5) und des Lötabschnitt (20d), der die Elektrode des Leistungsvorrichtungschips (5) mit der internen Hauptelektrode (7) verbindet.
  3. Leistungsmodul gemäß Anspruch 1 oder 2, bei dem der Wärmeverteiler (3) auf einem isolierenden Substrat befestigt ist, das auf einer Basisplatte (2) befestigt ist, die als untere Oberfläche des äußeren Gehäuses (1) dient, das isolierende Substrat eine isolierende Keramikplatte (8) ist, die auf ihren beiden Oberflächen mit Metallmustern (8a, 8b) versehen ist, ein Material des Wärmeverteilers (3) Kupfer ist und seine Dicke 1 mm oder mehr und 2 mm oder weniger ist, ein Material der Basisplatte (2) Kupfer ist und seine Dicke 3,5 mm oder weniger ist, ein Material der isolierenden Keramikplatte (8) Siliziumnitrid ist und ihre Dicke 0,30 mm oder mehr und 0,35 mm oder weniger ist, und ein Material der Metallmuster (8a, 8b) Kupfer ist und ihre Dicke 0,3 mm oder mehr und 0,5 mm oder weniger ist.
  4. Leistungsmodul gemäß einem der Ansprüche 1 bis 3, bei dem ein leitender Elektrodenblock (3a) elektrisch auf einen Abschnitt des Wärmeverteilers (3) gebondet ist, der außerhalb des Damms (4) liegt, wobei der leitende Elektrodenblock (3a) dieselbe Höhe hat wie das andere Ende der internen Hauptelektrode (7), und eine obere Oberfläche des Elektrodenblocks (3a) und eine weitere externe Elektrode, die mit dem äußeren Gehäuse (1) integriert ist, durch Drahtbonden elektrisch miteinander verbunden sind.
  5. Leistungsmodul gemäß einem der Ansprüche 1 bis 4, bei dem ein Lötresist (21) im Voraus auf einen äußeren Umfangsabschnitt einer Bondfläche des isolierenden Substrats aufgebracht wird, die mit dem Wärmeverteiler (3) verbunden wird, eine Breite (21a) des äußeren Umfangsabschnitts, auf den der Lötresist (21) aufgebracht wird, 1 mm oder mehr und 2 mm oder weniger ist, und der Wärmeverteiler (3) durch Lötbonden an dem isolierenden Substrat befestigt wird.
DE102012224355.0A 2012-04-11 2012-12-21 Leistungsmodul Active DE102012224355B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-090004 2012-04-11
JP2012090004A JP5656907B2 (ja) 2012-04-11 2012-04-11 パワーモジュール

Publications (2)

Publication Number Publication Date
DE102012224355A1 true DE102012224355A1 (de) 2013-10-17
DE102012224355B4 DE102012224355B4 (de) 2016-06-23

Family

ID=49232287

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012224355.0A Active DE102012224355B4 (de) 2012-04-11 2012-12-21 Leistungsmodul

Country Status (3)

Country Link
US (1) US8674492B2 (de)
JP (1) JP5656907B2 (de)
DE (1) DE102012224355B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016000264A1 (de) * 2016-01-08 2017-07-13 Infineon Technologies Ag Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst
EP3627544A1 (de) * 2018-09-20 2020-03-25 Heraeus Deutschland GmbH & Co. KG Substratanordnung zum verbinden mit zumindest einem elektronikbauteil und verfahren zum herstellen einer substratanordnung

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5799974B2 (ja) * 2013-05-23 2015-10-28 株式会社デンソー 電子装置
JP2015222743A (ja) * 2014-05-22 2015-12-10 三菱電機株式会社 半導体装置
JP6257478B2 (ja) * 2014-09-02 2018-01-10 三菱電機株式会社 電力用半導体装置
JP6272213B2 (ja) * 2014-11-26 2018-01-31 三菱電機株式会社 半導体装置
CN107112318B (zh) * 2014-12-29 2019-06-18 三菱电机株式会社 功率模块
JP6540324B2 (ja) * 2015-07-23 2019-07-10 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
DE102015216047A1 (de) * 2015-08-21 2017-02-23 Continental Automotive Gmbh Schaltungsträger, Leistungselektronikanordnung mit einem Schaltungsträger
JP6862087B2 (ja) 2015-12-11 2021-04-21 株式会社アムコー・テクノロジー・ジャパン 配線基板、配線基板を有する半導体パッケージ、およびその製造方法
JP6743439B2 (ja) * 2016-03-18 2020-08-19 富士電機株式会社 半導体装置および半導体装置の製造方法
CN107240581A (zh) * 2016-03-29 2017-10-10 株式会社京浜 电力转换装置及电力转换装置的制造方法
JP6289583B1 (ja) * 2016-10-24 2018-03-07 三菱電機株式会社 電力半導体装置
JP6907670B2 (ja) 2017-04-17 2021-07-21 三菱電機株式会社 半導体装置および半導体装置の製造方法
WO2019008828A1 (ja) * 2017-07-03 2019-01-10 三菱電機株式会社 半導体装置
CN107507808A (zh) * 2017-08-23 2017-12-22 南京晟芯半导体有限公司 一种新型igbt模块封装结构
CN111834350B (zh) * 2019-04-18 2023-04-25 无锡华润安盛科技有限公司 Ipm的封装方法以及ipm封装中的键合方法
TWI726313B (zh) * 2019-04-30 2021-05-01 作同 柯 功率半導體
EP3736854A1 (de) 2019-05-06 2020-11-11 Infineon Technologies AG Leistungshalbleitermodulanordnung
EP3736855A1 (de) * 2019-05-06 2020-11-11 Infineon Technologies AG Leistungshalbleitermodulanordnung und verfahren zur herstellung derselben

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02260551A (ja) 1989-03-31 1990-10-23 Seiko Epson Corp 半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2799468B2 (ja) 1989-11-30 1998-09-17 イビデン株式会社 フラットパッケージ
JPH04320359A (ja) 1991-04-19 1992-11-11 Hitachi Ltd 半導体装置
JPH05235198A (ja) * 1992-02-21 1993-09-10 Nec Corp リードレスチップキャリア
JPH0730015A (ja) * 1993-07-14 1995-01-31 Hitachi Ltd 半導体モジュール及びその製造方法
JPH09293801A (ja) * 1996-04-26 1997-11-11 Matsushita Electric Ind Co Ltd モジュール部品
DE19914741A1 (de) * 1999-03-31 2000-10-12 Eupec Gmbh & Co Kg Leistungshalbleitermodul
JP2002110872A (ja) 2000-09-27 2002-04-12 Kyocera Corp 配線基板および配線基板モジュール
JP4177571B2 (ja) * 2001-09-20 2008-11-05 三菱電機株式会社 半導体装置
JP2004247623A (ja) * 2003-02-17 2004-09-02 Toshiba Corp 半導体装置
JP2005116702A (ja) * 2003-10-06 2005-04-28 Fuji Electric Holdings Co Ltd パワー半導体モジュール
US8004075B2 (en) * 2006-04-25 2011-08-23 Hitachi, Ltd. Semiconductor power module including epoxy resin coating
JP2007335632A (ja) * 2006-06-15 2007-12-27 Toyota Industries Corp 半導体装置
JP4760585B2 (ja) * 2006-07-18 2011-08-31 三菱電機株式会社 電力用半導体装置
JP4371151B2 (ja) * 2007-05-28 2009-11-25 日立金属株式会社 半導体パワーモジュール
JP2009289920A (ja) * 2008-05-28 2009-12-10 Mitsubishi Electric Corp 半導体装置の製造方法
CN102576706B (zh) * 2010-03-16 2015-07-22 富士电机株式会社 半导体器件
JP2012079914A (ja) * 2010-10-01 2012-04-19 Mitsubishi Electric Corp パワーモジュールおよびその製造方法
CN103250242B (zh) * 2010-11-25 2016-03-30 三菱电机株式会社 半导体装置以及半导体装置的制造方法
JP2013016629A (ja) * 2011-07-04 2013-01-24 Mitsubishi Electric Corp 半導体モジュール
JP2013055150A (ja) * 2011-09-01 2013-03-21 Toshiba Corp 半導体装置及びその製造方法
JP5606421B2 (ja) * 2011-10-27 2014-10-15 株式会社日立製作所 銅ナノ粒子を用いた焼結性接合材料及びその製造方法及び電子部材の接合方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02260551A (ja) 1989-03-31 1990-10-23 Seiko Epson Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016000264A1 (de) * 2016-01-08 2017-07-13 Infineon Technologies Ag Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst
DE102016000264B4 (de) 2016-01-08 2022-01-05 Infineon Technologies Ag Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
EP3627544A1 (de) * 2018-09-20 2020-03-25 Heraeus Deutschland GmbH & Co. KG Substratanordnung zum verbinden mit zumindest einem elektronikbauteil und verfahren zum herstellen einer substratanordnung

Also Published As

Publication number Publication date
JP5656907B2 (ja) 2015-01-21
JP2013219267A (ja) 2013-10-24
US8674492B2 (en) 2014-03-18
US20130270688A1 (en) 2013-10-17
DE102012224355B4 (de) 2016-06-23

Similar Documents

Publication Publication Date Title
DE102012224355B4 (de) Leistungsmodul
DE102005050330B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren dafür
DE102014213564B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102012206596B4 (de) Halbleitervorrichtung
DE102014202651B4 (de) Halbleitervorrichtungen und Halbleitermodul
DE102014212376B4 (de) Halbleitervorrichtung
DE102008054306B4 (de) Herstellungsverfahren für harzabgedichtete Halbleitervorrichtung
DE102012214917B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112006004099B4 (de) Elektronisches Bauelement und Verfahren zu dessen Herstellung
DE102018115957A1 (de) Gemoldete Package mit einem Chipträger, der hartgelötete elektrisch leitfähige Schichten aufweist
DE10221891A1 (de) Halbleitervorrichtung
DE112017004739B4 (de) Halbleitereinheit und Leistungswandler
DE102005002767A1 (de) Halbleiteranordnung
DE102015122259B4 (de) Halbleitervorrichtungen mit einer porösen Isolationsschicht
DE102012210440A1 (de) Halbleitermodul
DE112014005694B4 (de) Halbleitermodul
DE112014002061T5 (de) Halbleitermodul
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE112017007029T5 (de) Halbleitervorrichtung und Leistungsumwandlungsvorrichtung
DE102010061011A1 (de) Halbleiterbaugruppe und Verfahren zum Herstellen derselben
DE102018219377A1 (de) Stapeltyp-leistungsmodul und verfahren zum herstellen desselben
DE112016005807T5 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
DE102018212436A1 (de) Halbleitergehäuse mit symmetrisch angeordneten leisungsanschlüssen und verfahren zu dessen herstellung
DE112011104406B4 (de) Halbleitervorrichtung
DE112018003419T5 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final