CN111834350B - Ipm的封装方法以及ipm封装中的键合方法 - Google Patents

Ipm的封装方法以及ipm封装中的键合方法 Download PDF

Info

Publication number
CN111834350B
CN111834350B CN201910315116.7A CN201910315116A CN111834350B CN 111834350 B CN111834350 B CN 111834350B CN 201910315116 A CN201910315116 A CN 201910315116A CN 111834350 B CN111834350 B CN 111834350B
Authority
CN
China
Prior art keywords
bonding
lead
wire
ipm
bonding process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910315116.7A
Other languages
English (en)
Other versions
CN111834350A (zh
Inventor
王永庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi China Resources Micro Assembly Tech Ltd
Original Assignee
Wuxi China Resources Micro Assembly Tech Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi China Resources Micro Assembly Tech Ltd filed Critical Wuxi China Resources Micro Assembly Tech Ltd
Priority to CN201910315116.7A priority Critical patent/CN111834350B/zh
Publication of CN111834350A publication Critical patent/CN111834350A/zh
Application granted granted Critical
Publication of CN111834350B publication Critical patent/CN111834350B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78313—Wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding

Abstract

本发明提供了一种IPM的封装方法以及IPM封装中的键合方法，对IGBT芯片与电路板之间直径相对较粗的第一引线采用频率相对较低的超声波进行第一冷超声波键合，对驱动芯片与电路板之间的直径相对较细的第二引线采用频率相对较高的超声波进行第二冷超声波键合。好处在于：相对于金铜线热超声波键合，利用冷超声波键合无需加热，可以避免高温加热导致的承载IGBT芯片及驱动芯片的绝缘基板与基岛分离，以及避免分离过程中绝缘基板撕裂导致的绝缘性能变差，进而避免IPM耐压性差及散热不良等问题，提高IPM良率和性能。

Description

IPM的封装方法以及IPM封装中的键合方法
技术领域
本发明涉及芯片封装技术领域，尤其涉及一种IPM的封装方法以及IPM封装中的键合方法。
背景技术
智能功率模块(Intelligent Power Module，IPM)，是将绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)芯片及其驱动电路集成于一体的新型控制模块。它具有低成本、小型化、高可靠、易使用等优点，广泛应用于变频家电、逆变电源、工业控制等领域。
然而，现有IPM封装结构在进行良率检查时，经常出现良率较低问题。
有鉴于此，本发明提供一种新的IPM的封装方法以及IPM封装中的键合方法，以提升IPM的良率。
发明内容
本发明的目的是提供一种IPM的封装方法以及IPM封装中的键合方法，提升IPM的良率。
为实现上述目的，本发明的一方面提供一种IPM封装中的键合方法，包括：
提供引线框架以及电路板，所述引线框架包括基岛以及若干外引脚；所述基岛承载所述电路板；所述电路板包括绝缘基板、位于所述绝缘基板内的电连接线以及若干个与对应电连接线电连接的第一焊盘；所述第一焊盘通过所述电连接线与对应外引脚电连接在一起；
提供IGBT芯片，所述IGBT芯片具有若干第二焊盘；将所述IGBT芯片固定于所述绝缘基板，使用第一键合工艺将第一引线键合于第二焊盘以及对应的第一焊盘；
提供驱动芯片，所述驱动芯片用于驱动IGBT芯片，所述驱动芯片具有若干第三焊盘；将所述驱动芯片固定于所述绝缘基板，使用第二键合工艺将第二引线键合于第三焊盘以及对应的第一焊盘；
所述第一引线的直径大于第二引线的直径，所述第一键合工艺与第二键合工艺为冷超声波键合，所述第二键合工艺中的超声波的频率高于所述第一键合工艺中的超声波的频率。
可选地，所述第一引线与第二引线的材质为铝。
可选地，所述第一铝线的直径范围为100μm～500μm，所述第一键合工艺的超声波频率的范围为15KHZ～60KHZ；和/或所述第二铝线的直径范围为17.5μm～60μm，所述第二键合工艺的超声波频率的范围为80KHZ～150KHZ。
可选地，先进行所述第一键合工艺，后进行所述第二键合工艺。
可选地，所述第一键合工艺中使用第一劈刀，所述第一劈刀具有V形刀槽，所述第一引线位于所述V形刀槽内。
可选地，所述第一键合工艺使用导线器将所述第一引线保持在所述第一劈刀的V形刀槽内；和/或所述第一引线键合完成后，使用切刀完成所述第一引线的切断。
可选地，所述第二键合工艺中使用第二劈刀，所述第二劈刀具有导线孔与U形刀槽，所述第二引线通过所述导线孔穿出后容纳在所述U形刀槽内。
可选地，所述第二引线键合完成后，使用活动线夹扯断所述第二引线。
可选地，所述外引脚的材质为铜，所述外引脚上覆盖有锡；和/或所述基岛的材质为铝或铝合金。
本发明的另一方面还提供一种IPM的封装方法，将上述任一项键合后的半导体结构封装成型。
与现有技术相比，本发明的有益效果在于：
1)本发明对IGBT芯片与电路板之间的直径相对较粗的第一引线采用频率相对较低的超声波进行第一冷超声波键合，对驱动芯片与电路板之间的直径相对较细的第二引线采用频率相对较高的超声波进行第二冷超声波键合。好处在于：利用冷超声波键合温度较低，无需加热，因而可以避免高温加热导致的承载IGBT芯片及驱动芯片的绝缘基板与基岛分离，以及避免分离过程中绝缘基板撕裂导致的绝缘性能变差，进而避免IPM耐压性差及散热不良等问题，从而提高IPM的良率和性能。
2)可选方案中，先进行第一键合工艺，后进行第二键合工艺。好处在于：第一键合与第二键合在不同基台进行，在进行基台转移过程中，第一键合工艺中的第一引线较粗，抗碰撞能力强。
3)可选方案中，第一键合工艺中使用第一劈刀，第一劈刀具有V形刀槽，第一引线位于所述V形刀槽内。V形刀槽具有一定深度，可以容纳较粗的第一引线；此外，第一引线较粗，部分侧表面熔融即能保证焊接效果。
4)可选方案中，对于3)可选方案，所述第一键合工艺使用导线器将所述第一引线保持在所述第一劈刀的V形刀槽内；所述第一引线键合完成后，使用切刀完成所述第一引线的切断。导线器固定于第一劈刀，可保证第一引线不脱出V形刀槽。第一引线键合完成后，第一劈刀与导线器后退，切刀位于键合部位与第一劈刀之间，切断第一引线，方便下次键合。
5)可选方案中，第二键合工艺中使用第二劈刀，所述第二劈刀具有导线孔与U形刀槽，第二引线通过导线孔穿出后容纳在所述U形刀槽内。导线孔可以保证整个第二键合工序以及第二键合工序完成后，第二引线不脱离第二劈刀。相对于V形刀槽，U形刀槽可将较细的第二引线压得较扁，使得第二引线与待焊接焊盘之间的焊接面积较大，保证了键合强度。
6)可选方案中，对于5)可选方案，由于第二引线较细，因而所述第二引线键合完成后，可使用活动线夹扯断所述第二引线。
7)可选方案中，所述引线框架还包括基岛，用于承载电路板；所述外引脚的材质为铜，所述外引脚上覆盖有锡；和/或所述基岛的材质为铝或铝合金。铝基岛具有良好散热效果，另外，冷超声波键合温度较低，无需加热，不会造成绝缘基板从基岛上脱离以及由此导致的绝缘基板撕裂，不会造成IGBT芯片的底电极与铝基岛电导通，进而可以提高IPM的耐压性。外引脚用于IPM焊接至柔性电路板(FPC)。外引脚上覆盖锡，锡一方面可以防止铜外引脚氧化，进而防止外引脚电连接性能变差，另一方面锡可以提高焊接效果。超声波键合温度较低，无需加热，不会造成锡氧化。
附图说明
图1是本发明一实施例的IPM封装中的键合方法对应的流程图；
图2至图12是图1中的流程对应的中间结构示意图。
为方便理解本发明，以下列出本发明中出现的所有附图标记：
引线框架 11                      基岛 111
外引脚 112                       电路板 12
绝缘基板 120                     电连接线 121
第一焊盘 122                     IGBT芯片 13
第二焊盘 130                     第一引线 14
正面 12a、14a                     背面 12b、14b
导线器 21                        第一劈刀 22
V形刀槽 22a                      切刀 23
驱动芯片 15                      第三焊盘 150
第二引线 16                      第二劈刀 24
活动线夹 25                      导线孔 24a
U形刀槽 24b
具体实施方式
发明人对IPM封装过程进行研究分析，发现IPM良率较低的一个原因是：驱动芯片由于所需引线较多、较细，因而与电路板之间一般采用金线、铜线等进行热超声波的引线键合；而热超声波键合需在设备轨道内进行高温加热，高温会导致承载IGBT芯片的绝缘基板从基岛上分离、撕裂，一方面，绝缘基板撕裂会导致IGBT芯片的底电极与基岛之间击穿，造成IPM抗击穿性能差，即耐压性差；另一方面IGBT芯片与基岛分离，影响散热性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1是本发明一实施例的IPM封装中的键合方法对应的流程图。图2至图12是图1中的流程对应的中间结构示意图。
首先，参照图1中的步骤S1与图2所示，提供引线框架11以及电路板12，引线框架11包括基岛111以及若干外引脚112；基岛111承载电路板12；电路板12包括绝缘基板120、位于绝缘基板120内的电连接线121以及若干个与对应电连接线121电连接的第一焊盘122；第一焊盘122通过电连接线121与对应外引脚112电连接在一起。
一个可选方案中，基岛111的材质为铝，以实现良好的散热性能；外引脚112的材质为铜，以在IPM与外部电路连接，例如将IPM焊接至柔性电路板(FPC)时提供良好支撑性能与导电性能。外引脚112上可以覆盖有锡。锡一方面可以防止铜外引脚氧化，进而防止外引脚电连接性能变差，另一方面锡可以提高焊接效果。
电路板12可以为印刷电路板(PCB)，也可以为其它电路板，本发明对此并不加以限制。绝缘基板120的材质可以为酚醛树脂、环氧树脂等。电连接线121和/或第一焊盘122的材质可以为铝或铜。为防止铜氧化，第一焊盘122的表面可以镀镍金、或镍钯金等。
接着，参照图1中的步骤S2、图2至图7所示，提供IGBT芯片13，IGBT芯片13具有若干第二焊盘130；将IGBT芯片13固定于绝缘基板120，使用第一键合工艺将第一引线14键合于第二焊盘130以及对应的第一焊盘122，第一键合工艺为冷超声波键合。
需要说明的是，本申请文件中的冷超声波键合是指在常温下，即不进行加热的超声波键合。
IGBT芯片13包括正面13a与背面13b，第二焊盘130暴露于正面13a。第二焊盘130用于通过若干层金属互连结构电连接各个器件。
IGBT芯片13的背面13b具有底电极，该底电极可以为漏极，可以通过漏极与第一焊盘122的固定实现IGBT芯片13与绝缘基板120的固定。若干个第二焊盘130中，其中一个可以为源极，另一个可以为栅极。
第二焊盘130的材质可以为铝。
基岛111为金属，基岛111与IGBT芯片13之间为绝缘基板120。
第一引线14的材质可以为铝。由于从IGBT芯片13引出的电流较大，因而，第一引线14的直径相对较大。示例性地，第一铝线的直径范围为100μm～500μm。其它可选方案中，第一引线14也可以选用适于冷超声波键合的其它材质，直径根据IGBT芯片13的功能具体选择。
具体键合过程可以包括：步骤S21，参照图4所示，使用导线器21将第一引线14保持在第一劈刀22的V形刀槽22a内，第一劈刀22与导线器21固定，两者一起向下运动，直至接触到待键合的第二焊盘130(参照图5所示)。
接着，步骤S22，参照图5所示，使用15KHZ～60KHZ的超声波频率对第一引线14与第二焊盘130进行第一键合工艺。
第一键合中，超声波的频率选择越高，能量输出越低，但能量输出越平稳。
此外，第一键合中，第一劈刀22向第二焊盘130施力，以利于第一引线14与第二焊盘130两者金属之间的相互扩散。研究表明，第一引线14与第二焊盘130的材质都为铝时，冷超声波键合的牢固度较佳。
再接着，步骤S23，参照图6所示，保持第一引线14容纳在V形刀槽22a内，向上并向后移动第一劈刀22与导线器21，扯线；第一劈刀22与导线器21向下运动，直至接触到待键合的第一焊盘122。
之后，步骤S24，仍参照图6所示，使用15KHZ～60KHZ的超声波频率对第一引线14与第一焊盘122进行第一键合工艺。第一键合工艺的参数参照第一引线14与第二焊盘130的键合工艺参数。
研究表明，第一引线14的材质为铝，第二焊盘130的材质为铜基底镀镍金或镍钯金时，冷超声波键合的牢固度较佳。
键合完毕后，步骤S25，参照图7所示，上抬并后移第一劈刀22与导线器21，使用切刀23完成第一引线14的切断。
需要说明的是，第一焊盘122、第二焊盘130的键合不分先后顺序。
之后，重复步骤S21至S25，完成其它第一焊盘122与第二焊盘130之间的第一引线14的键合。
之后，参照图1中的步骤S3、图2、图8至图12所示，提供驱动芯片15，驱动芯片15用于驱动IGBT芯片13，驱动芯片15具有若干第三焊盘150；将驱动芯片15固定于绝缘基板120，使用第二键合工艺将第二引线16(参照图9所示)键合于第三焊盘150以及对应的第一焊盘122；其中，第二引线16的直径小于第一引线14的直径，第二键合工艺为冷超声波键合，第二键合工艺中的超声波的频率高于第一键合工艺中的超声波的频率。
驱动芯片15包括正面15a与背面15b，第三焊盘150暴露于正面15a。第三焊盘150用于通过若干层金属互连结构电连接各个器件。
第三焊盘150的材质可以为铝。
驱动芯片15的背面15b可以通过焊接或粘胶固定于绝缘基板120。
第二引线16的材质可以为铝。由于从驱动芯片15引出的电流较小，因而，第二引线16的直径相对较小。示例性地，第二铝线的直径范围为17.5μm～60μm。其它可选方案中，第二引线16也可以选用适于冷超声波键合的其它材质，直径根据驱动芯片15的功能具体选择。
具体键合过程可以包括：步骤S31，参照图9所示，将第二引线16通过第二劈刀24的导线孔24a穿出后，容纳在U形刀槽24b内；之后，参照图11所示，第二劈刀24下移至第三焊盘150表面。
图9与图10中分别为侧视与正视视角下的第二劈刀24。导线孔24a自第二劈刀24的侧壁贯穿至底壁，U形刀槽24b位于第二劈刀24的底部。
步骤S32，使用80KHZ～150KHZ的超声波频率进行第二键合工艺。本步骤键合过程中，待键合的第二引线16位于U形刀槽24b内，U形刀槽24b相对于V形刀槽22a，能将第二引线16压得较扁，从而增加了第二引线16与第三焊盘150的接触面积，保证了键合强度。
第二键合中，第二劈刀24向第三焊盘150施力，以利于第二引线16与第三焊盘150两者金属之间的融扩散，实现牢固键合。
键合工艺中，由于采用的超声波的频率越高，能量输出越低，但能量输出越平稳，因而对于直径较细的第二引线16的键合，采用的超声波频率高于直径较粗的第一引线14。第二键合工艺的超声波频率较高，能量输出更平稳，能满足细的第二引线16对能量输出稳定性的要求。
再接着，步骤S33，参照图12所示，向上并后移第二劈刀24，扯线；下移第二劈刀24直至运动到接触待键合的第一焊盘122。
之后，步骤S34，仍参照图12所示，使用80KHZ～150KHZ的超声波频率对第二引线16与第一焊盘122进行第二键合工艺。第二键合工艺的参数参照第二引线16与第三焊盘150的键合工艺参数。
键合完毕后，步骤S35，保持第二引线16收纳在导线孔24a内，使用活动线夹25扯断第二引线16。
需要说明的是，第一焊盘122、第三焊盘150的键合不分先后顺序。
之后，重复步骤S31至S35，完成其它第三焊盘150与第一焊盘122之间的第二引线16的键合。
上述IGBT芯片13与电路板12之间的第一键合工艺，以及驱动芯片15与电路板12之间的第二键合工艺均采用冷超声波键合工艺，冷超声波键合温度较低，无需加热，因而可以避免高温加热导致的承载IGBT芯片13的绝缘基板120与基岛111分层，即可以避免绝缘基板120鼓泡，甚至避免绝缘基板120从基岛111上撕裂、脱离。绝缘基板120与基岛112之间贴敷性好，一方面IGBT芯片13、驱动芯片15可以借助基岛111的金属进行良好散热，另外一方面也可以避免IGBT芯片13的底电极与基岛之间的电导通，进而避免IPM耐压性差，从而提高IPM的良率。
先进行步骤S21至S25，后进行步骤S31至S35的好处在于：第一键合工艺与第二键合工艺在不同基台进行，在进行基台转移过程中，第一键合工艺中的第一引线14较粗，抗碰撞能力强。
基于上述的键合方法，本发明一实施例还提供一种IPM的封装方法，包括：将上述任一项键合后的半导体结构封装成型。
封装成型工艺可以参照现有技术中的封装成型工艺。
可以理解的是，IGBT芯片13、驱动芯片15与电路板12之间键合工艺的提升，也能提升IPM封装结构的良率。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (7)

1.一种IPM封装中的键合方法，其特征在于，包括：
提供引线框架以及电路板，所述引线框架包括基岛以及若干外引脚；所述基岛承载所述电路板；所述电路板包括绝缘基板、位于所述绝缘基板内的电连接线以及若干个与对应电连接线电连接的第一焊盘；所述第一焊盘通过所述电连接线与对应外引脚电连接在一起；
提供IGBT芯片，所述IGBT芯片具有若干第二焊盘；将所述IGBT芯片固定于所述绝缘基板，使用第一键合工艺将第一引线键合于第二焊盘以及对应的第一焊盘；
提供驱动芯片，所述驱动芯片用于驱动IGBT芯片，所述驱动芯片具有若干第三焊盘；将所述驱动芯片固定于所述绝缘基板，使用第二键合工艺将第二引线键合于第三焊盘以及对应的第一焊盘；
所述第一引线的直径大于第二引线的直径，所述第一键合工艺与第二键合工艺为冷超声波键合，所述第二键合工艺中的超声波的频率高于所述第一键合工艺中的超声波的频率；
所述第一键合工艺中使用第一劈刀，所述第一劈刀具有V形刀槽，所述第一引线位于所述V形刀槽内；
所述第二键合工艺中使用第二劈刀，所述第二劈刀具有导线孔与U形刀槽，所述第二引线通过所述导线孔穿出后容纳在所述U形刀槽内；
先进行所述第一键合工艺，后进行所述第二键合工艺。
2.根据权利要求1所述的IPM封装中的键合方法，其特征在于，所述第一引线与第二引线的材质为铝。
3.根据权利要求2所述的IPM封装中的键合方法，其特征在于，所述第一铝线的直径范围为100μm～500μm，所述第一键合工艺的超声波频率的范围为15KHZ～60KHZ；和/或所述第二铝线的直径范围为17.5μm～60μm，所述第二键合工艺的超声波频率的范围为80KHZ～150KHZ。
4.根据权利要求1所述的IPM封装中的键合方法，其特征在于，所述第一键合工艺使用导线器将所述第一引线保持在所述第一劈刀的V形刀槽内；所述第一引线键合完成后，使用切刀完成所述第一引线的切断。
5.根据权利要求1所述的IPM封装中的键合方法，其特征在于，所述第二引线键合完成后，使用活动线夹扯断所述第二引线。
6.根据权利要求1所述的IPM封装中的键合方法，其特征在于，所述外引脚的材质为铜，所述外引脚上覆盖有锡；和/或所述基岛的材质为铝或铝合金。
7.一种IPM的封装方法，其特征在于，将权利要求1至6任一项键合后的半导体结构封装成型。
CN201910315116.7A 2019-04-18 2019-04-18 Ipm的封装方法以及ipm封装中的键合方法 Active CN111834350B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910315116.7A CN111834350B (zh) 2019-04-18 2019-04-18 Ipm的封装方法以及ipm封装中的键合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910315116.7A CN111834350B (zh) 2019-04-18 2019-04-18 Ipm的封装方法以及ipm封装中的键合方法

Publications (2)

Publication Number Publication Date
CN111834350A CN111834350A (zh) 2020-10-27
CN111834350B true CN111834350B (zh) 2023-04-25

Family

ID=72914968

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910315116.7A Active CN111834350B (zh) 2019-04-18 2019-04-18 Ipm的封装方法以及ipm封装中的键合方法

Country Status (1)

Country Link
CN (1) CN111834350B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058603A (ja) * 1998-08-10 2000-02-25 Fuji Electric Co Ltd 超音波ワイヤボンダ
DE10231282A1 (de) * 2002-04-04 2003-10-23 Hesse & Knipps Gmbh Drahtführung für Drahtbonder
CN1494470A (zh) * 2001-02-28 2004-05-05 ������-����Ͷ�ʹ�˾ 受控衰减毛细管
CN104241152A (zh) * 2014-08-21 2014-12-24 深圳电通纬创微电子股份有限公司 基于铜球预压平的芯片封装方法
CN107170691A (zh) * 2017-05-27 2017-09-15 中国电子科技集团公司第二十九研究所 一种微焊盘上叠加或并排进行自动楔焊的方法
CN107800398A (zh) * 2017-11-17 2018-03-13 中电科技集团重庆声光电有限公司 一种控制声表面波器件引线键合点根部微损伤的键合方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058745A (ja) * 1998-08-07 2000-02-25 Hitachi Ltd パワー半導体モジュール
KR100676353B1 (ko) * 2000-10-26 2007-01-31 산요덴키가부시키가이샤 혼성 집적 회로 장치의 제조 방법
US7032311B2 (en) * 2002-06-25 2006-04-25 Eli Razon Stabilized wire bonded electrical connections and method of making same
JP3882734B2 (ja) * 2002-10-16 2007-02-21 富士電機デバイステクノロジー株式会社 パワー半導体装置のワイヤボンディング方法
US7868432B2 (en) * 2006-02-13 2011-01-11 Fairchild Semiconductor Corporation Multi-chip module for battery power control
JP4760509B2 (ja) * 2006-04-21 2011-08-31 サンケン電気株式会社 リードフレーム組立体
JP5532419B2 (ja) * 2010-06-17 2014-06-25 富士電機株式会社 絶縁材、金属ベース基板および半導体モジュール並びにこれらの製造方法
JPWO2012011210A1 (ja) * 2010-07-22 2013-09-09 パナソニック株式会社 半導体装置及びその製造方法
JP5656907B2 (ja) * 2012-04-11 2015-01-21 三菱電機株式会社 パワーモジュール
CN104767396B (zh) * 2015-03-23 2017-11-14 广东美的制冷设备有限公司 智能功率模块及其制造方法
JP6824913B2 (ja) * 2016-02-09 2021-02-03 三菱電機株式会社 電力用半導体装置及びその製造方法
CN108110459B (zh) * 2017-12-22 2024-04-30 江苏宏微科技股份有限公司 一种大功率ipm模块端子连接结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058603A (ja) * 1998-08-10 2000-02-25 Fuji Electric Co Ltd 超音波ワイヤボンダ
CN1494470A (zh) * 2001-02-28 2004-05-05 ������-����Ͷ�ʹ�˾ 受控衰减毛细管
DE10231282A1 (de) * 2002-04-04 2003-10-23 Hesse & Knipps Gmbh Drahtführung für Drahtbonder
CN104241152A (zh) * 2014-08-21 2014-12-24 深圳电通纬创微电子股份有限公司 基于铜球预压平的芯片封装方法
CN107170691A (zh) * 2017-05-27 2017-09-15 中国电子科技集团公司第二十九研究所 一种微焊盘上叠加或并排进行自动楔焊的方法
CN107800398A (zh) * 2017-11-17 2018-03-13 中电科技集团重庆声光电有限公司 一种控制声表面波器件引线键合点根部微损伤的键合方法

Also Published As

Publication number Publication date
CN111834350A (zh) 2020-10-27

Similar Documents

Publication Publication Date Title
JP5977987B2 (ja) 半導体装置およびその製造方法
CN101499450B (zh) 半导体装置及其制造方法
EP3544053B1 (en) Discrete power transistor package having solderless dbc to leadframe attach
CN105789157B (zh) 具有低栅极驱动电感柔性板连接的功率半导体模块
JP6041469B2 (ja) 高融点半田層の形成方法
US9818716B2 (en) Power module
US20130084679A1 (en) Method for producing a power semiconductor arrangement
EP1986234A3 (en) Power semiconductor module for inverter circuit system
EP2498289A2 (en) IGBT power semiconductor package having an electrically conductive clip
US20130221504A1 (en) Semiconductor module and method of manufacturing a semiconductor module
JP2001274206A (ja) 半導体パッケージ用接続導体、半導体パッケージ、及び半導体パッケージの組立方法
CN102244066A (zh) 一种功率半导体模块
CN205428913U (zh) 一种功率半导体模块
CN201773840U (zh) 无邦定线的igbt功率模块
JP2013077745A (ja) 半導体装置およびその製造方法
Ikeda et al. Ultra compact, low thermal impedance and high reliability module structure with SiC Schottky Barrier Diodes
CN111834350B (zh) Ipm的封装方法以及ipm封装中的键合方法
US20110156094A1 (en) Electrical module
JPH01293626A (ja) フレキシブル配線板におけるワイヤボンディング法
Barlow et al. High-temperature high-power packaging techniques for HEV traction applications
CN106449517B (zh) 一种堆叠式单基岛sip封装工艺
JPWO2020105476A1 (ja) 半導体装置
WO2012053129A1 (ja) 半導体装置及びその製造方法
US6768211B2 (en) Five layer adhesive/insulator/metal/insulator/adhesive tape for semiconductor die packaging
US10872846B2 (en) Solid top terminal for discrete power devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant