CN107170691A - 一种微焊盘上叠加或并排进行自动楔焊的方法 - Google Patents

一种微焊盘上叠加或并排进行自动楔焊的方法 Download PDF

Info

Publication number
CN107170691A
CN107170691A CN201710391286.4A CN201710391286A CN107170691A CN 107170691 A CN107170691 A CN 107170691A CN 201710391286 A CN201710391286 A CN 201710391286A CN 107170691 A CN107170691 A CN 107170691A
Authority
CN
China
Prior art keywords
bonding
lead
bonded
chopper
automatic wedge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710391286.4A
Other languages
English (en)
Other versions
CN107170691B (zh
Inventor
罗建强
王辉
文泽海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 2 Research Institute
Southwest China Research Institute Electronic Equipment
Original Assignee
CETC 2 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 2 Research Institute filed Critical CETC 2 Research Institute
Priority to CN201710391286.4A priority Critical patent/CN107170691B/zh
Publication of CN107170691A publication Critical patent/CN107170691A/zh
Application granted granted Critical
Publication of CN107170691B publication Critical patent/CN107170691B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/49425—Wedge bonds
    • H01L2224/49426—Wedge bonds on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种微焊盘上叠加或并排进行自动楔焊的方法，属于微电子技术领域。包括：将第一引线的第一键合点键合在第一基材的焊盘上，并将第一引线的第二键合点键合在第二基材的微焊盘上；采用改进后自动楔焊劈刀，将第二引线的第一键合点键合在第一基材的焊盘上，并将第二引线的第二键合点叠加键合在所述第一引线第二键合点上方或并排键合在第一引线第二键合点的临近位置；重复上述操作直至完成最后一根引线的叠加或并排键合。本发明提供一种利用自动楔焊机在微焊盘上叠加或并排键合至少2根引线的键合方法，可以提高键合引线的覆盖率，并通过合并半导体芯片上相同功能的焊盘，减少输入和输出焊盘数量，进一步缩小半导体芯片尺寸。

Description

一种微焊盘上叠加或并排进行自动楔焊的方法
技术领域
本发明属于微电子技术领域，更具体地讲，涉及一种使用自动楔焊机在微焊盘上叠加或并排键合至少2根引线的键合方法。
背景技术
半导体器件芯片焊盘越来越小，焊盘单边尺寸已经由100微米减小至30微米及以下，此外在光电领域及毫米波、微波等高频组件内半导体器件互连的领域中，因多根引线较单一引线降低寄生电感等因素，在半导体器件输入输出的微焊盘上必须至少键合2根引线。目前，普遍使用手动楔焊机实现单一焊盘同时叠加键合或并排键合2根引线结构来实现以上功能。在手动键合过程中，因为待焊件可以自由转动方向，微焊盘上的多根引线键合时可以互不影响。而在使用自动楔焊机焊接时，因为夹具将待焊件固定，微焊盘上的多根引线焊接时劈刀与焊接完毕的引线会相互干涉，所以普遍存在后一根引线键合过程中将前一根已经键合完毕的引线触碰变形，甚至折断的现象。
发明内容
本发明的目的在于提供一种微焊盘上叠加或并排进行自动楔焊的方法，本发明采用自动楔焊机实现在微焊盘上叠加或并排键合至少2根引线的键合方法。采用本发明方法制备出的键合结构破坏性测试满足GJB 548B-2005《微电子器件试验方法和程序》方法2011.1键合强度标准，工序能力指数(CPK)大于2。
本发明目的通过下述技术方案来实现：
本发明提供一种微焊盘上叠加或并排进行自动楔焊的方法，包括以下步骤：
A、采用普通键合模式，将第一引线的第一键合点键合在第一基材的焊盘上，并将第一引线的第二键合点键合在第二基材的微焊盘上；
B、用改进后自动楔焊劈刀，采用普通键合模式，将第二引线的第一键合点键合在第一基材的焊盘上，并将第二引线的第二键合点叠加键合在所述第一引线第二键合点上方或并排键合在第一引线第二键合点的临近位置；
C、重复上述操作B操作直至完成最后一根引线的叠加或并排键合；
其中，后一根引线的第二键合点焊接高度设定值须比前一根引线的第二键合点焊接高度设定值高；各引线的第一键合点为独立键合，相互之间为不叠加键合；所述引线的数量至少为2根，叠加键合不超过5根，并排键合不超过10根。
所述改进后的自动楔焊劈刀包括劈刀主体、劈刀端部以及线孔，所述劈刀端部位于劈刀主体的末端，所述线孔贯穿劈刀主体并与主体侧边形成夹角，所述劈刀端部的侧面形成有缺口。
根据本发明所述一种微焊盘上叠加或并排进行自动楔焊的方法的一个具体实施例，所述第一引线的键合可以采用普通自动楔焊劈刀也可以采用改进后的自动楔焊劈刀。
根据本发明所述一种微焊盘上叠加或并排进行自动楔焊的方法的一个具体实施例，所述后一根引线的第二键合点焊接高度设定值比前一根引线的第二键合点焊接高度设定值高30微米以下。
根据本发明所述一种微焊盘上叠加或并排进行自动楔焊的方法的一个具体实施例，所述引线键合采用半自动楔焊机或全自动楔焊机。
根据本发明所述一种微焊盘上叠加或并排进行自动楔焊的方法的一个具体实施例，所述缺口为菱形缺口或圆弧形缺口。
根据本发明所述一种微焊盘上叠加或并排进行自动楔焊的方法的一个具体实施例，所述第一基材或第二基材为半导体器件、陶瓷电路基板或有机基板。
根据本发明所述一种微焊盘上叠加或并排进行自动楔焊的方法的一个具体实施例，所述微焊盘的单边尺寸在200微米以下。
根据本发明所述一种微焊盘上叠加或并排进行自动楔焊的方法的一个具体实施例，所述引线为线宽在100微米以下的铜引线、金引线、铝引线或银引线。
与现有技术相比，本发明具有以下有益效果：
1、本发明的目的在于提供一种利用自动楔焊机实现在微焊盘上叠加或并排键合至少2根引线的键合方法，通过本发明的自动楔焊键合方法可以提高待焊件上所有键合引线的覆盖率,并通过合并半导体芯片上相同功能的焊盘，减少输入和输出焊盘数量，进一步缩小半导体芯片尺寸。
2、本发明将后一根引线的第二键合点焊接高度设定值比前一根引线的第二键合点焊接高度设定值高，可以改变后一根引线的键合轨迹，有效防止后一根引线在自动楔焊键合过程中对已经焊接完毕的引线造成干涉，防止后一根引线在键合过程中将前面已经键合完成的引线触碰变形，甚至折断。
3、本发明采用改进后的自动楔焊劈刀，将劈刀端部的侧面形成有缺口，可以有效防止劈刀端部将已经键合完毕的引线触碰变形，甚至折断。
4、采用本发明方法制备的键合结构破坏性测试满足GJB 548B-2005《微电子器件试验方法和程序》方法2011.1键合强度标准，工序能力指数(CPK)大于2。
附图说明
图1为示例1改进后的自动楔焊劈刀结构示意图；
图2为示例1现有的普通劈刀进行叠加键合2根引线的干涉示意图；
图3为示例1两根引线叠加键合过程中的引线轨迹行程图；
图4为示例1采用改进后的劈刀在半导体芯片微焊盘上进行叠加键合得到的叠加两根引线的微焊盘叠加键合结构的俯视图；
图5为示例2采用改进后的劈刀在半导体芯片微焊盘上进行并排键合得到的并排两根引线的微焊盘并排键合结构的俯视图；
附图标记：1-劈刀主体，2-劈刀端部，3-线孔，4-缺口，5-第一引线，6-第二引线，7-基板电路片，8-半导体芯片，9-微焊盘。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
下面结合具体操作步骤及原理对本发明一种微焊盘上叠加或并排进行自动楔焊的方法进行详细说明，
根据本发明示例性实施例，所述微焊盘自动楔焊的方法，包括以下步骤：
步骤A：第一引线键合
采用普通键合模式，将第一引线的第一键合点键合在第一基材的焊盘上，并将第一引线的第二键合点键合在第二基材的微焊盘上；
具体地，采用普通键合模式，将第一引线的一端键合在第一基材焊盘的第一键合点上，并将另一端键合在第二基材微焊盘的第二键合点上，即完成第一引线的键合。
第一基材或第二基材可以是半导体器件(如Si基、GaAs基、GaN基等)、陶瓷电路基板(如薄膜陶瓷电路、厚膜陶瓷电路、LTCC等)或有机基板(如PCB、印制电路、塑料基材等)等任何基材，而其上的微焊盘可以基于上述任何基材制备得到。
第二键合点是相对于第一键合点而言的概念，第二键合点是指引线与第二基材焊接键合的位置，第一键合点是指引线与第一基材焊接键合的位置。具体地，可以直接将第一引线的一端键合至焊盘上。
在进行第一引线键合时，可以采用半自动楔焊机或全自动楔焊机。
B、用改进后自动楔焊劈刀，采用普通键合模式，将第二引线的第一键合点键合在第一基材的焊盘上，并将第二引线的第二键合点叠加键合在所述第一引线第二键合点上方或并排键合在第一引线第二键合点的临近位置；
具体地，用改进后的自动楔焊劈刀，采用普通键合模式，将第二引线的一端键合在第一基材焊盘的第一键合点上，并将另一端叠加键合在所述第一引线第二键合点上方或并排键合在第一引线第二键合点的临近位置，即完成第二引线的键合。
根据本发明，优选地直接将第一引线的第二键合点作为第二引线的第二键合点，从而可以直接将第二引线的一端叠加键合至第一引线的第二键合点上方或并排键合在第一引线第二键合点的临近位置，由此实现两根引线在微焊盘上的有效叠加或并排键合。
同样地，在进行第二引线键合时，可以采用半自动楔焊机或全自动楔焊机。
C、重复上述操作B操作直至完成最后一根引线的叠加或并排键合；其中，引线的数量至少为2根，叠加键合不超过5根，并排键合不超过10根。具体操作过程中的引线数量可以根据实际使用需求具体设定，只要是能满足诸如芯片与基板之间的电气互连或芯片之间的信息互通即可。
为了防止后一根引线在键合过程中的对已经键合好的引线造成干涉，防止后一根引线在键合过程中将前面已经键合完成的引线触碰变形，甚至折断。将后一根引线的第二键合点焊接高度设定值须比前一根引线的第二键合点焊接高度设定值高。进一步，所述后一根引线的第二键合点焊接高度设定值比前一根引线的第二键合点焊接高度设定值高30微米以下。
根据本发明，上述第一引线、第二引线等各引线的第一键合点位于第一基材的焊盘上并且所述第一键合点为独立键合，相互之间为不叠加键合。如上所述，第一键合点是指引线与第一基材焊接键合的位置，通过引线两端分别与第一基材和第二基材的焊接键合，从而实现诸如芯片与基板之间的电气互连或芯片之间的信息互通。具体地，上述独立键合可以通过在单一焊盘上焊接单根引线或组合焊接多根引线来实现。
所述改进后的自动楔焊劈刀包括劈刀主体、劈刀端部以及线孔，所述劈刀端部位于劈刀主体的末端，所述线孔贯穿劈刀主体并与主体侧边形成夹角，所述劈刀端部的侧面形成有缺口。进一步，所述缺口为菱形缺口或圆弧形缺口。本发明在劈刀端部设置缺口是为了防止后一根引线在键合过程中对前一根引线形成干扰，只要能实现本发明目的的缺口形状均可，在此不做具体限定。且线孔与主体侧边形成的夹角角度可以根据具体使用情况来设定，对于技术领域人员来说是常规的，在此不做具体限定。本发明采用改进后的自动楔焊劈刀，在原有的劈刀上进行改进，将劈刀端部的侧面形成有缺口，可以有效改变叠加或并排键合过程中劈刀的轨迹，防止劈刀端部将已经键合完毕的引线触碰变形，甚至折断。
优选地，所述第一引线的键合可以采用普通自动楔焊劈刀也可以采用改进后的自动楔焊劈刀；所述引线键合采用半自动楔焊机或全自动楔焊机。
根本本发明示例性实施例，所述微焊盘的单边尺寸在200微米以下。例如可以为30、50、80、120、200微米等尺寸。并且，引线可以为铜引线、金引线、铝引线或银引线等任何金属引线，并且引线的线宽在100微米以下，例如可以为25、50、75、100微米等尺寸。
本发明所述普通键合模式采用自动楔焊机来实现，自动楔焊机是一台自动超声热压楔形引线键合设备，采用其进行单根引线自动楔焊操作周期为：⑴图形识别以及劈刀定位于第一键合点上方；⑵通过劈刀对引线施加设定的压力以及超声能量，使得引线和第一键合点实现键合；⑶线夹打开并劈刀上抬；⑷劈刀按照引线弧度设定的轨迹行程从第一键合点上方移动到第二键合点上方；⑸同⑵步骤实现引线与第二键合点键合；⑹线夹关闭，劈刀移动并断丝。
下面结合具体示例对本发明进行进一步说明。
示例1：
本示例1采用改进后的劈刀在微焊盘上进行叠加楔焊，从而实现使用自动楔焊机在微焊盘上叠加键合2根引线。
本示例1改进后的自动楔焊劈刀结构示意图如图1所示。包括劈刀主体1、劈刀端部2以及线孔3，所述劈刀端部2位于劈刀主体1的末端，所述线孔3贯穿劈刀主体1并与主体侧边形成夹角，所述劈刀端部2的侧面形成有缺口4。
本示例1采用改进后的自动楔焊劈刀，将劈刀端部2的侧面形成有缺口4，可以有效防止劈刀端部2将已经键合完毕的引线触碰变形，甚至折断。采用现有的普通劈刀进行叠加键合2根引线的干涉示意图如图2所示，从图2中可以看出，采用普通劈刀，第二根引线键合过程中，劈刀的端部会将第一根已经键合完毕的引线触碰变形，甚至折断；而采用本发明改进后的劈刀，其劈刀轨迹行程图会很好的绕过第一根已经键合完毕的引线，从而防止对引线的触碰变形。
图4为本示例1采用改进后的劈刀在半导体芯片8微焊盘上进行叠加键合得到的叠加两根引线的微焊盘叠加键合结构的俯视图。如图4所示，本示例1在半导体芯片8微焊盘上进行叠加键合2根引线的具体过程为：
采用改进后的自动楔焊劈刀，在基板电路片7的焊盘上，采用普通键合模式，将第一引线5的第一键合点键合在基板电路片7的焊盘上，然后将第一引线5的第二键合点键合在半导体芯片8的微焊盘9上，即实现第一引线5分别在基板电路片7及半导体芯片8上的键合；
采用改进后的自动楔焊劈刀，在基板电路片7的焊盘上，采用普通键合模式，将第二引线6的第一键合点键合在基板电路片7的焊盘上，其中第二引线6的第一键合点和第一引线5的第一键合点为独立键合；将第二引线6的第二键合点焊接高度设定值比第一引线5的第二键合点焊接高度设定值高20微米，将第二引线6的第二键合点叠加键合在所述第一引线5的第二键合点上方，即可实现本示例在微焊盘上叠加键合两根引线。
图3为本示例2根引线叠加键合过程中的引线轨迹行程图。从图3中可以看出，通过将第二引线6的第二键合点焊接高度设定值比第一引线5的第二键合点焊接高度设定值高20微米，在第二引线第二键合点键合过程中，可以有效改变第二引线的键合轨迹行程，防止后一根引线在自动楔焊键合过程中对已经焊接完毕的引线造成干涉，将前面已经键合完成的引线触碰变形，甚至折断。
示例2：
本示例2采用改进后的劈刀在微焊盘上进行并排楔焊，从而实现使用自动楔焊机在微焊盘上并排键合2根引线。
图5为示例2采用改进后的劈刀在半导体芯片8微焊盘上进行并排键合得到的并排两根引线的微焊盘并排键合结构的俯视图；如图5所示，本示例2在半导体芯片8微焊盘上进行并排键合2根引线的具体过程为：
采用改进后的自动楔焊劈刀，在基板电路片7的焊盘上，采用普通键合模式，将第一引线5的第一键合点键合在基板电路片7的微焊盘9上，即实现第一引线5分别在基板电路片7及半导体芯片8上的键合；
采用改进后的自动楔焊劈刀，在基板电路片7的焊盘上，采用普通检核模式，将第二引线6的第一键合点键合在基板电路片7的焊盘上，其中第二引线6的第一键合点和第一引线5的第一键合点为独立键合，然后将第二引线6的第二键合点并排键合在所述第一引线5第二键合点的临近位置，即可实现本示例在微焊盘上并排键合两根引线。其中，应将第二引线6的第二键合点焊接高度设定值比第一引线5的第二键合点焊接高度设定值高15微米。
本发明将后一根引线的第二键合点焊接高度设定值比前一根引线的第二键合点焊接高度设定值高，可以改变后一根引线的键合轨迹，有效防止后一根引线在自动楔焊键合过程中对已经焊接完毕的引线造成干涉，防止后一根引线在键合过程中将前面已经键合完成的引线触碰变形，甚至折断。本发明采用改进后的自动楔焊劈刀，将劈刀端部的侧面形成有缺口，可以有效防止劈刀端部将已经键合完毕的引线触碰变形，甚至折断。采用本发明方法制备的键合结构破坏性测试满足GJB 548B-2005《微电子器件试验方法和程序》方法2011.1键合强度标准，工序能力指数(CPK)大于2。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种微焊盘上叠加或并排进行自动楔焊的方法，其特征在于，包括以下步骤：
A、采用普通键合模式，将第一引线的第一键合点键合在第一基材的焊盘上，并将第一引线的第二键合点键合在第二基材的微焊盘上；
B、用改进后自动楔焊劈刀，采用普通键合模式，将第二引线的第一键合点键合在第一基材的焊盘上，并将第二引线的第二键合点叠加键合在所述第一引线第二键合点上方或并排键合在第一引线第二键合点的临近位置；
C、重复上述操作B操作直至完成最后一根引线的叠加或并排键合；
其中，后一根引线的第二键合点焊接高度设定值须比前一根引线的第二键合点焊接高度设定值高；各引线的第一键合点为独立键合，相互之间为不叠加键合；所述引线的数量至少为2根，叠加键合不超过5根，并排键合不超过10根；
所述改进后的自动楔焊劈刀包括劈刀主体、劈刀端部以及线孔，所述劈刀端部位于劈刀主体的末端，所述线孔贯穿劈刀主体并与主体侧边形成夹角，所述劈刀端部的侧面形成有缺口。
2.如权利要求1所述一种微焊盘上叠加或并排进行自动楔焊的方法，其特征在于，所述第一引线的键合可以采用普通自动楔焊劈刀也可以采用改进后的自动楔焊劈刀。
3.如权利要求1所述一种微焊盘上叠加或并排进行自动楔焊的方法，其特征在于，所述后一根引线的第二键合点焊接高度设定值比前一根引线的第二键合点焊接高度设定值高30微米以下。
4.如权利要求1所述一种微焊盘上叠加或并排进行自动楔焊的方法，其特征在于，所述引线键合采用半自动楔焊机或全自动楔焊机。
5.如权利要求1所述一种微焊盘上叠加或并排进行自动楔焊的方法，其特征在于，所述缺口为菱形缺口或圆弧形缺口。
6.如权利要求1所述一种微焊盘上叠加或并排进行自动楔焊的方法，其特征在于，所述第一基材或第二基材为半导体器件、陶瓷电路基板或有机基板。
7.如权利要求1所述一种微焊盘上叠加或并排进行自动楔焊的方法，其特征在于，所述微焊盘的单边尺寸在200微米以下。
8.如权利要求1所述一种微焊盘上叠加或并排进行自动楔焊的方法，其特征在于，所述引线为线宽在100微米以下的铜引线、金引线、铝引线或银引线。
CN201710391286.4A 2017-05-27 2017-05-27 一种微焊盘上叠加或并排进行自动楔焊的方法 Active CN107170691B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710391286.4A CN107170691B (zh) 2017-05-27 2017-05-27 一种微焊盘上叠加或并排进行自动楔焊的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710391286.4A CN107170691B (zh) 2017-05-27 2017-05-27 一种微焊盘上叠加或并排进行自动楔焊的方法

Publications (2)

Publication Number Publication Date
CN107170691A true CN107170691A (zh) 2017-09-15
CN107170691B CN107170691B (zh) 2019-07-16

Family

ID=59822037

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710391286.4A Active CN107170691B (zh) 2017-05-27 2017-05-27 一种微焊盘上叠加或并排进行自动楔焊的方法

Country Status (1)

Country Link
CN (1) CN107170691B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111834350A (zh) * 2019-04-18 2020-10-27 无锡华润安盛科技有限公司 Ipm的封装方法以及ipm封装中的键合方法
CN112786470A (zh) * 2020-12-30 2021-05-11 有研科技集团有限公司 一种带材键合用楔形劈刀及其加工方法
CN112775628A (zh) * 2020-12-30 2021-05-11 有研科技集团有限公司 一种丝材键合用楔形劈刀及其加工方法
CN113770501A (zh) * 2021-07-27 2021-12-10 中国电子科技集团公司第二十九研究所 一种提升引线键合密度的楔形劈刀结构
CN116372414A (zh) * 2023-06-06 2023-07-04 赛晶亚太半导体科技(北京)有限公司 一种用于st产品的相邻两门极与金属线连接方法
CN116779574A (zh) * 2023-08-08 2023-09-19 深圳市锐骏半导体股份有限公司 集成采样电阻的半导体装置及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114628A (zh) * 2006-07-27 2008-01-30 富士通株式会社 半导体器件及其制造方法
CN102522349A (zh) * 2011-12-13 2012-06-27 三星半导体(中国)研究开发有限公司 用于引线键合的劈刀
CN203562405U (zh) * 2013-11-18 2014-04-23 深圳市鹏程翔实业有限公司 用于封装工艺中插入式铝线导线槽
CN203850257U (zh) * 2014-04-23 2014-09-24 深圳市鹏程翔实业有限公司 用于半自动铝线键合机器上的铝线机钢嘴
CN105845655A (zh) * 2016-03-24 2016-08-10 中国电子科技集团公司第二十九研究所 微焊盘上叠加进行球形焊接的方法及微焊盘叠加键合结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114628A (zh) * 2006-07-27 2008-01-30 富士通株式会社 半导体器件及其制造方法
CN102522349A (zh) * 2011-12-13 2012-06-27 三星半导体(中国)研究开发有限公司 用于引线键合的劈刀
CN203562405U (zh) * 2013-11-18 2014-04-23 深圳市鹏程翔实业有限公司 用于封装工艺中插入式铝线导线槽
CN203850257U (zh) * 2014-04-23 2014-09-24 深圳市鹏程翔实业有限公司 用于半自动铝线键合机器上的铝线机钢嘴
CN105845655A (zh) * 2016-03-24 2016-08-10 中国电子科技集团公司第二十九研究所 微焊盘上叠加进行球形焊接的方法及微焊盘叠加键合结构

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111834350A (zh) * 2019-04-18 2020-10-27 无锡华润安盛科技有限公司 Ipm的封装方法以及ipm封装中的键合方法
CN111834350B (zh) * 2019-04-18 2023-04-25 无锡华润安盛科技有限公司 Ipm的封装方法以及ipm封装中的键合方法
CN112786470A (zh) * 2020-12-30 2021-05-11 有研科技集团有限公司 一种带材键合用楔形劈刀及其加工方法
CN112775628A (zh) * 2020-12-30 2021-05-11 有研科技集团有限公司 一种丝材键合用楔形劈刀及其加工方法
CN113770501A (zh) * 2021-07-27 2021-12-10 中国电子科技集团公司第二十九研究所 一种提升引线键合密度的楔形劈刀结构
CN116372414A (zh) * 2023-06-06 2023-07-04 赛晶亚太半导体科技(北京)有限公司 一种用于st产品的相邻两门极与金属线连接方法
CN116372414B (zh) * 2023-06-06 2023-08-11 赛晶亚太半导体科技(北京)有限公司 一种用于st产品的相邻两门极与金属线连接方法
CN116779574A (zh) * 2023-08-08 2023-09-19 深圳市锐骏半导体股份有限公司 集成采样电阻的半导体装置及其制造方法
CN116779574B (zh) * 2023-08-08 2024-04-19 深圳市锐骏半导体股份有限公司 集成采样电阻的半导体装置及其制造方法

Also Published As

Publication number Publication date
CN107170691B (zh) 2019-07-16

Similar Documents

Publication Publication Date Title
CN107170691A (zh) 一种微焊盘上叠加或并排进行自动楔焊的方法
WO2012071759A1 (zh) 一种高密度sim卡封装件及其生产方法
JP6387256B2 (ja) 半導体装置の製造方法
CN205050835U (zh) 半导体器件
CN105845655B (zh) 微焊盘上叠加进行球形焊接的方法及微焊盘叠加键合结构
JPH03183139A (ja) ワイヤボンディング方法
CN102131353B (zh) 连接组件的方法、电路组件的组合体和电路
CN105513977B (zh) 一种智能功率模块及其封装方法
KR20080005735A (ko) 적층형 반도체 패키지 및 그 제조방법
CN101937881B (zh) 半导体封装结构及其封装方法
CN102074543B (zh) 一种半导体封装基座
CN104465570A (zh) 一种TSV Interposer结构及其封装方法
CN208848858U (zh) 一种半导体垂直打线结构
KR20040078358A (ko) 테스트 비이클 볼 그리드 어레이 패키지
JP2020035820A (ja) モジュールおよびその製造方法
US7294853B2 (en) Substrate for mounting a semiconductor
JP2008166621A (ja) 半導体装置およびその製造方法
CN104600047B (zh) 功率模块及其封装方法
CN103219244B (zh) 用于一半导体封装的系统级封装结构
US6258622B1 (en) Flip clip bonding leadframe-type packaging method for integrated circuit device and a device formed by the packaging method
CN111885849A (zh) 一种qfp封装芯片焊接方法
JP2007088220A (ja) 半導体装置の製造方法
CN220821555U (zh) 传感器芯片qfn封装过渡结构
CN112652549A (zh) 垂直打线设备及打线方法
CN100466209C (zh) 半导体器件及其加工和封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant