CN104241152A - 基于铜球预压平的芯片封装方法 - Google Patents

基于铜球预压平的芯片封装方法 Download PDF

Info

Publication number
CN104241152A
CN104241152A CN201410414023.7A CN201410414023A CN104241152A CN 104241152 A CN104241152 A CN 104241152A CN 201410414023 A CN201410414023 A CN 201410414023A CN 104241152 A CN104241152 A CN 104241152A
Authority
CN
China
Prior art keywords
bonding
chip
copper ball
chopper
ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410414023.7A
Other languages
English (en)
Other versions
CN104241152B (zh
Inventor
张建国
伍江涛
左福平
张航
朱红星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Diantong Wintronic Microelectronics Co Ltd
Original Assignee
Shenzhen Diantong Wintronic Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Diantong Wintronic Microelectronics Co Ltd filed Critical Shenzhen Diantong Wintronic Microelectronics Co Ltd
Priority to CN201410414023.7A priority Critical patent/CN104241152B/zh
Publication of CN104241152A publication Critical patent/CN104241152A/zh
Application granted granted Critical
Publication of CN104241152B publication Critical patent/CN104241152B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/78268—Discharge electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85047—Reshaping, e.g. forming the ball or the wedge of the wire connector by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本发明公开一种基于铜球预压平的芯片封装方法，其包括如下步骤：步骤1：将晶圆厚度减薄后切割成芯片，并将芯片用粘片胶粘贴到框架的基岛上；然后进行前固化，将粘片胶烘干，固定芯片；步骤2：键合，将芯片和框架的引脚用键合导线连通；步骤3：将键合后的芯片用塑封材料密封，并进行后固化；步骤4：将塑封后芯片上的管脚和散热片上的残胶去除；然后将芯片管脚和散热片表面镀上一层锡；最后再冲筋成型；步骤2的键合，包括如下过程：通过焊接工具打火烧球，产生一个可供键合用的铜球，在框架上预压平，使铜球键合部分形成一定面积的平面，并保证铜球仍然附着在键合工具上，然后快速移动键合工具，将预压平后的铜球放置于芯片键合区，然后进行键合。

Description

基于铜球预压平的芯片封装方法
技术领域
本发明属于电子元器件制造领域，具体涉及一种基于铜球预压平的芯片封装方法。
背景技术
随着芯片制造技术的不断提高，完成同样功能的芯片面积越来越小，相应的芯片制造成本也越来越低，但封装所需要的材料成本和制程却没有较大的改善，因此半导体行业中，封装成本所占的比例也越来越凸显出来。以金线为键合材料的封装产品中，金线所占的成本比例达到了30%，而目前国际金价持续上涨，2013年预计涨幅12%；2012年涨幅6%；2011年涨幅10%；2010年涨幅29.5%；09年08年相比金线价格有30%的增长，就封装行业10%的利润计算，这样的涨幅会吃掉封装行业的所有利润。为了减少封装成本，与金同族的铜作为键合材料被提出，于是铜线键合工艺作为封装行业的救命稻草被广泛研究。同时铜线价格只有金线成本1/3-1/10，在封装成本中的比例也只有6%左右，极大的减少了封装成本，为半导体封装行业带来新的希望所以铜线键合目前都作为重点研发方向。
另外芯片面积缩小之后，芯片内部层与层、线与线之间的间隔变得更薄更窄，而这些因素导致金属导线之间的信号产生了干扰。为了解决这一问题，在芯片制造中引入了低介电常数(low-k)材料，但低介电常数材料表现的很脆，这给后期的封装带来了新的难题，特别是在已经确立铜线键合作为发展方向的前提之下，难题更加的凸显。因为铜线的硬度(HV70)、屈服强度等物理参数高于金和铝，键合时需要施加更大的超声能量和键合压力，因此容易对硅芯片造成损伤，对于低介电常数材料的芯片甚至是破坏。
目前，现有的芯片封装工艺中，第一点键合一般都是在芯片上完成，而铜线键合最主要的工作是将铜球底部压平，紧接着再进行热超声键合。为了使铜球能够很好的压平，势必要使用很大的冲击力和下压压力来解决，而大的压力会使铜球陷入芯片键合区铝层更多，留给下一步超声键合的铝层厚度势必会减少，铝层厚度的减少或没有，在超声能量的作用下，铜球会穿透芯片键合区铝层对芯片内部造成损害。
为此，一篇公开号为CN101626008A的发明专利，公开了一种铜线键合IC芯片封装件的生产方法。该发明的方案是，在IC芯片的焊盘上设一金球，在金球上堆叠铜键合球，拱丝拉弧在引线框架内引脚上打一个铜焊点，使IC芯片的焊盘与引线框架的引脚相连。塑封体覆盖IC芯片、焊盘上的金球、堆叠金球上的铜球、拱丝拉弧在引线框架内引脚上的铜焊点及引线框架部分引脚，构成电路的整体。其生产方法包括晶圆减薄、划片、上芯、压焊、塑封、后固化、打印、冲切分离、检验、包装、入库。该发明虽然在一定程度上能避免产生弹坑，但是其需要在焊盘上设一金球，并在金球上堆叠铜键合球，首先，金球使得整个封装的成本大大增加了数倍，并不实用；其次，其在金球上堆叠铜键合球，因金的熔点较低，这种做法使得整个封装工艺的操作难度大大增加，使得封装工艺变的更为复杂。
另一篇公开号为CN101764071A的发明专利，其公开了一种导线接合方法和打线装置。此导线接合方法包括：提供打线装置：其中所述打线装置包含焊针和压平组件；提供导线：其中导线是穿设于焊针中且导线具有接合端；移动压平组件来挤压所述接合端的底部；移开压平组件；以及接合接合端的平坦底面于接垫上。该发明的导线加工方法可利用打线装置来进行以预先形成具有平坦底面的接合端来接合于接垫避免导线损坏接垫结构，但是同时，该发明需要另外设置压平组件，如果在工艺实施过程中压平组件上具有材料残留，则需要另外更换压平组件；另外，在实施过程中，还需要移开压平组件这一额外的工艺步骤，因此增加了额外的成本开销和工艺过程。
同时，为了很好的控制铜线键合路径，另一篇公开号为CN101281876A的发明专利，公开了一种在将多根导线连接于半导体芯片上的同一电极上的结构中、能够抑制电极面积的半导体器件的制造方法。该制造方法包括如下内容：首先，进行将第1球压接于半导体芯片上的电极的球形结合以形成第1连接部，然后对内部引线进行楔形结合。接着，进行从正上方将第2球压接于第1连接部上的球形结合以形成第2连接部，然后对内部引线进行楔形结合。该发明提供了一种半导体器件的制造方法及半导体器件，其是在多根导线与半导体芯片上的同一电极、引线框的同一引线或者布线基板上的同一表层布线连接的结构中，能够抑制电极面积或者组件面积。该发明专利虽然公开了一个可行的铜线键合路径，但是在芯片封装制造领域，对铜线键合的路径并不是重要难题，而如何控制铜球键合，防止其对芯片造成损伤这一过程才是难题，而该发明并未提供具体的铜球键合的控制方法。
发明内容
因此，针对上述的问题，本发明提出一种基于铜球预压平的芯片封装方法，提出一种新的键合方式，从解决铜线键合、以及铜线与low-k材料的键合两方面入手，缓解铜线键合对芯片造成的伤害，且降低了铜线键合对芯片提出的高要求。同时，在封装成本不增加的情况下，提高封装良率，且简化封装工艺，具有很好的实用性。
为了解决上述技术问题，本发明的思路是，铜线键合主要是控制铜球与芯片键合区接触时是面与面的接触，防止铜球的外切点与芯片键合区形成点与面的接触刺穿铝层损伤芯片，虽然芯片键合区可以完成铜球的预压平，但容易出现因键合压力或超声能量控制、配合不当造成的芯片损伤。为减少和解决铜线键合对芯片的伤害，将压平铜球过程移植到承载芯片的框架上进行。框架有承载芯片、导热、产品支撑等作用，所以在框架上进行铜球的压平工作不会对产品品质产生影响，而且对压平铜球下压的冲击力和键合压力、超声能量等没有特别的限制，只要是键合所需要的要求，都可以在上面完成。
具体的，本发明的一种基于铜球预压平的芯片封装方法，包括如下步骤：
步骤1：通过减薄机、划片机以及清洗机将晶圆厚度减薄后切割成芯片，并通过粘片机将芯片用粘片胶粘贴到框架的基岛上；然后进行前固化，通过烘烤箱将粘片胶烘干，固定芯片；
步骤2：键合，通过热超声焊线机将芯片和框架的引脚用导线键合连通；
步骤3：通过塑封机和冲胶机将键合后的芯片用塑封材料包封，并进行后固化，通过烘烤箱将塑封后的塑封体通过烘烤释放应力；
步骤4：通过水刀机将塑封后的塑封体外引脚和散热片上的残胶去除；然后将塑封体外引脚和散热片表面镀上一层锡；最后再冲筋成型，通过冲筋机将框架上的多排塑封体产品分成单粒器件并成型。
其中，所述步骤2的键合，包括如下过程：通过键合工具（例如打火杆）打火烧球，产生一个可供键合用的铜球，在框架上（非芯片位置）预压平（铜球底部预先压平整），并保证铜球仍然附着在键合工具（例如劈刀）上，然后快速移动键合工具，将预压平后的铜球放置于芯片键合区，然后进行键合。
具体的，所述步骤2的键合，具体包括如下过程：
步骤21：通过键合工具打火烧球，键合工具包括换能杆、打火杆以及具劈刀，在打火杆(EFO)的作用下，将劈刀尖端留有的线尾打火杆打火烧熔，产生一个可供键合用的铜球;
步骤22：然后劈刀从烧球位置快速向下运动，到达框架上方设定的距离；其中，快速向下移动是为了缩短运行时间，同时可以形成一定的冲击力；如果不快速运动，那么运行时间长了，键合效率即下降了，也不能形成一定量的冲击力；一般的，快速运动标准是：8m/s≤速度V≤15m/s；
步骤23：到达设定距离后，劈刀开始采取匀速运动方式向下，接触到框架后，在这个阶段借助向下冲击力和预先设定的键合压力将铜球底部压平；其中，匀速运动方式是为了解决步骤22快速下降带来的过大的冲击力；匀速运动可以解决劈刀的抖动，过大冲击力造成的铜球破坏和非预期的铜球变化；如果不匀速运动，铜球在高加速度的冲击下，铜球会非常的扁，有可能超出焊区造成产品短路，焊接质量难以掌控，带来更大的质量风险；另外，预先设定的键合压力优选范围在大约80±30g（克），具体可根据键合区域大小以及键合线径的粗细再进行调整，实验证明，采用这样的范围（80±30g）可以保证铜球被压平，同时压平后的焊球不会超出芯片键合区域；
步骤24：底部压平的铜球附着在劈刀上，然后劈刀快速向上运动，并移动到芯片上方，接着快速向下，移动到芯片上的键合区（第一焊点）上方设定的距离；其中，快速向上运动是为了缩短运行时间，同时可以形成一定的冲击力；如果不快速运动，那么运行时间长了，键合效率即下降了，也不能形成一定量的冲击力；同样的，这里的快速运动标准是：8m/s≤速度V≤15m/s；另外，为平衡冲击力对芯片的影响，以及保证键合速度，移动到芯片上键合区上方设定的距离，一般设定为100-200um之间；因为劈刀有匀速运动，所以必须设定一个高度距离，在这个高度距离内劈刀是匀速运动的。高度距离短，运行的时间就短，可以提高键合速度；同时也是键合的需要；
步骤25：到达设定距离后，劈刀开始采取匀速运动方式向下，接触到芯片上的键合区铝层后，在这个阶段铜球的底面和铝层形成面与面的接触；接触后借助超声能量开始键合；
步骤26：键合后劈刀开始向上运动，形成芯片与内引脚所需的跨线弧度；该跨线弧度也即铜线键合的路径，除了上述步骤给出的键合路径，也可以换成其他弧度，一般弧度是一个平台，还有多个平台的弧度，还有一个平台都没有的弧度；路径不同形成的弧度也不同；
步骤27：劈刀快速到达框架内引脚（第二焊点）设定的高度，到达设定高度后劈刀开始匀速下降，接触到内引脚后借助向下的冲击力和设定的键合压力将线压开；压开后借助超声能量开始键合；其中，劈刀快速到达框架是为了缩短运行时间，后来的匀速是防止过大的冲击力，类似于缓冲的作用，防止对芯片的损伤；
步骤28：预留好线尾；然后劈刀上升到打火烧球高度；然后烧球，准备键合下一键合点。
进一步的，实现步骤2的键合的过程是通过铜球键合的控制结构实现控制的，该铜球键合控制结构包括测量芯片键合区窗口尺寸、键合后铜球大小以及测量铜球与框架距离的测量器，实现键合的键合工具以及对整个装置进行控制的控制器；所述键合工具包括换能杆、打火杆以及键合工具劈刀，所述测量器电性连接至控制器；所述测量器可选择影像测量仪实现。
进一步的，所述控制结构还包括提供保护气体的保护装置，所述保护装置包括容纳保护气体的腔体以及将保护气体喷出的喷嘴，所述保护装置固定设置于键合工具的一端部，其喷嘴的口径大小选择范围：直径为1.5-2.5mm。优先选择直径为2mm的喷嘴。其中，腔体和喷嘴一体制成。
进一步的，所述键合工具还包括连接在换能杆的端部的超声波发生装置，即该键合工具为超声波键合工具。
进一步的，所述控制器设有显示单元，用于显示测量的各项参数以及操作提示。
本发明采用上述工艺过程，通过键合工具打火烧球，产生一个可供键合用的铜球，在框架上预压平，并保证铜球仍然附着在键合工具上，然后快速移动键合工具，将预压平后的铜球放置于芯片上方的键合区，然后进行键合，上述过程采用简单的同一套设备即可一气呵成，其工艺简单有效，不需要额外的增设其他设备，具有简化工艺降低成本的优势。
同时，本发明通过上述工艺过程，并通过搭配铜球键合的控制结构，完成整个过程的衔接，解决了铜线键合及low-K材料脆键合易损伤芯片等问题。虽然现有技术中有类似本发明的铜球键合路径（例如背景技术中提到的发明专利CN101281876A），该发明专利CN101281876A主要是提供一种半导体器件的制造方法以及半导体器件，其制造方法主要是，使连接对象构件进行楔形结合，以及不同连接对象构件进行楔形结合。因此其解决的技术问题是不一样的。而本发明的方案是为了减少和解决铜线键合对芯片的伤害，将压平铜球过程移植到承载芯片的框架上进行。铜线键合主要是控制铜球与芯片键合区接触时是面与面的接触，防止铜球的外切点与芯片键合区形成点与面的接触刺穿铝层损伤芯片，虽然芯片键合区可以完成铜球的预压平，但容易出现因键合压力或超声能量控制、配合不当造成的芯片损伤。为了解决上述问题，本发明对整个键合过程进行了详细且严密的控制，而不仅仅是对铜线键合的路径的控制。
本发明主要提供一种框架上压平焊球的铜线键合，减少键合过程对芯片的损伤，关键技术是在一般的键合过程中增加一个框架压平焊球的过程，并把这项工作从芯片转移到框架，减少对芯片的损伤。整个过程具有转换快、可控度高的特点，因此特制铜球键合的控制结构，从而保证整个过程的良好运作。本发明的上述工艺过程，具有焊球剪切力、键合线拉力达标，生产稳定效率不降低，铝垫厚度要求低等特点，能最大限度的完成各类芯片的键合，并具有以下几方面的优势：
1、在应用上：把原来键合过程中在芯片上压平铜球的过程彻底改变。原来是在芯片上完成对铜球的预键合成型，然后再进行超声能量的键合，整个过程都是在芯片键合区完成。而现在是先在框架上将铜球预压平，然后衔接好键合各步骤，接着再将压平的铜球直接在芯片上进行超声能量键合，从而减少了焊球对芯片的损伤；
2、在技术上：因为现有工艺条件的限制，最初的键合模式是不能在框架上进行铜球压平工作，本发明通过增加、改变键合步骤，并借助热超声键合设备（铜球键合的控制结构），在精密控制及测量的条件下，达到在框架上压平铜球的方案；
3、在工艺上：在芯片加工方面，原来需要更厚的芯片键合区铝层才能使芯片承受铜线的键合，在本发明的方案实施之后，芯片的键合区铝层制造工艺可以在原来的工艺基础之上减薄铝层厚度，同时从之前一直采用的Al、Si、Cu铝垫工艺，改变为Al、Si或者Al、Cu铝垫工艺；
4、在结构上：在一般的键合过程中增加了铜球在框架压平过程，借助铜球键合的控制结构，可以通过这个过程来查看焊球的结构变化，从而通过这一点来对键合的参数进行改变，同时可以通过它来计算键合后铜球大小是否符合芯片键合区窗口大小。
通过实验，采用本发明的上述方案，虽增加了键合步骤，但可以控制UPH降低在3%-10%区间；键合线拉力值达到质量要求范围以内，在实验过程中，使用1.2mil铜线可以达到≥6g；其键合后铜球大小可控，在原有的技术基础上，本发明的方案使得封装工艺更加的稳定，效率更高，且大大提高了良率。同时，本发明相对现有技术的优异效果在于，在不同铜线线径的键合条件下，通过调整设备参数就可以解决，比较的方便，具有以下的特点：(1)芯片损伤小---铜球压平阶段原先是在芯片键合区完成的，这种下压的键合力和后期的超声能量对芯片内部造成损伤。为了解决这种问题，将芯片上完成压平铜球的工作转移到框架上完成；(2)铝飞溅减少---芯片键合区铝层一般为Al-Si1%-Cu0.5%相对铜球硬度来说较软，铜球与其接触后会将铝挤出键合区，造成相邻键合区短路，铝飞溅(挤出)的减少可以降低这类风险；(3)降低芯片制造成本---改进后能键合更薄的铝层而不影响质量，键合2mil铜线的芯片在制造时可以将芯片键合区铝层由3um减至2.6um，节约原材料，降低成本。
附图说明
图1a-图1l为实施例1的键合过程示意图；
图2为实施例1的控制结构平面示意图；
图3为实施例1的控制结构立体示意图；
图4为实施例2的控制结构立体示意图；
图5为控制结构的劈刀示意图；
图6a-图6d为实施例3的键合过程示意图。
具体实施方式
现结合附图和具体实施方式对本发明进一步说明。
现有的技术和设备，是借助键合工具劈刀将熔好的焊球在芯片焊接区压平，主要是借助劈刀向下的冲击力和键合压力压平，然后再借助超声能量进行键合。为了使铜球能够很好的压平，势必要使用很大的冲击力和下压键合压力来解决，接着还需要大的超声能量，这些都会导致铜球陷入芯片键合区铝层过深，从而导致严重的弹坑，不黏的生产问题和质量问题产生。
本发明主要目的是为了解决上述现有键合技术只能在芯片上完成铜球压平的工作，将压平铜球过程移植到承载芯片的框架上进行。框架是承载芯片、导热、产品支撑等作用，所以在框架上进行铜球的压平工作不会对其产生影响，而且对压平铜球下压的冲击力和键合压力没有特别的限制，只要是键合所需要的要求，都可以在上面完成。同时该技术具有铜球底部平整度可控度高，生产速度不降低，芯片键合区铝层厚度无特殊要求等特点。
具体的，本发明的基于铜球预压平的芯片封装方法，包括以下过程：
过程1：减薄划片，通过减薄机、划片机以及清洗机将晶圆厚度减薄后切割成芯片；
过程2：粘片：通过粘片机将芯片用粘片胶粘贴到框架的基岛上。
过程3：前固化，通过烘烤箱将粘片胶烘干，固定芯片。
过程4：键合，通过热超声键合机将芯片和框架的内引脚用导线键合连通。
过程5：塑封，通过塑封机和冲胶机将键合后的芯片用塑封材料包封。
过程6：后固化，通过烘烤箱将塑封后的产品通过烘烤释放应力。
过程7：去溢料，通过水刀机将塑封后产品外引脚和散热片上的残胶去除。
过程8：电镀，将产品外引脚和散热片表面镀上一层锡（通过电镀生产线）。
过程9：冲筋成型，通过冲筋机将框架上的多粒产品分成单粒产品并成型。
其中，过程4中的键合过程，包括如下过程：通过打火工具打火烧球，产生一个可供键合用的铜球，在框架上（非芯片位置）预压平（铜球底部预先压平整），并保证铜球仍然附着在键合工具劈刀上上，然后快速移动劈刀，将预压平后的铜球放置于芯片键合区，然后进行键合。
实施例1
作为一个较佳的实施例，其具体的过程参见图1a-图1l所示：
图示中的标号代表器件如下：框架100、芯片座110、内引脚120、芯片111、铜片112（铜球被预压平之后，变成底部为平整的铜片）、铜线113、铜球114以及包括换能杆103、打火杆1010和劈刀104的键合工具。
具体的，参见图1a-图1l所示，过程4中的键合过程，具体包括如下过程：
过程41：如图1a所示，通过打火杆打火烧球，该键合工具包括换能杆103（如图2所示）、打火杆1010和劈刀104，将劈刀的尖端留有的线尾通过打火杆（EFO）打火烧球，如图1b所示，产生一个可供键合用的铜球； 
过程42：然后劈刀从烧球位置快速向下运动，到达框架上方设定的距离；
过程43：如图1c所示，到达设定距离后，劈刀开始采取匀速运动方式向下，如图1d所示，接触到框架后，在这个阶段借助向下冲击力和预先设定的键合压力将铜球114底部压平，产生铜片112；
过程44：然后劈刀快速向上运动，并移动到芯片上方，接着快速向下，如图1e所示，移动到芯片上的键合区（第一焊点）上方设定的距离；为平衡冲击力对芯片的影响，以及保证键合速度，移动到芯片上键合区上方设定的距离，一般设定为100-200um之间；
过程45：到达设定距离后，劈刀开始采取匀速运动方式向下，如图1f所示，接触到芯片上键合区的铝层后，在这个阶段铜球的底面和铝层形成面与面的接触；接触后借助超声能量开始键合；
过程46：如图1g所示，键合后劈刀开始向上运动，形成芯片与内引脚所需的跨线弧度；
过程47：如图1h所示，劈刀快速到达内引脚（第二焊点）设定的高度，到达设定高度后劈刀开始匀速下降，如图1i所示，接触到内引脚后借助向下的冲击力和设定的键合压力将线压开；压开后借助超声能量开始键合；
过程48：如图1j所示，预留好线尾，如图1k所示，然后上升到打火烧球高度；如图1l所示，然后烧球，准备键合下一焊点，然后循环上述步骤，直至全部键合完毕。
通过上述键合过程，其实现的连接关系表述如下：框架100上设有芯片座110以及内引脚120，芯片座110上固定设置芯片111，芯片111上设有铜线键合区，铜线键合区与内引脚120通过铜线113键合，铜线键合区包括铜片112和芯片键合区铝层，铜片112和芯片上的键合区铝层键合连接。其中，所述铜片112由预压平的铜球实现，铜球经过在框架100上预压平后，再与芯片上的键合区铝层实现面与面的接触，并借助超声能量实现铜片112和芯片上的键合区铝层的键合。
作为本实施例的一个优选方案，所述框架100尺寸为100*160mil。所述铜线113采用线径为2mil的铜线，此时，所述铝层（即芯片键合区）的最小厚度可达2.6um，当然大于该2.6um均可，为了降低成本，本实施例采用厚度为2.6um的铝层。通过上述结构，将铝层由原来的3um减至2.6um，降低了芯片制造成本---改进后能键合更薄的铝层而不影响质量，键合线径为2mil铜线的芯片在制造时可以将键合区铝层由3um减至2.6um，节约原材料，降低成本。
另外，为了良好的散热，所述框架100还可由金属底板以及设置于金属底板上的导热层实现。所述导热层可以由陶瓷导热层或者镀银导热层实现。
同时，为了更好的配合上述的键合过程，本发明提供一种键合铜球的控制结构，参照图2和图3，其包括测量芯片键合区窗口尺寸、键合后铜球大小的测量器101（同时还可测量铜球与框架之间的距离、铜球与芯片之间的距离等）、提供保护气体的保护装置、实现键合的键合工具以及对整个装置进行控制的控制器102；所述键合工具包括换能杆103、打火杆110以及劈刀104，所述测量器101电性连接至控制器102。所述键合工具还包括超声波发生装置108，即该键合工具为热超声波键合工具。超声波发生装置108通过安装座109接于换能杆103的一端部。其中，测量器101和控制器102可以与键合工具、保护装置一体制成，也可以是分开设置的，本实施例中，上述结构分开设置。所述测量器可选择影像测量仪实现。其中，所述保护装置包括将保护气体喷出的喷嘴106。所述保护装置固定设置于键合工具的一端部，其喷嘴106的口径大小一般选择直径为1.5-2.5mm，优选选择直径为2mm的喷嘴。
另外，本实施例中，为了方便观察，所述控制器102设有与其电性连接的显示器107，用于显示测量的各项参数以及操作提示。
在具体使用本实施例的控制结构时，首先通过其测量器来测量芯片键合区窗口尺寸，并将其发送至控制器，然后控制器根据所用线材的线径计算所需铜球大小（便于铜球与芯片键合区匹配），并依据线材材质、线径设置控制器参数，最后使用键合工具实现超声波键合。当一次键合完成后，使用测量器测量键合后铜球大小，依次控制焊球键合大小，完成键合。另外，通过控制器，还可以预先设定铜球与框架之间的距离/铜球与芯片之间的距离，在键合过程中，当测量器检测到劈刀到达设定距离后，劈刀开始采取匀速运动方式向下，然后进行键合。
实施例2
对于键合铜球的控制结构，除了图2和图3所示的结构，还可以是其他结构，例如图4，该控制结构，包括测量芯片键合区窗口尺寸和键合后铜球大小的测量器101、提供保护气体的保护装置、实现键合的键合工具、对整个装置进行控制的控制器102以及显示用的显示器107；所述键合工具包括换能杆103、打火杆以及劈刀104，所述测量器101和显示器107电性连接至控制器102。所述键合工具还包括接于换能杆103一端的超声波发生装置108，即该键合工具为热超声波键合工具。其中，测量器101和控制器102可以与键合工具、保护装置一体制成，也可以是分开设置的，本实施例中，上述结构集成于同一个外壳下。所述测量器可选择影像测量仪实现。其中，所述保护装置包括容纳保护气体的腔体105以及将保护气体喷出的喷嘴106，所述保护装置固定设置于键合工具的一端部，其喷嘴106的口径大小一般选择直径为1.5-2.5mm，优选选择直径为2mm的喷嘴。另外，劈刀的示意图参见图5所示，其截面为底部收缩的倒锥形结构。
在具体使用本实施例的控制结构时，首先通过其测量器来测量芯片键合区窗口尺寸，并将其发送至控制器，然后控制器根据所用键合线材的线径计算所需铜球大小（便于铜球与键合区匹配），并依据线材材质、线径设置控制器参数，最后使用键合工具实现超声波键合。当一次键合完成后，使用测量器测量键合后铜球大小，依次控制键合焊球大小，完成键合。
实施例3
本发明主要目的是为了解决铜球的预压平，整个铜球压平过程放在了承载芯片的框架上进行。框架有承载芯片、导热、产品支撑等作用，所以在框架上进行铜球的压平工作不会对产品产生影响，而且对压平焊球下压的冲击力和键合压力没有特别的要求，只要是键合所需要的，都可以在上面完成。但是如果通过工艺参数的控制，铜球预压平的动作也是可以移植到芯片上完成，只是对芯片的铝层厚度要求较高，成本上有所增加，同时也加大了芯片受损的风险，产品可靠性受到一定程度的影响。
因此，本实施例中的方案主要是将实施例1中的过程42、43移植到芯片上，然后去除步骤44，这样演变的替代方案是将步骤43、44、45用作连续施压来压平铜球。
参见图6a-图6d所示，过程4中的键合过程，具体包括如下过程：
过程41：如图6a所示，通过打火杆打火烧球，将劈刀尖端留有的线尾通过打火杆（EFO）打火烧球，如图6b所示，产生一个可供键合用的铜球； 
过程42：然后劈刀从烧球位置快速移到芯片上方，到达芯片键合区上方设定的距离；
过程43：如图6c所示，到达设定距离后，劈刀开始采取匀速运动方式向下，如图6d所示，接触到芯片上的键合区（第一焊点）后，在这个阶段借助向下冲击力和预先设定的键合压力将铜球114底部压平，产生铜片112；
然后产生铜片112之后的其他步骤同实施例1的其他步骤。
本发明提供了一种利用在框架上压平铜球的键合方式，解决了薄铝层、low-K材料等芯片的键合。同时该技术方案具以下特点：
(1)转换快----依据不同的线径，完成功能衔接等工作后，通过调整参数就可以完成不同线径薄铝层芯片的键合。
(2)芯片损伤小---铜球压平阶段原先是在芯片上完成的，这种下压的冲击力、键和压力和后期的超声能量对芯片内部造成损伤。为了解决这种问题，将芯片上完成压平铜球的工作转移到框架上完成；
(3)铝飞溅减少---芯片键合区铝层一般为Al-Si1%-Cu0.5%相对铜球来说较软，接触后会将铝挤出键合区，造成相邻键合区短路，铝飞溅(挤出)的减少降低了这类风险；
(4)降低芯片制造成本---改进后能键合更薄的铝层而不影响质量，键合2mil铜线的芯片在制造时可以将芯片键合区铝层由3um减至2.6um，节约原材料，降低成本。
本发明具有很好的成本优势。本发明主要为解决薄铝层等芯片的键合，相对目前的键合工艺更加的稳定，设备运行状态好，生产的效率高，由原来的MTBA≥5分钟，提高到现在的MTBA≥10分钟。芯片键合区铝层厚度减少，原材料成本降低。技术产品对芯片的键合区铝层厚度要求低，由原先键合2mil铜线需要的铝层厚度3um，降低至现在的2.6um。
尽管结合优选实施方案具体展示和介绍了本发明，但所属领域的技术人员应该明白，在不脱离所附权利要求书所限定的本发明的精神和范围内，在形式上和细节上可以对本发明做出各种变化，均为本发明的保护范围。

Claims (8)

1.一种基于铜球预压平的芯片封装方法，包括如下步骤：
步骤1：将晶圆厚度减薄后切割成芯片，并将芯片用粘片胶粘贴到框架的基岛上；然后进行前固化，将粘片胶烘干，固定芯片；
步骤2：键合，将芯片和框架的引脚用导线键合连通；
步骤3：将键合后的芯片用塑封材料包封；并进行后固化，将塑封后的塑封体通过烘烤释放应力； 
步骤4：将塑封后塑封体上的外引脚和散热片上的残胶去除；然后将塑封体外引脚和散热片表面镀上一层锡；最后再冲筋成型，将框架上的多排塑封体产品分成单粒器件并成型；
所述步骤2的键合，包括如下过程：通过键合工具打火烧球，产生一个可供键合用的铜球，在框架上预压平，并保证铜球仍然附着在键合工具上，然后快速移动键合工具，将预压平后的铜球放置于芯片上方的键合区，然后进行键合。
2.根据权利要求1所述的一种基于铜球预压平的芯片封装方法，其特征在于：所述步骤2的键合，具体包括如下过程：
步骤21：通过键合工具打火烧球，该键合工具包括换能杆、打火杆以及劈刀，将劈刀的尖端留有的线尾通过打火杆打火烧熔，产生一个可供键合用的铜球； 
步骤22：然后劈刀从烧球位置快速向下运动，到达框架上方设定的距离；
步骤23：到达设定距离后，劈刀开始采取匀速运动方式向下，接触到框架后，在这个阶段借助向下冲击力和预先设定的键合压力将铜球底部压平；
步骤24：底部压平的铜球附着在劈刀上，然后劈刀快速向上运动，并移动到芯片上方，接着快速向下，移动到芯片上的键合区上方设定的距离；
步骤25：到达设定距离后，劈刀开始采取匀速运动方式向下，接触到芯片上的键合区铝层后，在这个阶段铜球的底面和铝层形成面与面的接触；接触后借助超声能量开始键合；
步骤26：键合后劈刀开始向上运动，形成芯片与内引脚所需的跨线弧度；
步骤27：劈刀快速到达框架内引脚设定的高度，到达设定高度后劈刀开始匀速下降，接触到内引脚后借助向下的冲击力和设定的键合压力将线压开；压开后借助超声能量开始键合；
步骤28：预留好线尾；然后劈刀上升到打火烧球高度；然后烧球，准备键合下一键合点。
3.根据权利要求2所述的一种基于铜球预压平的芯片封装方法，其特征在于：所述步骤23中，预先设定的键合压力范围为80±30g。
4.根据权利要求2所述的一种基于铜球预压平的芯片封装方法，其特征在于：所述步骤24中，移动到芯片上键合区上方设定的距离，范围为100-200um。
5.根据权利要求1或2或3或4所述的一种基于铜球预压平的芯片封装方法，其特征在于：实现步骤2的键合的过程是通过铜球键合的控制结构实现控制的，该铜球键合控制结构包括测量芯片键合区窗口尺寸、键合后铜球大小以及测量铜球与框架距离的测量器，实现键合的键合工具以及对整个装置进行控制的控制器；所述键合工具包括换能杆、打火杆以及劈刀，所述测量器电性连接至控制器；所述测量器可选择影像测量仪实现。
6.根据权利要求5所述的一种基于铜球预压平的芯片封装方法，其特征在于：所述键合工具还包括连接在换能杆的端部的超声波发生装置，即该键合工具为热超声波键合工具。
7.根据权利要求5所述的一种基于铜球预压平的芯片封装方法，其特征在于：所述控制结构还包括提供保护气体的保护装置，所述保护装置包括容纳保护气体的腔体以及将保护气体喷出的喷嘴，所述保护装置固定设置于键合工具的一端部，其喷嘴的口径大小选择范围：直径为1.5-2.5mm。
8.根据权利要求5所述的一种基于铜球预压平的芯片封装方法，其特征在于：所述控制器设有显示单元，用于显示测量的各项参数以及操作提示。
CN201410414023.7A 2014-08-21 2014-08-21 基于铜球预压平的芯片封装方法 Active CN104241152B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410414023.7A CN104241152B (zh) 2014-08-21 2014-08-21 基于铜球预压平的芯片封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410414023.7A CN104241152B (zh) 2014-08-21 2014-08-21 基于铜球预压平的芯片封装方法

Publications (2)

Publication Number Publication Date
CN104241152A true CN104241152A (zh) 2014-12-24
CN104241152B CN104241152B (zh) 2017-03-15

Family

ID=52228997

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410414023.7A Active CN104241152B (zh) 2014-08-21 2014-08-21 基于铜球预压平的芯片封装方法

Country Status (1)

Country Link
CN (1) CN104241152B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107768262A (zh) * 2016-08-17 2018-03-06 南亚科技股份有限公司 引线接合方法及引线接合结构
CN108321140A (zh) * 2018-01-17 2018-07-24 江苏海德半导体有限公司 一种芯片封装超声波焊接工艺
CN111834350A (zh) * 2019-04-18 2020-10-27 无锡华润安盛科技有限公司 Ipm的封装方法以及ipm封装中的键合方法
CN112059398A (zh) * 2020-08-07 2020-12-11 天台天宇光电股份有限公司 一种led引线超声波自动焊接装置
CN116329830A (zh) * 2023-05-29 2023-06-27 宁波尚进自动化科技有限公司 芯片引脚的焊接方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101383304A (zh) * 2008-10-17 2009-03-11 深圳市晶导电子有限公司 沟槽式金属氧化物半导体场效应晶体管及其制造方法
CN101409243A (zh) * 2008-04-24 2009-04-15 宁波明昕微电子股份有限公司 粗铜丝引线键合的实现方法
CN101764071A (zh) * 2008-12-23 2010-06-30 日月光封装测试(上海)有限公司 导线接合方法和打线装置
CN101862897A (zh) * 2010-02-11 2010-10-20 深圳市贵鸿达电子有限公司 一种功率器件的铜线键合方法
US20110151622A1 (en) * 2007-04-04 2011-06-23 Panasonic Corporation Method of manufacturing semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110151622A1 (en) * 2007-04-04 2011-06-23 Panasonic Corporation Method of manufacturing semiconductor device
CN101409243A (zh) * 2008-04-24 2009-04-15 宁波明昕微电子股份有限公司 粗铜丝引线键合的实现方法
CN101383304A (zh) * 2008-10-17 2009-03-11 深圳市晶导电子有限公司 沟槽式金属氧化物半导体场效应晶体管及其制造方法
CN101764071A (zh) * 2008-12-23 2010-06-30 日月光封装测试(上海)有限公司 导线接合方法和打线装置
CN101862897A (zh) * 2010-02-11 2010-10-20 深圳市贵鸿达电子有限公司 一种功率器件的铜线键合方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107768262A (zh) * 2016-08-17 2018-03-06 南亚科技股份有限公司 引线接合方法及引线接合结构
CN108321140A (zh) * 2018-01-17 2018-07-24 江苏海德半导体有限公司 一种芯片封装超声波焊接工艺
CN108321140B (zh) * 2018-01-17 2019-11-05 江苏海德半导体有限公司 一种芯片封装超声波焊接工艺
CN111834350A (zh) * 2019-04-18 2020-10-27 无锡华润安盛科技有限公司 Ipm的封装方法以及ipm封装中的键合方法
CN111834350B (zh) * 2019-04-18 2023-04-25 无锡华润安盛科技有限公司 Ipm的封装方法以及ipm封装中的键合方法
CN112059398A (zh) * 2020-08-07 2020-12-11 天台天宇光电股份有限公司 一种led引线超声波自动焊接装置
CN116329830A (zh) * 2023-05-29 2023-06-27 宁波尚进自动化科技有限公司 芯片引脚的焊接方法
CN116329830B (zh) * 2023-05-29 2023-08-29 宁波尚进自动化科技有限公司 芯片引脚的焊接方法

Also Published As

Publication number Publication date
CN104241152B (zh) 2017-03-15

Similar Documents

Publication Publication Date Title
US11387162B2 (en) Discrete power transistor package having solderless DBC to leadframe attach
CN104241152A (zh) 基于铜球预压平的芯片封装方法
KR101638676B1 (ko) 워터폴 와이어 본딩
JP2011523213A (ja) 薄箔を基礎とした半導体パッケージ
US20110169149A1 (en) Semiconductor package system with fine pitch lead fingers and method of manufacturing thereof
WO2005105357A1 (en) System and method for low loop wire bonding
JP2003197857A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
CN103021992A (zh) 引线框架、半导体制造装置以及半导体装置
US20110192885A1 (en) Wirebonding process
US9508673B2 (en) Wire bonding method
US20130175677A1 (en) Integrated Circuit Device With Wire Bond Connections
CN114050136A (zh) 一种芯片焊盘植球整平及二次焊接的方法
CN204088301U (zh) 基于铜球预压平的芯片封装装置
CN105140374A (zh) 一种免打线led封装结构及其制备方法
CN204088302U (zh) 一种减少薄铝层芯片损伤的芯片封装结构
EP2471624A1 (en) Continuous wire bonding
CN114783895A (zh) 一种铝带焊线在封装体内的应用方法及制得的半导体器件
CN104465429B (zh) 一种四面扁平无引脚封装件的焊接方法
CN114496822A (zh) 一种芯片封装中铝垫键合方法及其应用
CN106340581A (zh) 一种csp灯珠封装的方法
TW201740520A (zh) 半導體裝置及其製造方法
JP7033445B2 (ja) 半導体装置およびその製造方法
CN204946889U (zh) 一种封装框架结构
US20110241026A1 (en) Light-emitting diode chip and package structure thereof
JPH10261664A (ja) 半導体素子、突起電極の形成方法およびワイヤボンディング方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant