CN114783895A - 一种铝带焊线在封装体内的应用方法及制得的半导体器件 - Google Patents

一种铝带焊线在封装体内的应用方法及制得的半导体器件 Download PDF

Info

Publication number
CN114783895A
CN114783895A CN202210202609.1A CN202210202609A CN114783895A CN 114783895 A CN114783895 A CN 114783895A CN 202210202609 A CN202210202609 A CN 202210202609A CN 114783895 A CN114783895 A CN 114783895A
Authority
CN
China
Prior art keywords
strip
welding
chip
aluminum
aluminum strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210202609.1A
Other languages
English (en)
Inventor
黄鑫
汪利民
熊志敏
陈建华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Wanguo Semiconductor Technology Co ltd
Original Assignee
Chongqing Wanguo Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Wanguo Semiconductor Technology Co ltd filed Critical Chongqing Wanguo Semiconductor Technology Co ltd
Priority to CN202210202609.1A priority Critical patent/CN114783895A/zh
Publication of CN114783895A publication Critical patent/CN114783895A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H01L2224/40249—Connecting the strap to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种铝带焊线在封装体内的应用方法及制得的半导体器件，涉及功率器件半导体制造领域，包括如下步骤：步骤S1、芯片切割；步骤S2、芯片与框架焊接；将焊接材料涂于引线框架，将芯片置于焊接材料上方，将芯片与框架烘烤；所述焊接材料包括烧结银银胶或焊锡膏；步骤S3、将第二管脚与芯片通过铝带焊线相连接。本发明能够将铝带应用于薄型扁平封装上，在超大尺寸芯片的产品内，既能满足超大芯片的尺寸设计规范，又能满足铝带焊接对于芯片焊接力要求；跟主流打铜线的应用相比，显著地增加产品的散热性能，降低了导通电阻，显著提升生产效率及产品可靠性。

Description

一种铝带焊线在封装体内的应用方法及制得的半导体器件
技术领域
本发明涉及功率器件半导体制造领域，具体涉及一种铝带焊线在封装体内的应用方法及制得的半导体器件，尤其涉及一种铝带焊线在薄型扁平封装体内的应用方法及利用该方法制备得到的功率半导体器件。
背景技术
铝带焊接技术能够显著提高封装产品的可靠性、散热能力、导通电阻以及生产效率。目前铝带在薄型扁平封装内的应用，常用软焊料Solder wire进行芯片焊接。这些薄型扁平封装包括但不限于DFN/QFN。
公开号为CN205248259U的中国实用新型专利公开了一种铝带-铜线混搭的贴片器件；包括芯片载台、芯片，所述芯片设置在芯片载台上，所述芯片载台的下方设有引脚，所述引脚包括源极引脚、栅极引脚，所述芯片与源极引脚之间通过铝带连接，所述芯片与栅极引脚之间通过铜线连接。本实用新型使用铝带作为芯片与引脚之间的连接介质，增大了焊接区域，提高的产品的可靠性，在产品厚度要求有限制的情况下获得更大的顶部塑封体厚度，增强产品的抗高压强度。
公开号为CN106098565A的中国发明专利公开了一种双面散热带引脚薄型扁平封装功率半导体器件的生产方法；包括划片、软焊料上芯、第二管脚与芯片的连接键合、塑封等步骤，在步骤(3)中，采用焊接劈刀在芯片上压出长条形带有菱形花纹的焊接点，将铝带的一端与芯片焊接；再用焊接劈刀在第二管脚上压出长条形带有菱形花纹的焊接点，将铝带的另一端与芯片焊接；铝带除焊接点外，其余部位均向上拱起，铝带向上拱起的高度不超过420um；在步骤(4)中，塑封后，铝带拱起部位的顶面距离塑封料的顶面厚度为100um-200um。
目前半导体中的芯片与管脚采用铜线键合连接，生产效率低，产品可靠性低，无法满足新的功率半导体的散热要求；
中国发明专利CN106098565A在超大尺寸芯片的产品内，在芯片在布局到框架上后，其距离框架Pad区域边缘的边距为大于或等于800微米的超大尺寸芯片产品，无法满足芯片焊接的尺寸设计规范、质量或可靠性不足。
发明内容
为解决现有技术中的缺陷，本发明的目的在于提供一种铝带焊线在封装体内的应用方法及制得的半导体器件，既能满足超大芯片的尺寸设计规范，又能满足芯片焊接力的要求。
本发明的目的是通过以下技术方案实现的：一种铝带焊线在封装体内的应用方法，包括如下步骤：
步骤S1、芯片切割；
步骤S2、芯片与框架焊接；将焊接材料涂于引线框架，将芯片置于焊接材料上方，将芯片与框架烘烤；所述焊接材料包括烧结银银胶或焊锡膏；
步骤S3、将第二管脚与芯片通过铝带焊线相连接。
优选地，所述步骤S3具体包括如下操作步骤：
A、第二管脚与芯片的通过铝带焊线连接键合；
所述芯片的源极区域设置有第一铝带焊接带，所述第一铝带焊接带通过焊接劈刀将芯片与铝带焊线相连接，所述第一铝带焊接带为与铝带宽度一致带有菱形花纹的长条状；
所述第二管脚上方设置有第二铝带焊接带；所述第二铝带焊接带通过焊接劈刀将第二管脚与铝带焊线相连接，所述第二铝带焊接带为与铝带宽度一致带有菱形花纹的长条状；
所述第一铝带焊接带与所述第二铝带焊接带之间的铝带焊线与芯片、框架的距离大于0；
B、第一管脚与芯片的连接键合；
将产品放入等离子清洗炉内清洗，将芯片的栅极与第一管脚通过2mil或其它线径的铜线或金线相连接。
优选地，所述第一铝带焊接带沿铝带焊线设置方向的长度大于或等于所述第二铝带焊接带沿铝带焊线设置方向的长度。
优选地，所述步骤S3具体包括如下操作步骤：
A1、第二管脚与芯片的通过铝带焊线连接键合；
所述芯片的源极区域设置有第一铝带焊接带、中部铝带焊接带，所述第一铝带焊接带、中部铝带焊接带通过焊接劈刀将芯片与铝带焊线相连接，所述第一铝带焊接带、中部铝带焊接带为与铝带宽度一致带有菱形花纹的长条状；
所述第二管脚上方设置有第二铝带焊接带；所述第二铝带焊接带通过焊接劈刀将第二管脚与铝带焊线相连接，所述第二铝带焊接带为与铝带宽度一致带有菱形花纹的长条状；
所述中部铝带焊接带位于第一铝带焊接带与第二铝带焊接带之间；
所述第一铝带焊接带与所述中部铝带焊接带之间的铝带焊线与芯片、框架的距离大于0；所述第二铝带焊接带与所述中部铝带焊接带之间的铝带焊线与芯片、框架的距离大于0；
B1、第一管脚与芯片的连接键合；
将产品放入等离子清洗炉内清洗，将芯片栅极与第一引脚通过2mil或其它线径的铜线或金线相连接。
劈刀从芯片源极区的第一焊接带、中部焊接带、第二焊接带，连续完成整个铝带焊接作业。
优选地，所述第一铝带焊接带沿铝带焊线设置方向的长度等于所述中部铝带焊接带沿铝带焊线设置方向的长度大于或等于所述第二铝带焊接带沿铝带焊线设置方向的长度。
优选地，所述步骤S3后还包括如下步骤：
步骤S4、塑封；
步骤S5、去溢料；
步骤S6、电镀；
步骤S7、切筋分离成型；
步骤S8、测试及包装。
优选地，所述步骤S4、塑封具体包括如下操作：使用低应力，高导热塑封料进行塑封，塑封料出料方向垂直于铝带焊线的设置方向，这样能够保证塑封料的注塑压力能够尽量大地传递给拱形内部结构，防止后期分层等可靠性问题，对产品进行后固化处理；
所述步骤S5、去溢料具体包括如下操作：用高压水清除掉塑封过程留下的溢料；
所述步骤S6、电镀具体包括如下操作：去除框架表面的杂质和氧化物，对框架表面部位轻微腐蚀，以提高框架与镀层的结合力；利用电化学原理在框架表面镀上锡层；清洗产品表面的化学残留；进行烘烤；
所述步骤S7、切筋分离成型具体包括如下操作：通过冲切凸模和凹模将产品分离成独立的个体。
优选地，所述封装包括但不限于DFN/QFN。
一种功率半导体器件，所述功率半导体器件根据铝带焊线在封装体内的应用方法制备得到。
优选地，所述功率半导体器件的导通电阻小于或等于3.5mΩ，最大负载电流大于或等于60A，热阻小于或等于0.79℃/W。
更加优选地，所述功率半导体器件的导通电阻小于或等于2.8mΩ，最大负载电流大于或等于75A，热阻小于或等于0.5℃/W。
综上所述，与现有技术相比，本发明具有如下的有益效果：
产品的整体热阻会降低20％以上，由于烧结银比焊锡膏和软焊料的热导率要高，因此，包含焊锡膏的方案相当于散热低配版。
(1)本发明能够将铝带应用于薄型扁平封装上，在超大尺寸芯片的产品内，既能满足超大芯片的尺寸设计规范，又能满足芯片焊接力的要求；
(2)铝带焊接的结构使芯片正面散热面积增大，且距离环氧塑封料表面的散热距离减小结合烧结银的使用，使芯片背面的散热效率亦得到提高，两者组成了双面散热结构，对功率器件的散热性能提升较大，能够显著地降低产品整体热阻20％以上，大幅提高产品的可靠性；
(3)铝带和焊锡膏或铝带和烧结银的组合应用能够显著地降低产品整体导通电阻10％以上；焊锡膏在工艺上可以达到烧结银接近的效果，但成本远低于烧结银，有利于增大产能。
(4)跟主流打铜线的应用相比亦能够大幅提升生产效率及产品可靠性。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为本发明实施例1一种功率半导体器件的结构示意图；
图2为本发明实施例1一种功率半导体器件的剖面结构示意图；
图3为本发明实施例2一种功率半导体器件的结构示意图；
图4为本发明实施例3、实施例5一种功率半导体器件的结构示意图；
图5为本发明实施例3、实施例5一种功率半导体器件的剖面结构示意图；
图6为本发明实施例4、实施例6一种功率半导体器件的结构示意图；
图7为本发明实施例4、实施例6一种功率半导体器件的剖面结构示意图；
附图标记：
1、第一管脚；2、第二管脚；3、框架Pad区域；4、固化后的焊接材料；5、芯片；6、铝带焊线；7、第一铝带焊接带；8、中部铝带焊接带；9、第二铝带焊接带。
具体实施方式
以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进，这些都属于本发明的保护范围。在本文中所披露的范围的端点和任何值都不限于该精确的范围或值，这些范围或值应当理解为包含接近这些范围或值的值。对于数值范围来说，各个范围的端点值之间、各个范围的端点值和单独的点值之间，以及单独的点值之间可以彼此组合而得到一个或多个新的数值范围，这些数值范围应被视为在本文中具体公开，下面结合具体实施例对本发明进行详细说明：
实施例1
一种铝带焊线在封装体内的应用方法，包括如下步骤：
步骤S1、芯片切割：通过晶圆切割形成独立的芯片单元。
步骤S2、芯片与框架焊接：将烧结银银胶通过芯片焊接机台喷涂于引线框架目标区域，本实施例采用KYOCERA的CT2700R7S纳米烧结银银胶。然后通过吸嘴将芯片吸附并压合于液态焊接材料上方。最后将贴合完成的芯片和框架送入烘烤箱进行高温烘烤和焊接固化。除了固化烘烤温度200℃，时间90min，纳米烧结银的生产工艺与普通银胶一致，不需要特殊的设备和特别的管控，不会增加设备成本。
步骤S3、第一、第二管脚与芯片的焊接：
第二管脚与芯片的连接键合；传统工艺中通常选用铜线进行第二管脚与芯片的连接键合。在本方案中选用铝带为键合连接材料，如TANAKA公司生产的铝带；铝带焊接方式为单桥式。
单桥式。如图1、图2，采用焊接劈刀在芯片上压出与铝带宽度一致的长条形带有菱形花纹的焊接带7；再用焊接劈刀在第二管脚上压出与铝带宽度一致的长条形带有菱形花纹的焊接带7，在芯片源极上的焊接带长度是管脚上的1倍或以上(W2/W1>＝1)，其余部分均向上拱起。
第一管脚与芯片的连接键合；完成铝带焊接后，将产品放入等离子清洗炉内进行清洗。然后，用2mil的铜线的一端与芯片栅极焊接，然后将另外一端与第一管脚进行焊接。
步骤S4、塑封；使用低应力的，高导热的塑封料进行塑封。要保证模具出胶方向与拱形下方通道方向平行，这样能够保证塑封料的注塑压力能够尽量大地传递给拱形内部结构，防止后期分层等可靠性问题。最后，对产品进行后固化处理。
步骤S5、去溢料；用高压水清除掉塑封过程留下的溢料。
步骤S6、电镀；电镀前需要先去除框架表面的杂质和氧化物，其次要对框架表面部位进行轻微腐蚀，以提高框架与镀层的结合力；然后利用电化学原理在框架表面镀上锡层；然后清洗产品表面的化学残留；最后进行烘烤。
步骤S7、切筋分离成型；利用冲切凸模和凹模将产品分离成独立的个体。
步骤S8、测试及包装。
最终得到如图1、图2所示的一种铝带焊线在封装体内的应用方法制备得到的功率半导体器件，本发明在铝带焊接时，并没有发现任何异常。经测试，产品导通电阻为3.5mΩ，热阻为0.79℃/W，最大负载电流为60A，降低产品整体热阻20％以上，降低产品整体导通电阻10％以上。
实施例2
一种铝带焊线在封装体内的应用方法，包括如下步骤：
步骤S1、芯片切割：通过晶圆切割形成独立的芯片单元。
步骤S2、芯片与框架焊接：将烧结银银胶通过芯片焊接机台喷涂于引线框架目标区域，本实施例采用KYOCERA的CT2700R7S纳米烧结银银胶。然后通过吸嘴将芯片吸附并压合于液态焊接材料上方。最后将贴合完成的芯片和框架送入烘烤箱进行高温烘烤和焊接固化。除了固化烘烤温度200℃，时间90min，纳米烧结银的生产工艺与普通银胶一致，并不需要特殊的设备和特别的管控，不会增加设备成本。
步骤S3、第一、第二管脚与芯片的焊接：
第二管脚与芯片的连接键合；传统工艺中通常选用铜线进行第二管脚与芯片的连接键合。在本方案中选用铝带为键合连接材料，如TANAKA公司生产的铝带；铝带焊接方式为单桥双带式。
单桥双带式。如图3，采用焊接劈刀在芯片上压出与铝带宽度一致的长条形带有菱形花纹的焊接带7；再用焊接劈刀在第二管脚上压出与铝带宽度一致的长条形带有菱形花纹的焊接带7，在芯片源极上的焊接带长度是管脚上的1倍或以上(W2/W1>＝1)，其余部分均向上拱起。
单桥双带式与实施例1的不同之处在于：如图3，双带式在源极上有两根相同宽度的铝带，这两根铝带具有相同的铝带焊接结构。劈刀从芯片源极区的第一焊接带开始一直到管脚焊接带为止，连续完成整个铝带焊接作业。
第一管脚与芯片的连接键合；完成铝带焊接后，将产品放入等离子清洗炉内进行清洗。然后，用2mil的铜线的一端与芯片栅极焊接，然后将另外一端与第一管脚进行焊接。
步骤S4、塑封；使用低应力的，高导热的塑封料进行塑封。要保证模具出胶方向与拱形下方通道方向平行，这样能够保证塑封料的注塑压力能够尽量大地传递给拱形内部结构，防止后期分层等可靠性问题。最后，对产品进行后固化处理。
步骤S5、去溢料；用高压水清除掉塑封过程留下的溢料。
步骤S6、电镀；电镀前需要先去除框架表面的杂质和氧化物，其次要对框架表面部位进行轻微腐蚀，以提高框架与镀层的结合力；然后利用电化学原理在框架表面镀上锡层；然后清洗产品表面的化学残留；最后进行烘烤。
步骤S7、切筋分离成型；利用冲切凸模和凹模将产品分离成独立的个体。
步骤S8、测试及包装。
最终得到如图3所示的一种铝带焊线在封装体内的应用方法制备得到的功率半导体器件，本发明在铝带焊接时，并没有发现任何异常。经测试，产品导通电阻为3.2mΩ，热阻为0.52℃/W，最大负载电流为70A，降低产品整体热阻20％以上，降低产品整体导通电阻10％以上。
实施例3
一种铝带焊线在封装体内的应用方法，包括如下步骤：
步骤S1、芯片切割：通过晶圆切割形成独立的芯片单元。
步骤S2、芯片与框架焊接：将烧结银银胶通过芯片焊接机台喷涂于引线框架目标区域，本实施例采用KYOCERA的CT2700R7S纳米烧结银银胶。然后通过吸嘴将芯片吸附并压合于液态焊接材料上方。最后将贴合完成的芯片和框架送入烘烤箱进行高温烘烤和焊接固化。除了固化烘烤温度200℃，时间90min，纳米烧结银的生产工艺与普通银胶一致，并不需要特殊的设备和特别的管控，不会增加设备成本。
步骤S3、第一、第二管脚与芯片的焊接：
第二管脚与芯片的连接键合；传统工艺中通常选用铜线进行第二管脚与芯片的连接键合。在本方案中选用铝带为键合连接材料，如TANAKA公司生产的铝带；铝带焊接方式为双桥单带式。
双桥单带式。如图4、图5所示，采用焊接劈刀在芯片上压出与铝带宽度一致的长条形带有菱形花纹的焊接带7；再用焊接劈刀在第二管脚上压出与铝带宽度一致的长条形带有菱形花纹的焊接带7，在两个铝带焊接带之间有中部焊接带7，在芯片源极上的焊接带长度是管脚上的1倍或以上(W2/W1>＝1)，其余部分均向上拱起。
第一管脚与芯片的连接键合；完成铝带焊接后，将产品放入等离子清洗炉内进行清洗。然后，用2mil或其它线径的铜线或金线的一端与芯片栅极焊接，然后将另外一端与第一管脚进行焊接。
步骤S4、塑封；使用低应力的，高导热的塑封料进行塑封。要保证模具出胶方向与拱形下方通道方向平行，这样能够保证塑封料的注塑压力能够尽量大地传递给拱形内部结构，防止后期分层等可靠性问题。最后，对产品进行后固化处理。
步骤S5、去溢料；用高压水清除掉塑封过程留下的溢料。
步骤S6、电镀；电镀前需要先去除框架表面的杂质和氧化物，其次要对框架表面部位进行轻微腐蚀，以提高框架与镀层的结合力；然后利用电化学原理在框架表面镀上锡层；然后清洗产品表面的化学残留；最后进行烘烤。
步骤S7、切筋分离成型；利用冲切凸模和凹模将产品分离成独立的个体。
步骤S8、测试及包装。
最终得到如图4、图5所示的一种铝带焊线在封装体内的应用方法制备得到的功率半导体器件，本发明在铝带焊接时，并没有发现任何异常。经测试，产品导通电阻为3.1mΩ，热阻为0.80℃/W，最大负载电流为68A，降低产品整体热阻20％以上，降低产品整体导通电阻10％以上。
实施例4
一种铝带焊线在封装体内的应用方法，包括如下步骤：
步骤S1、芯片切割：通过晶圆切割形成独立的芯片单元。
步骤S2、芯片与框架焊接：将烧结银银胶通过芯片焊接机台喷涂于引线框架目标区域，本实施例采用KYOCERA的CT2700R7S纳米烧结银银胶。然后通过吸嘴将芯片吸附并压合于液态焊接材料上方。最后将贴合完成的芯片和框架送入烘烤箱进行高温烘烤和焊接固化。除了固化烘烤温度200℃，时间90min，纳米烧结银的生产工艺与普通银胶一致，并不需要特殊的设备和特别的管控，不会增加设备成本。
步骤S3、第一、第二管脚与芯片的焊接：
第二管脚与芯片的连接键合；传统工艺中通常选用铜线进行第二管脚与芯片的连接键合。在本方案中选用铝带为键合连接材料，如TANAKA公司生产的铝带；铝带焊接方式分为双桥双带式。
双桥双带式与实施例3的不同之处在于：如图6、图7，双带式在源极上有两根相同宽度的铝带，这两根铝带具有相同的铝带焊接结构。劈刀从芯片源极区的第一焊接带开始一直到管脚焊接带为止，连续完成整个铝带焊接作业。
第一管脚与芯片的连接键合；完成铝带焊接后，将产品放入等离子清洗炉内进行清洗。然后，用2mil或其它线径的铜线或金线的一端与芯片栅极焊接，然后将另外一端与第一管脚进行焊接。
步骤S4、塑封；使用低应力的，高导热的塑封料进行塑封。要保证模具出胶方向与拱形下方通道方向平行，这样能够保证塑封料的注塑压力能够尽量大地传递给拱形内部结构，防止后期分层等可靠性问题。最后，对产品进行后固化处理。
步骤S5、去溢料；用高压水清除掉塑封过程留下的溢料。
步骤S6、电镀；电镀前需要先去除框架表面的杂质和氧化物，其次要对框架表面部位进行轻微腐蚀，以提高框架与镀层的结合力；然后利用电化学原理在框架表面镀上锡层；然后清洗产品表面的化学残留；最后进行烘烤。
步骤S7、切筋分离成型；利用冲切凸模和凹模将产品分离成独立的个体。
步骤S8、测试及包装。
最终得到如图6、图7所示的一种铝带焊线在封装体内的应用方法制备得到的功率半导体器件，本发明在铝带焊接时，并没有发现任何异常。经测试，产品导通电阻为2.8mΩ，热阻为0.5℃/W，最大负载电流为75A，降低产品整体热阻20％以上，降低产品整体导通电阻10％以上。
实施例5
一种铝带焊线在封装体内的应用方法，包括如下步骤：
步骤S1、芯片切割：通过晶圆切割形成独立的芯片单元。
步骤S2、芯片与框架焊接：将焊锡膏(Solder paste)通过芯片焊接机台喷涂于引线框架目标区域，本实施例采用焊锡膏(Solder paste)RM218-8。然后通过吸嘴将芯片吸附并压合于液态焊接材料上方。最后将贴合完成的芯片和框架送入回流炉进行290℃时间10-20min的高温烘烤和焊接固化。烘烤后通过清洗设备对产品进行清洗，然后再进入下一步工序。
步骤S3、第一、第二管脚与芯片的焊接：
第二管脚与芯片的连接键合；传统工艺中通常选用铜线进行第二管脚与芯片的连接键合。在本方案中选用铝带为键合连接材料，如TANAKA公司生产的铝带；铝带焊接方式为双桥单带式。
双桥单带式。如图4、图5，采用焊接劈刀在芯片上压出与铝带宽度一致的长条形带有菱形花纹的焊接带7；再用焊接劈刀在第二管脚上压出与铝带宽度一致的长条形带有菱形花纹的焊接带7，在两个铝带焊接带之间有中部焊接带7，在芯片源极上的焊接带长度是管脚上的1倍或以上(W2/W1>＝1)，其余部分均向上拱起。
第一管脚与芯片的连接键合；完成铝带焊接后，将产品放入等离子清洗炉内进行清洗。然后，用2mil或其它线径的铜线或金线的一端与芯片栅极焊接，然后将另外一端与第一管脚进行焊接。
步骤S4、塑封；使用低应力的，高导热的塑封料进行塑封。要保证模具出胶方向与拱形下方通道方向平行，这样能够保证塑封料的注塑压力能够尽量大地传递给拱形内部结构，防止后期分层等可靠性问题。最后，对产品进行后固化处理。
步骤S5、去溢料；用高压水清除掉塑封过程留下的溢料。
步骤S6、电镀；电镀前需要先去除框架表面的杂质和氧化物，其次要对框架表面部位进行轻微腐蚀，以提高框架与镀层的结合力；然后利用电化学原理在框架表面镀上锡层；然后清洗产品表面的化学残留；最后进行烘烤。
步骤S7、切筋分离成型；利用冲切凸模和凹模将产品分离成独立的个体。
步骤S8、测试及包装。
最终得到如图4、图5所示的一种铝带焊线在封装体内的应用方法制备得到的功率半导体器件，本发明在铝带焊接时，并没有发现任何异常。经测试，产品导通电阻为3.4mΩ，热阻为0.85℃/W，最大负载电流为66A，降低产品整体热阻20％以上，降低产品整体导通电阻10％以上。
实施例6
一种铝带焊线在封装体内的应用方法，包括如下步骤：
步骤S1、芯片切割：通过晶圆切割形成独立的芯片单元。
步骤S2、芯片与框架焊接：将焊锡膏(Solder paste)通过芯片焊接机台喷涂于引线框架目标区域，本实施例采用焊锡膏(Solder paste)RM218-8。然后通过吸嘴将芯片吸附并压合于液态焊接材料上方。最后将贴合完成的芯片和框架送入回流炉进行290℃时间10-20min的高温烘烤和焊接固化。烘烤后通过清洗设备对产品进行清洗，然后再进入下一步工序。
步骤S3、第一、第二管脚与芯片的焊接：
第二管脚与芯片的连接键合；传统工艺中通常选用铜线进行第二管脚与芯片的连接键合。在本方案中选用铝带为键合连接材料，如TANAKA公司生产的铝带；铝带焊接方式分为双桥式。
双桥式与实施例1的不同之处在于：如图6、图7，双带式在源极上有两根相同宽度的铝带，这两根铝带具有相同的铝带焊接结构。劈刀从芯片源极区的第一焊接带开始一直到管脚焊接带为止，连续完成整个铝带焊接作业。
第一管脚与芯片的连接键合；完成铝带焊接后，将产品放入等离子清洗炉内进行清洗。然后，用2mil或其它线径的铜线或金线的一端与芯片栅极焊接，然后将另外一端与第一管脚进行焊接。
步骤S4、塑封；使用低应力的，高导热的塑封料进行塑封。要保证模具出胶方向与拱形下方通道方向平行，这样能够保证塑封料的注塑压力能够尽量大地传递给拱形内部结构，防止后期分层等可靠性问题。最后，对产品进行后固化处理。
步骤S5、去溢料；用高压水清除掉塑封过程留下的溢料。
步骤S6、电镀；电镀前需要先去除框架表面的杂质和氧化物，其次要对框架表面部位进行轻微腐蚀，以提高框架与镀层的结合力；然后利用电化学原理在框架表面镀上锡层；然后清洗产品表面的化学残留；最后进行烘烤。
步骤S7、切筋分离成型；利用冲切凸模和凹模将产品分离成独立的个体。
步骤S8、测试及包装。
最终得到如图6、图7所示的一种铝带焊线在封装体内的应用方法制备得到的功率半导体器件，本发明在铝带焊接时，并没有发现任何异常。经测试，产品导通电阻为3mΩ，热阻为0.65℃/W，最大负载电流为70A，降低产品整体热阻20％以上，降低产品整体导通电阻10％以上。
对比例1
一种铝带焊线在封装体内的应用方法，包括如下步骤：与实施例1的区别在于，步骤S2中焊接材料为普通银胶，其他操作步骤与实施例1相同。
最终得到铝带焊线在封装体内的应用方法制备得到的功率半导体器件，技术效果为在铝带焊接时，芯片与框架的焊接结构会被铝带焊接时的应力破坏掉，导致芯片在焊接时被拉起从而导致焊接失效，或者生成隐形裂纹导致器件热阻和电阻等增加且可靠性急剧降低。由于产品在铝带焊线时就出现严重工艺问题，未进行后续测试。
对比例2
一种铝带焊线在封装体内的应用方法，包括如下步骤：与实施例2的区别在于，步骤S2中焊接材料为普通银胶，其他操作步骤与实施例2相同。
最终得到铝带焊线在封装体内的应用方法制备得到的功率半导体器件，技术效果为在铝带焊接时，芯片与框架的焊接结构会被铝带焊接时的应力破坏掉，导致芯片在焊接时被拉起从而导致焊接失效，或者生成隐形裂纹导致器件热阻和电阻等增加且可靠性急剧降低。由于产品在铝带焊线时就出现严重工艺问题，未进行后续测试。
对比例3
一种焊线在封装体内的应用方法，包括如下步骤：与实施例1的区别在于，步骤S3中通过21根铜线实现第二管脚与芯片的焊接，并用银胶实现芯片与框架的焊接。
最终得到焊线在封装体内的应用方法制备得到的功率半导体器件，经测试，产品导通电阻为3.9mΩ，热阻为1.0℃/W，最大负载电流为55A。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。

Claims (10)

1.一种铝带焊线在封装体内的应用方法，其特征在于，包括如下步骤：
步骤S1、芯片切割；
步骤S2、芯片与框架焊接；将焊接材料涂于引线框架，将芯片置于焊接材料上方，将芯片与框架烘烤；所述焊接材料包括烧结银银胶或焊锡膏；
步骤S3、将第二管脚与芯片通过至少一条铝带焊线相连接。
2.根据权利要求1所述的铝带焊线在封装体内的应用方法，其特征在于，所述步骤S3具体包括如下操作步骤：
A、第二管脚与芯片的通过至少一条铝带焊线连接键合；
所述芯片的源极区域设置有至少一个第一铝带焊接带，通过焊接劈刀将芯片与铝带焊线在所述第一铝带焊接带相连接，为带有菱形花纹的长条状；
所述第二管脚上方设置有至少一个第二铝带焊接带；通过焊接劈刀将第二管脚与铝带焊线在所述第二铝带焊接带相连接；
所述第一铝带焊接带、第二铝带焊接带为带有菱形花纹的长条状；
所述第一铝带焊接带与所述第二铝带焊接带之间的铝带焊线与芯片、框架的距离大于0；
B、第一管脚与芯片的连接键合；将产品放入等离子清洗炉内清洗，将芯片的栅极与第一管脚相连接。
3.根据权利要求2所述的铝带焊线在封装体内的应用方法，其特征在于，所述第一铝带焊接带沿铝带焊线设置方向的长度大于或等于所述第二铝带焊接带沿铝带焊线设置方向的长度。
4.根据权利要求1所述的铝带焊线在封装体内的应用方法，其特征在于，所述步骤S3具体包括如下操作步骤：
A1、第二管脚与芯片通过至少一条铝带焊线连接键合；
所述芯片的源极区域设置有至少一个第一铝带焊接带和至少一个中部铝带焊接带，所述第一铝带焊接带、中部铝带焊接带通过焊接劈刀将芯片与铝带焊线相连接，所述第一铝带焊接带、中部铝带焊接带为带有菱形花纹的长条状；
所述第二管脚上方设置有第二铝带焊接带；所述第二铝带焊接带通过焊接劈刀将第二管脚与铝带焊线相连接，所述第二铝带焊接带为带有菱形花纹的长条状；
所述中部铝带焊接带位于第一铝带焊接带与第二铝带焊接带之间；
所述第一铝带焊接带与所述中部铝带焊接带之间的铝带焊线与芯片、框架的距离大于0；所述第二铝带焊接带与所述中部铝带焊接带之间的铝带焊线与芯片、框架的距离大于0；
B1、第一管脚与芯片的连接键合；
将产品放入等离子清洗炉内清洗，然后将芯片栅极与第一管脚相连接。
5.根据权利要求4所述的铝带焊线在封装体内的应用方法，其特征在于，所述第一铝带焊接带沿铝带焊线设置方向的长度等于所述中部铝带焊接带沿铝带焊线设置方向的长度大于或等于所述第二铝带焊接带沿铝带焊线设置方向的长度。
6.根据权利要求1所述的铝带焊线在封装体内的应用方法，其特征在于，所述步骤S3后还包括如下步骤：
步骤S4、塑封；
步骤S5、去溢料；
步骤S6、电镀；
步骤S7、切筋分离成型；
步骤S8、测试及包装。
7.根据权利要求6所述的铝带焊线在封装体内的应用方法，其特征在于，
所述步骤S4、塑封具体包括如下操作：使用塑封料进行塑封，塑封料出料方向垂直于铝带焊线的设置方向，对产品进行后固化处理；
所述步骤S6、电镀具体包括如下操作：去除框架表面的杂质和氧化物，对框架表面部位轻微腐蚀，框架表面镀上锡层；清洗产品表面的化学残留；进行烘烤；
所述步骤S7、切筋分离成型具体包括如下操作：通过冲切凸模和凹模将产品分离成独立的个体。
8.根据权利要求1所述的铝带焊线在封装体内的应用方法，其特征在于，所述封装包括但不限于DFN/QFN。
9.一种功率半导体器件，其特征在于，所述功率半导体器件根据权利要求1-9所述的任一铝带焊线在封装体内的应用方法制备得到。
10.根据权利要求9所述的功率半导体器件，其特征在于，所述功率半导体器件的导通电阻小于或等于3.5mΩ，最大负载电流大于或等于60A，热阻小于或等于0.79℃/W。
CN202210202609.1A 2022-03-02 2022-03-02 一种铝带焊线在封装体内的应用方法及制得的半导体器件 Pending CN114783895A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210202609.1A CN114783895A (zh) 2022-03-02 2022-03-02 一种铝带焊线在封装体内的应用方法及制得的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210202609.1A CN114783895A (zh) 2022-03-02 2022-03-02 一种铝带焊线在封装体内的应用方法及制得的半导体器件

Publications (1)

Publication Number Publication Date
CN114783895A true CN114783895A (zh) 2022-07-22

Family

ID=82423000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210202609.1A Pending CN114783895A (zh) 2022-03-02 2022-03-02 一种铝带焊线在封装体内的应用方法及制得的半导体器件

Country Status (1)

Country Link
CN (1) CN114783895A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117161561A (zh) * 2023-08-31 2023-12-05 广东芯聚能半导体有限公司 芯片与铜框架的焊接方法、系统和芯片组件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117161561A (zh) * 2023-08-31 2023-12-05 广东芯聚能半导体有限公司 芯片与铜框架的焊接方法、系统和芯片组件
CN117161561B (zh) * 2023-08-31 2024-04-09 广东芯聚能半导体有限公司 芯片与铜框架的焊接方法、系统和芯片组件

Similar Documents

Publication Publication Date Title
CN102859687B (zh) 半导体器件及其制造方法
JP4294161B2 (ja) スタックパッケージ及びその製造方法
CN102074541B (zh) 一种无载体无引脚栅格阵列ic芯片封装件及其生产方法
EP2693474B1 (en) Method of manufacturing a semiconductor die assembly with a clip bonded to an aluminium pad coated by a sintered silver structure and with a wire bonded to an uncoated aluminium pad
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
JP2014179541A (ja) 半導体装置およびその製造方法
JPS61125062A (ja) ピン取付け方法およびピン取付け装置
JP2002261228A (ja) リードフレーム
JP2014513870A (ja) ウォータフォール・ワイヤボンディング
JP2008270270A (ja) 半導体装置の製造方法
CN114783895A (zh) 一种铝带焊线在封装体内的应用方法及制得的半导体器件
CN101281876A (zh) 半导体器件的制造方法以及半导体器件
WO2006112393A1 (ja) 半導体装置及び半導体装置の製造方法
US6474532B2 (en) Apparatus for forming wire bonds from circuitry on a substrate to a semiconductor chip, and methods of forming semiconductor chip assemblies
JP2001237258A (ja) 半導体装置の製造方法
JP6100612B2 (ja) 半導体装置の製造方法
CN115172174A (zh) 实现裸铜区焊线的封装结构及其制作方法
JP4901776B2 (ja) リードフレームとそれを用いた半導体装置及びその生産方法
US20110163392A1 (en) Semiconductor device and method of manufacturing the same
CN210040173U (zh) 半导体封装结构
CN107146777A (zh) 一种免切割封装结构及其制造工艺
JP2001185671A (ja) 半導体装置の製造方法及び該半導体装置の製造に用いられるリードフレームの製造方法
JPS62196839A (ja) ハイブリツド型半導体装置
TW201810470A (zh) 引線接合方法
JP2017108191A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination