JP2001237258A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2001237258A
JP2001237258A JP2000043295A JP2000043295A JP2001237258A JP 2001237258 A JP2001237258 A JP 2001237258A JP 2000043295 A JP2000043295 A JP 2000043295A JP 2000043295 A JP2000043295 A JP 2000043295A JP 2001237258 A JP2001237258 A JP 2001237258A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor device
lead frame
element mounting
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000043295A
Other languages
English (en)
Other versions
JP3522177B2 (ja
Inventor
Hisashi Yasunaga
尚志 安永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP2000043295A priority Critical patent/JP3522177B2/ja
Priority to US09/792,014 priority patent/US6607940B2/en
Publication of JP2001237258A publication Critical patent/JP2001237258A/ja
Application granted granted Critical
Publication of JP3522177B2 publication Critical patent/JP3522177B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体装置の反りを無くし、半導体装置の薄
形化に対応でき、半導体装置の生産性を向上させること
ができる半導体装置の製造方法を提供する。 【解決手段】 所定ピッチで支持された素子搭載部２１
と導体リード２２とを備えた２条のリードフレーム２０
を準備し、そのリードフレーム２０を耐熱性及び熱可塑
性を有する粘着剤を介して積層し、素子搭載部２１に半
導体チップ３０を搭載し、半導体チップ３０の電極パッ
ド３１と、これに対応する導体リード２２との電気的接
続を行い、半導体チップ３０を含む電気的接続部分の樹
脂封止を行って半導体パッケージ１１の連結体を形成
し、粘着剤を加熱して、半導体パッケージ１１の連結体
の分離を行い、更に個々の半導体パッケージ１１に分離
して所要の形状の半導体装置１０を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、導体回路パターン
の一面が封止樹脂面に露出した薄型構造の半導体装置の
製造方法に関する。
【０００２】
【従来の技術】従来、半導体チップを樹脂封止した半導
体装置の製造方法は、先ず、リードフレーム上に所定間
隔で複数個配列された素子搭載部の表面に、耐熱性の接
着剤を介して半導体チップがそれぞれ載せられ、接着剤
を硬化させることにより固定される。その半導体チップ
の電極パッドとこれに対応して素子搭載部の周囲に設け
られたリードフレームの導体リードがワイヤボンディン
グにより電気的に接続される。この状態で半導体チップ
と導体リードのワイヤボンディングを行った部分とボン
ディングワイヤとを各半導体チップ毎に耐熱性樹脂から
なる封止樹脂により樹脂封止して、リードフレームによ
って連なった複数個の半導体装置が形成され、更に各半
導体装置毎に分離されて単体の半導体装置を得ている。
【０００３】
【発明が解決しようとする課題】この種の半導体装置
は、リードフレームの素子搭載部の片面に半導体チップ
を載せて固定し、封止樹脂もリードフレームの片面にの
み形成された構成とされている。このような片面樹脂封
止型の半導体装置を形成する過程で、封止樹脂に、例え
ばエポキシ樹脂等の耐熱性樹脂を使用すると、モールド
温度が１８０〜２２０℃程度の高温になる。ところが、
封止樹脂の収縮や封止樹脂とリードフレームの熱膨張係
数の差により、半導体装置に反りが発生する。これは薄
型の半導体装置の場合に顕著に表れる。その結果とし
て、半導体装置にクラックが入ったり、外部接続端子の
平坦性が悪くなり、接続性が低下するという問題があっ
た。また、半導体装置の裏面側に露出した導体回路パタ
ーンに封止樹脂のモールドフラッシュ（鋳ばり）が発生
し、接続不良を引き起こす要因となり、これを除去する
工程を必要とし、コストアップの要因となるという問題
もあった。本発明はこのような事情に鑑みてなされたも
ので、半導体装置の反りを無くし、半導体装置の薄形化
に対応することができると共に、半導体装置の生産性を
向上させることができる半導体装置の製造方法を提供す
ることを目的とする。
【０００４】
【課題を解決するための手段】前記目的に沿う第１の発
明に係る半導体装置の製造方法は、素子搭載部と、素子
搭載部と離間して放射状に配列された導体リードとを有
する導体回路パターンが、外枠部の内側に所定ピッチで
プレス加工又はエッチング加工により形成された２条の
リードフレームを準備する第１の工程と、リードフレー
ムのそれぞれを耐熱性及び熱可塑性を有する粘着剤を介
して基材に積層して３層構造のリードフレームの積層体
を形成する第２の工程と、リードフレームの積層体の素
子搭載部に、複数の電極パッドを設けた半導体チップを
それぞれ搭載する第３の工程と、半導体チップの電極パ
ッドと、これに対応する導体リードとを電気的接続を行
って電気的導通回路を形成する第４の工程と、少なくと
も一つの半導体チップと導体回路パターンのそれぞれを
含む電気的接続部分の樹脂封止を行って半導体パッケー
ジの連結体を両面に形成する第５の工程と、粘着剤を加
熱して、両面の半導体パッケージの連結体の分離を行う
第６の工程と、分離されたそれぞれの半導体パッケージ
の連結体をプレス加工又はダイシング加工により、個々
の半導体パッケージに分離し、封止樹脂の裏面側に導体
回路パターン面が露出した所要の形状の半導体装置を形
成する第７の工程とを有する。
【０００５】これにより、樹脂封止を行うときに基材の
表裏に同時に封止樹脂が形成されるため、封止樹脂が高
温になっても基材の表裏の封止樹脂やリードフレームの
熱膨張量がバランスして、互いに反りの変形を抑制し合
い、その状態で封止樹脂が硬化されるので、半導体装置
として個々に分離したあとでも反りは発生しない。ま
た、リードフレームは耐熱性及び熱可塑性を有する粘着
剤を介して基材に接合されているため、樹脂封止の際に
リードフレームが粘着剤の中に押し込まれ、リードフレ
ームと封止樹脂との境目や半導体装置の裏面には隙間が
生じることがなく、封止樹脂のモールドフラッシュは発
生しない。
【０００６】第１の発明に係る半導体装置の製造方法に
おいて、耐熱性及び熱可塑性を有する粘着剤は、耐熱性
を有する基材の両面に塗布するようにしてもよい。この
場合、粘着剤を加熱するだけで、粘着剤を軟化させるこ
とができるので、粘着剤が軟化した状態で、基材からそ
れぞれの半導体パッケージの連結体を引き剥がすことに
より、基材の表裏両面に形成された半導体パッケージの
連結体の分離を容易に行うことができる。また、第１の
発明に係る半導体装置の製造方法において、リードフレ
ームの積層体は、短冊状に形成され、しかも複数個の導
体回路パターンが連接されていてもよい。この場合、短
冊状のリードフレームの積層体には、複数個の導体回路
パターンが連接されるので、一度の作業工程で複数の導
体回路パターンを含む半導体装置を形成することが可能
となり、生産性がよく、多量生産が可能となる。
【０００７】前記目的に沿う第２の発明に係る半導体装
置の製造方法は、素子搭載部と、素子搭載部と離間して
放射状に配列された導体リードとを有する導体回路パタ
ーンが、外枠部の内側に所定ピッチでプレス加工又はエ
ッチング加工により形成された厚板短冊状リードフレー
ムを準備する第１の工程と、厚板短冊状リードフレーム
の素子搭載部の表裏に半導体チップをそれぞれ搭載する
第２の工程と、素子搭載部の表裏に搭載された半導体チ
ップとこれに対応する厚板短冊状リードフレームとの電
気的接続を行う第３の工程と、表裏に配置された少なく
とも一つの半導体チップを含む電気的接続部分の樹脂封
止を行って半導体パッケージの連結体を形成する第４の
工程と、厚板短冊状リードフレームの厚さ方向の中央部
を切断加工により、対となる半導体パッケージの連結体
に分離形成する第５の工程と、分離されたそれぞれの半
導体パッケージの連結体を、プレス加工又はダイシング
加工により、個々の半導体パッケージに分離し、封止樹
脂の裏面側に導体回路面が露出した所要の形状の半導体
装置を形成する第６の工程とを有する。
【０００８】これにより、樹脂封止を行うときに厚板短
冊状リードフレームの表裏に同時に封止樹脂が形成され
るため、封止樹脂が高温になっても表裏の封止樹脂の熱
膨張量がバランスして、互いに反りの変形を抑制し合
い、その状態で封止樹脂が硬化されるので、厚板短冊状
リードフレームによって連結された半導体パッケージの
連結体に反りが発生しない。また、厚板短冊状リードフ
レームを厚さ方向の中央部で２分割し、個々の半導体装
置として分離したあとでも反りは発生しない。また、厚
板短冊状リードフレームを挟んで表裏から樹脂封止する
ので、厚板短冊状リードフレームの表裏の封止樹脂は厚
板短冊状リードフレーム内の打ち抜き部でつながり部が
形成される。樹脂封止した後、厚板短冊状リードフレー
ムの厚さ方向の中央部を薄刃カッターにより切断すると
きに、封止樹脂のつながり部分も同時に切断されるの
で、封止樹脂のモールドフラッシュは発生しない。
【０００９】
【発明の実施の形態】続いて、添付した図面を参照しつ
つ、本発明を具体化した実施の形態につき説明し、本発
明の理解に供する。ここに、図１（Ａ）〜（Ｄ）はそれ
ぞれ本発明の第１の実施の形態に係る半導体装置の製造
方法の製造工程の前半を示す側断面図、図２（Ａ）〜
（Ｃ）はそれぞれ同半導体装置の製造方法の製造工程の
後半を示す側断面図、図３は同半導体装置の製造方法に
用いるリードフレームの平面図、図４（Ａ）〜（Ｄ）は
それぞれ本発明の第１の実施の形態に係る半導体装置の
製造方法の変形例の製造工程を示す側断面図、図５
（Ａ）〜（Ｄ）はそれぞれ本発明の第２の実施の形態に
係る半導体装置の製造方法の製造工程の前半を示す側断
面図、図６（Ａ）〜（Ｃ）はそれぞれ同半導体装置の製
造方法の製造工程の後半を示す側断面図、図７（Ａ）〜
（Ｄ）はそれぞれ本発明の第２の実施の形態に係る半導
体装置の製造方法の変形例の製造工程を示す側断面図で
ある。
【００１０】図２（Ｃ）に示すように、本発明の第１実
施の形態に係る半導体装置の製造方法によって製造され
る半導体装置１０は、リードフレーム２０の中央部に設
けられた素子搭載部２１に半導体チップ３０が搭載さ
れ、半導体チップ３０に設けられた複数の電極パッド３
１と素子搭載部２１の周囲に設けられた複数の導体リー
ド２２とがそれぞれボンディングワイヤ４０によって電
気的に接続されている。半導体チップ３０とボンディン
グワイヤ４０と導体リード２２のボンディングワイヤ４
０が接続された部分は、例えばエポキシ樹脂等の耐熱性
樹脂からなる封止樹脂５０によって樹脂封止されてい
る。
【００１１】ここで、本発明の第１実施の形態に係る半
導体装置１０の製造方法について、ＳＯＮ（Ｓｍａｌｌ
ｏｕｔｌｉｎｅ ｎｏｎｌｅａｄ）型半導体装置、Ｑ
ＦＮ（Ｑｕａｄ ｆｌａｔ ｎｏｎｌｅａｄ）型半導体
装置に適用した場合の製造工程の順に説明する。 （１）図３に示すような金属条材からなる短冊状のリー
ドフレーム２０を２条準備する（第１の工程）。なお、
リードフレーム２０は、半導体チップ３０が搭載される
素子搭載部２１と、各素子搭載部２１の周囲に離間して
放射状に配列された導体リード２２とを有する導体回路
パターン２３を、外枠部２４の内側の長手方向に所定ピ
ッチで複数個、プレス加工又はエッチング加工により形
成されている。
【００１２】（２）図１（Ａ）に示すように、例えばポ
リイミド樹脂などからなる耐熱性を有するテープ状の基
材６０の表裏面に、耐熱性が高く、しかも熱可塑性を有
する粘着剤を塗布して粘着剤層６１を形成し、基材６０
の表裏面に、それぞれ粘着剤層６１を介してリードフレ
ーム２０を接合して、３層構造のリードフレーム２０の
積層体を形成する（第２の工程）。なお、耐熱性及び熱
可塑性を有する粘着剤は、例えば封止樹脂として使用す
るエポキシ樹脂の成形温度（１８０〜２２０℃）よりも
高い溶融点を有する、例えばポリエステル系ホットメル
ト接着剤、ポリアミド系ホットメルト接着剤、熱可塑性
ゴム系ホットメルト接着剤等が望ましい。 （３）図１（Ｂ）に示すように、基材６０の表裏面に接
合したリードフレーム２０の積層体の各素子搭載部２１
に、例えばエポキシ樹脂などの耐熱性樹脂からなる接着
剤によって複数の電極パッド３１を設けた半導体チップ
３０をそれぞれ搭載し、固定する（第３の工程）。
【００１３】（４）図１（Ｃ）に示すように、基材６０
の表裏のリードフレーム２０の素子搭載部２１にそれぞ
れ搭載された各半導体チップ３０の電極パッド３１と、
これに対応するリードフレーム２０の導体リード２２と
をボンディングワイヤ４０によって電気的接続を行って
電気的導通回路を形成する（第４の工程）。 （５）図１（Ｄ）に示すように、基材６０の表裏に配置
された各半導体チップ３０と、半導体チップ３０のそれ
ぞれ電極パッド３１に対応する導体回路パターン２３の
導体リード２２と、導体リード２２と電極パッド３１と
の電気的接続を行うボンディングワイヤ４０とを含む電
気的接続部分を基材６０の表裏の両側から封止用金型７
０によって覆い、それぞれ封止用金型７０の中に同時に
耐熱性の封止樹脂５０を注入して各半導体チップ３０の
樹脂封止を行う。これで、図２（Ａ）に示すように、封
止樹脂５０が硬化した後、封止用金型７０を外してリー
ドフレーム２０によって連接し、封止樹脂５０によって
封止された複数個の半導体パッケージ１１の連結体を形
成する（第５の工程）。
【００１４】（６）図２（Ｂ）に示すように、熱可塑性
の粘着剤層６１を加熱して軟化させ、基材６０から基材
６０の表裏に配置された対となるリードフレーム２０に
よって連結された複数の半導体パッケージ１１の連結体
を引き剥がして分離する（第６の工程）。 （７）図２（Ｃ）に示すように、基材６０から分離され
た半導体パッケージ１１の連結体のそれぞれ隣り合う半
導体パッケージ１１の間のリードフレーム２０を、プレ
ス加工又はダイシング加工により、図２（Ｂ）に２点鎖
線で示す切断線Ｈに沿って所要の形状に切断して個々の
半導体パッケージ１１に分離して、封止樹脂５０の裏面
側に導体回路パターン面が露出する単体の半導体装置１
０を得る（第７の工程）。
【００１５】これにより、樹脂封止を行うときに基材６
０の表裏から同時に封止樹脂５０が形成されるため、封
止樹脂５０が高温になっても基材６０の表裏の封止樹脂
５０やリードフレーム２０の熱膨張量がバランスして、
熱膨張係数の差による変形を表裏で互いに抑制し合うの
で、この状態で封止樹脂を硬化させることによって半導
体装置１０として基材６０から分離したあとでも反りは
発生しない。また、リードフレーム２０は粘着剤からな
る粘着剤層６１を介して接合されているため、樹脂封止
の際にリードフレーム２０が粘着剤層６１の中に押し込
まれてリードフレーム２０と封止樹脂５０との境目や半
導体装置１０の裏面にモールドフラッシュは発生しな
い。
【００１６】なお、基材６０に粘着剤からなる粘着剤層
６１を設けているので、加熱するだけで粘着剤層６１が
軟化し、多くの手間をかけることなく、簡単に半導体装
置１０を剥離することが出来る。また、本発明の第１実
施の形態に係る半導体装置の製造方法は、基材６０の表
裏に接合するリードフレーム２０の素子搭載部２１が同
じピッチで形成されていれば、表裏の素子搭載部２１を
基材６０を挟んで背中合わせにすることで、素子搭載部
２１、導体リード２２、半導体チップ３０等の封止樹脂
５０の中に入る要素の形状、品種（例えば、ロジック、
メモリー等）が異なった場合でも適用が可能である。
【００１７】更に、図４（Ａ）に示すように、本発明の
第１実施の形態に係る半導体装置の製造方法の変形例と
して、半導体チップ３０の電極パッド３１と、これに対
応する導体リード２２とをボンディングワイヤ４０によ
って電気的接続を行って電気的導通回路を形成（第４の
工程）した後、各半導体チップ３０の樹脂封止を行う場
合、複数（この場合、上下各３個）の半導体チップ３０
を一括して封止用金型７１に封止樹脂５０を注入して樹
脂封止してもよい。この場合、図４（Ｂ）に示すよう
に、封止用金型７１を外して、３個の半導体チップ３０
を１個の封止樹脂５０に封止された状態で取り出し、図
４（Ｃ）に示すように、熱可塑性の粘着剤層６１を加熱
して軟化させ、基材６０から基材６０の表裏に配置され
た対となるリードフレーム２０によって連結された３個
の半導体チップ３０を含んだ半導体パッケージ１２の連
結体を引き剥がして分離する。そして、２点鎖線で示す
切断線Ｊに沿って所要の形状に切断して、図４（Ｄ）に
示すような封止樹脂５０の裏面側に導体回路パターン面
が露出する単体の半導体装置１３を得ることができる。
【００１８】次に、本発明の第２の実施の形態に係る半
導体装置の製造方法について、ＳＯＮ型半導体装置、Ｑ
ＦＮ型半導体装置に適用した場合の製造工程の順に説明
する。なお、第２の実施の形態に係る半導体装置の製造
方法によって製造された半導体装置１００は第１の実施
の形態に係る半導体装置の製造方法によって製造された
半導体装置１０と構成が実質的に同じである。 （１）図５（Ａ）に示すように、半導体チップ３００が
搭載される素子搭載部２１０と、各素子搭載部２１０の
周囲に離間して放射状に配列された導体リード２２０と
を有する導体回路パターン２３０が外枠部の内側に所定
ピッチでプレス加工又はエッチング加工により複数個形
成された金属条材からなる厚板短冊状リードフレーム２
００を準備する（第１の工程）。 （２）図５（Ｂ）に示すように、厚板短冊状リードフレ
ーム２００の素子搭載部２１０の表裏に耐熱性接着剤に
よって半導体チップ３００をそれぞれ搭載し、固定する
（第２の工程）。なお、厚板短冊状リードフレーム２０
０の厚みは通常のリードフレームの３〜５倍、例えば
０．３〜０．５ｍｍ程度とする。
【００１９】（３）図５（Ｃ）に示すように、素子搭載
部２１０の表裏に搭載された半導体チップ３００の電極
パッド３１０とこれに対応する厚板短冊状リードフレー
ム２００の導体リード２２０とをボンディングワイヤ４
００によって電気的接続を行う（第３の工程）。 （４）図５（Ｄ）に示すように、素子搭載部２１０の表
裏に配置された半導体チップ３００を含み、ボンディン
グワイヤ４００と導体リード２２０のボンディングワイ
ヤ４００が電気的に接続された部分とを、厚板短冊状リ
ードフレーム２００の表裏の両側から封止用金型７００
によって覆い、それぞれ封止用金型７００の中に同時に
耐熱性の封止樹脂５００を注入して各半導体チップ３０
０の樹脂封止を行う。このとき、素子搭載部２１０と導
体リード２２０との間に厚板短冊状リードフレーム２０
０の表裏の封止樹脂５００を繋ぐつながり部５１０が形
成される。そして、図６（Ａ）に示すように、封止樹脂
５００が硬化したあと封止用金型７００を外すことによ
り、厚板短冊状リードフレーム２００によって複数個連
接され、厚板短冊状リードフレーム２００の表裏につな
がり部５１０で繋がった半導体パッケージ１１０の連結
体を形成する（第４の工程）。
【００２０】（５）図６（Ａ）に２点鎖線で示す切断線
Ｋのように、厚板短冊状リードフレーム２００の厚さ方
向の中央部を、例えば厚みが０．１ｍｍ程度のダイシン
グ用の薄刃カッターを回転させることにより切断して、
図６（Ｂ）に示すように、厚みが半分以下になった対と
なるリードフレーム２０１を形成し、リードフレーム２
０１によって連接した半導体パッケージ１１０の連結体
に分離する。このとき、封止樹脂５００はつながり部５
１０で分割され、厚みが半分以下になった素子搭載部２
１１、導体リード２２１、封止樹脂５０１が形成される
（第５の工程）。 （６）更に隣り合う半導体パッケージ１１０の間のリー
ドフレーム２０１をプレス加工又はダイシング加工によ
り、図６（Ｂ）に示す切断線Ｌに沿って所要の形状に切
断して個々の半導体パッケージ１１０に分離し、図６
（Ｃ）に示したように封止樹脂５０１の裏面側に導体回
路面が露出した単体の半導体装置１００を得る（第６の
工程）。
【００２１】これにより、樹脂封止を行うときに厚板短
冊状リードフレーム２００の表裏に同時に封止樹脂５０
０が形成されるため、封止樹脂５００が高温になっても
表裏の封止樹脂５００の熱膨張量がバランスして、互い
に変形を抑制し合うので、封止樹脂５００の硬化後、厚
板短冊状リードフレーム２００を厚さ方向の中央部で２
分割し、半導体装置１００として分離したあとでも反り
は発生しない。また、厚板短冊状リードフレーム２００
を挟んで樹脂封止するので、厚板短冊状リードフレーム
２００内の素子搭載部２１０と導体リード２２０との間
で形成されたつながり部５１０が、厚板短冊状リードフ
レーム２００の厚さ方向の中央部を薄刃カッターにより
切断するときに、封止樹脂５００のつながり部分５１０
が切断され、分離された対となる半導体装置１００の裏
面は切断面となるのでモールドフラッシュは発生しな
い。また、半導体装置２００の薄形化にも対応できる。
【００２２】更に、図７（Ａ）に示すように、本発明の
第２実施の形態に係る半導体装置の製造方法の変形例と
して、半導体チップ３００の電極パッド３１０と、これ
に対応する導体リード２２０とをボンディングワイヤ４
００によって電気的接続を行って電気的導通回路を形成
（第３の工程）した後、各半導体チップ３００の樹脂封
止を行う場合、複数（この場合、上下各３個）の半導体
チップ３００を一括して封止用金型７１０に封止樹脂５
００を注入して樹脂封止してもよい。すなわち、厚板短
冊状リードフレーム２００の隣り合う３個の素子搭載部
２１０の表裏に配置された半導体チップ３００を含み、
ボンディングワイヤ４００と導体リード２２０のボンデ
ィングワイヤ４００が電気的に接続された部分とを、厚
板短冊状リードフレーム２００の表裏の両側から封止用
金型７１０によって覆い、それぞれ封止用金型７１０の
中に一括して同時に耐熱性の封止樹脂５００を注入して
各半導体チップ３００の樹脂封止を行う。このとき、素
子搭載部２１０と導体リード２２０との間及び隣り合う
導体リード２２０との間に厚板短冊状リードフレーム２
００の表裏の封止樹脂５００を繋ぐつながり部５１０が
形成される。そして、図７（Ｂ）に示すように、封止樹
脂５００が硬化したあと封止用金型７１０を外すことに
より、厚板短冊状リードフレーム２００によって３個の
半導体チップ３００を一括して樹脂封止した半導体パッ
ケージ１１１が複数個連接された連結体を形成する。
【００２３】次に、図７（Ｂ）に２点鎖線で示す切断線
Ｍのように、厚板短冊状リードフレーム２００の厚さ方
向の中央部を、例えば厚みが０．１ｍｍ程度のダイシン
グ用の薄刃カッターを回転させることにより切断して、
図７（Ｃ）に示すように、厚みが半分以下になった対と
なるリードフレーム２０１を形成し、リードフレーム２
０１によって連接した半導体パッケージ１１１の連結体
に分離する。このとき、封止樹脂５００はつながり部５
１０で分割され、厚みが半分以下になった素子搭載部２
１１、導体リード２２１、封止樹脂５０２が形成され
る。この場合、厚板短冊状リードフレーム２００の両側
が３個の半導体チップ３００を含む半導体パッケージ１
１１の長さだけ長く封止樹脂５００によって包まれるの
で、剛性が大きくなり、厚板短冊状リードフレーム２０
０の厚さ方向の中央部を薄刃カッターにより安定して切
断することができる。更に、プレス加工又はダイシング
加工により、図７（Ｃ）に示す切断線Ｎに沿って所要の
形状に切断して、図７（Ｄ）に示した単体の半導体装置
１０１を得ることができる。なお、一括して樹脂封止す
る半導体チップ３００の数は３個に限るものではない。
【００２４】以上、本発明を第１及び第２の実施の形態
に係る半導体装置の製造方法について説明してきたが、
本発明は、何ら前記の実施の形態に記載の構成に限定さ
れるものではなく、特許請求の範囲に記載されている事
項の範囲内で考えられるその他の実施の形態や変形例も
含むものである。例えば、前記第２の実施の形態では、
厚板短冊状リードフレームを使用して、その表裏両側に
半導体パッケージを形成して、厚板短冊状リードフレー
ムの厚み方向の中央部を切断し、半導体パッケージの連
結体を形成し、半導体パッケージの連結体から半導体装
置を形成する方法について説明したが、通常の厚みのリ
ードフレームを２枚又は３枚を耐熱性を有する接着剤又
は粘着剤で接着したリードフレームの積層体を使用し、
そのリードフレームの積層体の表裏両面に半導体パッケ
ージを形成して、リードフレームの積層体の厚み方向の
中央部を切断し、半導体パッケージの連結体を形成し、
半導体パッケージの連結体から半導体装置を形成するよ
うにしてもよい。
【００２５】
【発明の効果】請求項１〜３記載の半導体装置の製造方
法においては、所定ピッチで素子搭載部が形成されたリ
ードフレームをそれぞれ耐熱性及び熱可塑性を有する粘
着剤を介して積層し、リードフレームの素子搭載部に半
導体チップをそれぞれ搭載し、半導体チップとこれに対
応するリードフレームの電気的接続を行い、半導体チッ
プを含む電気的接続部分の樹脂封止を行って半導体パッ
ケージの連結体を形成し、粘着剤を加熱して、半導体パ
ッケージの連結体を分離し、更に個々の半導体パッケー
ジに分離させるので、樹脂封止の際に表裏の封止樹脂や
リードフレームの熱膨張がバランスして、互いに変形を
抑制し合い、半導体装置として分離した後でも反りは発
生しない。そのため、半導体装置の薄形化に対応するこ
とができる。
【００２６】特に、請求項２記載の半導体装置の製造方
法においては、粘着剤は、耐熱性の基材の表裏両面に塗
布されているため、両方のリードフレームの封止樹脂は
最初から分離することが出来、加熱するだけで粘着剤が
軟化し、リードフレームを基材から分離する作業が極め
て容易で、作業効率を向上させることができる。また、
リードフレームと封止樹脂との境目や半導体装置の裏面
には隙間が生じることがなく、封止樹脂のモールドフラ
ッシュは発生しないので、製品としての歩留りが良くな
る。また、一つの製造ラインで同時に２倍の半導体装置
を生産できるので、生産性を大きく向上させることが可
能となる。請求項３記載の半導体装置の製造方法におい
ては、リードフレームの積層体は、短冊状に形成され、
しかも複数個の導体回路パターンが連接されているの
で、一度の作業工程で複数の導体回路パターンを含む半
導体装置を形成することが可能となり、生産性がよく、
多量生産が可能となる。
【００２７】請求項４記載の半導体装置の製造方法にお
いては、厚板短冊状リードフレームの素子搭載部の表裏
に半導体チップをそれぞれ搭載し、半導体チップとこれ
に対応する厚板短冊状リードフレームの電気的接続を行
い、半導体チップを含む電気的接続部分の樹脂封止を行
い、厚板短冊状リードフレームの厚さ方向の中央部を薄
刃カッターにより切断して対となる半導体装置を形成す
るので、封止樹脂が高温になっても表裏の封止樹脂の熱
膨張量がバランスして、互いに反りの変形を抑制し合
い、反りの発生がなく、製品としての歩留りが良くな
る。また、一つの製造ラインで同時に２倍の半導体装置
を生産できるので生産性を大きく向上させることが可能
となる。更に、厚板短冊状リードフレームを挟んで樹脂
封止するので、厚板短冊状リードフレームの厚さ方向の
中央部を薄刃カッターにより切断するときに、封止樹脂
のつながり部分が切断され、半導体装置のモールドフラ
ッシュの発生がなく、作業工数を低減できる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｄ）はそれぞれ本発明の第１の実施
の形態に係る半導体装置の製造方法の前半の製造工程を
示す側断面図である。
【図２】（Ａ）〜（Ｃ）はそれぞれ同半導体装置の製造
方法の後半の製造工程を示す側断面図である。
【図３】図３は同半導体装置の製造方法に用いるリード
フレームの平面図である。
【図４】（Ａ）〜（Ｄ）はそれぞれ本発明の第１の実施
の形態に係る半導体装置の製造方法の変形例の製造工程
を示す側断面図である。
【図５】（Ａ）〜（Ｄ）はそれぞれ本発明の第２の実施
の形態に係る半導体装置の製造方法の前半の製造工程を
示す側断面図である。
【図６】（Ａ）〜（Ｃ）はそれぞれ同半導体装置の製造
方法の後半の製造工程を示す側断面図である。
【図７】（Ａ）〜（Ｄ）はそれぞれ本発明の第２の実施
の形態に係る半導体装置の製造方法の変形例の製造工程
を示す側断面図である。
【符号の説明】
１０：半導体装置、１１、１２：半導体パッケージ、１
３：半導体装置、２０：リードフレーム、２１：素子搭
載部、２２：導体リード、２３：導体回路パターン、２
４：外枠部、３０：半導体チップ、３１：電極パッド、
４０：ボンディングワイヤ、５０：封止樹脂、６０：基
材、６１：粘着剤層、７０、７１：封止用金型、１０
０、１０１：半導体装置、１１０、１１１：半導体パッ
ケージ、２００：厚板短冊状リードフレーム、２０１：
リードフレーム、２１０、２１１：素子搭載部、２２
０、２２１：導体リード、２３０：導体回路パターン、
３００：半導体チップ、３１０：電極パッド、４００：
ボンディングワイヤ、５００、５０１、５０２：封止樹
脂、５１０：つながり部、７００、７１０：封止用金型

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 素子搭載部と、該素子搭載部と離間して
    放射状に配列された導体リードとを有する導体回路パタ
    ーンが、外枠部の内側に所定ピッチでプレス加工又はエ
    ッチング加工により形成された２条のリードフレームを
    準備する第１の工程と、前記リードフレームのそれぞれ
    を耐熱性及び熱可塑性を有する粘着剤を介して基材に積
    層して３層構造のリードフレームの積層体を形成する第
    ２の工程と、前記リードフレームの積層体の前記素子搭
    載部に、複数の電極パッドを設けた半導体チップをそれ
    ぞれ搭載する第３の工程と、前記半導体チップの前記電
    極パッドと、これに対応する前記導体リードとを電気的
    接続を行って電気的導通回路を形成する第４の工程と、
    少なくとも一つの前記半導体チップと前記導体回路パタ
    ーンのそれぞれを含む電気的接続部分の樹脂封止を行っ
    て半導体パッケージの連結体を両面に形成する第５の工
    程と、前記粘着剤を加熱して、前記両面の半導体パッケ
    ージの連結体の分離を行う第６の工程と、分離された前
    記それぞれの半導体パッケージの連結体をプレス加工又
    はダイシング加工により、個々の半導体パッケージに分
    離し、封止樹脂の裏面側に前記導体回路パターン面が露
    出した所要の形状の半導体装置を形成する第７の工程と
    を有することを特徴とする半導体装置の製造方法。
  2. 【請求項２】 請求項１記載の半導体装置の製造方法に
    おいて、前記耐熱性及び熱可塑性を有する粘着剤は、耐
    熱性を有する前記基材の両面に塗布されていることを特
    徴とする半導体装置の製造方法。
  3. 【請求項３】 請求項１又は２記載の半導体装置の製造
    方法において、前記リードフレームの積層体は、短冊状
    に形成され、しかも複数個の前記導体回路パターンが連
    接されていることを特徴とする半導体装置の製造方法。
  4. 【請求項４】 素子搭載部と、該素子搭載部と離間して
    放射状に配列された導体リードとを有する導体回路パタ
    ーンが、外枠部の内側に所定ピッチでプレス加工又はエ
    ッチング加工により形成された厚板短冊状リードフレー
    ムを準備する第１の工程と、前記厚板短冊状リードフレ
    ームの素子搭載部の表裏に半導体チップをそれぞれ搭載
    する第２の工程と、前記素子搭載部の表裏に搭載された
    前記半導体チップとこれに対応する前記厚板短冊状リー
    ドフレームとの電気的接続を行う第３の工程と、表裏に
    配置された少なくとも一つの前記半導体チップを含む電
    気的接続部分の樹脂封止を行って半導体パッケージの連
    結体を形成する第４の工程と、前記厚板短冊状リードフ
    レームの厚さ方向の中央部を切断加工により、対となる
    半導体パッケージの連結体に分離形成する第５の工程
    と、分離された前記それぞれの半導体パッケージの連結
    体を、プレス加工又はダイシング加工により、個々の半
    導体パッケージに分離し、封止樹脂の裏面側に前記導体
    回路面が露出した所要の形状の半導体装置を形成する第
    ６の工程とを有することを特徴とする半導体装置の製造
    方法。
JP2000043295A 2000-02-21 2000-02-21 半導体装置の製造方法 Expired - Fee Related JP3522177B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000043295A JP3522177B2 (ja) 2000-02-21 2000-02-21 半導体装置の製造方法
US09/792,014 US6607940B2 (en) 2000-02-21 2001-02-21 Method of manufacturing semiconductor devices and semiconductor devices made according to the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000043295A JP3522177B2 (ja) 2000-02-21 2000-02-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001237258A true JP2001237258A (ja) 2001-08-31
JP3522177B2 JP3522177B2 (ja) 2004-04-26

Family

ID=18566233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000043295A Expired - Fee Related JP3522177B2 (ja) 2000-02-21 2000-02-21 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6607940B2 (ja)
JP (1) JP3522177B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7348191B2 (en) 2002-07-10 2008-03-25 Renesas Technology Corp. Semiconductor device with terminals, and method of manufacturing the same
KR101523274B1 (ko) * 2013-06-28 2015-05-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10251527B4 (de) * 2002-11-04 2007-01-25 Infineon Technologies Ag Verfahren zur Herstellung einer Stapelanordnung eines Speichermoduls
US20040178514A1 (en) * 2003-03-12 2004-09-16 Lee Sang-Hyeop Method of encapsulating semiconductor devices on a printed circuit board, and a printed circuit board for use in the method
WO2007010315A2 (en) * 2005-07-20 2007-01-25 Infineon Technologies Ag Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component
KR100633852B1 (ko) * 2005-09-22 2006-10-16 삼성전기주식회사 캐비티가 형성된 기판 제조 방법
US20080251901A1 (en) * 2006-01-24 2008-10-16 Zigmund Ramirez Camacho Stacked integrated circuit package system
TWI416636B (zh) * 2009-10-22 2013-11-21 Unimicron Technology Corp 封裝結構之製法
DE102010047128A1 (de) * 2010-09-30 2012-04-05 Infineon Technologies Ag Hallsensoranordnung zum redundanten Messen eines Magnetfeldes
US10586746B2 (en) 2016-01-14 2020-03-10 Chip Solutions, LLC Semiconductor device and method
US20170018448A1 (en) * 2015-07-15 2017-01-19 Chip Solutions, LLC Semiconductor device and method
US9922949B2 (en) 2015-07-15 2018-03-20 Chip Solutions, LLC Semiconductor device and method
JP6846225B2 (ja) * 2017-02-06 2021-03-24 ラピスセミコンダクタ株式会社 検査回路、半導体記憶素子、半導体装置、および接続検査方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1214254B (it) * 1987-09-23 1990-01-10 Sgs Microelettonica S P A Dispositivo a semiconduttore in contenitore plastico o ceramico con "chips" fissati su entrambi i lati dell'isola centrale del "frame".
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
KR0149798B1 (ko) * 1994-04-15 1998-10-01 모리시다 요이치 반도체 장치 및 그 제조방법과 리드프레임
JP2972096B2 (ja) * 1994-11-25 1999-11-08 シャープ株式会社 樹脂封止型半導体装置
KR0179924B1 (ko) * 1996-06-14 1999-03-20 문정환 버텀리드 반도체 패키지
US6133067A (en) * 1997-12-06 2000-10-17 Amic Technology Inc. Architecture for dual-chip integrated circuit package and method of manufacturing the same
TW434850B (en) * 1998-12-31 2001-05-16 World Wiser Electronics Inc Packaging equipment and method for integrated circuit
JP3897478B2 (ja) * 1999-03-31 2007-03-22 松下電器産業株式会社 樹脂封止型半導体装置の製造装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7348191B2 (en) 2002-07-10 2008-03-25 Renesas Technology Corp. Semiconductor device with terminals, and method of manufacturing the same
KR101523274B1 (ko) * 2013-06-28 2015-05-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법

Also Published As

Publication number Publication date
JP3522177B2 (ja) 2004-04-26
US6607940B2 (en) 2003-08-19
US20010041386A1 (en) 2001-11-15

Similar Documents

Publication Publication Date Title
JP3839323B2 (ja) 半導体装置の製造方法
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
US6838315B2 (en) Semiconductor device manufacturing method wherein electrode members are exposed from a mounting surface of a resin encapsulator
KR100333384B1 (ko) 칩 사이즈 스택 패키지 및 그의 제조방법
JP3704304B2 (ja) リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JP2972096B2 (ja) 樹脂封止型半導体装置
US20040043537A1 (en) Method of manufacturing a semiconductor device having a flexible wiring substrate
US7888179B2 (en) Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof
JP2002076228A (ja) 樹脂封止型半導体装置
JP2002261228A (ja) リードフレーム
JPH0794553A (ja) 半導体装置およびその製造方法
JP2002009097A (ja) 半導体装置とその製造方法
JP3522177B2 (ja) 半導体装置の製造方法
US10707158B2 (en) Package with vertical interconnect between carrier and clip
US10943857B2 (en) Substrate with multi-layer resin structure and semiconductor device including the substrate
JP2000294715A (ja) 半導体装置及び半導体装置の製造方法
JP4145322B2 (ja) 半導体装置の製造方法
JP2004349316A (ja) 半導体装置及びその製造方法
JP2004014823A (ja) 半導体装置及びその製造方法
JP3660854B2 (ja) 半導体装置の製造方法
US4865193A (en) Tape carrier for tape automated bonding process and a method of producing the same
JP4010860B2 (ja) 混成集積回路装置およびその製造方法
US20160197030A1 (en) Integrated circuit (ic) package with thick die pad, and associated methods
JP2010050288A (ja) 樹脂封止型半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040203

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees