JP2004014823A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2004014823A
JP2004014823A JP2002166549A JP2002166549A JP2004014823A JP 2004014823 A JP2004014823 A JP 2004014823A JP 2002166549 A JP2002166549 A JP 2002166549A JP 2002166549 A JP2002166549 A JP 2002166549A JP 2004014823 A JP2004014823 A JP 2004014823A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor chip
leads
lead
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002166549A
Other languages
English (en)
Other versions
JP2004014823A5 (ja
Inventor
Fujio Ito
伊藤　富士夫
Hiromichi Suzuki
鈴木　博通
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Hitachi Solutions Technology Ltd
Original Assignee
Renesas Technology Corp
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Hitachi ULSI Systems Co Ltd filed Critical Renesas Technology Corp
Priority to JP2002166549A priority Critical patent/JP2004014823A/ja
Priority to KR1020030032807A priority patent/KR20040014178A/ko
Priority to US10/446,787 priority patent/US6893898B2/en
Priority to TW092114906A priority patent/TWI296138B/zh
Priority to CNA03141303XA priority patent/CN1469461A/zh
Publication of JP2004014823A publication Critical patent/JP2004014823A/ja
Publication of JP2004014823A5 publication Critical patent/JP2004014823A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】多ピン化に適した半導体装置の製造歩留まりの向上を図る。
【解決手段】本発明の半導体装置は、主面に複数の電極が配置された半導体チップと、
前記半導体チップの複数の電極に夫々電気的に接続された複数のリードと、
前記半導体チップ及び前記複数のリードを封止する樹脂封止体とを有し、
前記複数のリードは、前記樹脂封止体の実装面から露出し、かつ前記樹脂封止体の側面側に位置する第１の外部接続部を有する第１のリードと、前記第１のリードと隣り合う第２のリードであって、前記樹脂封止体の実装面から露出し、かつ前記第１の外部接続部よりも前記半導体チップ側に位置する第２の外部接続部を有する第２のリードとを含み、
前記第１及び第２のリードは、前記半導体チップに接着固定されている。
【選択図】　　　　図５

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造技術に関し、特に、樹脂封止体の裏面（実装面）に外部接続用端子を有する半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
半導体チップを樹脂封止体で封止する半導体装置においては、種々なパッケージ構造のものが提案され、実用化されている。例えば、特開平１１−３３０３４３号公報には、ＱＦＮ（ＱｕａｄＦｌａｔｐａｃｋＮｏｎ−ＬｅａｄｅｄＰａｃｋａｇｅ）型と呼ばれる半導体装置が開示されている。このＱＦＮ型半導体装置は、半導体チップの電極と電気的に接続されるリードに構成された外部接続部（外部端子部）が樹脂封止体の裏面（実装面）から露出するパッケージ構造になっているため、半導体チップの電極と電気的に接続されたリードが樹脂封止体の側面から突出して所定の形状に折り曲げ成形されたパッケージ構造、例えばＱＦＰ（ＱｕａｄＦｌａｔｐａｃｋＰａｃｋａｇｅ）型と呼ばれる半導体装置と比較して平面サイズの小型化を図ることができる。
【０００３】
ＱＦＮ型半導体装置は、リードフレームを用いた組立プロセスによって製造される。例えば、ダイパッドに半導体チップを搭載するパッケージ構造の場合、主に、リードフレームのフレーム本体に吊りリードを介して支持されたダイパッド（タブとも言う）に半導体チップを搭載し、その後、半導体チップの電極と、リードフレームのフレーム本体にタイバー（ダムバーとも言う）を介して支持されたリードとをボンディングワイヤで電気的に接続し、その後、半導体チップ、リード、ダイパッド、吊りリード及びボンディングワイヤ等を樹脂封止体で封止し、その後、リードフレームのフレーム本体からリード、タイバー及び吊りリード等を切断分離することによって製造される。ボンディングワイヤの一端側は半導体チップの電極に接続され、その他端側はリードの互いに反対側の主面及び裏面のうちの主面に接続される。リードの主面は樹脂封止体で覆われ、その裏面は樹脂封止体の互いに反対側の主面及び裏面（実装面）のうちの裏面から露出される。
【０００４】
ＱＦＮ型半導体装置の樹脂封止体は、大量生産に好適なトランスファ・モールディング法（移送成形法）によって形成される。トランスファ・モールディング法による樹脂封止体の形成は、成形金型のキャビティ（樹脂封止体形成部）の内部に、半導体チップ、リード、ダイパッド、吊りリード及びボンディングワイヤ等が位置するように、成形金型の上型と下型との間にリードフレームを位置決めし、その後、成形金型のキャビティの内部に樹脂を加圧注入することによって行われる。
【０００５】
ところで、リードに構成された外部接続部が樹脂封止体の裏面から露出するパッケージ構造は、成形金型の下型にリードの外部接続部が接するようにリードフレームを成形金型に位置決めし、その後、成形金型のキャビティの内部に樹脂を加圧注入することによって得られるが、この場合、キャビティの内部において、下型とリードの外部接続部との密着性が低いため、下型と外部接続部との間に樹脂が入り込み易く、外部接続部が薄膜状の不要樹脂体（レジンバリ）によって覆われてしまうといった不具合が発生し易い。
【０００６】
そこで、ＱＦＮ型半導体装置の製造においては、一般的に、成形金型の下型とリードフレームとの間に樹脂シート（樹脂フィルム）を介在し、この樹脂シートにリードの外部接続部が接するようにリードフレームを成形金型に位置決めし、その後、成形金型のキャビティの内部に樹脂を加圧注入する技術（以下、シートモールド技術と呼ぶ）が採用されている。このシートモールド技術の場合、キャビティの内部において樹脂シートとリードの外部接続部との密着性が高いため、外部接続部がレジンバリによって覆われてしまうといった不具合を抑制することができる。シートモールド技術については、例えは、特開平１１−２７４１９５号公報に開示されている。
【０００７】
【発明が解決しようとする課題】
しかしながら、ＱＦＮ型半導体装置においては、半導体チップに形成されるＬＳＩの高機能化、高性能化に伴って端子数を増加（多ピン化）しようとすると、次のような問題が生じる。
【０００８】
端子数を増加するためにはリードを微細化する必要があるが、リードの微細化に伴って外部接続部も微細化されてしまう。外部接続部の面積は、実装時の信頼性を確保するための所定の面積が必要であることから、あまり小さくすることができない。従って、パッケージサイズを変えずに多ピン化を図ろうとした場合、端子数をそれほど増やすことができないので、大幅な多ピン化ができない。
【０００９】
そこで、外部接続部の面積を確保し、パッケージサイズを変えずに多ピン化を図るためには、リードの外部接続部の幅を選択的に広くし外部接続部の配列を千鳥配列にすることが有効である。しかしながら、このような場合、モールド工程において、半導体チップ側に位置する外部接続部は、リードの他端側を上下方向からクランプする成形金型のクランプ部から遠くなるため、樹脂シートとリードの外部接続部との密着性が低下し、外部接続部がレジンバリによって覆われてしまうといった不具合が発生し易くなる。このような不具合は、半導体装置の製造歩留まりを低下させる要因となる。
【００１０】
本発明の目的は、多ピン化に適した半導体装置の製造歩留まりの向上を図ることが可能な技術を提供することにある。
【００１１】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１２】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００１３】
手段（１）：本発明の半導体装置は、主面に複数の電極が配置された半導体チップと、
前記半導体チップの複数の電極に夫々電気的に接続された複数のリードと、
前記半導体チップ及び前記複数のリードを封止する樹脂封止体とを有し、
前記複数のリードは、前記樹脂封止体の実装面から露出し、かつ前記樹脂封止体の側面側に位置する第１の外部接続部を有する第１のリードと、前記第１のリードと隣り合う第２のリードであって、前記樹脂封止体の実装面から露出し、かつ前記第１の外部接続部よりも前記半導体チップ側に位置する第２の外部接続部を有する第２のリードとを含み、
前記第１及び第２のリードは、前記半導体チップに接着固定されている。
【００１４】
手段（２）：本発明の半導体装置の製造は、以下工程を含んでいる。
互いに隣り合う第１及び第２のリードと、前記第１のリードに設けられた第１の外部接続部と、前記第２のリードに設けられ、かつ前記第１の外部接続部よりも前記リードの一端側に位置する第２の外部接続部とを有するリードフレームを準備すると共に、第１の合わせ面に第１のクランプ部及びこの第１のクランプ部に連なるキャビティを有する第１の型と、
前記第１の合わせ面と向かい合う第２の合わせ面に前記第１のクランプ部と向かい合う第２のクランプ部を有する第２の型とを有する成形型を準備する工程と、
半導体チップに前記第１及び第２のリードの一端側を接着固定する工程と、
前記半導体チップの主面に配置された複数の電極と前記第１及び第２のリードとを夫々電気的に接続する工程と、
前記第１及び第２のリードの一端側とは反対側の他端側を前記第１及び第２のクランプ部で上下方向から挟み込み、前記第１及び第２のリードと前記第２の合わせ面との間に配置された樹脂シートに前記第１及び第２の外部接続部を接触させた状態で前記キャビティの内部に樹脂を注入して、前記半導体チップ、前記第１及び第２のリードを樹脂封止する工程。
【００１５】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１６】
（実施形態１）
本実施形態１では、ＳＯＮ（ＳｍａｌｌＯｕｔ−ｌｉｎｅＮｏｎ−ＬｅａｄｅｄＰａｃｋａｇｅ）型の半導体装置に本発明を適用した例について説明する。
【００１７】
図１は、本実施形態１の半導体装置の外観（主面側）を示す平面図、
図２は、本実施形態１の半導体装置の外観（裏面側）を示す平面図（底面図）、
図３は、本実施形態１の半導体装置の内部構造（裏面側）を示す平面図、
図４は、図３の一部を拡大した断面図、
図５は、本実施形態１の半導体装置の内部構造を示す断面図（（ａ）は図３のＡ−Ａ線に沿う断面図，（ｂ）は図３のＢ−Ｂ線に沿う断面図）、
図６は、図５（ａ）の一部を拡大した断面図である。
【００１８】
図１乃至図５に示すように、本実施形態の半導体装置１ａは、１つの半導体チップ２と、複数のリード４からなる第１及び第２のリード群と、複数のボンディングワイヤ７と、樹脂封止体８とを有するパッケージ構造になっている。半導体チップ２、第１及び第２のリード群の各リード４、並びに複数のボンディングワイヤ７等は樹脂封止体８で封止されている。
【００１９】
半導体チップ２は、図３及び図５に示すように、厚さ方向と交差する平面形状が方形状になっており、本実施形態では例えば長方形になっている。半導体チップ２は、これに限定されないが、主に、半導体基板と、この半導体基板の主面に形成された複数のトランジスタ素子と、前記半導体基板の主面上において絶縁層、配線層の夫々を複数段積み重ねた多層配線層と、この多層配線層を覆うようしにて形成された表面保護膜（最終保護膜）とを有する構成になっている。絶縁層は、例えば酸化シリコン膜で形成されている。配線層は、例えばアルミニウム（Ａｌ）、又はアルミニウム合金、又は銅（Ｃｕ）、又は銅合金等の金属膜で形成されている。表面保護膜は、例えば、酸化シリコン膜又は窒化シリコン膜等の無機絶縁膜及び有機絶縁膜を積み重ねた多層膜で形成されている。
【００２０】
半導体チップ２は、互いに反対側に位置する主面（回路形成面）２ｘ及び裏面２ｙを有し、半導体チップ２の主面２ｘ側には集積回路として例えばＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）からなる記憶回路が形成されている。この記憶回路は、主に、半導体基板の主面に形成されたトランジスタ素子及び多層配線層に形成された配線によって構成されている。
【００２１】
半導体チップ２の主面２ｘには複数の電極２ａが配置されている。複数の電極２ａは、半導体チップ２の主面２ａの２つの中心線のうちの一方の中心線（本実施形態では半導体チップ２の長辺方向と同一方向の中心線）に沿って配列された中央配列になっている。複数の電極パッド２ａは、半導体チップ２の多層配線層のうちの最上層の配線層に形成され、半導体チップ２の表面保護膜に夫々の電極２ａに対応して形成されたボンディング開口によって露出されている。
【００２２】
樹脂封止体８は、図１、図２及び図５に示すように、厚さ方向と交差する平面形状が方形状になっており、本実施形態では例えば長方形になっている。樹脂封止体８は互いに反対側に位置する主面８ｘ及び裏面（実装面）８ｙを有し、樹脂封止体８の平面サイズは半導体チップ２の平面サイズよりも大きくなっている。
【００２３】
樹脂封止体８は、低応力化を図る目的として、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたビフェニール系の樹脂で形成されている。この樹脂封止体８は、大量生産に好適なトランスファモールディング法で形成されている。トランスファモールデイング法は、ポット、ランナー、流入ゲート及びキャビティ等を備えたモールド金型を使用し、ポットからランナー及び流入ゲートを通してキャビティ内に樹脂を加圧注入して樹脂封止体を形成する方法である。本実施形態では、樹脂シートを用いて樹脂封止体８を形成するシートモールド技術を採用している。
【００２４】
第１のリード群の各リード４は、図３乃至図５に示すように、半導体チップ２の互いに反対側に位置する２つの長辺のうちの一方の長辺に沿って配置され、第２のリード群の各リード４は、半導体チップ２の他方の長辺に沿って配置されている。半導体チップ２の一方の長辺は樹脂封止体８の互いに反対側に位置する２つの側面（８ａ，８ｂ）のうちの一方の側面８ｂと同一側に位置し、半導体チップ２の他方の長辺は樹脂封止体８の他方の側面８ａと同一側に位置している。
【００２５】
第１のリード群の各リード４は、半導体チップ２の主面２ｘの外周辺を横切るようにして延在し、一端側が半導体チップ２に接着固定され、他端側が樹脂封止体８の一方の側面８ａ側に配置されている。第２のリード群の各リード４は、半導体チップ２の主面２ｘの外周辺を横切るようにして延在し、一端側が半導体チップ２に接着固定され、他端側が樹脂封止体８の他方の側面８ｂ側に配置されている。本実施形態において、第１及び第２のリード群の各リード４の一端側は、複数の電極２ａの配列方向に沿って配列され、樹脂からなる絶縁性テープ３を介在して半導体チップ２の主面２ｘに接着固定されている。また、第１及び第２ののリード群の各リード４の他端側は、樹脂封止体８の側面（８ａ，８ｂ）の長手方向（半導体チップの長辺と同一方向）に沿って配列されている。
【００２６】
半導体チップ２の複数の電極２ａは、第１及び第２のリード群の各リード４に夫々電気的に接続されている。本実施形態において、半導体チップ２の電極２ａとリード４との電気的な接続はボンディングワイヤ７で行われ、ボンディングワイヤ７の一端側は半導体チップ２の電極２ａに接続され、ボンディングワイヤ７の他端側はリード４の一端側に接続されている。ボンディングワイヤ７としては、例えば金（Ａｕ）ワイヤを用いている。また、ワイヤ７の接続方法としては、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング（ボールボンディング）法を用いている。
【００２７】
第１及び第２のリード群において、複数のリード４は、互いに隣り合う第１のリード４ａ及び第２のリード４ｂを含んでいる。第１のリード４ａは、樹脂封止体８の裏面から露出し、かつ樹脂封止体８の側面側に位置する第１の外部接続部５ａを有する構成になっている。第２のリード４ｂは、樹脂封止体８の裏面８ｙから露出し、かつ第１の外部接続部５ａよりも半導体チップ２側、換言すれば、第１の外部接続部５ａよりもリード４の一端側に位置する第２の外部接続部５ｂを有する構成となっている。第１のリード４ａ及び第２のリード４ｂは、樹脂封止体８の長手方向（半導体チップの長辺方向）に沿って交互に繰り返し配置されている。即ち、第１及び第２のリード群は、第１の外部接続部５ａを有する第１のリード４ａ及び第２の外部接続部５ｂを有する第２のリード４ｂを一方向に交互に繰り返し配置した構成となっている。
【００２８】
樹脂封止体８の裏面８ｙには、図２に示すように、複数の外部接続部５からなる第１及び第２の端子群が配置されている。第１の端子群の各外部接続部５は、樹脂封止体８の第１の側面８ａ側に樹脂封止体８の長手方向に沿って配置され、第２の端子群の各外部接続部５は、樹脂封止体８の第２の側面８ｂ側に樹脂封止体８の長手方向に沿って配置されている。第１及び第２の端子群において、複数の外部接続部５は、樹脂封止体８の側面（８ａ，８ｂ）側に位置する第１の外部接続部５ａと、この第１の外部接続部５ａよりも樹脂封止体８の側面から離れて位置する第２の外部接続部５ｂとを含み、第１及び第２の外部接続部（５ａ，５ｂ）は樹脂封止体８の長手方（半導体チップの長辺方向）に沿って交互に繰り返し配置されている。即ち、第１及び第２の端子群は、第１の外部接続部５ａ及び第２の外部接続部５ｂを一方向に沿って繰り返し配置した千鳥配列になっている。
【００２９】
複数のリード４（４ａ，４ｂ）は、図６に示すように、半導体チップ２の主面２ｘ上を延在する第１の部分４ｍ１と、この第１の部分４ｍ１から樹脂封止体８の裏面８ｙ側に折れ曲がる第２の部分４ｍ２と、この第２の部分４ｍ２から樹脂封止体８の側面に向かって延びる第３の部分４ｍ３とを有する構成になっている。
【００３０】
第１及び第２の外部接続部（５ａ，５ｂ）は、図３乃至図５に示すように、半導体チップ２の周囲において、第１及び第２のリード（４ａ，４ｂ）の夫々の第３の部分４ｍ３に設けられている。
【００３１】
図５及び図６に示すように、外部接続部（５ａ，５ｂ）５は、リード（４ａ，４ｂ）と一体に形成されており、外部接続部５の厚さはリード４の第３の部分４ｍ３の厚さよりも厚くなっている。本実施形態において、外部接続部５の厚さは例えば１２５μｍ〜１５０μｍ程度であり、外部接続部５以外のリード４の厚さ、即ち他の部分での厚さは例えば６５μｍ〜７５μｍ程度である。
【００３２】
外部接続部５は、詳細に図示していないが、樹脂封止体８の裏面８ｙから外側に突出し、その先端部分は例えばメッキ法若しくは印刷法によって形成された半田層（メッキ層）９で覆われている。本実施形態の半導体装置１ａは、これらの外部接続部５を配線基板の電極（フットプリント，ランド，パッド）に半田付けすることによって実装される。
【００３３】
図４に示すように、外部接続部（５ａ，５ｂ）５の幅５Ｗは、リード（４ａ，４ｂ）４の第３の部分４ｍ３の幅４Ｗよりも広くなっている。また、第１の外部接続部５ａと第２の外部接続部５ｂとの間隔５Ｓは、第１のリード４ａの第３の部分４ｍ３と第２のリード４ｂの第３の部分４ｍ３との間隔４Ｓよりも狭くなっている。また、樹脂封止体８の側面（８ａ，８ｂ）から第２の外部接続部５ｂまでの距離Ｌ２は、樹脂封止体８の側面（８ａ，８ｂ）から第１の外部接続部５ａまでの距離Ｌ１よりも長くなっている。本実施形態において、幅５Ｗは例えば３００μｍ程度であり、幅４Ｗは例えば２００μｍ程度である。また、間隔５Ｓは例えば１００μｍ程度であり、間隔４Ｓは例えば３００μｍ程度である。また、距離Ｌ２は例えば０．８ｍｍ程度であり、距離Ｌ１は例えば０．１ｍｍ程度である。
【００３４】
本実施形態の半導体装置１ａは、樹脂封止体８の裏面８ｙから露出する複数の外部接続部５を樹脂封止体８の長手方向に沿って千鳥配列で配置したパッケージ構造になっている。このようなパッケージ構造にすることにより、実装時の信頼性を確保するために必要な外部接続部５の面積を確保してリード４の微細化を図ることができるため、パッケージサイズを変えずに多ピン化を図ることができる。
【００３５】
次に、半導体装置１ａの製造に使用されるリードフレームについて、図７乃至図９を用いて説明する。
【００３６】
図７は、リードフレームの一部を示す平面図、
図８は、図７の一部を拡大した平面図、
図９は、リードフレームの一部を示す断面図（（ａ）は第１のリードに沿う断面図，（ｂ）は第２のリードに沿う断面図）である。
【００３７】
図７に示すように、リードフレームＬＦ１は、フレーム本体１０で区画された複数の製品形成領域１１をリードフレームＬＦ１の長手方向に配置した多連構造になっている。各製品形成領域１１には、図８及び図９に示すように、第１及び第２のリード（４ａ，４ｂ）を含む複数のリード４からなる第１及び第２のリード群が配置されている。本実施形態において、製品形成領域１１は長方形の平面形状になっている。第１及び第２のリード群は、製品形成領域１１の短辺方向において、互いに向かい合い、かつ離間して配置されている。第１及び第２のリード群の各リード４は、製品形成領域１１の長辺方向に沿って配置されている。第１及び第２のリード群において、互いに隣り合うリード４はタイバー１２を介して連結されている。また、複数のリード４の夫々の一端側のボンディング面にはメッキ層６が設けられており、ボンディング面と反対側の面には製品形成領域１１の長辺方向に沿って延在する絶縁性テープ３が貼り付けられている。また、複数のリード４の夫々の他端側はフレーム本体１０に連結されている。
【００３８】
リードフレームＬＦ１を製造するには、まず、板厚が１２５μｍ〜１５０μｍ程度のＣｕ、Ｃｕ合金、又はＦｅ−Ｎｉ合金等からなる金属板を準備し、リード４を形成する箇所の片面をフォトレジスト膜で被覆する。また、外部接続部５を形成する箇所は、両面をフォトレジスト膜で被覆する。そして、この状態で金属板を薬液によってエッチングし、片面がフォトレジスト膜で被覆された領域の金属板の板厚を例えば半分程度（６５μｍ〜７５μｍ）まで薄くする（ハーフエッチング）。このような方法でエッチングを行うことにより、両面共にフォトレジスト膜で被覆されていない領域の金属板は完全に消失し、片面がフォトレジスト膜で被覆された領域に厚さ６５μｍ〜７５μｍ程度のリード４が形成される。また、両面がフォトレジスト膜で被覆された領域の金属板は薬液によってエッチングされないので、エッチング前と同じ厚さ（１２５μｍ〜１５０μｍ）を有する突起状の外部接続部５が形成される。次に、フォトレジスト膜を除去し、その後、リード４の一端側のボンディング面にメッキ層６を形成し、その後、リード４に折り曲げ加工を施すことによって、図７乃至図９に示すリードフレームＬＦ１が完成する。
【００３９】
次に、半導体装置１ａの製造に用いられる成形金型について、図１１乃至図１４を用いて説明する。
【００４０】
図１１は、半導体装置１ａの製造工程中のモールド工程において、第１のリードに沿う断面図、
図１２は、図１１の一部を拡大した断面図、
図１３は、半導体装置１ａの製造工程中のモールド工程において、第２のリードに沿う断面図、
図１４は、図１３の一部を拡大した断面図である。
【００４１】
図１１乃至図１４に示すように、成形金型２０は、これに限定されないが、上下に分割された上型２１及び下型２２を有し、更に、ポット、カル部、ランナー、樹脂注入ゲート、キャビティ２３、エアーベント等を有する構成となっている。上型２１は、第１の合わせ面に、第１のクランプ部２１ａと、この第１のクランプ部２１ａに連なるキャビティ２３と、このキャビティ２３に樹脂注入ゲートを介して一端側が連なるランナーと、このランナーの他端側に連なるカル部と、このカル部に連なるポット部と、キャビティ２３に連なるエアーベントとを有し、下型２２は、第１の合わせ面と向かい合う第２の合わせ面に、第１のクランプ部と向かい合う第２のクランプ部２２ａを有する構成になっている。キャビティ２３は、上型２１の第１のクランプ部２１ａから上型２１の深さ方向に窪んだ構成になっている。キャビティ２３の平面形状は方形状になっており、本実施形態では長方形になっている。
【００４２】
シートモールド技術による樹脂封止体の形成では、成形金型２０の下型２２とリードフレームＬＦ１との間に樹脂シート（樹脂フィルム）２４が位置するように、成形金型２０の上型２１と下型２２との間にリードフレームＬＦ１を位置決めし、その後、ポットからカル部、ランナー及び樹脂注入ゲートを通してキャビティ２３の内部に樹脂を加圧注入することによって行われる。シートモールド技術では、一般的に熱硬化性の樹脂が用いられるため、樹脂シート２４としては樹脂封止体形成時の温度に耐える耐熱性の樹脂シートを用いる。また、スタンドオフ・パッケージ構造にするには、成形金型２０のクランプ力（締め付け力）によってリード４の外部接続部５を樹脂シート２４に食い込ませる必要があるため、成形金型２０のクランプ力で容易に潰すことが可能な柔軟性のある樹脂シート（可撓性樹脂シート）２４を用いる。
【００４３】
次に、半導体装置１ａの製造について、図１０乃至図１４を用いて説明する。
【００４４】
図１０は、半導体装置１ａの製造工程中における断面図（（ａ）はダイボンディング工程での断面図，（ｂ）はワイヤボンディング工程での断面図）である。
【００４５】
まず、図７乃至図９に示すリードフレームＬＦ１を準備し、その後、図１０（ａ）に示すように、リードフレームＬＦ１に半導体チップ２を接着固定する。リードフレームＬＦ１と半導体チップ２との接着固定は、絶縁性テープ３を介在して、半導体チップ２の主面２ｘにリード４の一端側（第１の部分４ｍ１）を接着固定することによって行われる。
【００４６】
次に、図１０（ｂ）に示すように、半導体チップ２の主面２ｘに配置された複数の電極２ａと複数のリード４とを複数のボンディングワイヤ７で夫々電気的に接続する。ボンディングワイヤ７の一端側は、半導体チップ２の電極２ａに接続され、他端側はリード４の一端側のボンディング面に設けられたメッキ層６に接続される。
【００４７】
次に、図１１乃至図１４に示す成形金型２０を準備し、その後、同図に示すように、成形金型２０の上型２１と下型２２との間にリードフレームＬＦ１を位置決めする。
【００４８】
リードフレームＬＦ１の位置決めは、リードフレームＬＦ１と下型２２の合わせ面との間に樹脂シート２４が介在する状態で行われる。
また、リードフレームＬＦ１の位置決めは、キャビティ２３の内部に、半導体チップ２、ボンディングワイヤ７等が位置する状態で行われる。
【００４９】
また、リードフレームＬＦ１の位置決めは、リード（４ａ，４ｂ）４の他端側を上型２１の第１のクランプ部２１ａ及び下型２２の第２のクランプ部２２ａで上下方向から挟み込み、リード（４ａ，４ｂ）４と下型２２の第２の合わせ面との間に配置された樹脂シート２４に外部接続部（５ａ，５ｂ）５を接触させた状態で行われる。
【００５０】
次に、前述のようにリードフレームＬＦ１を位置決めした状態で、成形金型２０のポットからカル部、ランナー及び樹脂注入ゲートを通してキャビティ２３の内部に例えば熱硬化性の樹脂を加圧注入して樹脂封止体８を形成する。半導体チップ２、複数のリード４、複数のボンディングワイヤ７等は、樹脂封止体８によって封止される。
【００５１】
この工程において、樹脂封止体８の裏面８ｙから外部接続部５が露出し、かつ樹脂封止体８の裏面８ｙから外側に外部接続部５が突出するスタンドオフ・パッケージがほぼ完成する。
【００５２】
次に、リードフレームＬＦ１に貼り付いた樹脂シート２４を剥がして成形金型２０からリードフレームＬＦ１を取り出し、その後、樹脂封止体８の硬化を促進するキュア工程を施した後、タイバー１２を分離する切断工程、フレーム本体１０からリード４を分離する切断工程等をほどこすことにより、本実施形態の半導体装置１ａがほぼ完成する。
【００５３】
本実施形態の半導体装置の製造工程中におけるモールド工程では、リードフレームＬＦ１と成形金型２０の下型２２との間に樹脂シート２４を配置したシートモールド技術を採用し、樹脂シート２４にリード４の外部接続部５を接触させた状態でリード４の他端側を上型２１のクランプ部２１ａと下型２２のクランプ部２２ａとで上下方向から挟み込んでいる。このようにすると、リード４の外部接続部５が成型金型２０（上型２１及び下型２２）の押圧力によって樹脂シート２４を押さえ付けるため、外部接続部５の先端部が樹脂シート２４に食い込む。この結果、キャビティ２３の内部に樹脂を注入して樹脂封止体８を形成した後、成型金型２０からリードフレームＬＦ１を取り出すと、樹脂シート２４に食い込んでいた外部接続部５の先端部が樹脂封止体８の裏面８ｙから外部に突出する。
【００５４】
また、成型金型２０のクランプ力によってリードフレームＬＦ１を押さえ付けると、リードフレームＬＦ１を構成する金属板のバネ力によって、リード４の先端側である一端側に上向きの力が作用する。そのため、本実施形態のように、複数の外部接続部５を千鳥配列にした場合は、リード４の他端側に近い位置に外部接続部５（５ａ）が形成されたリード４（４ａ）と、外部接続部５ａよりもリード４の他端側から遠い位置に外部接続部５（５ｂ）が形成されたリード４（４ｂ）とでは、外部接続部５が樹脂シート２４を押さえ付ける力に差が生じる。即ち、リード４ｂに形成された外部接続部５ｂは、リード４ａに形成された外部接続部５ａに比べて樹脂シート２４を押さえる力が弱くなる。この結果、成形金型２０のクランプ部から外部接続部５ａよりも遠い外部接続部５ｂは、樹脂シート２４との密着性が低下し、外部接続部５ｂがレジンバリによって覆われてしまうといった不具合が発生し易くなる。
【００５５】
これに対し、本実施形態では、リード４の一端側を半導体チップ２の主面２ｘに接着固定した状態で樹脂封止している。このような状態で樹脂封止することにより、成型金型２０のクランプ力によってリードフレームＬＦ１を押さえ付けることによって生じるリード４の反りを抑制できるため、樹脂シート２４を押さえる外部接続部５ｂの押さえ力の低下を抑制できる。従って、成型金型２０のクランプ部から遠い外部接続部５ｂと樹脂シート２４との密着性を確保できるため、外部接続部５ｂがレジンバリによって覆われてしまうといった不具合の発生を抑制できる。この結果、半導体装置１ａの製造歩留まりの向上を図ることができる。
【００５６】
（実施形態２）
図１５は、本実施形態２の半導体装置の断面図（（ａ）は第１のリードに沿う断面図，（ｂ）は第２のリードに沿う断面図）、
図１６は、本実施形態２の半導体装置の製造工程中のモールド工程において、第１のリードに沿う断面図、
図１７は、本実施形態２の半導体装置の製造工程中のモールド工程において、第２のリードに沿う断面図である。
【００５７】
図１５に示すように、本実施形態２の半導体装置１ｂは、基本的に前述の実施形態１と同様の構成になっており、以下の構成が異なっている。
【００５８】
即ち、前述の実施形態１の半導体装置１ａでは、半導体チップ２の裏面２ｙが樹脂封止体８の樹脂で覆われたパッケージ構造になっているが、本実施形態２の半導体装置１ｂでは、半導体チップ２の裏面２ｙが樹脂封止体８の主面８ｘから露出するパッケージ構造、換言すれば、半導体チップ２の裏面２ｙが樹脂封止体８の樹脂で覆われないパッケージ構造になっている。
【００５９】
このようなパッケージ構造は、モールド工程において、図１６及び図１７に示すように、半導体チップ２の裏面２ｙをこの裏面２ｙと向かい合うキャビティ２３の内壁面に接触させた状態で樹脂封止することで得られる。
【００６０】
このようなパッケージ構造においても、前述の実施形態と同様の効果が得られる。
【００６１】
また、本実施形態では、リード４の一端側を半導体チップ２の主面２ｘに接着固定させ、半導体チップ２の裏面２ｙをキャビティ２３の内壁面に接触させた状態で樹脂封止している。このような状態で樹脂封止することにより、成型金型２０のクランプ力でリードフレームＬＦ１を押さえ付けることによって生じるリード４の反りを更に抑制できるため、外部接続部５ｂがレジンバリによって覆われてしまうといった不具合の発生を更に抑制できる。
【００６２】
（実施形態３）
図１８は、本実施形態３の半導体装置の断面図（（ａ）は第１のリードに沿う断面図，（ｂ）は第２のリードに沿う断面図）である。
【００６３】
図１８に示すように、本実施形態３の半導体装置１ｃは、基本的に前述の実施形態１と同様の構成になっており、以下の構成が異なっている。
【００６４】
即ち、前述の実施形態１の半導体装置１ａでは、半導体チップ２の主面２ｘが樹脂封止体８の裏面８ｙ側に位置するパッケージ構造、換言すれば半導体チップ２の裏面２ｙと樹脂封止体８の裏面８ｙとが同一側に位置するパッケージ構造になっているが、本実施形態３の半導体装置１ｂでは、半導体チップ２の裏面２ｙが樹脂封止体８の裏面８ｙ側に位置するパッケージ構造、換言すれば半導体チップ２の裏面２ｙと樹脂封止体８の裏面８ｙとが同一側に位置するパッケージ構造になっている。このような半導体装置１ｃにおいても、前述の実施形態１と同様の効果が得られる。
【００６５】
（実施形態４）
本実施形態４は、２つの半導体チップを１つの樹脂封止体で封止した半導体装置に本発明を適用した例である。
【００６６】
図１９及び図２０は、本実施形態の半導体装置の製造工程を示す断面図（（ａ），（ｂ），（ｃ））である。
【００６７】
本実施形態の半導体装置１ｄは、図２０（ｄ）に示すように、同一構造の２つの半導体チップ２をその裏面同士が向かい合う状態で積層し、この２つの半導体チップ２を１つの樹脂封止体８で封止したパッケージ構造になっている。本実施形態の半導体装置１ｄは、同一のリードパターンを有する２枚のリードフレームを重ね合わせて製造されるため、２つの半導体チップ２の合わせ面を境にして上側の構造及び下側の構造がほぼ対称になっている。
【００６８】
一方の半導体チップ２（図中、上側）の互いに反対側に位置する２つの長辺のうちの一方の長辺側には、その一方の長辺に沿って複数のリード４が配置され、他方の長辺側においてもその他方の長辺に沿って複数のリード４が配置されている。一方の長辺側の複数のリード４は、一端側が絶縁性テープ３を介在して一方の半導体チップ２の主面に接着固定され、他端側が樹脂封止体８の側面８ａ側に配置されている。他方の長辺側の複数のリード４は、一端側が絶縁性テープ３を介在して一方の半導体チップ２の主面に接着固定され、他端側が樹脂封止体８の側面８ｂ側に配置されている。
【００６９】
他方の半導体チップ２（図中、下側）の互いに反対側に位置する２つの長辺のうちの一方の長辺側には、その一方の長辺に沿って複数のリード４が配置され、他方の長辺側においてもその他方の長辺に沿って複数のリード４が配置されている。一方の長辺側の複数のリード４は、一端側が絶縁性テープ３を介在して一方の半導体チップ２の主面に接着固定され、他端側が樹脂封止体８の側面８ａ側に配置されている。他方の長辺側の複数のリード４は、一端側が絶縁性テープ３を介在して他方の半導体チップ２の主面に接着固定され、他端側が樹脂封止体８の側面８ｂ側に配置されている。
【００７０】
樹脂封止体８の主面には複数の外部接続部５が配置されている。また、樹脂封止体８の裏面においても複数の外部接続部５が配置されている。これらの外部接続部５は、前述の実施形態１と同様の千鳥配列になっている。従って、本実施形態の半導体装置１ｄは、樹脂封止体８の主面又は裏面を実装面として配線基板に実装することができる。また、同一の２つの半導体装置１ｄを上下方向に積み重ねて実装することもできる。
【００７１】
本実施形態のリード４は、前述の実施形態１のリード４と比較して形状が異なっている。実施形態１のリード４は２つの折り曲げ箇所を有する形状になっているが、本実施形態のリード４は４つの折り曲げ箇所を有する形状になっている。従って、本実施形態のリード４は、半導体チップ２の主面上を延在する第１の部分と、この第１の部分から樹脂封止体８の実装面（主面又は裏面）側に折れ曲がる第２の部分と、この第２の部分から樹脂封止体８の側面に向かって延びる第３の部分と、この第３の部分から半導体チップ２側に折れ曲がる第４の部分と、この第４の部分から樹脂封止体８の側面に向かって延びる第５の部分とを有する構成になっている。外部接続部５は、実施形態１と同様に、第３の部分に設けられている。
【００７２】
上側のリード４の第５の部分は、対応する下側のリード４の第５の部分に電気的にかつ機械的に接続されている。
【００７３】
次に、半導体装置１ｄの製造について、図１９及び図２０を用いて説明する。
【００７４】
まず、同一のリードパターンを有する２枚のリードフレームを準備し、一方及び他方のリードフレームに半導体チップ２を接着固定する。リードフレームと半導体チップ２との接着固定は、図１９（ａ）に示すように、絶縁性テープ３を介在して半導体チップ２の主面にリード４の一端側を接着固定することによって行われる。
【００７５】
次に、一方及び他方のリードフレームにおいて、図１９（ｂ）に示すように、半導体チップ２の電極とリード４とをボンディングワイヤ７で電気的に接続する。一方のリードフレームのリード４と半導体チップ２の電極との接続は、他方のリードフレームのリード４と半導体チップ２の電極との接続に対してワイヤ７の引き回しが左右逆になるように逆ボンディングで行う。
【００７６】
次に、図１９（ｃ）及び図２０（ａ）に示すように、一方のリードフレームの半導体チップ２と他方のリードフレームの半導体チップ２の裏面同士を向かい合わせた状態で、一方及び他方のリードフレームを重ね合わせ、その後、一方のリードフレームのリード４の第５の部分と他方のリードフレームのリード４の第５の部分とを電気的にかつ機械的に接続する。このリード４の接続は、例えばレーザ溶接にて行う。
【００７７】
次に、図２０（ｂ）に示すように、２つの半導体チップ２、一方及び他方のリードフレームのリード４、並びにボンディングワイヤ７等を樹脂で封止して樹脂封止体８を形成する。この樹脂封止体８の形成は、実施形態１と同様のシートモールド技術を用いて行う。但し、本実施形態の場合は、成形金型の下型とリードフレームとの間、及び成形金型の上型とリードフレームとの間に樹脂シートを介在して行う。これにより、樹脂封止体８の主面及びその裏面に千鳥状に複数の外部接続部５が配置されたパッケージが形成される。
【００７８】
次に、リードフレームに貼り付いた樹脂シートを剥がして成形金型からリードフレームを取り出し、その後、図２０（ｃ）に示すように、樹脂封止体８から露出する外部接続部５の先端部に半田層９を形成し、その後、樹脂封止体８の硬化を促進するキュア工程を施した後、２枚のリードフレームのタイバーを分離する切断工程、フレーム本体からリード４を分離する切断工程等をほどこすことにより、本実施形態の半導体装置１ｄがほぼ完成する。
【００７９】
このように、本実施形態の半導体装置１ｄは、１つの樹脂封止体８で２つの半導体チップ２を封止したパッケージ構造になっているので、高密度実装が可能となる。
【００８０】
また、本実施形態の半導体装置１ｄは、樹脂封止体８の主面及びその裏面に千鳥状に複数の外部接続部５が配置されたパッケージ構造になっているので、樹脂封止体８の主面又は裏面を実装面として配線基板に実装することができる。また、同一の２つの半導体装置１ｄを上下方向に積み重ねて実装することもできるので、更に高密度実装が可能となる。
【００８１】
（実施形態５）
本実施形態５は、２つの半導体チップを積層した半導体装置をスルーモールド方式で製造する例である。
【００８２】
図２１乃至図２３は、本実施形態５の半導体装置の製造工程を示す断面図（（ａ），（ｂ））である。
【００８３】
まず、同一のリードパターンを有する多連構造の２枚のリードフレームを準備し、その後、実施形態４と同様のダイボンディング工程、ワイヤボンディング工程を施し、その後、図２１（ａ）に示すように、一方のリードフレームの半導体チップ２と他方のリードフレームの半導体チップ２の裏面同士を向かい合わせた状態で、一方及び他方のリードフレームを重ね合わせる。
【００８４】
次に、図２１（ｂ）に示すように、重ね合わせた２枚のリードフレームと成形金型３０の上型３１との間、重ね合わせた２枚のリードフレームと成形金型３０の下型３２との間に夫々樹脂シート２４を介在して、重ね合わせた２枚のリードフレームを成形金型３０の上型３１と下型３２との間に位置決めする。本実施形態の２枚のリードフレームは、複数の製品形成領域を行列状に配置している。従って、成形金型３０においても、リードフレームの製品形成領域に対応して複数のキャビティ３３を行列状に配置している。成形金型３０においては、複数のキャビティからなる列毎に樹脂注入ゲート３４が設けられ、樹脂注入ゲート３４は、各列の初段のキャビティ３３に連結されている。各列の隣り合うキャビティ３３は、スルーゲート３５（図２２（ａ）参照）で連結されている。
【００８５】
次に、成形金型３０のポットからランナー、樹脂注入ゲート３４等を通してキャビティ３３の内部に樹脂を加圧注入して、図２２（ａ）に示すように、２つの半導体チップ２、一方及び他方のリードフレームのリード４、並びにボンディングワイヤ７等を樹脂で封止して樹脂封止体８を形成する。
【００８６】
次に、図２２（ｂ）に示すように、成形金型３０から２枚のリードフレームを取り出し、その後、一方のリードフレームのリード４の第５の部分と他方のリードフレームのリード４の第５の部分とを電気的にかつ機械的に接続する。このリード４の接続は、例えばレーザ溶接にて行う。
【００８７】
次に、図２３（ａ）に示すように、樹脂封止体８から露出する外部接続部５の先端部に半田層９を形成し、その後、樹脂封止体８の硬化を促進するキュア工程を施した後、２枚のリードフレームのタイバーを分離する切断工程、フレーム本体からリード４を分離する切断工程等をほどこすことにより、図２３（ｂ）に示す本実施形態の半導体装置１ｅがほぼ完成する。
【００８８】
このように、本実施形態においても、前述の実施形態４と同様の効果が得られる。
【００８９】
（実施形態６）
本実施形態６は、２つの半導体チップを積層した半導体装置を一括モールド方式で製造する例である。
【００９０】
図２４乃至図２５は、本実施形態の半導体装置の製造工程を示す断面図（（ａ），（ｂ），（ｃ））、
図２６は、本実施形態の半導体装置の内部構造を示す断面図である。
【００９１】
本実施形態６の半導体装置１ｇは、樹脂封止体８の主面と裏面の平面サイズがほぼ同一となっており、樹脂封止体８の側面はその主面及び裏面に対してほぼ垂直になっている。本実施形態の半導体装置１ｇの製造においては、一括モールド方式が採用されている。従って、半導体装置１ｇは、後で詳細に説明するが、リードフレームの複数の製品形成領域に夫々搭載された半導体チップを一括して１つの樹脂封止体で封止した後、リードフレーム及び樹脂封止体を製品形成領域毎に分割することによって製造される。
【００９２】
本実施形態の半導体装置１ｇの製造について、図２４及び図２５を用いて説明する。
【００９３】
まず、同一のリードパターンを有する多連構造の２枚のリードフレームを準備し、その後、実施形態４と同様のダイボンディング工程、ワイヤボンディング工程を施し、その後、図２４（ａ）に示すように、一方のリードフレームの半導体チップ２と他方のリードフレームの半導体チップ２の裏面同士を向かい合わせた状態で、一方及び他方のリードフレームを重ね合わせる。この時、半田材又は導電性の接着材を用いて、一方のリードフレームのリード４の第５の部分と他方のリードフレームのリード４の第５の部分とを電気的にかつ機械的に接続する。
【００９４】
次に、図２４（ｂ）に示すように、重ね合わせた２枚のリードフレームと成形金型４０の上型４１との間、重ね合わせた２枚のリードフレームと成形金型４０の下型４２との間に夫々樹脂シート２４を介在して、重ね合わせた２枚のリードフレームを成形金型３０の上型３１と下型３２との間に位置決めする。本実施形態の２枚のリードフレームは、複数の製品形成領域を行列状に配置している。本実施形態の成形金型４０は、リードフレームの複数の製品形成領域を一括して配置できるキャビティ４３を備えている。
【００９５】
次に、成形金型４０のポットからランナー、樹脂注入ゲート４４等を通してキャビティ４３の内部に樹脂を加圧注入して、図２５（ａ）に示すように、２つの半導体チップ２、一方及び他方のリードフレームのリード４、並びにボンディングワイヤ７等を樹脂で封止して樹脂封止体８を形成する。
【００９６】
次に、成形金型４０から２枚のリードフレームを取り出し、その後、図２５（ｂ）に示すように、樹脂封止体８から露出する外部接続部５の先端部に半田層９を形成し、その後、図２５（ｃ）に示すように、２枚のリードフレーム及び樹脂封止体８を製品形成領域毎に分割することにより、本実施形態の半導体装置１ｇがほぼ完成する。
【００９７】
このように、本実施形態においても、前述の実施形態４と同様の効果が得られる。
【００９８】
（実施形態７）
図２７は、本実施形態の半導体装置の内部構造を示す断面図である。
【００９９】
図２７に示すように、本実施形態の半導体装置１ｈは、基本的に前述の実施形態６と同様の構成になっており、以下の構成がことなっている。
【０１００】
即ち、実施形態６の半導体装置１ｈは、樹脂封止体８の主面及びその裏面に千鳥状に複数の外部接続部５が配置されたパッケージ構造になっているが、本実施形態の半導体装置１ｈは、樹脂封止体８の裏面側のみ、複数の外部接続部５が千鳥状に配置されたパッケージ構造になっている。このようなパッケージ構造の半導体装置１ｈは、２枚のリードフレームのうち一方のリードフレームとして、リード４に外部接続部５を持たないリードフレームを用し、一括モールド方式によって製造する。本実施形態の半導体装置１ｈにおいても、実施形態１と同様の効果が得られる。
【０１０１】
（実施形態８）
図２８は、本実施形態の半導体装置の内部構造を示す断面図である。
【０１０２】
本実施形態の半導体装置１ｊは、１つの半導体チップ２を１つの樹脂封止体８で封止したパッケージ構造になっている。本実施形態の半導体装置１ｊは、１枚のリードフレームを用い、一括モールド方式によって製造する。本実施形態の半導体装置１ｊにおいても、実施形態１と同様の効果が得られる。
【０１０３】
（実施形態９）
図２９は、本実施形態の半導体装置の内部構造を示す断面図である。
【０１０４】
本実施形態の半導体装置１ｋは、異なる構造の２つの半導体チップ（２，５０）をその裏面同士が向かい合う状態で積層し、この２つの半導体チップを１つの樹脂封止体８で封止したパッケージ構造になっており、さらに、樹脂封止体８の裏面側のみ、複数の外部接続部５が千鳥状に配置されたパッケージ構造になっている。半導体チップ５０の電極は、リード４と形状が異なるリード５１にボンディングワイヤを介して電気的に接続され、リード５１は、リード４の第５の部分に電気的にかつ機械的に接続されている。本実施形態においても、高密度実装が可能となる。
【０１０５】
（実施形態１０）
図３０は、本実施形態の半導体装置の内部構造を示す断面図である。
【０１０６】
図３０に示すように、本実施形態の半導体装置１ｍは、基本的に実施形態９と同様の構成になっており、以下の構成が異なっている。
【０１０７】
即ち、半導体チップ５０は、半導体チップ５０と半導体チップ２との間に引き伸ばされたリード５１に絶縁性接着材を介在して接着固定されている。本実施形態においても、高密度実装が可能となる。
【０１０８】
（実施形態１１）
図３１は、本実施形態の半導体装置の内部構造を示す断面図である。
【０１０９】
図３１に示すように、本実施形態の半導体装置１ｎは、基本的に実施形態９と同様の構成になっており、以下の構成が異なっている。
【０１１０】
即ち、半導体チップ５０の主面に配置された電極とリード５１とは、これらの間に介在された導電性のバンプ５２によって電気的にかつ機械的に接続されている。本実施形態においても、高密度実装が可能となる。
【０１１１】
（実施形態１２）
図３２は、本実施形態のモジュールの概略構成を示す断面図、
図３３は、本実施形態のモジュールの製造において、半導体装置を実装する第１の実装方法を示す断面図、
図３４及び図３５は、本実施形態のモジュールの製造において、半導体装置を実装する第２の実装方法を示す断面図である。
【０１１２】
本実施形態のモジュール（電子装置）は、２つの半導体装置１ｇを上下に積み重ねた状態で配線基板５３に実装している。下段の半導体装置１ｇは、樹脂封止体８の裏面の外部接続部５が配線基板５３の電極５４に半田層９を介在して電気的にかつ機械的に接続され、樹脂封止体８の主面の外部接続部５が上段の半導体装置１ｇの樹脂封止体８の裏面に配置された外部接続部５に半田層９を介在して電気的にかつ機械的に接続されている。
【０１１３】
２つの半導体装置１ｇは、モジュールの製造において実装される。２つの半導体装置１ｇの実装方法としては、以下に示す２つの方法がある。
【０１１４】
第１の実装方法：
図３３に示すように、２つの半導体装置１ｇを上下に積み重ねて配線基板５３上に配置し、その後、半田層９を溶融して実装する。この場合、下側の半導体装置１ｇの裏面側及び主面側の半田層９、及び上側の半導体装置１ｇの裏面側の半田層９としては、融点が同じ材料のものを用いる。
【０１１５】
第２の実装方法：
図３４に示すように、下側の半導体装置１ｇを先に実装し、その後、図３５に示すように、下側半導体装置１ｇ上に上側の半導体装置１ｇを実装する。この場合、下側の半導体装置１ｇの主面側の半田層９、及び上側の半導体装置１ｇの裏面側の半田層９としては、下側の半導体装置１ｇの裏面側の半田層９よりも融点が高い材料のものを用いる。
【０１１６】
このように、半導体装置１ｇは、樹脂封止体８の主面及びその裏面に千鳥状に複数の外部接続部５が配置されたパッケージ構造になっているため、同一の２つの半導体装置１ｇを上下方向に積み重ねて実装することができ、モジュールの高密度実装化を図ることができる。
【０１１７】
なお、本実施形態では同一の２つの半導体装置１ｇを積み重ねた例について説明したが、２つの半導体装置を積層する場合は、上側の半導体装置として、図２７に示す半導体装置１ｈ又は図２８に示す半導体装置１ｊを用いてもよい。
【０１１８】
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【０１１９】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【０１２０】
本発明によれば、多ピン化に適した半導体装置の製造歩留まりの向上を図ることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態１である半導体装置の外観（主面側）を示す平面図である。
【図２】本発明の実施形態１である半導体装置の外観（裏面側）を示す平面図（底面図）である。
【図３】本発明の実施形態１である半導体装置の内部構造（裏面側）を示す平面図である。
【図４】図３の一部を拡大した断面図である。
【図５】本発明の実施形態１である半導体装置の内部構造を示す断面図（（ａ）は図３のＡ−Ａ線に沿う断面図，（ｂ）は図３のＢ−Ｂ線に沿う断面図）である。
【図６】図５（ａ）の一部を拡大した断面図である。
【図７】本発明の実施形態１である半導体装置の製造において使用されるリードフレーの一部を示す平面図である。
【図８】図７の一部を拡大した平面図である。
【図９】本発明の実施形態１である半導体装置の製造において使用されるリードフレームの一部を示す断面図（（ａ）は第１のリードに沿う断面図，（ｂ）は第２のリードに沿う断面図）である。
【図１０】本発明の実施形態１である半導体装置の製造工程中における断面図（（ａ）はダイボンディング工程での断面図，（ｂ）はワイヤボンディング工程での断面図）である。
【図１１】本発明の実施形態１である半導体装置の製造工程中のモールド工程において、第１のリードに沿う断面図である。
【図１２】図１１の一部を拡大した断面図である。
【図１３】本発明の実施形態１である半導体装置の製造工程中のモールド工程において、第２のリードに沿う断面図である。
【図１４】図１３の一部を拡大した断面図である。
【図１５】本発明の実施形態２である半導体装置の断面図（（ａ）は第１のリードに沿う断面図，（ｂ）は第２のリードに沿う断面図）である。
【図１６】本発明の実施形態２である半導体装置の製造工程中のモールド工程において、第１のリードに沿う断面図である。
【図１７】本発明の実施形態２である半導体装置の製造工程中のモールド工程において、第２のリードに沿う断面図である。
【図１８】本発明の実施形態３である半導体装置の断面図（（ａ）は第１のリードに沿う断面図，（ｂ）は第２のリードに沿う断面図）である。
【図１９】本発明の実施形態４である半導体装置の製造工程を示す断面図（（ａ），（ｂ），（ｃ））である。
【図２０】本発明の実施形態４である半導体装置の製造工程を示す断面図（（ａ），（ｂ），（ｃ））である。
【図２１】本発明の実施形態５である半導体装置の製造工程を示す断面図（（ａ），（ｂ））である。
【図２２】本発明の実施形態５である半導体装置の製造工程を示す断面図（（ａ），（ｂ））である。
【図２３】本発明の実施形態５である半導体装置の製造工程を示す断面図（（ａ），（ｂ））である。
【図２４】本発明の実施形態６である半導体装置の製造工程を示す断面図（（ａ），（ｂ））である。
【図２５】本発明の実施形態６である半導体装置の製造工程を示す断面図（（ａ），（ｂ），（ｃ））である。
【図２６】本発明の実施形態６である半導体装置の内部構造を示す断面図である。
【図２７】本発明の実施形態７である半導体装置の内部構造を示す断面図である。
【図２８】本発明の実施形態８である半導体装置の内部構造を示す断面図である。
【図２９】本発明の実施形態９である半導体装置の内部構造を示す断面図である。
【図３０】本発明の実施形態１０である半導体装置の内部構造を示す断面図である。
【図３１】本発明の実施形態１１である半導体装置の内部構造を示す断面図である。
【図３２】本発明の実施形態１２であるモジュールの概略構成を示す断面図である。
【図３３】本発明の実施形態１２であるモジュールの製造において、半導体装置の第１の実装方法を示す断面図である。
【図３４】本発明の実施形態１２であるモジュールの製造において、半導体装置の第２の実装方法を示す断面図である。
【図３５】本発明の実施形態１２であるモジュールの製造において、半導体装置の第２の実装方法を示す断面図である。
【符号の説明】
１ａ，１ｂ，１ｃ，１ｄ，１ｆ，１ｇ，１ｈ，１ｊ，１ｋ，１ｍ，１ｎ…半導体装置、２…半導体チップ、２ｘ…主面（回路形成面，）、２ｙ…裏面、３…絶縁性テープ（絶縁性フィルム）、４…リード、４ａ…第１のリード、４ｂ…第２のリード、５…外部接続部（外部端子部）、５ａ…第１の外部接続部、５ｂ…第２の外部接続部、６…メッキ層、７…ボンディングワイヤ、８…樹脂封止体、８ａ，８ｂ…側面、８ｘ…主面、８ｙ…裏面（実装面）、９…半田層（メッキ層）、ＬＦ１…リードフレーム、１０…フレーム本体、１１…製品形成領域、１２…タイバー、２０…成形金型、２１…上型、２１ａ…第１のクランプ部、２２…下型、２２ａ…第２のクランプ部、２３…キャビティ、２４…樹脂シート。

Claims (32)

  1. 主面に複数の電極が配置された半導体チップと、
    前記半導体チップの複数の電極に夫々電気的に接続された複数のリードと、
    前記半導体チップ及び前記複数のリードを封止する樹脂封止体とを有し、
    前記複数のリードは、前記樹脂封止体の実装面から露出し、かつ前記樹脂封止体の側面側に位置する第１の外部接続部を有する第１のリードと、前記第１のリードと隣り合う第２のリードであって、前記樹脂封止体の実装面から露出し、かつ前記第１の外部接続部よりも前記半導体チップ側に位置する第２の外部接続部を有する第２のリードとを含み、
    前記第１及び第２のリードは、前記半導体チップに接着固定されていることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第１及び第２のリードは、一端側が前記半導体チップの主面に接着固定され、前記一端側とは反対側の他端側が前記樹脂封止体の側面側に配置されていることを特徴とする半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記第１及び第２のリードは、半導体チップの外周の辺を横切って延在し、
    前記第１及び第２の外部接続部は、前記半導体チップの周囲における前記第１及び第２のリードの部分に設けられていることを特徴とする半導体装置。
  4. 請求項１に記載の半導体装置において、
    前記第１及び第２のリードは、前記半導体チップの主面上を延在する第１の部分と、前記第１の部分から前記樹脂封止体の実装面側に折れ曲がる第２の部分と、前記第２の部分から前記樹脂封止体の側面に向かって延びる第３の部分とを有し、
    前記第１及び第２の外部接続部は、前記第１及び第２のリードの夫々の第３の部分に設けられていることを特徴とする半導体装置。
  5. 請求項４に記載の半導体装置において、
    前記第１及び第２のリードの夫々の第１の部分は、半導体チップの主面に接着固定されていることを特徴とする半導体装置。
  6. 請求項１に記載の半導体装置において、
    前記半導体チップの主面は、前記樹脂封止体の実装面側に位置していることを特徴とする半導体装置。
  7. 請求項１に記載の半導体装置において、
    前記半導体チップの主面と反対側の裏面は、前記樹脂封止体から露出していることを特徴とする半導体装置。
  8. 請求項１に記載の半導体装置において、
    前記半導体チップの主面と反対側に裏面は、樹脂封止体の実装面側に位置していることを特徴とする半導体装置。
  9. 請求項４に記載の半導体装置において、
    前記第１及び第２の外部接続部の幅は、前記第１及び第２のリードの第３の分部の幅よりも広くなっていることを特徴とする半導体装置。
  10. 請求項４に記載の半導体装置において、
    前記第１及び第２の外部接続部の間隔は、前記第１及び第２のリードの第３の部分の間隔よりも狭くなっていることを特徴とする半導体装置。
  11. 請求項１に記載の半導体装置において、
    前記第１及び第２の外部接続部の厚さは、前記第１及び第２のリードの厚さよりも厚くなっていることを特徴とする半導体装置。
  12. 請求項１に記載の半導体装置において、
    前記第１及び第２の外部接続部は、前記樹脂封止体の実装面から突出していることを特徴とする半導体装置。
  13. 請求項１に記載の半導体装置において、
    前記複数のリードは、ボンディングワイヤを介して前記半導体チップの複数の電極と夫々電気的に接続されていることを特徴とする半導体装置。
  14. 請求項１に記載の半導体装置において、
    前記半導体チップは、その厚さ方向と交差する平面形状が方形状で形成され、
    前記複数の電極は、前記半導体チップの主面の２つの中心線のうちの一方の中心線に沿う中央配列になっていることを特徴とする半導体装置。
  15. 請求項１に記載の半導体装置において、
    前記半導体チップは、その厚さ方向と交差する平面形状が長方形で形成され、
    前記複数の電極は、前記半導体チップの主面の長辺方向と同一方向の中心線に沿う中央配列になっていることを特徴とする半導体装置。
  16. 請求項１に記載の半導体装置において、
    前記第１及び第２のリードは、絶縁性テープを介在して前記半導体チップに接着固定されていることを特徴とする半導体装置。
  17. 主面に複数の電極が配置された半導体チップと、
    前記半導体チップの第１の辺に沿って配置され、かつ前記半導体チップの複数の電極に夫々電気的に接続された複数のリードからなる第１のリード群と、
    前記半導体チップの第１の辺と反対側の第２の辺に沿って配置され、かつ前記半導体チップの複数の電極に夫々電気的に接続された複数のリードからなる第２のリード群と、
    前記半導体チップ、前記第１及び第２のリード群を封止する樹脂封止体とを有し、
    前記第１及び第２のリード群は、前記樹脂封止体の実装面から露出し、かつ前記樹脂封止体の側面側に位置する第１の外部接続部を有する第１のリードと、前記第１のリードと隣り合う第２のリードであって、前記樹脂封止体の実装面から露出し、かつ前記第１の外部接続部よりも前記半導体チップ側に位置する第２の外部接続部を有する第２のリードとを含み、
    前記第１及び第２のリードは、前記半導体チップに接着固定されていることを特徴とする半導体装置。
  18. 請求項１７に記載の半導体装置において、
    前記第１のリード群の第１及び第２のリードは、一端側が前記半導体チップの主面に接着固定され、前記一端側とは反対側の他端側が前記樹脂封止体の第１の側面側に配置され、
    前記第２のリード群の第１及び第２のリードは、一端側が前記半導体チップの主面に接着固定され、前記一端側とは反対側の他端側が前記樹脂封止体の第１の側面とは反対側の第２の側面側に配置されていることを特徴とする半導体装置。
  19. 請求項１７に記載の半導体装置において、
    前記第１及び第２のリードは、前記半導体チップの主面上を延在する第１の部分と、前記第１の部分から前記樹脂封止体の実装面側に折れ曲がる第２の部分と、前記第２の部分から前記樹脂封止体の側面に向かって延びる第３の部分とを有し、
    前記第１及び第２の外部接続部は、前記第１及び第２のリードの夫々の第３の部分に設けられていることを特徴とする半導体装置。
  20. 互いに隣り合う第１及び第２のリードと、前記第１のリードに設けられた第１の外部接続部と、前記第２のリードに設けられ、かつ前記第１の外部接続部よりも前記リードの一端側に位置する第２の外部接続部とを有するリードフレームを準備すると共に、第１の合わせ面に第１のクランプ部及びこの第１のクランプ部に連なるキャビティを有する第１の型と、前記第１の合わせ面と向かい合う第２の合わせ面に前記第１のクランプ部と向かい合う第２のクランプ部を有する第２の型とを有する成形型を準備する工程と、
    半導体チップに前記第１及び第２のリードの一端側を接着固定する工程と、
    前記半導体チップの主面に配置された複数の電極と前記第１及び第２のリードとを夫々電気的に接続する工程と、
    前記第１及び第２のリードの一端側とは反対側の他端側を前記第１及び第２のクランプ部で上下方向から挟み込み、前記第１及び第２のリードと前記第２の合わせ面との間に配置された樹脂シートに前記第１及び第２の外部接続部を接触させた状態で前記キャビティの内部に樹脂を注入して、前記半導体チップ、前記第１及び第２のリードを樹脂封止する工程とを含むことを特徴とする半導体装置の製造方法。
  21. 請求項２０に記載の半導体装置の製造方法において、
    前記第１及び第２のリードは、一端側が前記半導体チップの主面に接着固定されていることを特徴とする半導体装置の製造方法。
  22. 請求項２０に記載の半導体装置の製造方法において、
    前記第１及び第２のリードは、半導体チップの外周の辺を横切って延在し、
    前記第１及び第２の外部接続部は、前記半導体チップの周囲における前記第１及び第２のリードの部分に設けられていることを特徴とする半導体装置の製造方法。
  23. 請求項２０に記載の半導体装置の製造方法において、
    前記第１及び第２のリードは、前記半導体チップの主面上を延在する第１の部分と、前記第１の部分から前記第２の合わせ面側に折れ曲がる第２の部分と、前記第２の部分から前記第１及び第２のクランプ部に向かって延びる第３の部分とを有し、
    前記第１及び第２の外部接続部は、前記第１及び第２のリードの夫々の第３の部分に設けられていることを特徴とする半導体装置の製造方法。
  24. 請求項２３に記載の半導体装置の製造方法において、
    前記第１及び第２のリードの夫々の第１の部分は、半導体チップの主面に接着固定されていることを特徴とする半導体装置。
  25. 請求項２０に記載の半導体装置において、
    前記半導体チップの主面は、前記樹脂シートと向かい合っていることを特徴とする半導体装置の製造方法。
  26. 請求項２０に記載の半導体装置の製造方法において、
    前記半導体チップの主面と反対側の裏面は、前記前記キャビティの内壁面に接触していることを特徴とする半導体装置の製造方法。
  27. 請求項２０に記載の半導体装置の製造方法において、
    前記半導体チップの主面と反対側の裏面は、前記樹脂シートと向かい合っていることを特徴とする半導体装置の製造方法。
  28. 請求項２３に記載の半導体装置の製造方法において、
    前記第１及び第２の外部接続部の幅は、前記第１及び第２のリードの第３の分部の幅よりも広くなっていることを特徴とする半導体装置の製造方法。
  29. 請求項２０に記載の半導体装置の製造方法において、
    前記第１及び第２の外部接続部の厚さは、前記第１及び第２のリードの厚さよりも厚くなっていることを特徴とする半導体装置の製造方法。
  30. 請求項２０に記載の半導体装置の製造方法において、
    前記半導体チップの電極と前記第１及び第２のリードとの電気的な接続は、ボンディングワイヤで行うことを特徴とする半導体装置の製造方法。
  31. 請求項２０に記載の半導体装置の製造方法において、
    前記半導体チップは、その厚さ方向と交差する平面形状が方形状で形成され、
    前記複数の電極は、前記半導体チップの主面の２つの中心線のうちの一方の中心線に沿う中央配列になっていることを特徴とする半導体装置の製造方法。
  32. 請求項２０に記載の半導体装置の製造方法において、
    前記第１及び第２のリードは、絶縁性テープを介在して前記半導体チップに接着固定されていることを特徴とする半導体装置の製造方法。
JP2002166549A 2002-06-07 2002-06-07 半導体装置及びその製造方法 Pending JP2004014823A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002166549A JP2004014823A (ja) 2002-06-07 2002-06-07 半導体装置及びその製造方法
KR1020030032807A KR20040014178A (ko) 2002-06-07 2003-05-23 반도체장치 및 그 제조방법
US10/446,787 US6893898B2 (en) 2002-06-07 2003-05-29 Semiconductor device and a method of manufacturing the same
TW092114906A TWI296138B (en) 2002-06-07 2003-06-02 A semiconductor device and a method of manufacturing the same
CNA03141303XA CN1469461A (zh) 2002-06-07 2003-06-06 半导体器件和制造半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002166549A JP2004014823A (ja) 2002-06-07 2002-06-07 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006195479A Division JP2006279088A (ja) 2006-07-18 2006-07-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004014823A true JP2004014823A (ja) 2004-01-15
JP2004014823A5 JP2004014823A5 (ja) 2005-10-06

Family

ID=29706727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002166549A Pending JP2004014823A (ja) 2002-06-07 2002-06-07 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US6893898B2 (ja)
JP (1) JP2004014823A (ja)
KR (1) KR20040014178A (ja)
CN (1) CN1469461A (ja)
TW (1) TWI296138B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067905B2 (en) * 2002-08-08 2006-06-27 Micron Technology, Inc. Packaged microelectronic devices including first and second casings
US20040137664A1 (en) * 2003-01-09 2004-07-15 Gidon Elazar Advanced packaging shell for pocketable consumer electronic devices
JP4407489B2 (ja) * 2004-11-19 2010-02-03 株式会社デンソー 半導体装置の製造方法ならびに半導体装置の製造装置
KR100815013B1 (ko) * 2005-09-27 2008-03-18 토와 가부시기가이샤 전자부품의 수지밀봉 성형 방법 및 장치
JP2007095804A (ja) * 2005-09-27 2007-04-12 Towa Corp 電子部品の樹脂封止成形方法及び装置
US7863737B2 (en) * 2006-04-01 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with wire bond pattern
JP2011501870A (ja) * 2007-05-08 2011-01-13 オッカム ポートフォリオ リミテッド ライアビリティ カンパニー はんだの無い電子組立体及びそれらの製造方法
US7926173B2 (en) 2007-07-05 2011-04-19 Occam Portfolio Llc Method of making a circuit assembly
US8300425B2 (en) * 2007-07-31 2012-10-30 Occam Portfolio Llc Electronic assemblies without solder having overlapping components
JP5334239B2 (ja) 2008-06-24 2013-11-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8212342B2 (en) * 2009-12-10 2012-07-03 Stats Chippac Ltd. Integrated circuit package system with removable backing element having plated terminal leads and method of manufacture thereof
TWI416637B (zh) * 2010-10-15 2013-11-21 Chipmos Technologies Inc 晶片封裝結構及晶片封裝方法
US8946875B2 (en) * 2012-01-20 2015-02-03 Intersil Americas LLC Packaged semiconductor devices including pre-molded lead-frame structures, and related methods and systems
TWI550823B (zh) * 2014-04-10 2016-09-21 南茂科技股份有限公司 晶片封裝結構
US11621181B2 (en) * 2020-05-05 2023-04-04 Asmpt Singapore Pte. Ltd. Dual-sided molding for encapsulating electronic devices

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798570A (en) * 1996-06-28 1998-08-25 Kabushiki Kaisha Gotoh Seisakusho Plastic molded semiconductor package with thermal dissipation means
JP2954148B1 (ja) 1998-03-25 1999-09-27 松下電子工業株式会社 樹脂封止型半導体装置の製造方法およびその製造装置
JP3424184B2 (ja) 1998-05-13 2003-07-07 株式会社三井ハイテック 樹脂封止型半導体装置
TW434756B (en) * 1998-06-01 2001-05-16 Hitachi Ltd Semiconductor device and its manufacturing method

Also Published As

Publication number Publication date
KR20040014178A (ko) 2004-02-14
TW200406810A (en) 2004-05-01
US20030228720A1 (en) 2003-12-11
US6893898B2 (en) 2005-05-17
CN1469461A (zh) 2004-01-21
TWI296138B (en) 2008-04-21

Similar Documents

Publication Publication Date Title
US6433421B2 (en) Semiconductor device
KR100445502B1 (ko) 반도체 장치
US6841414B1 (en) Saw and etch singulation method for a chip package
US7019388B2 (en) Semiconductor device
US7339259B2 (en) Semiconductor device
US6838315B2 (en) Semiconductor device manufacturing method wherein electrode members are exposed from a mounting surface of a resin encapsulator
WO2004004005A1 (ja) 半導体装置およびその製造方法
US20050189627A1 (en) Method of surface mounting a semiconductor device
JPH0730046A (ja) 半導体装置、リードフレーム及び半導体装置の製造方法
KR20060051340A (ko) 반도체장치의 제조 방법
JP2004014823A (ja) 半導体装置及びその製造方法
JP2000294715A (ja) 半導体装置及び半導体装置の製造方法
US20050110127A1 (en) Semiconductor device
KR101070890B1 (ko) 다열리드형 반도체 팩키지 제조 방법
JP3660854B2 (ja) 半導体装置の製造方法
KR20040108582A (ko) 반도체 장치 및 그 제조 방법
JP2006279088A (ja) 半導体装置の製造方法
US8829685B2 (en) Circuit device having funnel shaped lead and method for manufacturing the same
JP2004247613A (ja) 半導体装置およびその製造方法
JP4732138B2 (ja) 半導体装置及びその製造方法
JP2005191158A (ja) 半導体装置及びその製造方法
JP2004281486A (ja) 半導体パッケージ及び同パッケージを用いた半導体装置
JP2004015015A (ja) 半導体装置及びその製造方法
JP2001177007A (ja) 半導体装置及びその製造方法
JP4750076B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050526

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060808

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061010

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061205