JP5334239B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5334239B2
JP5334239B2 JP2008164388A JP2008164388A JP5334239B2 JP 5334239 B2 JP5334239 B2 JP 5334239B2 JP 2008164388 A JP2008164388 A JP 2008164388A JP 2008164388 A JP2008164388 A JP 2008164388A JP 5334239 B2 JP5334239 B2 JP 5334239B2
Authority
JP
Japan
Prior art keywords
leads
resin
manufacturing
sealing body
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008164388A
Other languages
English (en)
Other versions
JP2010010187A (ja
Inventor
弘幸 中村
篤志 錦沢
信也 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2008164388A priority Critical patent/JP5334239B2/ja
Priority to US12/432,075 priority patent/US8026130B2/en
Publication of JP2010010187A publication Critical patent/JP2010010187A/ja
Priority to US13/225,788 priority patent/US8338927B2/en
Application granted granted Critical
Publication of JP5334239B2 publication Critical patent/JP5334239B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4835—Cleaning, e.g. removing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10795—Details of lead tips, e.g. pointed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10909—Materials of terminal, e.g. of leads or electrodes of components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体集積回路装置（または半導体装置）の製造方法におけるパッケージング技術に適用して有効な技術に関する。
日本特開２００７−２１４２３７号公報（特許文献１）には、単体トランジスタ等の外部リードの少ないレジン封止パッケージのパッケージング工程において、簡易なバリ（Ｂｕｒｒ）識別方法によりリード上のレジン・バリをレーザおよびウォータ・ジェットにより除去した後に半田メッキする技術が開示されている。
日本特開２００１−１０２５１０号公報（特許文献２）には、ＩＣパッケージ等のレジン封止パッケージのパッケージング工程において、レジン封止後にタイ・バー切断して、残存したリード間のレジン・バリをＣＯ２レーザにより除去した後に半田メッキする技術が開示されている。
日本特開２０００−２９９４００号公報（特許文献３）には、ノン・リード・フラット・パッケージ（Ｎｏｎ−Ｌｅａｄｅｄ Ｆｌａｔ ｐａｃｋａｇｅ）において、実装時のリード間短絡を防ぐために、リード間の封止材をパンチング金型により除去し、露出したリードに半田被着性を高める金属皮膜をメッキする技術が開示されている。
特開２００７−２１４２３７号公報 特開２００１−１０２５１０号公報 特開２０００−２９９４００号公報
車載用等の高い信頼性を要求されるＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−Ｌｅａｄｅｄ Ｐａｃｋａｇｅ）型プラスチック・パッケージ（図２８参照）の実装においては、以下のような問題があることが明らかとなった。リード４の側面が、ほとんどリード間レジン突出部５４によって覆われているので、リフロー実装時に、半田フィレットが上手く形成されない。そこで、このリード間レジン突出部５４をパンチング金型によって機械的に除去しようとすると、パンチング金型の精度上の問題があり、パッケージ本体のクラックや端子変形を誘発する可能性が高い。これを回避するために、パンチング金型とパッケージ本体との間隔を取ると、今度は、樹脂残りが発生して、このリード間レジン突出部５４を完全に取り除くことができない。その結果、リードの側面を十分に露出することができず、半田メッキ等の実装時の半田の乗りを改善するための表面処理を十分に施すことができない。
本願発明は、これらの課題を解決するためになされたものである。
本発明の目的は、信頼性の高い半導体集積回路装置の製造プロセスを提供することにある。
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、本願発明は、複数のリードの外端部を束ねるタイ・バーを有する多連リードフレームを用いたＱＦＮ型プラスチック封止の半導体集積回路装置の製造方法において、モールド・キャビティ外周とタイ・バー間に充填された封止レジンをレーザにより除去した後、半田メッキ等の実装時の半田の乗りを改善するための表面処理を実行するものである。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、複数のリードの外端部を束ねるタイ・バーを有する多連リードフレームを用いたＱＦＮ型プラスチック封止の半導体集積回路装置の製造方法において、モールド・キャビティ外周とタイ・バー間に充填された封止レジンをレーザにより除去した後、半田メッキ等の実装時の半田の乗りを改善するための表面処理を実行することによって、リードの側面に十分な半田層が形成されるので、半田リフロー実装の信頼性を向上することができる。
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
１．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）複数の単位デバイス領域を有し、各単位デバイス領域内に半導体チップが固定されたリードフレームをモールド金型にセットして、前記半導体チップを封止レジンにより封止することにより、各単位デバイス領域内にレジン封止体を形成する工程、
ここで、各単位デバイス領域は、以下を含む：
（ｉ）前記半導体チップが固定された、ほぼ矩形のダイ・パッド；
（ｉｉ）前記ダイ・パッドの各辺の外部から、前記レジン封止体の底面と、ほぼ同一平面を形成するように延びて、前記レジン封止体の側面から突出した複数のリード；
（ｉｉｉ）前記複数のリードの外端部の近傍を連結するタイ・バー；
（ｉｖ）前記複数のリード間を充填し、前記レジン封止体の前記側面から突出するリード間レジン突出部、
更に、前記半導体集積回路装置の製造方法は以下の工程を含む：
（ｂ）前記工程（ａ）の後、各単位デバイス領域内の前記リード間レジン突出部にレーザ光を照射することによって、前記リード間レジン突出部を除去する工程；
（ｃ）前記工程（ｂ）の後、各単位デバイス領域内の前記複数のリードの露出部表面に半田層を形成する工程；
（ｄ）前記工程（ｃ）の後、各単位デバイス領域内の前記複数のリードの前記外端部を切断することによって、前記複数のリードと前記タイ・バーを分離するとともに、前記レジン封止体を前記リードフレームから切断・分離する工程。
２．前記１項の半導体集積回路装置の製造方法において、前記工程（ｂ）において、前記複数のリードにも前記レーザ光を照射することによって、前記複数のリード上のレジン・バリを除去する。
３．前記１または２項の半導体集積回路装置の製造方法において、更に、以下の工程を含む：
（ｅ）前記工程（ｂ）の後で前記工程（ｃ）の前に、前記複数のリードの表面に対して、前記複数のリードをカソードとして水溶液中で電解処理を実行する工程。
４．前記３項の半導体集積回路装置の製造方法において、前記工程（ｅ）の後で前記工程（ｃ）の前に、前記複数のリードの表面に対して、ウォータ・ジェット処理を実行する工程。
５．前記１から４項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ａ）の封止は、トランスファ・モールドによって実行される。
６．前記１から５項のいずれか一つの半導体集積回路装置の製造方法において、前記レーザ光は、近赤外光である。
７．前記１から６項のいずれか一つの半導体集積回路装置の製造方法において、前記レーザ光は、ＹＡＧレーザから得られるものである。
８．前記１から７項のいずれか一つの半導体集積回路装置の製造方法において、前記レーザ光の波長は、１０６４ｎｍである。
９．前記１から８項のいずれか一つの半導体集積回路装置の製造方法において、前記レジン封止体から突出した全リード数は封止体一個あたり、２０本以上、１５０本以下である。
１０．前記１から８項のいずれか一つの半導体集積回路装置の製造方法において、前記レジン封止体から突出した全リード数は封止体一個あたり、４０本以上、１５０本以下である。
１１．前記１から８項のいずれか一つの半導体集積回路装置の製造方法において、前記レジン封止体から突出した全リード数は封止体一個あたり、５０本以上、１５０本以下である。
１２．前記１から１１項のいずれか一つの半導体集積回路装置の製造方法において、前記複数のリードの突出長さは、０．１ｍｍ以上、０．５ｍｍ以下である。
１３．前記１から１１項のいずれか一つの半導体集積回路装置の製造方法において、前記複数のリードの突出長さは、０．２ｍｍ以上、０．４ｍｍ以下である。
１４．前記１から１３項のいずれか一つの半導体集積回路装置の製造方法において、前記複数のリードのピッチは、０．２ｍｍ以上、０．８ｍｍ以下である。
１５．前記１から１４項のいずれか一つの半導体集積回路装置の製造方法において、前記レジン封止体の厚さは、０．３ｍｍ以上、１．２ｍｍ以下である。
１６．前記１から１５項のいずれか一つの半導体集積回路装置の製造方法において、前記レジン封止体の幅は、３ｍｍ以上、１０ｍｍ以下である。
１７．前記１から１６項のいずれか一つの半導体集積回路装置の製造方法において、前記リードフレームの主要部の材質は、銅を主要な成分とする。
１８．前記１から１７項の半導体集積回路装置の製造方法において、前記リードフレームの厚さは、厚い部分で０．１ｍｍ以上、０．３ｍｍ以下である。
１９．前記１から１８項のいずれか一つの半導体集積回路装置の製造方法において、前記半田層は鉛フリーである。
２０．前記１から１９項のいずれか一つの半導体集積回路装置の製造方法において、前記封止レジンは、ハロゲン・フリーである。
〔本願における記載形式・基本的用語・用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。
また、「銅」、「金」、「エポキシ樹脂」、「錫」等といっても、特にそうでない旨、明示した場合又は明らかにそうでない場合を除き、純粋な部材に限定するものではなく、それらを主要な構成要素とする部材を示すものとする。
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
５．「ウエハ」というときは、通常は半導体集積回路装置（半導体装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。そして、このウエハを個々の集積回路装置に分割したものを、「半導体チップ」または単に「チップ」という。なお、本願において、基板としての半導体は、主にシリコン系半導体をさすが、ＧａＡｓ系その他の化合物系半導体であってもよい。
６．なお、本願におけるＱＦＮ型プラスチック・パッケージの定義については、実施の形態の詳細のセクション１において、具体的に説明する。
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
１．本願の一実施形態の半導体集積回路装置の製造方法による半導体集積回路装置のパッケージ構造等の説明（主に図１から図３および図２８）
図１は本願発明の一実施の形態の半導体集積回路装置の製造方法により製造された半導体集積回路装置のＱＦＮ型パッケージ構造の一例を示すパッケージ上面図である。図２は本願発明の一実施の形態の半導体集積回路装置の製造方法により製造された半導体集積回路装置のパッケージ構造の一例を示すパッケージ下面図である。図３は図１及び図２のＸ−Ｘ’断面に対応するパッケージ断面図である（ほぼ図５のＸ−Ｘ’断面にも対応している）。図２８は従来のＱＦＮ型パッケージ構造の問題点を説明するためのパッケージ全体斜視図である。これらに基づいて、本願の一実施形態の半導体集積回路装置の製造方法による半導体集積回路装置のパッケージ構造等を説明する。
まず、ＱＦＮ型プラスチック・パッケージについて説明する。ＱＦＮ型プラスチック・パッケージは、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）と類似したプラスチック・パッケージであるが、本来は図２８に示すように、パッケージ上面２ａの各辺に対応した側面２ｄの底面端部から０．１から０．５ミリメートル程度、突出した多数のリード４を有し、それらの間がリード間レジン突出部５４により、封止されている。従って、パッケージの側面から比較的長く伸びるリードを有するＱＦＰと比較して、実装面積を節約できるメリットがある。
しかし、リード４の側面が、ほとんどレジンに覆われている状態では、半田リフロー実装が上手く行えないので、実際には、パンチング金型等を用いて、機械的にリード間レジン突出部５４を削り落として、リード４の側面の一部又は全部を露出させる等の対策を施していた。従って、以下ではリード間レジン突出部５４を何らかの方法で取り除いた形態のＱＦＮ型プラスチック・パッケージについて説明する。
最初にパッケージ上面を説明する。図１に示すように、パッケージの上面２ａは、ほぼ矩形（この場合は、ほぼ正方形）をしている。コーナの面取り部２ｃがあるので、８角形であるが、コーナの面取り部２ｃのサイズは、パッケージの差し渡しと比較して小さいので、基本的には矩形（正方形又は長方形）と見ることができる。パッケージ上面２ａの各辺に対応した側面２ｄの底面端部からリード４が、たとえば０．３ミリメートル程度、突出している。コーナの面取り部２ｃの底面端部から冷却及び実装時の外観検査用のバンパー７が突出している。
次に、パッケージ下面を説明する。図２に示すように、パッケージの下面２ｂの中央には、放熱のためダイ・パッドの下面３ｂが露出している。このダイ・パッドの下面３ｂの形状は、通常、パッケージの平面形状とほぼ同一であり、この場合は、ほぼ正方形（一般に長方形等を含む矩形）であり、４個の辺３ｄを有する。バンパー７の近傍に吊りリード９（ダイ・パッドを吊るリード）の一部が露出している。
次に、図１及び図２のＸ−Ｘ’断面を説明する。図３に示すように、パッケージ（レジン封止体）２の底面２ｂの中央にあるダイ・パッド３の上面３ａには、たとえば、銀ペースト層（ＤＡＦ等でもよい）を介して半導体チップ１の裏面１ｂが固着されている。レジン封止体２の各側面２ｄの底面端部からリード４が突出しており、半導体チップ１の上面１ａのボンディング・パッドとリード４の内端部間は金を主要な成分とする金ワイヤ６で接続されている。リード４とダイ・パッド３の間に見えるのは、バス・バー５である。ＱＦＰと比較したときのＱＦＮ型プラスチック・パッケージの一つの特徴は、リード４の下面４ｂと封止体２の下面２ｂが、ほぼ同一の平面を形成しており、リード４がその外端部４ｄまで、ほぼ直線状に、封止体２の側面２ｄの底面端部から突出しているところにある。製法上、リードフレームの下面がパッケージの下面と一致するので、通常、ダイ・パッド３の下面３ｂがパッケージの下面２ｂの中心部を構成することとなる。
ここで説明するパッケージの基本的寸法を例示すると、たとえば、以下のごとくである。リード厚さは０．２ｍｍ程度（好適な範囲としては０．１ｍｍ以上、０．３ｍｍ以下である）、リード・ピッチは、０．５ｍｍ程度（好適な範囲としては０．２ｍｍ以上、０．８ｍｍ以下である）、リード突出長さ（図２４のＬ）は、０．３ｍｍ程度（好適な範囲としては０．１ｍｍ以上０．５ｍｍ以下であり、もっとも好適な範囲としては０．２ｍｍ以上０．４ｍｍ以下である）、パッケージ幅（封止体の幅）は８ｍｍ程度（好適な範囲としては３ｍｍ以上、１０ｍｍ以下である）、パッケージ厚さ（封止体の厚さ）は０．８ｍｍ程度（好適な範囲としては０．３ｍｍ以上、１．２ｍｍ以下である）、リード数（ピン数）６４本程度（適用して有益な範囲としては２０本以上１５０本以下程度の範囲であるが、４０本以上で好適であり、５０本以上で特に好適である）である。
２．本願の一実施形態の半導体集積回路装置の製造方法に使用するリードフレームの構造の説明（主に図４から図７）
図４は本願発明の一実施の形態の半導体集積回路装置の製造方法に使用するリードフレームの単位デバイス領域の拡大上面図である。図５は本願発明の一実施の形態の半導体集積回路装置の製造方法の工程途中（レジン封止体分離工程前）におけるリードフレームの単位デバイス領域の拡大透視上面図である。図６は本願発明の一実施の形態の半導体集積回路装置の製造方法に使用するリードフレームの単位デバイス領域の９個分にあたる拡大上面図である。図７は本願発明の一実施の形態の半導体集積回路装置の製造方法に使用するリードフレームの全体上面図である。これらに基づいて、本願の一実施形態の半導体集積回路装置の製造方法に使用するリードフレームの構造を説明する。リードフレームの材料は、たとえば錫およびニッケル等を含有する銅を主要な成分とする銅系材料であるが、Ｚｒ添加の銅系材料、鉄添加の銅系材料、またはその他の銅系材料でもい。なお、ここでは、リードフレームはエッチングによりパターニングされている。打ち抜きでも可能であるが、エッチングの方が微細加工精度に優れるほか、ハーフ・エッチ等の組み合わせに有効である。
先ず、図７および図８により、リードフレーム１２の全体構造を説明する。図７に示すように、いわゆる多連リードフレーム１２には、マトリクス状に単位デバイス領域８が、配置されている。リードフレーム１２の両側の枠部１２ｃには、送りようのガイド・ピン・ホール２６（またはパイロット・ホール）が設けられている。また、長手方向の単位デバイス領域列間には、そりを吸収するためのスリット１９が設けられている。各単位デバイス領域８の境界部に設けられているのは、封止工程におけるランナ部、ゲート部等の不要レジン部材を除去するときに使用する開口１７，１８である。
次に、単位デバイス領域８の内部について、更に詳述する。図４に示すように、中央部はダイ・パッド３であり、それを周辺のバンパー７に固定しているのが、吊りリード９である。周辺部には、熱応力によりダイ・パッド３がそらないように、そり防止スリット１６が設けられている。吊りリード９はバス・バー５を保持する役目も果たしており、バス・バー５の全部および吊りリード９のハーフ・エッチ部１５は裏面からハーフ・エッチされている（バス・バー５については、下面がレジンに覆われるようにするためである。リード４の内端やダイ・パッド周縁の下方もハーフ・エッチすると、抜け防止に有効である）。リード４の上面の先端部には、ワイヤ・ボンディング性を向上するため、たとえば銀等を主要な成分とするボンディング金属層１４がメッキ等により形成されている。複数のリード４の外端部４ｄの近傍がタイ・バー１１により連結されている。タイ・バー１１とリードフレーム本体の間には線状開口列１３が設けられている。ここで、２点破線はレジン封止後に、タイ・バー部分を封止体から分離するためのパンチング金型２１の投影パターンである。同じく、各コーナの破線は、バンパー７を周辺のリードフレーム本体から分離するためのパンチング金型２２の投影パターンである。
次に、前記単位デバイス領域８の内部構造における半導体チップ、封止体、ボンディング・ワイヤ、および切断部分との関係を説明する。図５に示すように、ダイ・パッド３の中央部には、半導体チップ１が取り付けられている。半導体チップ１上の多数のボンディング・パッドと、ほとんどのリード４の間（銀メッキ部分１４）は、ボンディング・ワイヤで接続されている。一方、一部のリード４とバス・バー５の間にも、ボンディング・ワイヤが接続されている。ここで、レジン封止体２の境界（モールド・キャビティの境界でもある）は点線で示されている。一方、破線２４は、レジン封止体２をリードフレーム本体から分離する際の切断部分を示す。また、レジン注入の際のゲート部分を矢印２５で示す。
３．本願の一実施形態の半導体集積回路装置の製造方法の処理フローの説明（主に図８から図２７）
図８は本願発明の一実施の形態の半導体集積回路装置の製造方法の工程途中（ダイ・ボンディング途中）におけるリードフレームの全体上面図である。図９は本願発明の一実施の形態の半導体集積回路装置の製造方法の工程途中（封止工程完了）におけるリードフレームの全体上面図である。図１０は本願発明の一実施の形態の半導体集積回路装置の製造方法に使用する半導体チップの一例の平面回路配置図である。図１１は本願発明の一実施の形態の半導体集積回路装置の製造方法の主要プロセス・ブロック・フロー図である。図１２は本願発明の一実施の形態の半導体集積回路装置の製造方法の一要素プロセス（封止工程）の上面図である（この上面図においては、わかりやすいように、上金型は取り除かれている）。図１３は図１２のＡ−Ａ’断面に対応する金型およびデバイスの断面図である。図１４は図１２のＢ−Ｂ’断面に対応する金型およびデバイスの断面図である。図１５は図１２のＣ−Ｃ’断面に対応する金型およびデバイスの断面図である。図１６は本願発明の一実施の形態の半導体集積回路装置の製造方法の工程途中（封止工程完了）におけるリードフレームの単位デバイス領域の部分拡大上面図である。図１７は本願発明の一実施の形態の半導体集積回路装置の製造方法の一要素プロセス（レーザによるリード間レジン突出部除去工程）における処理の様子を説明するためのリードフレーム部分正面図である。図１８は図１６のＤ−Ｄ’断面に対応するデバイスの断面図である。図１９は本願発明の一実施の形態の半導体集積回路装置の製造方法の一要素プロセス（電解残留レジン除去工程）における処理の様子を説明するためのリードフレーム部分正面図である。図２０は図１９のＤ−Ｄ’断面に対応するデバイスの断面図である。図２１は図１９のＤ−Ｄ’断面に対応するデバイスの他の断面図である。図２２は本願発明の一実施の形態の半導体集積回路装置の製造方法の一要素プロセス（ウォータ・ジェット残留レジン除去工程）における処理の様子を説明するためのリードフレーム部分正面図である。図２３は本願発明の一実施の形態の半導体集積回路装置の製造方法の工程途中（ウォータ・ジェット残留レジン除去工程完了）におけるリードフレームの単位デバイス領域の部分拡大上面図である。図２４は本願発明の一実施の形態の半導体集積回路装置の製造方法の工程途中（タイ・バー切断前）におけるリードフレームの単位デバイス領域の部分拡大上面図である。図２５は本願発明の一実施の形態の半導体集積回路装置の製造方法の一要素プロセス（タイ・バー切断工程）における処理の様子を説明するためのリードフレーム部分正面図である。図２６は本願発明の一実施の形態の半導体集積回路装置の製造方法の一要素プロセス（レジン封止体分離工程後）におけるレジン封止体（半導体集積回路装置パッケージ）の部分斜視図である。図２７は図２６のレジン封止体を配線基板に実装したときの様子を示す配線基板および半導体集積回路装置パッケージの部分斜視図である。これらに基づいて、本願の一実施形態の半導体集積回路装置の製造方法の処理フローを説明する。
図１１のプロセスフローに従って、順に説明する。先ず、ウエハ工程において、半導体チップ１を製造する。図１０に示すように、半導体チップ１は、たとえば、混合シグナル（Ｍｉｘｅｄ Ｓｉｇｎａｌ）系集積回路チップを例にとると、半導体チップ１の上面１ａに設けられた多数のボンディング・パッド３３、バイポーラ型アナログ回路ブロック３１、およびＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型ロジック・メモリ回路ブロック３２等から構成される。なお、ここでは、単位デバイス領域８に対して、１個のチップを取り付ける例について説明するが、これは複数個固着（固定）してもよい。また、ここでは、ダイ・パッド上に固定する例を示すが、複数のチップを固定する場合は、直接でも他のチップを介して間接に固定してもよい。混合シグナル系集積回路チップは、ＭＩＳ型半導体でも、ＢｉＣＭＩＳ（Ｂｉｐｏｌａｒ Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型でもよい。
チップ１が完成すると、図８に示すように、リードフレーム１２の単位デバイス領域８ごとに、チップ１をダイ・ボンディングする。その後、必要な部分の間に金線を用いて、ボンディング・ワイヤをたとえばボール＆ウエッジ・ボンディングにより接続する。次に、各封止領域（図５の点線）をトランスファ・モールドにより、レジン封止することにより、個別の封止体２とする（図１１の樹脂封止工程１０１）。具体的には、図１２に示すように、ワイヤ・ボンディングが完了したリードフレーム１２を、上下金型５１（図ではリードフレーム１２を一部透明化して下金型５１ｂの構造を示す）間のモールド・キャビティ５３に単位デバイス領域８の主要部が一致するように、セットする。次に、ランナ部５６を通して封止レジン５２を移送し、ゲート５７からキャビティ５３内に注入する。その際、レジンは、本来のモールド・キャビティ５３の境界を越えて、リード間へも充填され、そこで硬化してリード間レジン突出部５４を形成する。このリード間レジン突出部５４は、充填後の加圧期間（封止加圧）を経て、十分に圧縮されているので、強固な構造体となっている。この点、リードと金型５１のわずかな隙間からリークしたレジンが封止加圧を受けずに硬化したレジン・バリ（いわゆるフラッシュ・バリ）とは性質が異なる。
ここで、封止に使用する封止レジン５２は、たとえば、主要樹脂成分を低分子量エポキシ樹脂、シリカ系充填材８０重量％程度等を主要な成分として、全体として、ハロゲン・フリーな構成としている（環境的に問題のない分野では、ハロゲン系難燃剤を添加することも可能である）。
このときのＡ−Ａ’断面（図１２）は、図１３のようになる。図１３に示すように、上金型５１ａと下金型５１ｂの間に形成されたモールド・キャビティ５３中に、ダイ・パッド３、チップ１、リード４の内端部、およびボンディング・ワイヤ６等が封止レジン５２に封止されてレジン封止体２を形成している。
次に、Ｂ−Ｂ’断面（図１２）を見ると、図１４のようになっている。図１４に示すように、この部分では、タイ・バー１１の内側側面、上金型５１ａおよび下金型５１ｂによって、キャビティ類似の空間（サブ・キャビティ）が形成されており、ここには十分なレジン加圧も作用する。従って、このサブ・キャビティ部分にリード間レジン突出部５４が形成される。
次にＣ−Ｃ’断面（図１２）を見ると、図１５に示すように、ここでは、ハーフ・エッチされた吊りリード９がリードフレーム・ゲート部２５とダイ・パッド３の間に伸びているのがわかる。その左側は、ゲート・ブレーク用の開口１７である。一方、右側には、反対側のリード４、タイ・バー１１、およびタイ・バー１１とリードフレーム本体を分ける線状開口列１３等がある。
金型５１から取り出されたリードフレーム１２は、ゲートおよびランナ・ブレーク処理（ゲート部及びランナ部の不要なレジンを封止体２およびリードフレーム１２から分離する）を施す。その後、レジン封止体２の樹脂キュア処理１０２（図１１）を実施する。
この状態で、リードフレーム１２の単位デバイス領域８の封止体２の側面２ｄ周辺は、図１６に示すような状況にある。ここで、リード４上には、金型５１の隙間から漏れた封止レジン５２によるレジン・バリ３４が薄く形成されている（リード間レジン突出部５４と比較して薄い）。
ここで、図１７に示すように、リードフレーム１２のリード間レジン突出部５４にレーザ照射装置６２により、レーザ光６１を照射して、リード間レジン突出部５４を除去する（図１１のレーザ樹脂除去工程１０３）。このとき、図１８（図１６のＤ−Ｄ’断面）に示すように、リード４上のレジン・バリ３４にも、同一のレーザ光６１を照射して、ほぼ同時にレジン・バリ３４も除去してもよい（これにより、後の電解処理やウォータ・ジェットの効果を高める働きがある）。ここで使用するレーザは、たとえば、ＹＡＧレーザ（Ｎｄ：ＹＡＧなど）で、レーザ光６１は、たとえば基本波長の１０６４ｎｍである。近赤外光であり、熱的にレジンを除去するためである。また、近赤外光は、若干ずれて、パッケージ本体に当たったとしても、激しい損傷を与えず、少量であれば逆に、パッケージのひずみを緩和する効果がある。レーザ出力は、たとえば４０Ｗ程度であり、２０ｋＨｚ程度のパルス動作である。焦点は除去しようとするレジン部材表面に合わせる。レーザ線幅及びレーザ間隔は、たとえば４０マイクロ・メートル程度であり、スキャン・スピードは、たとえば３００ｍｍ/秒程度である。照射回数は、たとえば３回程度（封止体２の周りを３周する）である。近赤外光を用いる理由は、封止レジン５２は、多数の物質の組成物であり、選択性のない熱作用で、目的物を全体として除去するのが効率的だからである。このレーザ照射により、リード間レジン突出部５４は、レジン・バリ化すると考えられる。そのことによって、後の電解処理やウォータ・ジェット処理等のレジン・バリ除去に有効な手段により、効率的に除去できると考えられる。
なお、レーザ光６１の波長としては、同じＹＡＧレーザであれば、５３２ｎｍの可視光域または３５５ｎｍの紫外域が使用可能である。また、二酸化炭素ガス・レーザであれば、１０．６マイクロ・メートルの波長（中間赤外域）が利用可能である。中間赤外域は、光自体はエネルギー的に不利であり、パワー、処理時間等を考慮する必要がある。可視光域または紫外域は、高調波等であるためパワー面で高価となる。また、光自体としてエネルギーが高いので、樹脂の除去性は良好であるが、パッケージ本体にダメージを与える可能性があるので、照射位置精度の管理が重要である。
このレーザ樹脂除去工程１０３が完了した時点でのリードフレーム１２の単位デバイス領域８の封止体２の側面２ｄ周辺は、図１９に示すような状況にある。リード４の側面には、若干、残存レジン５４ａ（取りきれなかったリード間レジン突出部５４）が存在する可能性がある。一方、レジン・バリ３４は薄くなっているが完全には取れていないことがある。なお、この時点で、水圧バリ取り、または単純な水洗等（薬液洗浄を含む）を経て半田メッキ工程１０６（図１１）へ移行してもよい。
しかし、更に高い実装信頼性を確保するためには、電解バリ取り処理１０４(図１１)を施すことが望ましい。電解バリ取り処理１０４は、図２０（図１９のＤ−Ｄ’断面）に示すように、リードフレーム１２をカソードとして、ソーダ灰（主に無水炭酸ナトリウム）等を溶解した電解質水溶液中で水の電気分解を実行するものである（たとえば溶液温度は摂氏５０度程度、処理時間は、たとえば１５分程度、電流密度は、たとえば10A/dm2程度である）。すなわち、リード４と、残存レジン５４ａまたはレジン・バリ３４（あわせて残留レジン片）の間において、水素ガス・バブルを生成させて、その力により、図２１に示すように、残留レジン片をリフト・オフさせることができる。なお、この時点で、単純な水洗等（薬液洗浄を含む）を経て半田メッキ工程１０６（図１１）へ移行してもよい。
しかし、更に高い実装信頼性を確保するためには、水圧バリ取り処理１０５(図１１)を施すことが望ましい。水圧バリ取り処理１０５は、図２２に示すように、リードフレーム１２に対して、ノズル６４から高圧の洗浄水または洗浄液（このとき、洗浄水または洗浄液に粒子を添加する液体ホーニング処理をしてもよい。また、水圧バリ取り処理に代えて、又はこれと併用して、薬液処理やブラスト処理を実行してもよい）等の流体ジェット６５を供給することによって、残存する残留レジン片を最終的に除去する処理である。
ここまでの処理により、リードフレーム１２の単位デバイス領域８の封止体２の側面２ｄ周辺は、図２３に示すような清浄な状況にある。ここで、図１１に示すように、半田メッキ処理１０６（実装性を改善するための表面処理）を、たとえば酸性錫（ビスマス）メッキ液中での電気メッキ等により実行する（アルカリメッキ液も可能であるが、酸性メッキ液は高純度メッキであるメリットがある）。非電解メッキや半田ディップ等でもよいが、経済性・信頼性等から電気メッキが好適である。半田層４１の材料としては、たとえばビスマス２％、残り錫（融点は摂氏２１７度）からなる錫系鉛フリー半田等が好適である（環境面で問題のない場合は鉛系半田も使用可能である）。その他の鉛フリー半田としては、錫・銀系半田、錫・ビスマス・銀・銅系半田、錫・ビスマス・銀・アンチモン系半田等がある。
次に、図２４及び図２５に示すように、下方からパンチング金型２１（図４）により、リード４の外端部４ｄに対応する切断面２１で（ここで、図２４のＬは、たとえば０．３ｍｍ程度であり、Ｍは、たとえば０．５ｍｍ程度である）、リードフレーム１２を切断することで、封止体２とタイ・バー１１を分離する（図１１のダム＆タイバー切断工程１０８）。続いて、残りの連結部分をパンチング金型２２（図４）により切断分離することで、封止体２（デバイス）をリードフレーム本体１２から分離する（図１１の切り離し工程１０９）。このダム＆タイバー切断工程１０８と切り離し工程１０９とで素子分離工程を構成する。
前記のように、下方からパンチング金型６７により、リード４の外端部４ｄを切断することによって、図２６に示すように、リード４の下面４ｂ上の半田層がリード先端面に移動してリード先端面半田領域４１ｃを形成する（物理的には下面自体が流動してリード先端面の下半部となる）。このように、リード４の上面、下面、両側面、および先端面に半田層（半田領域）４１（４１ａ，４１ｂ，４１ｃ）が形成されているので、図２７に示すように、配線基板４５上のランド４６に半田リフロー実装した際に、半田フィレット４２が正常に形成される。
４．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、前記実施の形態においては主にＱＦＮ型プラスチック・パッケージについて、具体的に説明したが、本願発明は、それに限定されるものではなく、リード間に突出レジン部を有する他の形態のプラスチック・パッケージにも広く適用できることは言うまでもない。前記実施の形態においては主にトランスファ・モールドを適用した場合を中心に説明したが、本願発明は、それに限定されるものではなく、圧縮モールド等のその他のプラスチック・モールド方法にも適用できることは言うまでもない。
本願発明の一実施の形態の半導体集積回路装置の製造方法により製造された半導体集積回路装置のＱＦＮ型パッケージ構造の一例を示すパッケージ上面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法により製造された半導体集積回路装置のパッケージ構造の一例を示すパッケージ下面図である。 図１及び図２のＸ−Ｘ’断面に対応するパッケージ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法に使用するリードフレームの単位デバイス領域の拡大上面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法の工程途中（レジン封止体分離工程前）におけるリードフレームの単位デバイス領域の拡大透視上面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法に使用するリードフレームの単位デバイス領域の９個分にあたる拡大上面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法に使用するリードフレームの全体上面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法の工程途中（ダイ・ボンディング途中）におけるリードフレームの全体上面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法の工程途中（封止工程完了）におけるリードフレームの全体上面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法に使用する半導体チップの一例の平面回路配置図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法の主要プロセス・ブロック・フロー図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法の一要素プロセス（封止工程）の上面図である（この上面図においては、わかりやすいように、上金型は取り除かれている）。 図１２のＡ−Ａ’断面に対応する金型およびデバイスの断面図である。 図１２のＢ−Ｂ’断面に対応する金型およびデバイスの断面図である。 図１２のＣ−Ｃ’断面に対応する金型およびデバイスの断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法の工程途中（封止工程完了）におけるリードフレームの単位デバイス領域の部分拡大上面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法の一要素プロセス（レーザによるリード間レジン突出部除去工程）における処理の様子を説明するためのリードフレーム部分正面図である。 図１６のＤ−Ｄ’断面に対応するデバイスの断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法の一要素プロセス（電解残留レジン除去工程）における処理の様子を説明するためのリードフレーム部分正面図である。 図１９のＤ−Ｄ’断面に対応するデバイスの断面図である。 図１９のＤ−Ｄ’断面に対応するデバイスの他の断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法の一要素プロセス（ウォータ・ジェット残留レジン除去工程）における処理の様子を説明するためのリードフレーム部分正面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法の工程途中（ウォータ・ジェット残留レジン除去工程完了）におけるリードフレームの単位デバイス領域の部分拡大上面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法の工程途中（タイ・バー切断前）におけるリードフレームの単位デバイス領域の部分拡大上面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法の一要素プロセス（タイ・バー切断工程）における処理の様子を説明するためのリードフレーム部分正面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法の一要素プロセス（レジン封止体分離工程後）におけるレジン封止体（半導体集積回路装置パッケージ）の部分斜視図である。 図２６のレジン封止体を配線基板に実装したときの様子を示す配線基板および半導体集積回路装置パッケージの部分斜視図である。 従来のＱＦＮ型パッケージ構造の問題点を説明するためのパッケージ全体斜視図である。
符号の説明
１ 半導体チップ（集積回路基板）
２ レジン封止体
２ｂ （レジン封止体の）底面
２ｄ （レジン封止体の）側面
３ ダイ・パッド
３ｄ （ダイ・パッドの）辺
４ リード
４ｄ （リードの）外端部
８ 単位デバイス領域
１１ タイ・バー
１２ リードフレーム
４１ 半田層
５１ モールド金型
５４ リード間レジン突出部
６１ レーザ光

Claims (15)

  1. 以下の工程を含む半導体装置の製造方法：
    （ａ）複数の単位デバイス領域を有し、前記複数の単位デバイス領域のそれぞれに半導体チップが搭載されたリードフレームをモールド金型にセットし、前記複数の半導体チップを封止レジンにより封止することにより、前記複数の単位デバイス領域のそれぞれにレジン封止体を形成する工程、
    ここで、前記複数の単位デバイス領域のそれぞれは、以下を有する：
    （ｘ１）前記半導体チップが搭載された表面を有するダイパッド；
    （ｘ２）その一部が前記レジン封止体から露出した上面、前記上面とは反対側に位置し、前記レジン封止体の底面から露出した下面、および前記上面と前記下面との間に配置され、その一部が前記レジン封止体の一部によって覆われた複数の側面を有し、前記ダイパッドの周囲に配置され、前記レジン封止体の側面から突出した複数のリード；
    （ｘ３）前記複数のリードのそれぞれの外端部の近傍を連結するタイバー；
    （ｘ４）前記複数のリード間を充填し、前記複数のリードの前記複数の側面を覆い、前記レジン封止体の前記側面から突出するリード間レジン突出部、
    更に、前記半導体装置の製造方法は以下の工程を含む：
    （ｂ）前記工程（ａ）の後、前記リード間レジン突出部にレーザ光を照射することによって、前記リード間レジン突出部を除去する工程；
    （ｃ）前記工程（ｂ）の後、前記複数のリードの前記レジン封止体から露出した前記上面の一部、前記下面、および前記複数の側面の一部に半田層を形成する工程；
    （ｄ）前記工程（ｃ）の後、前記複数のリードのそれぞれの前記外端部を前記複数のリードが前記封止体の前記側面から突出するように切断することによって、前記複数のリードと前記タイバーとを分離するとともに、前記レジン封止体を前記リードフレームから分離する工程、
    ここで、前記工程（ａ）は、前記ダイパッドの前記表面側とは反対側の裏面が前記封止体の前記底面から露出するように行い、
    前記工程（ｄ）は、切断後に前記複数のリードの前記下面の前記半田層がリード先端面に移動してリード先端面半田領域を形成するように、かつ、前記複数のリードの前記下面、前記ダイパッドの前記裏面、および前記封止体の底面が、同一平面となるように前記複数のリードの前記下面から前記上面に向かう方向にパンチング金型を移動させて前記複数のリードを切断する。
  2. 請求項１の半導体装置の製造方法において、前記リード先端面半田領域は、前記リード先端部の下半部に形成されている。
  3. 請求項１の半導体装置の製造方法において、前記リード先端面半田領域は、前記複数のリードの前記下面の一部が流動したことにより形成されている。
  4. 請求項１の半導体装置の製造方法において、前記リード先端面半田領域は、前記半導体装置を配線基板上に搭載し、半田リフロー実装した際に半田フィレットが形成される領域である。
  5. 請求項４の半導体装置の製造方法において、前記複数のリードの前記レジン封止体から露出した下面および前記複数の側面は、前記半導体装置を配線基板上に搭載し、半田リフロー実装した際に半田フィレットが形成される領域である。
  6. 請求項１の半導体装置の製造方法において、前記工程（ｂ）は、前記複数のリードの前記上面に前記レーザ光を照射することにより、前記複数のリードの前記上面上のレジンバリを除去する工程を含む。
  7. 請求項１の半導体装置の製造方法において、前記工程（ｂ）の後、前記工程（ｃ）の前に、前記複数のリードの表面上のレジンバリを除去するためのバリ取り処理工程を有する。
  8. 請求項１の半導体装置の製造方法において、前記工程（ａ）の前記レジン封止体は、トランスファモールドによって形成される。
  9. 請求項１の半導体装置の製造方法において、前記工程（ｂ）で用いる前記レーザ光は、近赤外光である。
  10. 請求項１の半導体装置の製造方法において、前記工程（ｂ）で用いる前記レーザ光は、ＹＡＧレーザである。
  11. 請求項１の半導体装置の製造方法において、前記リードフレームの材質は、銅を主要な成分とする。
  12. 請求項１の半導体装置の製造方法において、前記工程（ｃ）の前記半田層の形成は、電気メッキにより行う。
  13. 請求項１２の半導体装置の製造方法において、前記半田層は、鉛フリー半田により構成される。
  14. 請求項１の半導体装置の製造方法において、前記封止レジンは、ハロゲンフリーレジンである。
  15. 以下の工程を含む半導体装置の製造方法：
    （ａ）ダイパッド、前記ダイパッドを支持する吊りリード、前記ダイパッドの周囲に配置された複数のリード、および前記複数のリードのそれぞれの外端部に連結されたタイバーを有するリードフレームを準備する工程；
    （ｂ）前記ダイパッドの表面上に半導体チップを搭載する工程；
    （ｃ）前記半導体チップ、前記ダイパッドの一部、および前記複数のリードの一部を封止樹脂により封止し、封止体を形成する工程；
    （ｄ）前記工程（ｃ）の後、前記複数のリードのリード間と前記タイバーとの間のリード間樹脂にレーザを照射することにより前記リード間樹脂を除去する工程；
    （ｅ）前記工程（ｄ）の後、前記複数のリードの前記封止体から露出した面に半田層を形成する工程；
    （ｆ）前記工程（ｅ）の後、前記複数のリードのそれぞれの外端部を切断し、前記タイバーと分離することにより、前記封止体を前記リードフレームから分離する工程、
    ここで、前記複数のリードは、上面、前記上面とは反対側の下面、および前記上面と前記下面との間に位置する複数の側面を有し、
    前記工程（ｃ）は、前記複数のリードの前記複数の側面が封止されるように、かつ、前記複数のリードの前記下面と、前記ダイパッドの前記表面とは反対側の裏面とが、前記封止体の底面から露出するように前記封止体を形成し、
    前記工程（ｆ）は、前記複数のリードが、前記封止体の側面から突出し、切断後に前記複数のリードの前記下面の前記半田層がリード先端面に移動してリード先端面半田領域を形成するように、かつ、前記複数のリードの前記下面、前記ダイパッドの前記裏面、および前記封止体の底面が、同一平面となるように前記複数のリードの前記下面から前記上面に向かう方向にパンチング金型を移動させて前記複数のリードを切断する。
JP2008164388A 2008-06-24 2008-06-24 半導体装置の製造方法 Active JP5334239B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008164388A JP5334239B2 (ja) 2008-06-24 2008-06-24 半導体装置の製造方法
US12/432,075 US8026130B2 (en) 2008-06-24 2009-04-29 Method for manufacturing a semiconductor integrated circuit device
US13/225,788 US8338927B2 (en) 2008-06-24 2011-09-06 Semiconductor device with the leads projected from sealing body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008164388A JP5334239B2 (ja) 2008-06-24 2008-06-24 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012184744A Division JP5519745B2 (ja) 2012-08-24 2012-08-24 半導体装置

Publications (2)

Publication Number Publication Date
JP2010010187A JP2010010187A (ja) 2010-01-14
JP5334239B2 true JP5334239B2 (ja) 2013-11-06

Family

ID=41431667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008164388A Active JP5334239B2 (ja) 2008-06-24 2008-06-24 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US8026130B2 (ja)
JP (1) JP5334239B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8673687B1 (en) * 2009-05-06 2014-03-18 Marvell International Ltd. Etched hybrid die package
KR101645771B1 (ko) 2010-05-12 2016-08-04 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치 및 그 제조 방법
JP5706128B2 (ja) * 2010-10-25 2015-04-22 株式会社三井ハイテック 半導体装置の樹脂バリ除去方法
US8716845B2 (en) * 2011-04-15 2014-05-06 Texas Instruments Incorporated Lead frame strip for reduced mold sticking during degating
US8525312B2 (en) * 2011-08-12 2013-09-03 Tessera, Inc. Area array quad flat no-lead (QFN) package
US8587099B1 (en) * 2012-05-02 2013-11-19 Texas Instruments Incorporated Leadframe having selective planishing
JP6150469B2 (ja) * 2012-07-12 2017-06-21 株式会社三井ハイテック リードフレームの製造方法
TWI500090B (zh) * 2012-11-13 2015-09-11 矽品精密工業股份有限公司 半導體封裝件之製法
JP6144069B2 (ja) * 2013-02-25 2017-06-07 エスアイアイ・セミコンダクタ株式会社 半導体装置の製造方法
US9449890B1 (en) * 2013-05-10 2016-09-20 Amkor Technology, Inc. Methods for temporary bussing of semiconductor package substrates
US10790261B2 (en) * 2018-03-12 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding through multi-shot laser reflow

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315381A (ja) 1992-05-07 1993-11-26 Nec Corp 半導体製造装置
JPH07142664A (ja) * 1993-11-18 1995-06-02 Nec Corp 樹脂封止半導体装置の製造方法
US5661086A (en) * 1995-03-28 1997-08-26 Mitsui High-Tec, Inc. Process for manufacturing a plurality of strip lead frame semiconductor devices
US6281568B1 (en) * 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
JP2000299400A (ja) * 1999-04-14 2000-10-24 Sony Corp ノンリード・フラットパッケージ型半導体装置
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
JP2001093921A (ja) * 1999-09-22 2001-04-06 Toshiba Corp 半導体装置の製造方法
JP2001102510A (ja) 1999-09-28 2001-04-13 Mitsubishi Electric Corp 半導体の組立方法
US6605865B2 (en) * 2001-03-19 2003-08-12 Amkor Technology, Inc. Semiconductor package with optimized leadframe bonding strength
US7122884B2 (en) * 2002-04-16 2006-10-17 Fairchild Semiconductor Corporation Robust leaded molded packages and methods for forming the same
JP2004014823A (ja) * 2002-06-07 2004-01-15 Renesas Technology Corp 半導体装置及びその製造方法
JP4522049B2 (ja) * 2003-02-14 2010-08-11 三洋電機株式会社 半導体装置
KR100538485B1 (ko) * 2003-11-12 2005-12-23 삼성전자주식회사 리드 프레임을 이용한 범프 칩 캐리어 패키지의 제조 방법
JP4334364B2 (ja) * 2004-01-26 2009-09-30 株式会社リコー 半導体装置及び半導体装置の製造方法
JP4674813B2 (ja) 2006-02-08 2011-04-20 セイコーインスツル株式会社 半導体デバイスの製造方法
JP2008117875A (ja) * 2006-11-02 2008-05-22 Renesas Technology Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2010010187A (ja) 2010-01-14
US8026130B2 (en) 2011-09-27
US8338927B2 (en) 2012-12-25
US20090317948A1 (en) 2009-12-24
US20110316137A1 (en) 2011-12-29

Similar Documents

Publication Publication Date Title
JP5334239B2 (ja) 半導体装置の製造方法
JP5689514B2 (ja) 半導体装置の製造方法
JP5634033B2 (ja) 樹脂封止型半導体装置とその製造方法
JP5380244B2 (ja) 半導体装置の製造方法
JP4086202B2 (ja) 半導体装置の製造方法
JP5319571B2 (ja) 半導体装置の製造方法
US8597989B2 (en) Manufacturing method of semiconductor device
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
JP2005191240A (ja) 半導体装置及びその製造方法
JP5507344B2 (ja) 半導体装置の製造方法
JP5894209B2 (ja) 半導体装置
JP2012109435A (ja) 半導体装置の製造方法
JP4635471B2 (ja) 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
JP5519745B2 (ja) 半導体装置
JP2014187308A (ja) 半導体装置の製造方法
JP6143726B2 (ja) 樹脂封止型半導体装置とその製造方法、リードフレーム
JP2005116687A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JP2013143445A (ja) 半導体装置の製造方法および半導体装置
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
JP2017108191A (ja) 半導体装置
JP2008252005A (ja) バリ取り方法および半導体装置の製造方法
JP5816659B2 (ja) 半導体装置の製造方法
JP2014236039A (ja) 半導体装置の製造方法
JP2005317814A (ja) 半導体装置及びその製造方法
JP2005236127A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100527

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130726

R150 Certificate of patent or registration of utility model

Ref document number: 5334239

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350