KR20020093250A - 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지 - Google Patents

리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지 Download PDF

Info

Publication number
KR20020093250A
KR20020093250A KR1020010031713A KR20010031713A KR20020093250A KR 20020093250 A KR20020093250 A KR 20020093250A KR 1020010031713 A KR1020010031713 A KR 1020010031713A KR 20010031713 A KR20010031713 A KR 20010031713A KR 20020093250 A KR20020093250 A KR 20020093250A
Authority
KR
South Korea
Prior art keywords
leads
exposed
lead
die pad
package
Prior art date
Application number
KR1020010031713A
Other languages
English (en)
Inventor
한창훈
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020010031713A priority Critical patent/KR20020093250A/ko
Publication of KR20020093250A publication Critical patent/KR20020093250A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Abstract

본 발명은 리드 노출형 리드 프레임(ELP type leadframe) 및 그를 이용한 리드 노출형 반도체 패키지(ELP)에 관한 것으로, 더욱 구체적으로는 리드 노출형 반도체 패키지의 구조적 특성상 패키지 몸체를 형성하는 수지와 함께 금속 재질의 리드들이 절단되는 과정에서 리드들의 끝단이 서로 접촉되거나 또는 리드들의 끝단에 버어가 발생하는 등의 품질 불량을 방지하기 위한 것이며, 이를 위하여 댐바를 중심으로 하는 리드들의 영역을 부분 식각함으로써 댐바에 직접 연결된 리드들의 끝단 부위를 작은 두께로 형성하고, 또한 리드들의 끝단의 폭을 인접한 리드들의 영역보다 좁게 형성한 것을 그 구조적 특징으로 하는 리드 프레임 및 반도체 패키지의 구조를 개시하며, 이러한 구조적 특징에 따라 반도체 패키지가 블레이드에 의해 개개로 분리될 때 절삭되는 면에 위치한 리드들의 끝단이 좌우 인접한 리드들의 끝단에 접촉되어 전기적 단락을 가져오거나 또는 절삭된 리드들의 끝단에 리드 버어가 남게 되는 등의 품질 불량을 방지할 수 있다.

Description

리드 노출형 리드 프레임 및 그를 이용한 리드 노출형 반도체 패키지 { ELP type leadframe and ELP using the same }
본 발명은 리드 노출형 리드 프레임(ELP type leadframe) 및 그를 이용한 리드 노출형 반도체 패키지(ELP ; Exposing Leaded semiconductor Package)에 관한 것이며, 더욱 구체적으로는 리드 노출형 반도체 패키지의 구조적 특성상 패키지 몸체를 형성하는 수지와 함께 금속 재질의 리드들의 끝단이 절단되는 과정에서 리드들의 끝단이 서로 접촉되어 단락을 발생시키거나 또는 리드들의 끝단에 버어가 발생하는 등의 품질 불량을 방지하는 것을 특징으로 하는 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형 반도체 패키지의 구조 개선에 관한 것이다.
리드 노출형 반도체 패키지(ELP), 또는 버텀 리드형 반도체 패키지(BLP ; Bottom Leaded semiconductor Package)라고 불리는 반도체 소자의 구조적 특징은 리드들이 패키지 몸체 외부로 돌출되지 않고 패키지 몸체의 하면에서 각 리드의 일단이 외부로 노출됨으로써 노출된 리드의 일단이 직접 외부접속단자로 사용되는 것을 주된 특징으로 한다.
이와 같은 구조의 리드 노출형 반도체 패키지는 기존의 반도체 패키지에서 리드들이 돌출되었던 영역만큼 상대적으로 실장면적을 줄이는 등의 이점을 가져올 수 있으며, 아울러 반도체 소자의 소형화 및 박형화 추세에 비추어 효율적인 반도체 소자로서 연구, 개발되고 있다.
도 1a 는 종래의 리드 노출형 반도체 패키지(100; ELP)를 도시한 단면도이며, 도 1b는 도 1a의 반도체 패키지의 하면을 도시한 저면도이다. 도 1a 및 도 1b에 도시된 바를 참고로 하여 종래의 리드 노출형 반도체 패키지 구조를 간략히 설명하면 다음과 같다.
종래의 리드 노출형 반도체 패키지(100)는 다이패드(22) 위에 은 에폭시(Ag epoxy)와 같은 접착제(14)가 개재되어 반도체 칩(10)이 실장되고, 다이패드(22)를 중심으로 배열된 리드(30)들이 각각 대응되는 본딩패드(12)에 본딩 와이어(Bondingwire)와 같은 전도성 부재(42)를 통하여 전기적으로 연결되어 있으며, 이들 반도체 칩과, 다이패드와, 리드들 및 전도성 부재를 포함하는 전기적 연결 영역이 에폭시 몰딩 컴파운드(EMC ; Epoxy Molding Compound)와 같은 성형수지(Molding resin)에 의해 봉지되어 패키지 몸체(40 ; Package body)가 형성된 것을 기본 구조로 한다.
이때, 각 리드는 본딩 와이어가 본딩되는 영역인 본딩부(32 ; Bonding area)와, 그 하면(38)이 패키지 몸체(40)에서 노출되는 노출부(34 ; Exposing area)로 구분될 수 있으며, 노출부(34)의 끝단(36 ; End)은 패키지 몸체(40)의 측면에서 노출된다. 또한, 다이패드(22)의 하면(24) 역시 패키지 몸체(40)의 하면에서 노출되어 방열판의 역할을 하도록 구성될 수 있다. 이처럼, 리드들의 노출부 하면(38)이 패키지 몸체(40)의 하면에서 직접 노출되기 때문에 이에 따라 반도체 패키지(100)가 마더보드(Mother board)와 같은 외부기판 등에 실장될 때 반도체 패키지의 크기와 동일한 최소한의 영역으로 실장될 수 있다.
도 2a 및 도 2b는 종래의 반도체 패키지(100)에 적용되는 리드 노출형 리드 프레임에 관한 도이며, 도 2a는 다이패드(22)를 포함하는 단위 리드 프레임(Unit leadframe)을 평면도로 도시하고, 도 2b는 도 2a의 A 영역을 사시도로 도시한다. 도 2a 및 도 2b를 참고로 하여 종래의 리드 프레임(20)의 구조를 설명하면 다음과 같다.
종래의 리드 프레임(20)은 다이패드(22)와, 다이패드(22)를 지지하는 타이 바들(28)과, 다이패드를 중심으로 배열된 다수의 리드들(30)을 포함하며, 각 단위 리드 프레임의 경계를 따라 댐바(26)가 형성되어 있다. 좀 더 구체적으로 설명하면, 댐바(26)는 리드들(30)과 타이 바들(28)의 끝단을 가로질러 형성된다.
일반적인 플라스틱 패키지의 리드 프레임에 있어서, 기존의 댐바(Dam bar)는 내부리드와 외부리드의 사이에 형성된 후 성형수지가 캐버티 외부로 누출되는 것을 방지하는 역할을 하였으나, 리드 노출형 리드 프레임의 경우에는 댐바가 단순히 리드들과 타이 바들을 지지하는 틀(Frame) 역할을 하는 것으로 상이하다.
댐바(26)는 양쪽 단위 리드 프레임들의 리드들 또는 타이 바들을 가로질러 그 경계를 구분하며, 이때 댐바의 크기는 양쪽의 리드들의 크기와 동일하게 형성된다. 댐바의 두께(H2)는 양쪽에 연결된 리드들의 두께(H1)와 동일하게 형성되며, 좀 더 구체적으로 설명한다면, 리드(30)의 노출부(36)와 노출부의 끝단(38)의 두께와 동일하게 형성된다. 또한, 리드들의 노출부(36)와 노출부의 끝단(38)의 폭(W1)은 동일하게 형성되어 있다. 여기서, 도면부호 L은 추후 절단 공정에서 블레이드에 의한 절단 중심선을 나타낸다.
도 3은 종래의 리드 노출형 리드 프레임(20)을 이용한 경우에 성형수지로 봉지하여 패키지 몸체(40)를 형성한 후 절단하여 개개의 반도체 패키지(100)로 분리하는 절단 공정(Sawing process)을 간략히 도시하고 있으며, 도 4는 도 3의 절단 공정 후에 절단된 면의 일 예를 도시한 단면도이다.
리드 프레임(20)에 패키지 몸체(40)가 형성된 후, 다이아몬드 칼날 등의 블레이드(50)가 회전 절삭하여 개개의 반도체 패키지로 분리되며, 이때 블레이드의 절단 방향(B)을 따라 리드의 끝단(38)이 패키지 몸체의 측면에 노출된다. 도 4에 도시된 바와 같이, 리드들(30)은 댐바와 연결된 부위에서 블레이드에 의해 절삭되기 때문에 변형될 수 있으며, 변형되는 정도가 심한 경우에는 평행하게 배열된 좌우의 인접 리드들과 접촉되어 전기적 단락이 발생되는 원인을 가져올 수 있다.
또한 블레이드에 의해 절삭되는 과정에서 성형수지로 형성된 패키지 몸체와는 달리 절삭된 부위에 리드 버어(Lead burr)와 같은 잔존물이 남아 있을 수 있게 되고, 이처럼 리드 버어가 남아 있는 경우 반도체 패키지를 외부 기판 등에 실장할 때 반도체 패키지와 외부 기판 사이에 리드 버어가 개재됨으로써 실장 높이가 높아지는 등의 불량을 가져올 수 있다.
본 발명의 목적은 블레이드에 의해 리드들이 절삭되는 공정에서 리드들이 평행하게 배열된 좌우의 인접 리드들과 접촉되어 단락되는 불량을 방지하기 위하여 구조가 개선된 리드 노출형 리드 프레임을 제공하는 것이다.
본 발명의 다른 목적은 리드들의 끝단 영역이 부분 식각됨으로써 얇게 구성된 것을 특징으로 하는 리드 노출형 리드 프레임을 이용한 리드 노출형 반도체 패키지를 제공하는 것이다.
도 1a는 종래의 리드 노출형 반도체 패키지(ELP)를 간략히 도시한 단면도,
도 1b는 도 1a의 패키지의 저면도,
도 2a는 종래의 리드 노출형 리드 프레임을 도시한 평면도,
도 2b는 도 2a의 A 영역을 상세히 도시한 부분 사시도,
도 3은 종래의 리드 노출형 반도체 패키지 제조 공정 중 절단 공정을 모식적으로 도시한 정면도,
도 4는 도 3의 절단 공정 후 절단된 면의 일 예를 도시한 단면도,
도 5는 본 발명의 일 실시예에 따른 리드 노출형 리드 프레임을 도시한 평면도,
도 6은 도 5의 A 영역을 상세히 도시한 부분 사시도,
도 7은 도 5의 리드 프레임을 적용한 리드 노출형 반도체 패키지의 예를 도시한 단면도,
도 8a는 도 7의 패키지의 저면도,
도 8b는 도 7의 패키지의 일 측면을 도시한 측면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
10, 110 : 반도체 칩12, 112 : 본딩패드
14, 114 : 접착제20, 120 : 리드 프레임
22, 122 : 다이패드24, 124 : 다이패드의 하면
26, 126 : 댐바28, 128 : 타이 바
30, 130 : 리드32, 132 : 본딩부
34, 134 : 노출부36, 136 : 끝단
38, 138 : 노출부의 하면40, 140 : 패키지 몸체
50 : 블레이드
100, 200 : 리드 노출형 반도체 패키지(ELP)
A : 리드의 끝단 영역B : 블레이드에 의한 절단 방향
L : 블레이드에 의한 절단 중심선
H1 : 리드 노출부의 두께H2 : 댐바의 두께
H3 : 리드 끝단의 두께W1 : 리드 노출부의 폭
W2 : 리드 끝단의 폭
이러한 목적들을 달성하기 위하여 본 발명은 임의의 반도체 칩들이 실장되는 리드 프레임에 있어서, 각 반도체 칩이 실장되는 다이패드들과; 각 다이패드를 지지하는 타이 바들과; 각 다이패드를 중심으로 배열되며, 외부접속단자로 사용되는 노출부가 형성된 리드들; 및 노출부들의 끝단과 타이 바들을 가로지르며, 다이패드를 중심으로 에워싸는 형태로 구성된 댐바들;을 포함하고, 리드들의 노출부 끝단과댐바를 포함하는 영역이 부분 식각됨으로써 리드들의 노출부 끝단의 두께가 끝단과 인접한 리드들의 노출부의 두께보다 작게 구성되는 것을 특징으로 하는 리드 노출형 리드 프레임을 제공한다.
또한, 본 발명에 따른 리드 노출형 리드 프레임은 리드들의 노출부 끝단의 폭이 끝단과 인접한 리드들의 노출부의 폭보다 좁게 형성된 것을 특징으로 한다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명은 본딩패드들이 형성된 반도체 칩과; 반도체 칩이 실장되는 다이패드와; 다이패드를 지지하는 타이 바들과; 각 다이패드를 중심으로 배열되며, 외부접속단자로 사용되는 노출부가 형성된 리드들과; 본딩패드와 그에 대응되는 리드를 각각 전기적으로 연결하는 전도성 부재들; 및 반도체 칩과, 다이패드와, 타이 바들과, 전도성 부재들 및 리드들을 봉지하는 패키지 몸체;를 포함하고, 리드들의 노출부 하부면이 패키지 몸체의 표면에서 노출되는 것을 특징으로 하는 리드 노출형 반도체 패키지에 있어서, 패키지 몸체의 측면에서 노출되는 리드들의 노출부 끝단의 두께가 끝단과 인접한 노출부의 두께보다 작게 구성되는 것을 특징으로 하는 리드 노출형 반도체 패키지를 제공한다.
또한, 본 발명에 따른 리드 노출형 반도체 패키지는 리드들의 노출부 끝단의 폭이 끝단과 인접한 노출부의 폭보다 좁게 형성된 것을 특징으로 한다.
이하, 첨부도면을 참고로 하여 본 발명의 바람직한 실시예를 설명한다.
도 3 및 도 4는 본 발명의 일 실시예에 따른 반도체 패키지에 적용되는 리드 노출형 리드 프레임(120)에 관한 도이며, 도 3은 다이패드(122)를 포함하는 단위 리드 프레임을 평면도로 도시하고, 도 4는 도 3의 A 영역을 사시도로 도시한다.도 3 및 도 4를 참고로 하여 본 발명에 따른 리드 프레임(120)의 구조를 설명하면 다음과 같다.
본 발명에 따른 리드 노출형 리드 프레임(120)은 다이패드(122)와, 다이패드를 지지하는 타이 바들(128)과, 다이패드를 중심으로 배열된 다수의 리드들(130)을 포함하며, 각 단위 리드 프레임의 경계를 따라 댐바(126)가 형성되어 있다. 좀 더 구체적으로 설명하면, 댐바(126)는 리드들(130)과 타이 바들(128)의 끝단을 가로질러 형성된다. 종래의 경우와 마찬가지로 댐바는 단순히 리드들과 타이 바들을 지지하는 틀 역할을 한다.
댐바(126)는 양쪽 단위 리드 프레임들의 리드들(130) 또는 타이 바들(128)을 가로질러 그 경계를 구분하며, 본 발명의 특징에 따라 댐바(126)의 크기는 양쪽의 리드들(130)의 크기와 다르게 형성된다. 댐바의 두께(H2)는 양쪽에 연결된 리드들의 두께(H1)보다 작게 형성되며, 바람직하게는 약 50%의 크기로 형성될 수 있다. 좀 더 구체적으로는, 리드의 노출부 끝단(136)의 두께(H3)와 댐바(126)의 두께(H2)가 리드의 노출부(134)의 두께(H1)를 기준으로 약 50% 정도 작게 형성될 수 있다.
이처럼 댐바(126)와 댐바에 직접 연결된 리드의 노출부 끝단(136)의 두께를 줄이는 방법으로는, 해당 부분만을 부분적으로 식각하는 공정이 적용될 수 있으며, 부분 식각되는 부위는 댐바를 기준으로 상면, 하면 그리고 상하 양면이 될 수 있으며, 본 발명에 따른 실시예에서는 상하 양면으로 부분 식각된 예가 도시되어 있다.
또한, 리드들의 노출부(136)의 폭(W1)과 노출부의 끝단(138)의 폭(W3)은 서로 다르게 형성된다. 구체적으로는 노출부 끝단(138)의 폭(W3)이 노출부(134)의폭(W1)을 기준으로 약 50% 정도 좁게 형성될 수 있다. 여기서, 도면부호 L은 역시 블레이드에 의한 절단 중심선을 나타낸다.
이와 같이, 본 발명에 따른 리드 노출형 리드 프레임은 댐바를 중심으로 하는 소정 부위를 부분 식각함으로써 인접한 영역의 리드들(리드의 노출부)보다 그 두께를 작게 한 것을 특징으로 하며, 또한 댐바에 직접 연결된 리드들의 끝단의 폭을 좁게 한 것을 그 특징으로 한다.
또한, 도 5에서는 도시되어 있지 않으나, 보다 좁은 간격으로 배열된 본딩패드들과 리드를 와이어 본딩하기 위하여 보조 본딩부 등이 리드의 본딩부 옆에 추가로 형성될 수 있으며, 이처럼 본 발명의 특징에 직접적으로 관계되지 않는 범위 내에서의 구조적 변형은 자유롭게 활용될 수 있다.
도 7은 도 5의 리드 프레임을 이용한 리드 노출형 반도체 패키지(200)를 도시한 단면도이며, 도 8a는 도 7의 패키지(200)의 저면도이고, 도 8b는 도 7의 패키지(200)의 일 측면을 도시한 측면도이다. 도 7 내지 도 8b를 참고로 하여 본 발명에 따른 리드 노출형 반도체 패키지의 구조를 설명한다.
본 발명에 따른 리드 노출형 반도체 패키지(200)는 종래와 마찬가지로 다이패드(122) 위에 접착제(114)가 개재되어 반도체 칩(110)이 실장되고, 다이패드 (122)를 중심으로 배열된 리드(130)들이 각각 대응되는 본딩패드(112)에 본딩 와이어와 같은 전도성 부재(142)를 통하여 전기적으로 연결되어 있으며, 이들 반도체 칩과, 다이패드와, 리드들 및 전도성 부재를 포함하는 전기적 연결 영역이 에폭시 몰딩 컴파운드(EMC)와 같은 성형수지(Molding resin)에 의해 봉지되어 패키지 몸체(140)가 형성된 것을 기본 구조로 한다.
이때, 각 리드(130)는 본딩 와이어가 본딩되는 영역인 본딩부(132)와, 그 하면(138)이 패키지 몸체(140)에서 노출되는 노출부(134)로 구분될 수 있으며, 노출부(134)의 끝단(136)은 패키지 몸체(140)의 측면에서 노출된다. 또한, 다이패드 (122)의 하면(124) 역시 패키지 몸체(140)의 하면에서 노출되어 방열판의 역할을 하도록 구성될 수 있다. 이처럼, 리드들의 노출부 하면(138)이 패키지 몸체(140)의 하면에서 직접 노출되기 때문에 이에 따라 반도체 패키지(200)가 외부기판 등에 실장될 때 반도체 패키지의 크기와 동일한 최소한의 영역으로 실장될 수 있다.
이에 더하여, 본 발명에 따른 리드 노출형 반도체 패키지(200)는 리드들의 끝단(136)이 인접한 영역의 리드들(리드들의 노출부(134))보다 폭이 좁고 두께가 작은 것을 특징으로 한다.
따라서, 도 8a 및 도 8b에 도시된 바와 같이, 반도체 패키지(200)의 저면에서 노출되는 리드들(130)은 리드들의 노출부(134)에 한정되며 리드들의 끝단(136)은 패키지 몸체(140)에 의해 봉지되어 있으며, 아울러, 반도체 패키지(200)의 측면에서 볼 때 패키지 몸체(140)에서 노출되는 리드들의 끝단(136)은 작은 두께와 좁은 폭으로 형성되어 있기 때문에 끝단들(136) 사이의 간격이 넓게 벌어진 효과를 가져오게 된다.
이처럼, 패키지 몸체의 측면 - 좀 더 구체적으로는, 반도체 패키지의 절단 공정(Sawing process)에서 블레이드에 의해 절삭되는 면 - 에 위치한 리드들의 부위(리드들의 끝단)가 종래에 비하여 좁고 작게 형성되어 있기 때문에, 종래의 경우에서 리드들의 접촉으로 인한 전기적 단락 또는 리드 버어 등이 발생하던 것이 방지될 수 있다.
즉, 리드 프레임의 댐바(도 5의 126)를 따라 구동되는 블레이드에 의해 절삭되는 리드들의 끝단(136)이 종래의 경우에 비하여 비교적 좁고 작게 형성되어 있기 때문에, 블레이드에 의해 리드들의 끝단이 절단방향으로 부분적으로 밀리는 경우에도 인접한 리드의 끝단에 접촉되기 어려워 리드들의 끝단들 사이에 접촉이 이루어질 수 없게 된다. 또한, 블레이드에 의해 절삭된 리드들의 끝단(136)에 리드 버어(Lead burr)와 같은 잔존물이 남게 되는 경우에도 버어가 패키지 몸체(140) 외부로 돌출되지 않기 때문에 리드 버어에 의한 반도체 패키지(200)의 실장 불량이 발생하는 것을 방지할 수 있다.
본 발명의 실시예에서는 다이패드를 포함하는 구조의 리드 노출형 리드 프레임과 그를 이용한 리드 노출형 반도체 패키지에 관하여 기술하고 있으며, 이와 달리 다이패드가 생략된 구조의 리드 프레임 및 그를 이용한 리드 노출형 반도체 패키지에 대해서도 본 발명의 기술적 사상이 적용될 수 있음은 자명하다. 즉, 본 발명의 기술적 사상이 변하지 않는 범위 내에서 다양한 실시 형태로 본 발명이 적용될 수 있다.
본 발명에 따른 리드 프레임 및 반도체 패키지는 댐바를 중심으로 하는 리드들의 영역을 부분 식각함으로써 댐바에 직접 연결된 리드들의 끝단 부위를 좁은 폭으로 또한 작은 두께로 형성한 것을 그 구조적 특징으로 하며, 이러한 구조적 특징에 따라 반도체 패키지가 블레이드에 의해 개개로 분리될 때 절삭되는 면에 위치한 리드들의 끝단이 좌우 인접한 리드들의 끝단에 접촉되어 전기적 단락을 가져오거나 또는 절삭된 리드들의 끝단에 리드 버어가 남게 되는 등의 품질 불량을 방지할 수 있다.

Claims (4)

  1. 임의의 반도체 칩들이 실장되는 리드 프레임에 있어서,
    상기 각 반도체 칩이 실장되는 다이패드들;
    상기 각 다이패드를 지지하는 타이 바들;
    상기 각 다이패드를 중심으로 배열되며, 외부접속단자로 사용되는 노출부가 형성된 리드들; 및
    상기 노출부들의 끝단과 타이 바들을 가로지르며, 상기 다이패드를 중심으로 에워싸는 형태로 구성된 댐바들;
    을 포함하고, 상기 리드들의 노출부 끝단과 댐바를 포함하는 영역이 부분 식각됨으로써 상기 리드들의 노출부 끝단의 두께가 상기 끝단과 인접한 리드들의 노출부의 두께보다 작게 구성되는 것을 특징으로 하는 리드 노출형 리드 프레임.
  2. 제 1 항에 있어서, 상기 리드들의 노출부 끝단의 폭은 상기 끝단과 인접한 리드들의 노출부의 폭보다 좁게 형성된 것을 특징으로 하는 리드 노출형 리드 프레임.
  3. 본딩패드들이 형성된 반도체 칩;
    상기 반도체 칩이 실장되는 다이패드;
    상기 다이패드를 지지하는 타이 바들;
    상기 각 다이패드를 중심으로 배열되며, 외부접속단자로 사용되는 노출부가 형성된 리드들;
    상기 본딩패드와 그에 대응되는 리드를 각각 전기적으로 연결하는 전도성 부재들; 및
    상기 반도체 칩과, 다이패드와, 타이 바들과, 전도성 부재들 및 리드들을 봉지하는 패키지 몸체;
    를 포함하고, 상기 리드들의 노출부 하부면이 상기 패키지 몸체의 표면에서 노출되는 것을 특징으로 하는 리드 노출형 반도체 패키지에 있어서,
    상기 패키지 몸체의 측면에서 노출되는 상기 리드들의 노출부 끝단의 두께가 상기 끝단과 인접한 노출부의 두께보다 작게 구성되는 것을 특징으로 하는 리드 노출형 반도체 패키지.
  4. 제 3 항에 있어서, 상기 리드들의 노출부 끝단의 폭은 상기 끝단과 인접한 노출부의 폭보다 좁게 형성된 것을 특징으로 하는 리드 노출형 반도체 패키지.
KR1020010031713A 2001-06-07 2001-06-07 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지 KR20020093250A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010031713A KR20020093250A (ko) 2001-06-07 2001-06-07 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010031713A KR20020093250A (ko) 2001-06-07 2001-06-07 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지

Publications (1)

Publication Number Publication Date
KR20020093250A true KR20020093250A (ko) 2002-12-16

Family

ID=27708073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010031713A KR20020093250A (ko) 2001-06-07 2001-06-07 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지

Country Status (1)

Country Link
KR (1) KR20020093250A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040011952A (ko) * 2002-07-31 2004-02-11 (주)칩트론 반도체 제조공정
KR20040011951A (ko) * 2002-07-31 2004-02-11 (주)칩트론 매핑 타입으로 몰딩된 반도체의 식각소잉공정
KR20050004059A (ko) * 2003-07-02 2005-01-12 가부시끼가이샤 르네사스 테크놀로지 반도체 장치 및 리드 프레임
CN107104089A (zh) * 2016-02-23 2017-08-29 株式会社三井高科技 引线框、以及半导体封装的制造方法
CN108417553A (zh) * 2017-02-08 2018-08-17 大口电材株式会社 引线框及其制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040011952A (ko) * 2002-07-31 2004-02-11 (주)칩트론 반도체 제조공정
KR20040011951A (ko) * 2002-07-31 2004-02-11 (주)칩트론 매핑 타입으로 몰딩된 반도체의 식각소잉공정
KR20050004059A (ko) * 2003-07-02 2005-01-12 가부시끼가이샤 르네사스 테크놀로지 반도체 장치 및 리드 프레임
CN107104089A (zh) * 2016-02-23 2017-08-29 株式会社三井高科技 引线框、以及半导体封装的制造方法
CN107104089B (zh) * 2016-02-23 2019-11-22 株式会社三井高科技 引线框、以及半导体封装的制造方法
CN108417553A (zh) * 2017-02-08 2018-08-17 大口电材株式会社 引线框及其制造方法
CN108417553B (zh) * 2017-02-08 2022-04-26 大口电材株式会社 引线框及其制造方法

Similar Documents

Publication Publication Date Title
KR100369393B1 (ko) 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
JP5634033B2 (ja) 樹脂封止型半導体装置とその製造方法
JP5379189B2 (ja) 半導体装置
KR940007757Y1 (ko) 반도체 패키지
JP5122835B2 (ja) 半導体装置、リードフレームおよび半導体装置の製造方法
JP2001313363A (ja) 樹脂封止型半導体装置
JP5232394B2 (ja) 半導体装置の製造方法
KR20120101314A (ko) 반도체 장치
JP2005057067A (ja) 半導体装置およびその製造方法
US20050051877A1 (en) Semiconductor package having high quantity of I/O connections and method for fabricating the same
EP3440697B1 (en) Flat no-leads package with improved contact leads
KR0185247B1 (ko) 수지 밀봉형 반도체 소자의 제조 방법
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
JP2005294871A (ja) 半導体装置
JP4207791B2 (ja) 半導体装置
JP2006049694A (ja) 二重ゲージ・リードフレーム
JP2001267484A (ja) 半導体装置およびその製造方法
JP4651218B2 (ja) 半導体装置の製造方法
JP5119092B2 (ja) 半導体装置の製造方法
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
JP2002164496A (ja) 半導体装置およびその製造方法
CN113394187A (zh) 无引线半导体封装件以及制造方法
KR100290783B1 (ko) 반도체 패키지
JP2000150761A (ja) 樹脂封止型半導体装置及びその製造方法
JP2004200719A (ja) 半導体装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid