CN107104089B - 引线框、以及半导体封装的制造方法 - Google Patents

引线框、以及半导体封装的制造方法 Download PDF

Info

Publication number
CN107104089B
CN107104089B CN201710078265.7A CN201710078265A CN107104089B CN 107104089 B CN107104089 B CN 107104089B CN 201710078265 A CN201710078265 A CN 201710078265A CN 107104089 B CN107104089 B CN 107104089B
Authority
CN
China
Prior art keywords
terminal
sealing resin
lead frame
base end
end part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710078265.7A
Other languages
English (en)
Other versions
CN107104089A (zh
Inventor
石桥贵弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Takatsuka
Original Assignee
Mitsui Takatsuka
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Takatsuka filed Critical Mitsui Takatsuka
Publication of CN107104089A publication Critical patent/CN107104089A/zh
Application granted granted Critical
Publication of CN107104089B publication Critical patent/CN107104089B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种引线框(200)，其具备一对端子(12)、以及设置于一对端子(12)之间且与一对端子(12)分别在基端部连结的系杆(16)，一对端子(12)的基端部(12B)比前端部(12A)薄，一对端子(12)的基端部(12B)具有在厚度方向上贯通的贯通孔和宽度比前端部(12A)更狭窄的槽口部的至少一个。

Description

引线框、以及半导体封装的制造方法
技术领域
本发明涉及一种引线框、以及半导体封装的制造方法。
背景技术
半导体封装具备引线框(lead frame)、搭载于其上的半导体芯片、以及密封半导体芯片的密封树脂。在引线框为MAP(Molded Array Packaging)型的情况下，各端子(引线)由系杆(タイバー)连接。在使用这样的引线框来制造半导体封装的情况下，在用树脂将引线框和搭载于其上的半导体芯片密封而得到树脂密封体之后，使用划片机将其切削而单片化。如此这样来制造半导体封装。
在日本专利公开2001-320007号公报(专利文献1)中提出了如下方案：为了抑制金属的切削毛刺的产生和划片机的磨损，利用通过半蚀刻(half-etching)而形成的槽部来使划片部变薄。并且提出了如下方案：使该槽部的宽度比划片机的宽度更大或更小从而能够顺利地进行切断。
现有技术文献
专利文献
专利文献1：日本专利公开2001-320007号公报
发明内容
(一)要解决的技术问题
若使用具有宽度比划片机更大的槽部的引线框来制造半导体封装，则在因槽部而形成的端子的薄壁部上，形成有厚度小的薄壁树脂部。由于这样的薄壁树脂部比起覆盖在半导体芯片上的厚度大的树脂部更容易从引线框的表面剥离，因此需要优异的密合性。近年来，有使引线框变薄而使半导体封装小型化的倾向，因此，要求薄壁树脂部进一步提高其紧密性。
本发明的一个方面的目的在于，提供一种在制造半导体封装时能够抑制密封树脂剥离的引线框。本发明的另一个方面的目的在于，提供一种能够抑制密封树脂剥离的半导体封装的制造方法。
(二)技术方案
本发明的一个方面提供一种引线框，其具备一对端子、以及设置于其间且与端子在基端部连结的系杆，端子的基端部比前端部薄；基端部具有在厚度方向上贯通的贯通孔和宽度比前端部更狭窄的槽口部的至少一个。
该引线框若用树脂密封，则能够用贯通孔内的密封树脂或槽口部内的密封树脂，将在基端部一个面上形成的密封树脂、和设置在另一个面上的密封树脂连接。因此，在进行划片来制作半导体封装时，即使在基端部的一个面或另一个面上形成的密封树脂的厚度较薄，也能够抑制该密封树脂的剥离。
优选地，在所述基端部具有贯通孔的情况下，贯通孔在系杆上延伸，在一对端子的各基端部和其间的系杆上连通。通过设置这样在一对端子的基端部和其间的系杆上成为一体的贯通孔，能够充分减小在划片时的切削部的体积。由此，即使增大引线框的厚度，也能顺利地进行切削。另外，能够减少划片机的负荷，并且减少引线框的构成材料。
也可以是，所述引线框具备：在上面侧搭载有半导体芯片的焊盘、以及与系杆连结且支承焊盘的支撑杆，端子的基端部的下面位于比端子的前端部的下面更靠上方。若对这样的引线框进行树脂密封，则端子的基端部的下面侧会形成厚度薄的密封树脂(薄壁树脂部)。该薄壁树脂部通过贯通基端部的贯通孔内的密封树脂，与端子的基端部的上面侧的密封树脂连接。因此，在进行划片来制造半导体封装时，能够抑制薄壁树脂部上的密封树脂的剥离。另外，能够抑制密封树脂从所获得的半导体封装上剥离。
优选地，在所述基端部具有槽口部的情况下，槽口部以在基端部的宽度方向上相对的方式成对设置。若用树脂密封这样的引线框，则能够使介于相邻的端子之间的密封树脂变大。由此，能够牢固地将基端部一个面上形成的密封树脂、和设置于另一个面上的密封树脂连接。因此，在进行划片制造来半导体封装时，即使在基端部的一个面或另一个面上形成的密封树脂的厚度较薄，也能抑制该密封树脂的剥离。
本发明的另一个方面提供一种半导体封装的制造方法，其具有：搭载工序，在引线框上搭载半导体芯片；密封工序，密封半导体芯片，覆盖引线框的一对主面的至少一部分，并且在贯通孔内设置密封树脂；划片工序，沿着系杆，切削系杆、以及贯通孔内和/或槽口部内的密封树脂的一部分，获得该密封树脂将一个主面上的密封树脂和另一个主面上的密封树脂连接的半导体封装。
在所述半导体封装的制造方法中，贯通孔内和/或槽口部内的密封树脂将分别在两个主面上形成的密封树脂连接。因此，在制造半导体封装时，即使在一个(或另一个)主面上形成的密封树脂的厚度较薄，也能够抑制该密封树脂的剥离。另外，也能够抑制密封树脂从所获得的半导体封装上剥离。
(三)有益效果
在本发明的一个方面中，能够提供一种在制造半导体封装时能够抑制密封树脂剥离的引线框。在本发明的另个一方面中，能够提供一种能够抑制密封树脂剥离的半导体封装的制造方法。
附图说明
图1是一个实施方式的引线框的俯视图。
图2的(A)是将图1中的区域II放大表示的俯视图。图2的(B)是图2的(A)的b-b线截面图。
图3的(A)是将一个实施方式的变形例的引线框的一部分放大表示的俯视图。图3的(B)是图3的(A)中的b-b线截面图。
图4的(A)是将另一个实施方式的引线框的一部分放大表示的俯视图。图4的(B)是图4的(A)中的b-b线截面图。
图5是具备图1的引线框的树脂密封体的截面图。
图6是一个实施方式的半导体封装的截面图。
图7是图6的半导体封装的侧视图。
图8是另一个实施方式的半导体封装的侧视图。
具体实施方式
以下，根据情况，参照附图对本发明的实施方式进行说明。但是，以下的实施方式为用于对本发明进行说明的例示，其主旨不是将本发明限定于以下内容。在说明中，同一要素或具有同一功能的要素使用同一附图标记，并根据情况省略重复说明。另外，上下左右等的位置关系只要没有特别说明，则为基于附图所示的位置关系。进一步地，图中的尺寸比率不限于图示的比率。
图1是引线框200的俯视图。引线框200为单位框100的集合体。在图1中示有九个(三个×三个)单位框100，但单位框100的数量并不特别受限。单位框100经由系杆16与相邻的单位框100连结。
引线框200具备：在各个单位框100中配置于中央部的焊盘10、配置于焊盘10周围的、也被称为内部引线的多个端子12、以及支承焊盘10的支撑杆14。支撑杆14的前端与焊盘10连结，支撑杆14的后端与配置于端子12周围的系杆16连结。支撑杆14通过从大致矩形状的焊盘10的四角以放射状延伸并与系杆16连结，从而支承焊盘10。
引线框200在一个主面200a侧(上面)，在焊盘10上搭载半导体芯片。相对于焊盘10的各边，并排配设有四个端子12，其前端部12A以规定的间隔与焊盘10的各边相对。端子12的基端部12B与系杆16连结。
图2的(A)是将图1中的区域II放大表示的俯视图。图2的(B)是图2的(A)中的b-b线截面图。一对端子12以夹着系杆16的方式相对设置。一对端子12如图1所示，分别包含于互相相邻的单位框100。
回到图2的(A)，在一对端子12以及系杆16上形成有贯通厚度方向的贯通孔17。贯通孔17在一对端子12的各基端部12B和夹在其间的系杆16上延伸。即，贯通孔17在一对端子12的各基端部12B和夹在其间的系杆16上连通，成为一体。
通过采用如图2的(A)那样的结构，能够使贯通孔17的尺寸充分地变大。因此，能够易于将树脂组合物填充在贯通孔17内。另外，若贯通孔17的尺寸较大，则通过刻蚀能够容易地形成贯通孔17。
如图2的(B)所示，相较于起端子12的前端部12A的厚度，基端部12B以及系杆16的厚度更薄。如图2的(B)所示，在穿过一对端子12以及系杆16、与一对端子12相对的方向平行且与主面200b垂直的截面上，在一对端子12的基端部12B和其间的系杆16上，在主面200b侧(下面侧)形成有凹部19。
通过使基端部12B以及系杆16的厚度变薄，能够在划片时顺利地进行引线框200的切削。另外，能够减轻划片机的负荷。端子12的基端部12B可以通过例如半蚀刻(half-etching)而比前端部12A更薄。
在端子12的基端部12B的主面200b侧，在制造半导体封装时，在密封工序中，会形成薄壁树脂部。该薄壁树脂部通过贯通孔17内的密封树脂，与主面200a侧的密封树脂连接。之后，在划片工序中被切削的切削部40为在图2的(B)中用虚线夹持的区域。切削部40的沿一对端子12的相对方向的长度，比凹部19的沿该相对方向的长度更短。凹部19的长度相对于切削部40的比例如为1.1～1.5。
在划片工序中被切削之后，在端子12的基端部12B的残存部分的下面(主面200b)侧，残存有薄壁树脂部。该薄壁树脂部通过贯通孔17内的密封树脂的残存部分与上面(主面200a)侧的密封树脂连接。由此，能够抑制密封树脂从薄壁树脂部上剥离。
贯通孔17的尺寸并不特别受限，但关于其宽度(在图2的(A)中的上下方向上的长度)，例如以端子12的前端部12A的厚度为基准，优选为80～120％。由此，能够充分容易地通过刻蚀形成贯通孔17。端子12的基端部12B以及系杆16的厚度不需要相同，系杆16的厚度也可以与端子12的前端部12A相同。
图3的(A)是将上述实施方式的变形例的引线框的一部分放大表示的俯视图。图3的(B)是图3的(A)中的b-b线截面图。图3的(A)以及图3的(B)放大表示了与图2的(A)以及图2的(B)同样的位置。在本变形例中，贯通孔18的形状与上述实施方式不同。其他的结构与上述实施方式相同。
在本变形例中，在系杆16上没有形成贯通孔。并且，在一对端子12的各基端部12B上隔开地形成有贯通孔。因此，一对端子12的基端部12B上的贯通孔18不连通，而是各自独立的。
如图3的(B)所示，比起端子12的前端部12A的厚度，基端部12B以及系杆16的厚度更薄。这样，通过使基端部12B以及系杆16的厚度变薄，能够顺利地进行引线框200的划片。另外，能够减轻划片机的负荷。在该变形例的情况下，也能够抑制密封树脂从薄壁树脂部上剥离。
图4的(A)是将另一个实施方式的引线框的一部分放大表示的俯视图。图4的(B)是图4的(A)中的b-b线截面图。图4的(A)以及图4的(B)放大表示了与图2的(A)以及图2的(B)同样的位置。在本实施方式中，取代在端子12的基端部12B上形成贯通孔，而采用了端子12的基端部12D分别具有使基端部12D的宽度比前端部12A的宽度更狭窄的一对槽口部15。一对槽口部15设置于基端部12D的侧部，在基端部12D的宽度方向上相对。基端部12D通过具有槽口部15，使得基端部12D的宽度(沿图4的(A)中的上下方向的长度)比端子12的前端部12A的宽度更小。
槽口部15的大小以及形状并不特别受限。例如，代替将槽口部15成对设置于两侧部，也可以只将其设置于基端部12D的一个侧部。使基端部12D的厚度比端子12的前端部12A更薄，并且使其宽度变小，由此能够顺利地进行引线框的划片。另外，能够减轻划片机的负荷。
在端子12的基端部12D的主面200b侧，在制造半导体封装时，在密封工序中，会形成薄壁树脂部。该薄壁树脂部通过介于相邻的端子12、12之间的密封树脂，与主面200a侧的密封树脂连接。在划片工序中切削部40被切削后，在端子12的基端部12D的残存部分的下面(主面200b)侧会残存薄壁树脂部。该薄壁树脂部通过介于相邻的端子12、12之间的密封树脂与上面(主面200a)侧的密封树脂连接。基端部12D通过具有槽口部15，能够使介于相邻的端子12、12之间的密封树脂的体积变大。由此，能够抑制密封树脂从薄壁树脂部上剥离。
端子12的基端部12D的宽度尺寸并不特别受限，例如，以端子12的前端部12A的厚度为基准，优选为80～120％。由此，能够充分容易地通过刻蚀形成基端部12D。端子12的基端部12D以及系杆16的厚度不需要相同，系杆16的厚度也可以与端子12的前端部12A相同。
接着，对本发明的一个实施方式的半导体封装的制造方法进行说明。本实施方式的制造方法具有：搭载工序，在引线框上搭载半导体芯片；密封工序，密封半导体芯片，覆盖引线框的一对主面的至少一部分，并且在贯通孔内设置密封树脂；划片工序，沿着系杆，切削系杆、端子的基端部的一部分以及贯通孔内的密封树脂的一部分，获得该密封树脂将一个主面上的密封树脂和另一个主面上的密封树脂连接的半导体封装。以下，对在使用引线框200的情况下的半导体封装的制造方法进行说明。
图1的引线框200通过例如如下步骤形成。首先，通过对成为母材的带状的金属板进行蚀刻或冲压(stamping)，形成用系杆连接单位框而成的引线框，该单位框具有焊盘、配置于焊盘周围的端子、以及支承焊盘的支撑杆。这时，如图2或图3所示，设置贯通孔17(18)，并且使端子12的基端部12B以及系杆16的厚度比其他部分更薄。之后，进行引线框的表面处理，根据需要进行弯曲加工。这样就获得了如图1所示的引线框200。
在搭载工序中，在包含于引线框200中的单位框100的焊盘10上，使用例如银膏等的金属膏来固定半导体芯片。接着，利用接合线连接半导体芯片的电极焊盘与端子12。如此这样，将半导体芯片搭载在引线框200的一个主面200a上。
在密封工序中，将搭载有半导体芯片的引线框200配置于模制模具内。进而，将树脂组合物(例如，环氧树脂等热固性树脂组合物)供给至模制模型内。这时，树脂组合物以覆盖具有半导体芯片的一个主面200a的至少一部分并且也覆盖引线框200的另一个主面的至少一部分的方式进行注入。这时，图2或图3所示的贯通孔17或贯通孔18中填充有树脂组合物。之后进行加热，在模制模具内使树脂组合物固化形成密封树脂，获得树脂密封体。
图5是在引线框200的一个主面200a上，通过密封树脂80密封半导体芯片70而成的树脂密封体110的截面图。密封树脂80，在一个主面200a侧，覆盖半导体芯片70，并且覆盖焊盘10以及端子12。如图5所示，端子12的基端部12B侧比前端部12A更薄。即，相较于前端部12A的下面，基端部12B的下面位于更靠上方的位置。由此，在引线框的主面200b上形成凹部19。
在凹部19中填充有密封树脂80，在凹部19上形成有薄壁树脂部82。在引线框的主面200b，在凹部19设置有密封树脂80即薄壁树脂部82。在主面200b上设置的薄壁树脂部82通过图5中未示出的贯通孔内的密封树脂，与在主面200a上设置的密封树脂80连接。因此，即使在划片工序时切削部40被切削，也能抑制薄壁树脂部82从凹部19(端子12)剥离。
在划片工序中，沿系杆16切削如图5所示的树脂密封体110。通过将单位框100在纵横方向上成列的引线框200沿系杆16切削，单片化为单位框100。这时，系杆16、一对端子12的基端部12B的一部分、以及贯通孔内的密封树脂的一部分被切削。由此，对每个图1中的单位框100进行单片化，获得半导体封装。
半导体封装的制造方法并不限于上述方法。例如，在上述实施方式中，使用了具有图2的结构的引线框100，但也可以代替其而使用具有图3或图4的结构的引线框。在使用具有图3的结构的引线框的情况下，也通过填充在贯通孔18中的密封树脂80，使主面200a侧的密封树脂80和薄壁树脂部82连接。由此，能够抑制密封树脂从薄壁树脂部82上剥离。在使用具有图4的结构的引线框的情况下，通过设置于槽口部15的密封树脂80，使主面200a侧的密封树脂80和薄壁树脂部82连接。由此，能够抑制密封树脂从薄壁树脂部82上剥离。
对使用上述制造方法制造的半导体封装的一例进行说明。图6是半导体封装150的截面图。半导体封装150具备：作为单位框的引线框100、搭载在引线框100的一个主面100a上的半导体芯片70、将半导体芯片70与端子12连接的接合线72、密封半导体芯片70以及接合线72并覆盖引线框100的一对主面100a、100b的至少一部分的密封树脂80。
密封树脂80是以在引线框100的主面100a侧，覆盖半导体芯片70，并且覆盖端子12的方式设置的。密封树脂80是以在引线框100的主面100b侧，覆盖端子12的基端部12B的方式设置的。设置于该端子12的基端部12B下侧的密封树脂80构成薄壁树脂部82。薄壁树脂部82通过在贯通孔17中填充的密封树脂80，与在主面100a上设置的密封树脂80连接。因此，能够抑制薄壁树脂部82从端子12的基端部12B上剥离。
图7是半导体封装150的侧视图。端子12(基端部12B)被密封树脂80包围，在半导体封装150的侧面上，其端面是露出的。在端子12的基端部12B的下方，即在主面100b侧形成有薄壁树脂部82。薄壁树脂部82通过在贯通孔17内形成的密封树脂86，与主面100a侧的密封树脂80连接。由此，能够抑制薄壁树脂部82从端子12上剥离。
图8是另一例的半导体封装的侧视图。该半导体封装是使用具有如图4所示的基端部12D的引线框制造的，其中，该基端部12D具有槽口部15。端子12(基端部12D)被密封树脂80包围，在该半导体封装的侧面上，其端面是露出的。在端子12的基端部12D的下方，即在主面100b侧形成有薄壁树脂部82。薄壁树脂部82通过在槽口部15内形成的密封树脂86，与主面100a侧的密封树脂80连接。即，由于基端部12D具有槽口部15，因此其宽度(图8中在横方向上的长度)比前端部12A更小。因此，能够增大介于相邻的端子12之间(基端部12D之间)的密封树脂84的尺寸。
薄壁树脂部82通过介于相邻的端子12之间(基端部12D之间)的密封树脂84，与主面100a侧的密封树脂80连接。由此，能够抑制薄壁树脂部82从端子12上剥离。
以上对本发明的实施方式进行了说明，但本发明并不受上述实施方式的任何限定。例如，在图6中，在主面100b侧，焊盘10和端子12的前端部12A是露出的，但并不限于这样的焊盘露出型的引线框。例如，在主面100b侧，也可以以覆盖焊盘10的方式设置密封树脂。分别对在端子的基端部上具有贯通孔的引线框的实施方式、以及在端子的基端部上具有槽口部的引线框的实施方式分别进行了说明，但并不限定于这些方式。即，也可以在端子的基端部上设置贯通孔和槽口部两者。
在上述实施方式中，前端部12A以及基端部12B、12D各自的厚度是相同的，但并不限定于此。即，若前端部12A具有比基端部12B、12D厚度更大的部分，则前端部12A以及基端部12B、12D各自的厚度可以不均匀。例如，前端部12A的外缘部的至少一部分的厚度也可以比该外缘部的内侧的主体部的厚度更薄。

Claims (4)

1.一种引线框，其具备一对端子、以及设置于其间且与端子在基端部连结的系杆；
所述端子的所述基端部比前端部薄；
所述基端部具有在厚度方向上贯通的贯通孔，
所述基端部的所述贯通孔在所述系杆上延伸，在所述一对端子的各所述基端部和其间的所述系杆上连通。
2.根据权利要求1所述的引线框，其特征在于，其具备：在上面侧搭载有半导体芯片的焊盘、以及与所述系杆连结且支承所述焊盘的支撑杆；
所述端子的基端部的下面位于比所述端子的前端部的下面更靠上方。
3.一种半导体封装的制造方法，其具有：
搭载工序，在权利要求1所述的引线框上搭载半导体芯片；
密封工序，密封所述半导体芯片，覆盖所述引线框的一对主面的至少一部分，并且在所述贯通孔内设置密封树脂；
划片工序，沿着所述系杆，切削所述系杆、以及所述贯通孔内的密封树脂的一部分，获得该密封树脂将一个主面上的所述密封树脂和另一个主面上的所述密封树脂连接的半导体封装。
4.一种半导体封装的制造方法，其具有：
搭载工序，在权利要求2所述的引线框上搭载半导体芯片；
密封工序，密封所述半导体芯片，覆盖所述引线框的一对主面的至少一部分，并且在所述贯通孔内设置密封树脂；
划片工序，沿着所述系杆，切削所述系杆、以及所述贯通孔内的密封树脂的一部分，获得该密封树脂将一个主面上的所述密封树脂和另一个主面上的所述密封树脂连接的半导体封装。
CN201710078265.7A 2016-02-23 2017-02-14 引线框、以及半导体封装的制造方法 Active CN107104089B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-032421 2016-02-23
JP2016032421A JP6695166B2 (ja) 2016-02-23 2016-02-23 リードフレーム、及び半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
CN107104089A CN107104089A (zh) 2017-08-29
CN107104089B true CN107104089B (zh) 2019-11-22

Family

ID=59676457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710078265.7A Active CN107104089B (zh) 2016-02-23 2017-02-14 引线框、以及半导体封装的制造方法

Country Status (3)

Country Link
JP (1) JP6695166B2 (zh)
CN (1) CN107104089B (zh)
TW (1) TW201801261A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118103973A (zh) * 2021-10-13 2024-05-28 罗姆股份有限公司 半导体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020093250A (ko) * 2001-06-07 2002-12-16 삼성전자 주식회사 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
CN101604679A (zh) * 2008-06-11 2009-12-16 恩益禧电子股份有限公司 引线框、半导体器件以及引线框和半导体器件的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001320007A (ja) * 2000-05-09 2001-11-16 Dainippon Printing Co Ltd 樹脂封止型半導体装置用フレーム
JP4417541B2 (ja) * 2000-10-23 2010-02-17 ローム株式会社 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020093250A (ko) * 2001-06-07 2002-12-16 삼성전자 주식회사 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
CN101604679A (zh) * 2008-06-11 2009-12-16 恩益禧电子股份有限公司 引线框、半导体器件以及引线框和半导体器件的制造方法

Also Published As

Publication number Publication date
TW201801261A (zh) 2018-01-01
CN107104089A (zh) 2017-08-29
JP2017152496A (ja) 2017-08-31
JP6695166B2 (ja) 2020-05-20

Similar Documents

Publication Publication Date Title
CN102714201B (zh) 半导体封装和方法
US11552007B2 (en) Modified leadframe design with adhesive overflow recesses
US7042068B2 (en) Leadframe and semiconductor package made using the leadframe
CN102931161B (zh) 半导体封装件及其制造方法
US7972906B2 (en) Semiconductor die package including exposed connections
CN100541748C (zh) 引线框架、半导体芯片封装、及该封装的制造方法
TW201234504A (en) Semiconductor device package with electromagnetic shielding
CN104347786A (zh) 引线框、带树脂引线框、树脂封装体、发光装置以及树脂封装体的制造方法
US20160056092A1 (en) Leadframe and method of manufacturing the same
KR20160079652A (ko) 반도체 장치의 제조 방법
US20020149090A1 (en) Lead frame and semiconductor package
CN102347291A (zh) 半导体装置及其制造方法
CN107104089B (zh) 引线框、以及半导体封装的制造方法
JP3213791U (ja) リードフレームの予備成形体
KR200489837Y1 (ko) 예비성형된 범용 리드 프레임 장치
US7498665B2 (en) Integrated circuit leadless package system
US20170125325A1 (en) Lead frame assembly
JP2011077092A (ja) リードフレームおよびそれを用いた半導体装置の製造方法
US11107754B2 (en) Electronic device, leadframe for an electronic device and method for fabricating an electronic device and a leadframe
US20180233438A1 (en) Leadframe, semiconductor package including a leadframe and method for forming a semiconductor package
CN205789946U (zh) 导线架预成形体及导线架封装结构
CN115223978A (zh) 用于半导体封装的预模制引线框架
US9905498B2 (en) Electronic package
CN202549841U (zh) 半导体模块
US20180025965A1 (en) WFCQFN (Very-Very Thin Flip Chip Quad Flat No Lead) with Embedded Component on Leadframe and Method Therefor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant