CN118103973A - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN118103973A CN118103973A CN202280069095.5A CN202280069095A CN118103973A CN 118103973 A CN118103973 A CN 118103973A CN 202280069095 A CN202280069095 A CN 202280069095A CN 118103973 A CN118103973 A CN 118103973A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- thickness direction
- face
- sealing resin
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 171
- 229920005989 resin Polymers 0.000 claims abstract description 73
- 239000011347 resin Substances 0.000 claims abstract description 73
- 238000007789 sealing Methods 0.000 claims abstract description 70
- 230000002093 peripheral effect Effects 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims description 37
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 15
- 239000000203 mixture Substances 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 238000007747 plating Methods 0.000 description 9
- 230000035882 stress Effects 0.000 description 8
- 239000010931 gold Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 238000004873 anchoring Methods 0.000 description 4
- 238000010292 electrical insulation Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000008602 contraction Effects 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical group [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
半导体装置包括引线、半导体元件和密封树脂。所述引线具有朝向厚度方向的装载面和朝向与所述厚度方向正交的方向且与所述装载面相连的端面。所述半导体元件与所述装载面接合。所述密封树脂覆盖所述半导体元件，且与所述装载面和所述端面接触。在所述端面形成有第1部，所述第1部包括从所述端面突出的鼓出部和从所述端面凹陷的陷入部中的至少任一者。在所述厚度方向上观察时，所述鼓出部位于比所述装载面的周缘靠外方的位置。在所述厚度方向上观察时，所述陷入部被所述周缘包围。
Description
技术领域
本发明涉及半导体装置。
背景技术
专利文献1公开了半导体装置的一例。该半导体装置包括引线、与引线接合的半导体元件以及覆盖引线的一部分和半导体元件的密封树脂。
在专利文献1所公开的半导体装置的密封树脂形成有位于在与厚度方向正交的方向上分离的位置的两个槽部。2个槽部在厚度方向贯通密封树脂。在两个槽部插通有用于将该半导体装置安装于散热器的螺栓。在将该半导体装置安装于散热器时，在两个槽部的周边作用有比较大的压缩力。由此，在引线与密封树脂的界面产生剪切应力。该剪切应力在面内方向包含厚度方向的界面特别集中。因此，引线有可能从密封树脂剥离，所以期望其对策。
现有技术文献
专利文献
专利文献1：日本特开2014-207430号公报。
发明内容
发明要解决的问题
本发明鉴于上述情况，其一个问题在于提供一种能够抑制引线从密封树脂剥离的半导体装置。
用于解决问题的技术手段
本发明所提供的半导体装置包括：引线，其具有朝向厚度方向的装载面和朝向与所述厚度方向正交的方向且与所述装载面相连的端面；与所述装载面接合的半导体元件；和密封树脂，其覆盖所述半导体元件，且与所述装载面和所述端面接触。在所述端面形成有第1部，所述第1部包括从所述端面突出的鼓出部和从所述端面凹陷的陷入部中的至少任一者。在所述厚度方向上观察时，所述鼓出部位于比所述装载面的周缘靠外方的位置。在所述厚度方向上观察时，所述陷入部被所述周缘包围。
发明效果
根据本发明的半导体装置，能够抑制引线从密封树脂剥离。
本发明的其他特征和优点通过基于附图在以下进行的详细的说明而变得更加明确。
附图说明
图1是本发明的第1实施方式的半导体装置的立体图。
图2是图1所示的半导体装置的俯视图。
图3是与图2对应的俯视图，透过密封树脂。
图4是图1所示的半导体装置的仰视图。
图5是图1所示的半导体装置的主视图。
图6是图1所示的半导体装置的右视图。
图7是沿着图3的VII-VII线的截面图。
图8是沿着图3的VIII-VIII线的截面图。
图9是图8的局部放大图。
图10是图3所示的第1引线的局部放大图。
图11是图10的局部放大图。
图12是沿着图11的XII-XII线的截面图。
图13是图3所示的多个第2引线的局部放大图。
图14是本发明的第1实施方式的第1变形例的半导体装置的局部放大俯视图，与图11对应。
图15是沿着图14的XV-XV线的截面图。
图16是本发明的第1实施方式的第2变形例的半导体装置的局部放大俯视图，与图11对应。
图17是沿着图16的XVII-XVII线的截面图。
图18是本发明的第2实施方式的半导体装置的第1引线的局部放大俯视图，透过密封树脂。
图19是图18的局部放大图。
图20是沿着图19的XX-XX线的截面图。
图21是图18所示的半导体装置的多个第2引线的局部放大俯视图，透过密封树脂。
图22是本发明的第3实施方式的半导体装置的俯视图，透过密封树脂。
具体实施方式
基于附图对用于实施本发明的方式进行说明。
第1实施方式：
基于图1～图13，对本发明的第1实施方式的半导体装置A10进行说明。半导体装置A10包括基板11、接合层12、多个引线20、多个接地端子23、多个半导体元件31、多个保护元件32、导电接合层39、多个第1导线41、多个第2导线42和密封树脂50。另外，半导体装置A10还包括多个控制端子24、多个IC33、多个二极管34、多个第3导线43、多个第4导线44、多个第5导线45、多个第6导线46、多个第7导线47和虚设端子60。在此，为了便于理解，图3透过密封树脂50。在图3中，用假想线(双点划线)表示透过的密封树脂50。在图3中，分别用单点划线表示VII-VII线和VIII-VIII线。
在半导体装置A10的说明中，为了方便，将基板11的厚度方向称为“厚度方向z”。将与厚度方向z正交的方向称为“第1方向x”。将与厚度方向z和第1方向x两者正交的方向称为“第2方向y”。
半导体装置A10利用多个半导体元件31将输入到多个引线20中的第1引线20A(详情后述)和多个接地端子23的直流电力转换为交流电力。转换后的交流电力从多个引线20中的多个第2引线20B(详情后述)作为各自的相位不同的三相(U相、V相、W相)被输出。进而，在半导体装置A10中，多个IC33驱动多个半导体元件31。因此，半导体装置A10是IPM(Intelligent Power Module：智能功率模块)。半导体装置A10例如用于驱动三相交流电动机的电源电路。
如图3和图7所示，基板11支承多个引线20。基板11具有电绝缘性。基板11例如由包含氧化铝(Al2O3)的陶瓷构成。基板11的材料优选热传导率比较大的材料。如图7所示，基板11具有主面111和背面112。主面111朝向厚度方向z。背面112在厚度方向z上朝向与主面111相反侧。如图4、图7和图8所示，基板11除了背面112以外被密封树脂50覆盖。
如图3所示，主面111具有第1边111A和一对第2边111B。第1边111A和一对第2边111B是主面111的周缘的一部分。第1边111A在第1方向x上延伸。一对第2边111B在第2方向y上延伸，且在第1方向x上位于相互分离的位置。一对第2边111B与第1边111A的两端相连。第1边111A的长度L1比一对第2边111B各自的长度L2长。因此，基板11沿着第1方向x为长条状。
多个引线20与多个接地端子23、多个控制端子24和虚设端子60一起由同一引线框构成。该引线框由包含铜(Cu)或铜合金的材料构成。因此，多个引线20、多个接地端子23、多个控制端子24和虚设端子60的组成包含铜。即，这些部件含有铜。
如图3所示，多个引线20包含第1引线20A和多个第2引线20B。多个引线20具有裸片焊盘部21和端子部22。
如图3和图7所示，裸片焊盘部21与基板11的主面111接合。裸片焊盘部21被密封树脂50覆盖。多个引线20的裸片焊盘部21包含第1焊盘部21A和多个第2焊盘部21B。第1焊盘部21A是指第1引线20A的裸片焊盘部21。多个第2焊盘部21B是指多个第2引线20B的裸片焊盘部21。多个第2焊盘部21B在第1方向x上位于第1焊盘部21A的旁边。
如图7所示，裸片焊盘部21具有装载面211、接合面212和端面213。装载面211在厚度方向z上朝向与主面111相同侧。多个半导体元件31分别与第1焊盘部21A的装载面211和多个第2焊盘部21B的装载面211中的任一个接合。装载面211具有周缘211A。周缘211A规定装载面211的形状。接合面212在厚度方向z上朝向与装载面211相反侧，且与主面111相对。端面213朝向与厚度方向z正交的方向。端面213与装载面211和接合面212相连。
如图3和图8所示，端子部22与裸片焊盘部21相连。如图2、图4和图5所示，端子部22的一部分从密封树脂50露出。在厚度方向z上观察时，端子部22与基板11的主面111的第1边111A重叠。第1引线20A的端子部22相当于输入成为电力转换对象的直流电力的P端子(正极)。从多个第2引线20B的端子部22输出由多个半导体元件31转换后的三相的交流电力。
如图7和图8所示，接合层12介于基板11的主面111与多个引线20的裸片焊盘部21的接合面212之间。接合层12将主面111与多个引线20的裸片焊盘部21接合。接合层12具有电绝缘性，并且由包含树脂的材料构成。该树脂例如是环氧树脂。
此外，接合层12也可以由包含金属的材料构成。在该情况下，接合层12例如是焊料。而且，在该情况下，需要在主面111与接合层12之间设置基底层(省略图示)。基底层包含金属元素。该金属元素为银(Ag)。作为基底层的一例，可举出对涂敷于主面111的树脂酸银的膏体进行烧制而成的基底层。
如图10和图13所示，在第1引线20A的第1焊盘部21A的端面213和多个第2引线20B中的至少任一个第2焊盘部21B的端面213形成有第1部25。第1部25位于远离裸片焊盘部21的装载面211的周缘211A的位置。第1部25通过包括冲孔等的冲压加工而形成。在半导体装置A10中，第1部25包括鼓出部25A。鼓出部25A从端面213突出。在厚度方向z上观察时，鼓出部25A位于比装载面211的周缘211A靠外方的位置。
如图11和图12所示，鼓出部25A具有第1面251、第2面252和第3面253。第1面251、第2面252和第3面253在与厚度方向z正交的方向上朝向与形成有鼓出部25A的裸片焊盘部21的端面213相同侧。在厚度方向z上观察时，第1面251、第2面252和第3面253位于远离装载面211的周缘211A的位置。
如图12所示，第2面252在厚度方向z上位于裸片焊盘部21的装载面211与第1面251之间。在厚度方向z上观察时，第2面252位于装载面211的周缘211A与第1面251之间。如图12所示，第3面253在厚度方向z上隔着第1面251位于与第2面252相反侧。在厚度方向z上观察时，第3面253位于装载面211的周缘211A与第1面251之间。第2面252和第3面253分别与第1面251平行。在半导体装置A10中，在厚度方向z上观察时，第3面253与第2面252重叠。
如图3所示，多个接地端子23位于与基板11和多个引线20分离的位置。多个接地端子23中的至少任一个在第1方向x上将多个第2焊盘部21B夹在中间而位于与第1焊盘部21A相反侧。进而，多个接地端子23在第1方向x上将多个第2引线20B夹在中间而位于与第1引线20A相反侧。多个接地端子23支承于密封树脂50。如图2、图4和图5所示，多个接地端子23各自的一部分从密封树脂50露出。多个接地端子23相当于被输入成为电力转换对象的直流电力的N端子(负极)。
如图3和图7所示，多个半导体元件31与多个引线20的裸片焊盘部21的装载面211接合。多个半导体元件31包括多个第1元件31A和多个第2元件31B。多个第1元件31A与多个引线20的裸片焊盘部21中的第1焊盘部21A的装载面211接合。在半导体装置A10中，多个第1元件31A沿着第1方向x排列。多个第2元件31B分别与多个引线20的裸片焊盘部21中的多个第2焊盘部21B的装载面211接合。
多个半导体元件31例如是MOSFET(Metal-Oxide-Semiconductor Field-EffectTransistor)。此外，多个半导体元件31也可以是IGBT(Insulated Gate BipolarTransistor；绝缘栅双极型晶体管)等开关元件、二极管。在半导体装置A10的说明中，多个半导体元件31以n沟道型且纵型构造的MOSFET为对象。多个半导体元件31包含化合物半导体基板。该化合物半导体基板的组成包含碳化硅(SiC)。如图9所示，多个半导体元件31具有第1电极311、第2电极312和栅极电极313。
如图9所示，第1电极311与多个引线20中的任一个引线20的裸片焊盘部21的装载面211相对。与由半导体元件31转换之前的电力对应的电流流过第1电极311。即，第1电极311相当于半导体元件31的漏极电极。
如图9所示，第2电极312在厚度方向z上位于与第1电极311相反侧。与由半导体元件31转换后的电力对应的电流流过第2电极312。即，第2电极312相当于半导体元件31的源极电极。第2电极312包括多个金属镀层。第2电极312包括镍(Ni)镀层和层叠在该镍镀层上的金(Au)镀层。此外，第2电极312也可以包含镀镍层、层叠在该镀镍层上的镀钯(Pd)层和层叠在该镀钯层上的镀金层。
如图9所示，栅极电极313在厚度方向z上设置在与第2电极312相同侧，并且位于从第2电极312离开的位置。对栅极电极313施加用于驱动半导体元件31的栅极电压。如图10所示，在厚度方向z上观察时，栅极电极313的面积比第2电极312的面积小。
如图7所示，导电接合层39将多个引线20的裸片焊盘部21与多个半导体元件31接合。多个第1元件31A的第1电极311经由导电接合层39与第1焊盘部21A的装载面211导通接合。多个第2元件31B的第1电极311经由导电接合层39与多个第2元件31B的装载面211单独地导通接合。导电接合层39例如是焊料。
如图3和图8所示，多个保护元件32与多个引线20的裸片焊盘部21的装载面211导通接合。与多个引线20各自的裸片焊盘部21导通接合的多个保护元件32的个数等于与该裸片焊盘部21接合的多个半导体元件31的个数。多个保护元件32例如是肖特基势垒二极管。多个保护元件32与多个半导体元件31独立地导通。进而，多个保护元件32分别相对于多个半导体元件31的某一个并联连接。在对并联连接的多个半导体元件31中的任一个施加了反向偏压的情况下，多个保护元件32分别使电流不流过该半导体元件31而流过保护元件32。因此，多个保护元件32是所谓的续流二极管。如图9所示，多个保护元件32具有上表面电极321和下表面电极322。
如图9所示，上表面电极321在厚度方向z上设置于多个引线20的裸片焊盘部21的装载面211所朝向的一侧。上表面电极321相当于保护元件32的阳极电极。
如图9所示，下表面电极322与多个引线20的裸片焊盘部21的装载面211相对。下表面电极322相当于保护元件32的阴极电极。多个保护元件32的下表面电极322分别经由导电接合层39与多个引线20的任一个裸片焊盘部21的装载面211导通接合。由此，多个保护元件32的下表面电极322分别与多个半导体元件31的任一个第1电极311导通。
如图3所示，多个保护元件32中的与第1引线20A的第1焊盘部21A的装载面211导通接合的保护元件32沿着第1方向x排列，且在第2方向y上位于从多个第1元件31A向第1引线20A的端子部22所处的一侧离开的位置。
如图3所示，多个第1导线41与多个第1元件31A的第2电极312和多个第2引线20B的端子部22单独地导通接合。由此，多个第1元件31A的第2电极312与多个第2引线20B单独地导通。进而，多个第2元件31B的第1电极311分别与多个第1元件31A的某个第2电极312导通。多个第1导线41的组成包含铝(Al)。此外，多个第1导线41的组成也可以包含铜。
如图3所示，多个第2导线42与多个第2元件31B的第2电极312和多个接地端子23单独地导通接合。由此，多个第2元件31B的第2电极312与多个接地端子23单独地导通。多个第2导线42的组成包含铝。此外，多个第2导线42的组成也可以包含铜。
如图10和图13所示，多个第7导线47与多个半导体元件31的第2电极312和多个保护元件32的上表面电极321独立地导通接合。由此，多个保护元件32的上表面电极321分别与多个半导体元件31的任一个第2电极312导通。
在半导体装置A10中，由第1引线20A、多个第1元件31A和多个第1导线41构成多个上臂电路。并且，由多个第2引线20B、多个第2元件31B、多个第2导线42和多个接地端子23构成多个下臂电路。因此，向多个第1元件31A各自的栅极电极313施加的电压比向多个第2元件31B各自的栅极电极313施加的电压高。进而，在半导体装置A10中，多个下臂电路的接地单独地设定。
如图3所示，多个控制端子24在第2方向y上将多个引线20的裸片焊盘部21夹在中间而位于与多个引线20的端子部22相反侧。多个控制端子24与多个接地端子23同样地位于远离基板11的位置，并且被密封树脂50支承。如图2和图4所示，多个控制端子24各自的一部分从密封树脂50露出。
如图3所示，多个控制端子24包括焊盘部241、多个电源部242、多个第1控制部243、多个第2控制部244和虚设部245。焊盘部241装载有多个IC33。进而，焊盘部241被设为多个IC33的接地。多个IC33在第2方向y上将多个引线20的裸片焊盘部21夹在中间而位于与多个引线20的端子部22相反侧。在厚度方向z上观察时，多个IC33与基板11的主面111重叠。多个IC33包括在第1方向x上位于相互分离的位置的第1IC33A和第2IC33B。向多个电源部242输入成为用于驱动多个第1元件31A的栅极电压的基础的电源。对多个第1控制部243输入输出与第1IC33A的控制相关的电信号。对多个第2控制部244输入输出与第2IC33B的控制相关的电信号。虚设部245不与多个IC33导通。
如图8所示，第1IC33A经由导电接合层39与焊盘部241接合。如图3所示，第1IC33A位于比第2IC33B靠近多个第1引线20A的第1焊盘部21A的位置。第1IC33A对多个第1元件31A的栅极电极313施加栅极电压。
第2IC33B与第1IC33A同样地经由导电接合层39与焊盘部241接合。如图3所示，第2IC33B位于比第1IC33A靠近多个第2引线20B的第2焊盘部21B的位置。第2IC33B对多个第2元件31B的栅极电极313施加栅极电压。
如图8所示，多个二极管34经由导电接合层39与多个电源部242单独地导通接合。多个二极管34防止伴随着多个第1元件31A的驱动而对多个电源部242施加反向偏压。
如图3所示，多个第3导线43与第1IC33A、多个第1元件31A的第2电极312和栅极电极313导通接合。由此，从第1IC33A向多个第1元件31A的栅极电极313施加栅极电压。并且，在第1IC33A中，设定该栅极电压的接地。多个第3导线43的组成例如包含金。
如图3所示，多个第4导线44与第2IC33B和多个第2元件31B的栅极电极313导通接合。由此，从第2IC33B向多个第2元件31B的栅极电极313施加栅极电压。多个第4导线44的组成例如包含金。
如图3所示，多个第5导线45与第1IC33A、焊盘部241、多个电源部242、多个二极管34和多个第1控制部243导通接合。由此，焊盘部241、多个电源部242、多个二极管34和多个第1控制部243与第1IC33A导通。多个第5导线45的组成例如包含金。
如图3所示，多个第6导线46与第2IC33B、焊盘部241和多个第2控制部244连接。由此，焊盘部241和多个第2控制部244与第2IC33B导通。多个第6导线46的组成例如包含金。
如图3所示，虚设端子60在厚度方向z观察时位于远离基板11的主面111的位置。虚设端子60在第1方向x上隔着第1引线20A的端子部22而位于与多个第2引线20B的端子部22相反侧。如图2、图4和图6所示，虚设端子60的一部分从密封树脂50露出。
如图7和图8所示，密封树脂50覆盖多个半导体元件31和多个保护元件32和多个引线20各自的一部分。密封树脂50与基板11的主面111、多个引线20的裸片焊盘部21的装载面211和端面213接触。而且，密封树脂50与主面111的第1边111A、主面111的一对第2边111B、第1部25接触。密封树脂50具有电绝缘性。密封树脂50例如由包含黑色的环氧树脂的材料构成。密封树脂50具有顶面51、底面52、一对第1侧面53、一对第2侧面54和多个安装部55。
如图7和图8所示，顶面51在厚度方向z上朝向与基板11的主面111相同侧。如图7和图8所示，底面52在厚度方向z上朝向顶面51的相反侧。如图4所示，基板11的背面112从底面52露出。
如图2、图4和图5所示，一对第1侧面53在第1方向x上位于相互分离的位置。一对第1侧面53与顶面51和底面52相连。
如图2、图4和图6所示，一对第2侧面54在第2方向y上位于相互分离的位置。一对第2侧面54与顶面51和底面52相连。多个引线20的端子部22、多个接地端子23和虚设端子60各自的一部分从一对第2侧面54中的一个第2侧面54露出。多个控制端子24各自的一部分从一对第2侧面54中的另一方的第2侧面54露出。
如图3和图4所示，多个安装部55位于基板11的第1方向x的两侧。如图2、图4和图6所示，多个安装部55在厚度方向z上贯通密封树脂50。在半导体装置A10中，多个安装部55从一对第1侧面53向第1方向x凹陷。此外，多个安装部55也可以是绕厚度方向z封闭的孔。多个安装部55插通有用于将半导体装置A10安装于散热器的螺栓。
第1实施方式的第1变形例：
接着，基于图14和图15，对作为半导体装置A10的第1变形例的半导体装置A11进行说明。图14的位置对应于图11的位置。
如图14和图15所示，在半导体装置A11中，第1部25包括陷入部25B。陷入部25B从裸片焊盘部21的端面213凹陷。在厚度方向z上观察时，陷入部25B被裸片焊盘部21的装载面211的周缘211A包围。即，陷入部25B位于比周缘211A靠内侧的位置。
如图15所示，陷入部25B具有第1面251和第2面252。在厚度方向z上观察，第1面251和第2面252被装载面211的周缘211A包围。在厚度方向z上观察，第2面252与第1面251重叠。在厚度方向z上，位于第2面252与装载面211之间的端面213的区域越从第2面252朝向装载面211，越在与厚度方向z正交的方向上向第2面252所朝向的一侧鼓出。与此同样地，在厚度方向z上，位于第1面251与裸片焊盘部21的接合面212之间的端面213的区域越从第1面251朝向接合面212，在与厚度方向z正交的方向上越向第1面251所朝向的一侧鼓出。
第1实施方式的第2变形例：
接着，基于图16和图17，对作为半导体装置A10的第2变形例的半导体装置A12进行说明。图16的位置对应于图11的位置。
如图16和图17所示，第1部25包括鼓出部25A和陷入部25B。在半导体装置A12中，陷入部25B在厚度方向z上隔着鼓出部25A位于与裸片焊盘部21的装载面211相反侧。陷入部25B在厚度方向z上的位置也可以与半导体装置A12的情况相反。
接着，对半导体装置A10的作用效果进行说明。
半导体装置A10包括具有装载面211和端面213的引线20、和与装载面211和端面213接触的密封树脂50。在端面213形成有包含鼓出部25A和陷入部25B中的至少任一者的第1部25。在厚度方向z上观察时，鼓出部25A位于比引线20(裸片焊盘部21)的装载面211的周缘211A靠外方的位置。陷入部25B被装载面211的周缘211A包围。
通过半导体装置A10包括上述构成，在引线20与密封树脂50的界面，引线20和密封树脂50中的至少任一者在与厚度方向z正交的方向上产生锚固效应(anchor effect)。进而，引线20与密封树脂50的界面中的以厚度方向z为面内方向的界面在厚度方向z的至少任一侧被第1部25遮挡。因此，第1部25抵抗在引线20与密封树脂50的界面产生的剪切应力中的、在以厚度方向z为面内方向的界面产生的剪切应力。因此，根据半导体装置A10，能够抑制引线20从密封树脂50剥离。
在半导体装置A10中，第1部25包括鼓出部25A。因此，引线20相对于密封树脂50产生锚固效应。鼓出部25A具有在与厚度方向z正交的方向上朝向与引线20的端面213相同侧的第1面251、第2面252和第3面253。由此，位于引线20的端面213附近的引线20与密封树脂50的界面的表面积增加。因此，能够进一步增加引线20相对于密封树脂50的接合强度。
在半导体装置A11中，第1部25包括陷入部25B。因此，密封树脂50相对于引线20产生锚固效应。陷入部25B具有第1面251和第2面252。由此，在将厚度方向z和裸片焊盘部21的端面213所朝向的方向作为面内方向的截面中，相对于端面213产生密封树脂50的锚固效应的部位成为多个。由此，能够降低伴随锚固效应而在引线20与密封树脂50的界面产生的剪切应力的集中。而且，在厚度方向z上观察时，第2面252与第1面251重叠。由此，在多个部位产生的锚固效应的大小在整个厚度方向z上相同。
在半导体装置A12中，第1部25包括鼓出部25A和陷入部25B。因此，对引线20和密封树脂50的相互产生锚固效应。进而，在厚度方向z上，在鼓出部25A与陷入部25B的边界，与厚度方向z正交的方向中的裸片焊盘部21的端面213所朝向的方向上的第1部25的尺寸比较大。因此，第1部25更牢固地抵抗在引线20与密封树脂50的界面产生的剪切应力中的、在以厚度方向z为面内方向的界面产生的剪切应力。
在密封树脂50形成有在厚度方向z上贯通密封树脂50的多个安装部55。多个安装部55位于基板11的第1方向x的两侧。在将半导体装置A10安装于散热器时，在多个安装部55的附近作用比较大的压缩力。该压缩力成为在引线20与密封树脂50的界面产生的剪切应力增加的主要原因。因此，通过在半导体装置A10的引线20的端面213形成第1部25，即使半导体装置A10受到更大的压缩力，引线20也难以从密封树脂50剥离。由此，在厚度方向z上观察，能够进一步缩短多个安装部55的某一个与引线20的间隔。这有助于半导体装置A10的小型化。
第1部25也可以遍及引线20的端面213的整体而形成。但是，在该情况下，担心半导体装置A10的制造效率降低等。因此，也可以限定于位于距密封树脂50的多个安装部55中的任一个比较近的位置的端面213的区域而形成第1部25。
半导体装置A10还具有介于基板11的主面111与引线20的裸片焊盘部21之间的接合层12。接合层12具有电绝缘性。在此，在半导体装置A10包括多个引线20的情况下，在主面111接合多个裸片焊盘部21。在该情况下，通过接合层12采用本结构，即使在极力缩小相邻的2个裸片焊盘部21的接合间隔的情况下，也不用担心2个裸片焊盘部21发生短路。
进而，接合层12由包含树脂的材料构成。由此，接合层12的线膨胀系数变得比较大。通过采用本结构，在基板11与引线20的接合界面产生的热应力中的、在基板11与接合层12的界面产生的热应力降低。由此，能够更有效地抑制传播到基板11的龟裂的产生。
基板11的主面111的第1边111A的长度比主面111的第2边111B的长度长。进而，裸片焊盘部21包含第1焊盘部21A和位于第1焊盘部21A旁边的第2焊盘部21B。在该情况下，第2焊盘部21B能够在第1方向x上配置于第1焊盘部21A的旁边。进而，在端子部22被分离为与第1焊盘部21A相连的端子部和与第2焊盘部21B相连的端子部的情况下，被分离的端子部22能够沿着第1方向x排列。由此，能够防止分离的端子部22彼此的交错。
在上述的情况下，半导体元件31包括与第1焊盘部21A接合的多个第1元件31A和与第2焊盘部21B接合的第2元件31B。多个第1元件31A沿着第1方向x排列。在此，多个第1元件31A各自的线膨胀系数比第1焊盘部21A的线膨胀系数小。由此，第1焊盘部21A的第1方向x的热膨胀、热收缩被多个第1元件31A约束。因此，能够抑制在第1焊盘部21A产生的第1方向x的热应变。如果抑制第1焊盘部21A的热应变，则有效地抑制从基板11与引线20的接合界面向基板11传播的龟裂的产生。
半导体装置A10包括与第1焊盘部21A导通接合的多个保护元件32。多个保护元件32沿着第1方向x排列，并且位于从多个第1元件31A在第2方向y上离开的位置。在此，多个保护元件32各自的线膨胀系数比第1焊盘部21A的线膨胀系数小。由此，第1焊盘部21A的第1方向x和第2方向y的热膨胀、热收缩被多个第1元件31A和多个保护元件32约束。因此，能够抑制在第1焊盘部21A产生的第1方向x和第2方向y各自的热应变。
基板11具有在厚度方向z上朝向与主面111相反侧的背面112。背面112从密封树脂50露出。由此，能够实现半导体装置A10的散热性的提高。
第2实施方式：
基于图18～图21，对本发明的第2实施方式的半导体装置A20进行说明。在这些图中，对与上述半导体装置A10相同或类似的要素标注相同的附图标记，并省略重复的说明。在此，为了便于理解，图18和图21透过密封树脂50。图18对应于表示半导体装置A10的图10。图21对应于表示半导体装置A10的图13。
半导体装置A20的多条引线20的结构与上述半导体装置A10的该结构不同。
如图18和图21所示，在第1引线20A的第1焊盘部21A的端面213和多个第2引线20B中的至少任一个第2焊盘部21B的端面213形成有多个第2部26。多个第2部26通过冲压加工或激光加工而形成。多个第2部26在与厚度方向z正交的方向上排列。第1部25位于多个第2部26中的相邻的两个第2部26之间。因此，在与厚度方向z正交的方向上，第1部25与多个第2部26中的任一个彼此相邻。第1部25包括在多个第2部26排列的方向上相互分离的多个区域。
如图19和图20所示，多个第2部26从裸片焊盘部21的端面213凹陷，且在厚度方向z上贯通裸片焊盘部21。多个第2部26具有凹面261。凹面261规定多个第2部26中的任一个。凹面261与裸片焊盘部21的装载面211、接合面212和端面213相连。
接着，对半导体装置A20的作用效果进行说明。
半导体装置A20具有：引线20，其具有装载面211和端面213；和密封树脂50，其与装载面211和端面213接触。在端面213形成有包含鼓出部25A和陷入部25B中的至少任一者的第1部25。在厚度方向z上观察时，鼓出部25A位于比引线20(裸片焊盘部21)的装载面211的周缘211A靠外方的位置。陷入部25B被装载面211的周缘211A包围。因此，通过半导体装置A20，也能够抑制引线20从密封树脂50剥离。进而，通过半导体装置A20包括与半导体装置A10同样的构成，在半导体装置A20中也起到该构成的作用效果。
在引线20的端面213形成有第2部26。第2部26从端面213凹陷，且在厚度方向z上贯通引线20。在与厚度方向z正交的方向上，第1部25和第2部26彼此相邻。由此，密封树脂50对引线20的锚固效应变得更大。因此，能够进一步增加引线20相对于密封树脂50的接合强度。
第3实施方式：
基于图22，对本发明的第3实施方式的半导体装置A30进行说明。在本图中，对与上述半导体装置A10相同或类似的要素标注相同的附图标记，省略重复的说明。在此，为了便于理解，图22透过密封树脂50。在图22中，用假想线表示透过的密封树脂50。
半导体装置A30与上述的半导体装置A10的不同之处在于，不包括多个保护元件32和多个第7导线47。
如图22所示，多个保护元件32未与多个引线20的裸片焊盘部21导通接合。本结构以多个半导体元件31是内置有所谓的续流二极管的MOSFET、以及输入到第1引线20A的端子部22和多个接地端子23的直流电力比较低作为条件而成立。多个第1元件31A沿着与厚度方向z正交且相对于第1方向x和第2方向y倾斜的方向排列。
接着，对半导体装置A30的作用效果进行说明。
半导体装置A30包括具有装载面211和端面213的引线20以及与装载面211和端面213接触的密封树脂50。在端面213形成有包含鼓出部25A和陷入部25B中的至少任一者的第1部25。在厚度方向z上观察时，鼓出部25A位于比引线20(裸片焊盘部21)的装载面211的周缘211A靠外方的位置。陷入部25B被装载面211的周缘211A包围。因此，通过半导体装置A30，也能够抑制引线20从密封树脂50剥离。进而，通过半导体装置A30包括与半导体装置A10同样的构成，在半导体装置A30中也起到该构成的作用效果。
半导体元件31包括与第1焊盘部21A(第1引线20A)接合的多个第1元件31A和与第2焊盘部21B(第2引线20B)接合的第2元件31B。多个第1元件31A沿着与厚度方向z正交且相对于第1方向x和第2方向y倾斜的方向排列。由此，第1焊盘部21A的第1方向x和第2方向y的热膨胀、热收缩被多个第1元件31A约束。因此，能够抑制在第1焊盘部21A产生的第1方向x和第2方向y各自的热应变。
本发明不限于上述实施方式。本发明的各部分的具体结构能够自由地进行各种设计变更。
本发明包括以下的附记所记载的实施方式。
附记1.
一种半导体装置，其包括：引线，其具有朝向厚度方向的装载面和朝向与所述厚度方向正交的方向且与所述装载面相连的端面；
与所述装载面接合的半导体元件；和
密封树脂，其覆盖所述半导体元件，且与所述装载面和所述端面接触，
在所述端面形成有第1部，
所述第1部包括从所述端面突出的鼓出部和从所述端面凹陷的陷入部中的至少任一者，
在所述厚度方向上观察时，所述鼓出部位于比所述装载面的周缘靠外方的位置，
在所述厚度方向上观察时，所述陷入部被所述周缘包围。
附记2.
根据附记1所述的半导体装置，其中，所述第1部位于与所述周缘隔开距离的位置。
附记3.
根据附记1或2所述的半导体装置，其中，所述第1部具有在与所述厚度方向正交的方向上朝向与所述端面相同侧的第1面和第2面，
所述第2面在所述厚度方向上位于所述装载面与所述第1面之间，
在所述厚度方向上观察时，所述第1面和所述第2面位于与所述周缘隔开距离的位置。
附记4.
根据附记3所述的半导体装置，其中，所述鼓出部包含所述第1面和所述第2面，
在所述厚度方向上观察时，所述第2面位于所述周缘与所述第1面之间。
附记5.
根据附记4所述的半导体装置，其中，所述鼓出部包含在与所述厚度方向正交的方向上朝向与所述端面相同侧的第3面，
所述第3面在所述厚度方向上隔着所述第1面位于与所述第2面相反侧，
在所述厚度方向上观察时，所述第3面位于所述周缘与所述第1面之间。
附记6.
根据附记3所述的半导体装置，其中，所述陷入部包含所述第1面和所述第2面。
附记7.
根据附记6所述的半导体装置，其中，在所述厚度方向上观察时，所述第2面与所述第1面重叠。
附记8.
根据附记3所述的半导体装置，其中，所述第1部包含所述鼓出部和所述陷入部，所述鼓出部具有所述第1面，所述陷入部具有所述第2面。
附记9.
根据附记3～8中任一项所述的半导体装置，其中，所述第2面与所述第1面平行。
附记10.
根据附记1～9中任一项所述的半导体装置，其中，在所述端面形成有第2部，
所述第2部从所述端面凹陷，且在所述厚度方向上贯通所述引线。
附记11.
根据附记10所述的半导体装置，其中，在与所述厚度方向正交的方向上，所述第1部和所述第2部彼此相邻。
附记12.
根据附记1～11中任一项所述的半导体装置，其还包括基板，其具有在所述厚度方向上朝向与所述装载面相同侧的主面，
所述引线包括：具有所述装载面和所述端面的裸片焊盘部；和与所述裸片焊盘部相连的端子部，
所述裸片焊盘部与所述主面接合。
附记13.
如附记12所述的半导体装置，其中，所述半导体元件与所述装载面导通并接合。
附记14.
根据附记12或13所述的半导体装置，其中，所述主面具有在与所述厚度方向正交的第1方向延伸的第1边和在与所述厚度方向和所述第1方向正交的方向延伸的第2边，
在所述厚度方向上观察时，所述端子部与所述第1边重叠。
附记15.
如附记14所述的半导体装置，其中，所述第1边的长度比所述第2边的长度长。
附记16.
如附记15所述的半导体装置，其中，在所述密封树脂形成有在所述厚度方向贯通所述密封树脂的多个安装部，
所述多个安装部位于所述基板的所述第1方向的两侧。
附记17.
如附记12～16中任一项所述的半导体装置，其中，所述基板具有在所述厚度方向上朝向与所述主面相反侧的背面，
所述背面从所述密封树脂露出。
附图标记说明
A10、A20、A30：半导体装置
11：基板 111：主面
111A：第1边 111B：第2边
112：背面 12：接合层
20：引线 20A：第1引线
20B：第2引线 21：裸片焊盘部
21A：第1焊盘部 21B：第2焊盘部
211：装载面 211A：周缘
212：接合面 213：端面
22：端子部 23：接地端子
24：控制端子 241：焊盘部
242：电源部 243：第1控制部
244：第2控制部 245：虚设部
25：第1部 25A：鼓出部
25B： 陷入部 251：第1面
252： 第2面 253： 第3面
26：第2部 261：凹面
31： 半导体元件 31A： 第1元件
31B：第2元件 311：第1电极
312：第2电极 313：栅极电极
32：保护元件 321：阳极电极
322：阴极电极 33：IC
33A：第1IC 33B：第2IC
34：二极管 39：导电接合层
41：第1导线 42： 第2导线
43：第3导线 44： 第4导线
45：第5导线 46： 第6导线
47：第7导线 50：密封树脂
51：顶面 52：底面
53：第1侧面 54：第2侧面
55：安装部 60：虚设端子
z：厚度方向 x：第1方向 y：第2方向。
Claims (17)
1.一种半导体装置，其特征在于，包括：
引线，其具有朝向厚度方向的装载面和朝向与所述厚度方向正交的方向且与所述装载面相连的端面；
与所述装载面接合的半导体元件；和
密封树脂，其覆盖所述半导体元件，且与所述装载面和所述端面接触，
在所述端面形成有第1部，
所述第1部包括从所述端面突出的鼓出部和从所述端面凹陷的陷入部中的至少任一者，
在所述厚度方向上观察时，所述鼓出部位于比所述装载面的周缘靠外方的位置，
在所述厚度方向上观察时，所述陷入部被所述周缘包围。
2.如权利要求1所述的半导体装置，其特征在于：
所述第1部位于与所述周缘隔开距离的位置。
3.如权利要求1或2所述的半导体装置，其特征在于：
所述第1部具有在与所述厚度方向正交的方向上朝向与所述端面相同侧的第1面和第2面，
所述第2面在所述厚度方向上位于所述装载面与所述第1面之间，
在所述厚度方向上观察时，所述第1面和所述第2面位于与所述周缘隔开距离的位置。
4.如权利要求3所述的半导体装置，其特征在于：
所述鼓出部包含所述第1面和所述第2面，
在所述厚度方向上观察时，所述第2面位于所述周缘与所述第1面之间。
5.如权利要求4所述的半导体装置，其特征在于：
所述鼓出部包含在与所述厚度方向正交的方向上朝向与所述端面相同侧的第3面，
所述第3面在所述厚度方向上隔着所述第1面位于与所述第2面相反侧，
在所述厚度方向上观察时，所述第3面位于所述周缘与所述第1面之间。
6.如权利要求3所述的半导体装置，其特征在于：
所述陷入部包含所述第1面和所述第2面。
7.如权利要求6所述的半导体装置，其特征在于：
在所述厚度方向上观察时，所述第2面与所述第1面重叠。
8.如权利要求3所述的半导体装置，其特征在于：
所述第1部包含所述鼓出部和所述陷入部，所述鼓出部具有所述第1面，所述陷入部具有所述第2面。
9.如权利要求3～8中任一项所述的半导体装置，其特征在于：
所述第2面与所述第1面平行。
10.如权利要求1～9中任一项所述的半导体装置，其特征在于：
在所述端面形成有第2部，
所述第2部从所述端面凹陷，且在所述厚度方向上贯通所述引线。
11.如权利要求10所述的半导体装置，其特征在于：
在与所述厚度方向正交的方向上，所述第1部和所述第2部彼此相邻。
12.如权利要求1～11中任一项所述的半导体装置，其特征在于：
还包括基板，其具有在所述厚度方向上朝向与所述装载面相同侧的主面，
所述引线包括：具有所述装载面和所述端面的裸片焊盘部；和与所述裸片焊盘部相连的端子部，
所述裸片焊盘部与所述主面接合。
13.如权利要求12所述的半导体装置，其特征在于：
所述半导体元件与所述装载面导通并接合。
14.如权利要求12或13所述的半导体装置，其特征在于：
所述主面具有在与所述厚度方向正交的第1方向延伸的第1边和在与所述厚度方向和所述第1方向正交的方向延伸的第2边，
在所述厚度方向上观察时，所述端子部与所述第1边重叠。
15.如权利要求14所述的半导体装置，其特征在于：
所述第1边的长度比所述第2边的长度长。
16.如权利要求15所述的半导体装置，其特征在于：
在所述密封树脂形成有在所述厚度方向贯通所述密封树脂的多个安装部，
所述多个安装部位于所述基板的所述第1方向的两侧。
17.如权利要求12～16中任一项所述的半导体装置，其特征在于：
所述基板具有在所述厚度方向上朝向与所述主面相反侧的背面，
所述背面从所述密封树脂露出。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021-168361 | 2021-10-13 | ||
| JP2021168361 | 2021-10-13 | ||
| PCT/JP2022/034711 WO2023063025A1 (ja) | 2021-10-13 | 2022-09-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118103973A true CN118103973A (zh) | 2024-05-28 |
Family
ID=85987668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202280069095.5A Pending CN118103973A (zh) | 2021-10-13 | 2022-09-16 | 半导体装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN118103973A (zh) |
| WO (1) | WO2023063025A1 (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6695166B2 (ja) * | 2016-02-23 | 2020-05-20 | 株式会社三井ハイテック | リードフレーム、及び半導体パッケージの製造方法 |
| JP6115671B2 (ja) * | 2016-04-12 | 2017-04-19 | 日亜化学工業株式会社 | リードフレーム、樹脂付きリードフレーム、光半導体装置 |
| JP2019102467A (ja) * | 2017-11-28 | 2019-06-24 | トヨタ自動車株式会社 | 半導体装置 |
| CN111868919B (zh) * | 2018-03-12 | 2024-02-27 | 罗姆股份有限公司 | 半导体装置、及半导体装置的安装结构 |
-
2022
- 2022-09-16 CN CN202280069095.5A patent/CN118103973A/zh active Pending
- 2022-09-16 WO PCT/JP2022/034711 patent/WO2023063025A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023063025A1 (ja) | 2023-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10483216B2 (en) | Power module and fabrication method for the same | |
| US7271477B2 (en) | Power semiconductor device package | |
| JP4865829B2 (ja) | 半導体装置およびその製造方法 | |
| JP6097013B2 (ja) | パワーモジュール半導体装置 | |
| EP2889902B1 (en) | Electric power semiconductor device | |
| JP7391957B2 (ja) | 半導体装置 | |
| CN112997298A (zh) | 半导体装置 | |
| US20240014193A1 (en) | Semiconductor device | |
| WO2019235146A1 (ja) | 半導体モジュール | |
| WO2021176996A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN118103973A (zh) | 半导体装置 | |
| JP7419781B2 (ja) | 半導体モジュール | |
| WO2023053874A1 (ja) | 半導体装置 | |
| WO2023120353A1 (ja) | 半導体装置 | |
| US20240030080A1 (en) | Semiconductor device | |
| WO2023199808A1 (ja) | 半導体装置 | |
| WO2023112662A1 (ja) | 半導体モジュールおよび半導体装置 | |
| WO2024106219A1 (ja) | 半導体装置 | |
| WO2024018851A1 (ja) | 半導体装置 | |
| WO2024029336A1 (ja) | 半導体装置 | |
| US20220415764A1 (en) | Semiconductor device | |
| US20240047315A1 (en) | Semiconductor device | |
| WO2023162700A1 (ja) | 半導体装置 | |
| US20230420321A1 (en) | Semiconductor device | |
| US20240071875A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication |