JP2019102467A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019102467A
JP2019102467A JP2017227817A JP2017227817A JP2019102467A JP 2019102467 A JP2019102467 A JP 2019102467A JP 2017227817 A JP2017227817 A JP 2017227817A JP 2017227817 A JP2017227817 A JP 2017227817A JP 2019102467 A JP2019102467 A JP 2019102467A
Authority
JP
Japan
Prior art keywords
lead
resin
semiconductor device
wire
roughened
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017227817A
Other languages
English (en)
Inventor
児玉 幸雄
Yukio Kodama
幸雄 児玉
直矢 武
Naoya Take
直矢 武
正範 大島
Masanori Oshima
正範 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to JP2017227817A priority Critical patent/JP2019102467A/ja
Publication of JP2019102467A publication Critical patent/JP2019102467A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 リードの表面からの樹脂の剥離を抑制する。【解決手段】 半導体装置であって、電極を有する半導体チップと、リードと、前記電極と前記リードとを接続するワイヤーと、前記半導体チップと前記ワイヤーと前記リードを封止する樹脂を備えている。前記リードが、表面と側面を備えている。前記ワイヤーが、前記表面に接続されている。前記側面が、前記表面の端部よりも前記表面の中心側に位置する退避面を有している。前記退避面が、粗化領域を有している。前記粗化領域が、前記樹脂に接している。【選択図】図3

Description

本明細書に開示の技術は、半導体装置に関する。
特許文献1に開示の半導体装置は、半導体チップと、リードと、ワイヤーと、樹脂を有している。半導体チップの表面に、電極が設けられている。ワイヤーは、半導体チップの電極とリードとを接続している。樹脂は、半導体チップとワイヤーとリードを封止している。リードは、表面と裏面を有する。リードの表面に、ワイヤーが接続されている。リードの裏面に、粗化領域が設けられている。粗化領域は、樹脂と接している。粗化領域の表面は細かい凹凸を有しているので、粗化領域に樹脂を接触させることで、樹脂を粗化領域に強く接続することができる。これによって、樹脂がリードから剥離することを抑制することができる。
特開2017−055044号公報
リードの表面側で樹脂がリードから剥離すると、樹脂と共にワイヤーがリードから剥離し、半導体チップへの電気的接続が切断される。特許文献1の半導体装置では、リードの裏面に粗化領域が設けられているので、リードの裏面からの樹脂の剥離を抑制することができるが、リードの表面からの樹脂の剥離を十分に抑制することができない。このため、ワイヤーのリードから剥離を十分に抑制することができない。
本明細書が開示する半導体装置は、電極を有する半導体チップと、リードと、前記電極と前記リードとを接続するワイヤーと、前記半導体チップと前記ワイヤーと前記リードを封止する樹脂を備えている。前記リードが、表面と側面を備えている。前記ワイヤーが、前記表面に接続されている。前記側面が、前記表面の端部よりも前記表面の中心側に位置する退避面を有している。前記退避面が、粗化領域を有している。前記粗化領域が、前記樹脂に接している。
この半導体装置では、リードの側面に粗化領域が設けられている。したがって、樹脂が側面から剥離し難い。裏面よりも表面に近い側面に粗化領域が設けられているので、樹脂の表面からの剥離も抑制することができる。また、レーザ照射によってリードに粗化領域を形成するときには、その周辺に異物(酸化物等)が飛散する。この半導体装置では、リードの側面に、リードの表面の端部よりも前記表面の中心側に位置する退避面が設けられており、その退避面に粗化領域が設けられている。このため、レーザ照射によって粗化領域を形成するときに、粗化領域の周囲に飛散する異物が、リードの表面側に飛散し難い。このため、リードの表面に異物が付着し難い。したがって、リードの表面に対するボンディング性が異物によって低下することを抑制することができる。したがって、ワイヤーをリードの表面に適切に接続することができる。
半導体装置10の平面図。 半導体装置10の縦断面図。 図1、2のIII−III線における断面図。 半導体装置10の製造方法の説明図。 半導体装置10の製造方法の説明図。 半導体装置10の製造方法の説明図。 変形例の半導体装置の図3に対応する断面図。 変形例の半導体装置の製造方法の説明図。 変形例の半導体装置の製造方法の説明図。
図1、2は、実施形態の半導体装置10を示している。図1、2に示すように、半導体装置10は、半導体チップ12が樹脂42で封止された構造を備えている。なお、図1では、樹脂42を、ハッチングによって示している。
半導体チップ12は、半導体基板20を有している。半導体基板20は、シリコン等の半導体によって構成されている。図1に示すように、半導体基板20の表面には、2つの主電極14と複数の小信号パッド16が設けられている。図2に示すように、半導体基板20の裏面には、裏面電極18が設けられている。なお、主電極14は、図示しない配線部材に接続されている。
半導体装置10は、リードフレームを備えている。リードフレームは、金属板をプレスによって加工した部材である。図1、2に示すように、リードフレームは、チップ搭載部32と複数のインナーリード34を有している。
チップ搭載部32は、大面積を有する板状の部分である。チップ搭載部32上に、半導体チップ12が搭載されている。半導体チップ12の裏面電極18は、チップ搭載部32の表面に対して、はんだによって接続されている。
各インナーリード34は、線状に伸びる部分である。複数のインナーリード34は、互いに平行に伸びている。各インナーリード34は、チップ搭載部32の側方に配置されている。図1に示すように、半導体装置10は、複数のワイヤー50を有している。各インナーリード34は、対応するワイヤー50によって対応する小信号パッド16に接続されている。図2、3に示すように、各インナーリード34は、表面34a、裏面34b及び側面34cを有している。ワイヤー50は、インナーリード34の表面34aに接続されている。
図3に示すように、各インナーリード34の各側面34cには、凹部36が設けられている。各凹部36は、表面側傾斜面36a、底面36b、裏面側傾斜面36cを有している。表面側傾斜面36aは、表面34a側から裏面34b側に向かうにしたがってインナーリード34の幅が細くなるように傾斜している。底面36bは、インナーリード34の厚み方向と平行に伸びている。裏面側傾斜面36cは、表面34a側から裏面34b側に向かうにしたがってインナーリード34の幅が広くなるように傾斜している。このように凹部36が設けられているので、側面34cの全体が、表面34aの端部38よりも、表面34aの中心39側に位置している。
図3に示すように、側面34cに、粗化領域40(図3において、グレーのハッチングがされた領域)が設けられている。粗化領域40は、インナーリード34の表面34aに比べて表面粗さが粗い領域である。粗化領域40は、表面34aのワイヤー50がボンディングされる領域の近傍の側面34cに設けられている。粗化領域40は、粗化領域40の外部の側面34cよりも表面粗さが粗い。粗化領域40は、表面側傾斜面36a、底面36b及び裏面側傾斜面36cに跨って分布している。
図1に示すように、樹脂42は、半導体チップ12、チップ搭載部32、ワイヤー50、及び、インナーリード34を覆っている。より詳細には、樹脂42は、半導体チップ12、チップ搭載部32及びワイヤー50の全体を覆っており、各インナーリード34のワイヤー50が接続されている部分(各インナーリード34の半導体チップ12側の端部)を覆っている。各インナーリード34は、樹脂42の内部から外部まで伸びている。また、図示していないが、チップ搭載部32には、樹脂42の外部まで伸びる端子が接続されている。
図3に示すように、樹脂42は、各インナーリード34の表面34a、裏面34b及び側面34cに密着している。側面34cに粗化領域40が設けられているので、樹脂42は側面34cに対して強固に接続されている。
半導体装置10の使用時には、半導体装置10が繰り返し発熱する。したがって、樹脂42は、膨張と収縮を繰り返す。樹脂42が膨張と収縮を繰り返すと、樹脂42とインナーリード34との界面に繰り返し応力が加わる。粗化領域40が設けられていることで樹脂42が側面34cに強固に接続されているので、繰り返し応力が加わっても、樹脂42が側面34cから剥離し難い。また、表面34aの周囲の側面34cから樹脂42が剥離し難いので、表面34aからも樹脂42が剥離し難い。このため、表面34aからワイヤー50が剥離し難い。したがって、この半導体装置10では、ワイヤー50のインナーリード34からの剥離に起因する断線が生じ難い。
次に、半導体装置10の製造方法について説明する。最初に、金属板をプレス加工することによって、リードフレームを形成する。この段階では、チップ搭載部32と各インナーリード34は、図示しない位置で互いに繋がっている。また、この段階では、図4に示すように、複数のインナーリード34は、ワイヤー50が接続される位置において、互いに繋がっている。
次に、図4に示すように、インナーリード34の表面34a及び裏面34bに間隔を開けてマスク60を形成し、マスク60の開口部内をエッチングする。これによって、図4に示すように繋がっているインナーリード34を、図5に示すように互いから分離させる。このようにインナーリード34を分離させると、各インナーリード34の側面34cに凹部36が形成される。その後に、マスク60を除去する。なお、この段階では、図5に示す位置では各インナーリード34は分離されるが、図示しない位置で各インナーリード34は互いに繋がっている。また、この段階では、図示しない位置において、各インナーリード34はチップ搭載部32と繋がっている。
次に、図6に示す階段形状の治具70を、各インナーリード34の裏面34bに当接させる。ここでは、治具70の各ステップを異なるインナーリード34に接触させることによって、各インナーリード34をしならせて、各側面34cを露出させる。次に、ミラー72に向かってレーザ74を照射し、ミラー72で反射させたレーザ74を各インナーリード34の側面34cに照射する。これによって、側面34c(すなわち、凹部36の内面)に粗化領域40を形成する。粗化領域40を形成するときに、粗化領域40から酸化物等の異物が周囲に飛散する。本実施形態では、図5に示すように、側面34c(すなわち、凹部36の内面)が、表面34aの端部38よりも表面34aの中心39側に位置しているので、側面34cから飛散する異物が表面34aにほとんど付着しない。このように、図6の工程によれば、表面34aへの異物の付着を抑制することができる。一方の側面34cに粗化領域40を形成したら、治具70の向きを変更して同様のレーザ照射を行い、他方の側面34cにも粗化領域40を形成する。
次に、チップ搭載部32上に半導体チップ12を実装する。すなわち、はんだを介して、裏面電極18をチップ搭載部32の表面に固定する。また、同時に、半導体チップ12の主電極14を図示しない配線部材に接続する。
次に、ワイヤーボンディングを実施する。すなわち、ワイヤー50を用いて各小信号パッド16を対応するインナーリード34に接続する。インナーリード34の表面34aに異物が付着していないので、ワイヤー50を表面34aに強固に接続することができる。
次に、射出成型によって、図1〜3に示すように、半導体チップ12、チップ搭載部32、ワイヤー50、及び、インナーリード34を覆う樹脂42を形成する。このとき、樹脂42がインナーリード34の側面34cの粗化領域40に密着する。したがって、樹脂42が、各インナーリード34から剥離し難い。
その後、図示しない位置でリードフレームのタイバーをカットし、各インナーリード34を互いから分離させるとともに、各インナーリード34をチップ搭載部32から分離させる。以上の工程によって、図1〜3に示す半導体装置10が完成する。
以上に説明したように、実施形態の半導体装置10によれば、レーザ照射によって粗化領域40を形成するときに、各インナーリード34の表面34aへの異物の付着を抑制することができる。これによって、ワイヤー50の表面34aへの接続強度を確保することができる。また、側面34cに粗化領域40を形成することで、樹脂42の側面34cからの剥離を抑制することができるので、樹脂42の表面34aからの剥離も抑制することができる。その結果、ワイヤー50の表面34aからの剥離を抑制することができる。
なお、上述した実施形態では、インナーリード34の側面34cに凹部36が設けられていた。しかしながら、図7に示すように、側面34cの全体が、表面34aから裏面34b側に向かうにしたがってインナーリード34の幅が細くなるように傾斜した傾斜面によって構成されていてもよい。この構成でも、側面34cが、表面34aの端部38よりも表面34aの中心39側に位置している。したがって、側面34cにレーザを照射して粗化領域40を形成するときに、表面34aに異物が飛散し難い。特に、側面34c全体が上述した傾斜面となっていることで、側面34cにレーザを照射するときに、異物が下方向に向かって飛散し易くなり、表面34aに異物がより付着し難くなる。
なお、図7に示す側面34c(傾斜面)は、インナーリード34をプレス加工することで形成することができる。また、図8、9に示すエッチング加工によっても、図7に示す側面34c(傾斜面)を形成することができる。図8、9は、図4、5に相当するエッチング工程を示している。図8に示すように、裏面34b側で表面34a側よりもマスク60の開口部の幅を広くした状態でエッチングを行うことで、図9に示すように、傾斜面によって構成された側面34cを形成することができる。
なお、上述した図3の実施形態では、インナーリード34の厚み方向全体において、側面34cに凹部36が設けられていた。しかしながら、インナーリード34の厚み方向の一部において、側面34cに凹部36が設けられていてもよい。
また、上述した図3、7の実施形態では、インナーリード34の厚み方向全体において、側面34cに粗化領域40が設けられていた。しかしながら、インナーリード34の厚み方向の一部において、側面34cに粗化領域40が設けられていてもよい。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの1つの目的を達成すること自体で技術有用性を持つものである。
10:半導体装置
12:半導体チップ
14:主電極
16:小信号パッド
18:裏面電極
20:半導体基板
32:チップ搭載部
34:インナーリード
36:凹部
38:端部
39:中心
40:粗化領域
50:ワイヤー

Claims (1)

  1. 半導体装置であって、
    電極を有する半導体チップと、
    リードと、
    前記電極と前記リードとを接続するワイヤーと、
    前記半導体チップと前記ワイヤーと前記リードを封止する樹脂、
    を備えており、
    前記リードが、表面と側面を備えており、
    前記ワイヤーが、前記表面に接続されており、
    前記側面が、前記表面の端部よりも前記表面の中心側に位置する退避面を有しており、
    前記退避面が、粗化領域を有しており、
    前記粗化領域が、前記樹脂に接している、
    半導体装置。
JP2017227817A 2017-11-28 2017-11-28 半導体装置 Pending JP2019102467A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017227817A JP2019102467A (ja) 2017-11-28 2017-11-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017227817A JP2019102467A (ja) 2017-11-28 2017-11-28 半導体装置

Publications (1)

Publication Number Publication Date
JP2019102467A true JP2019102467A (ja) 2019-06-24

Family

ID=66974102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017227817A Pending JP2019102467A (ja) 2017-11-28 2017-11-28 半導体装置

Country Status (1)

Country Link
JP (1) JP2019102467A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7024900B1 (ja) 2021-02-19 2022-02-24 富士電機株式会社 半導体装置
WO2023063025A1 (ja) * 2021-10-13 2023-04-20 ローム株式会社 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7024900B1 (ja) 2021-02-19 2022-02-24 富士電機株式会社 半導体装置
JP2022127145A (ja) * 2021-02-19 2022-08-31 富士電機株式会社 半導体装置
WO2023063025A1 (ja) * 2021-10-13 2023-04-20 ローム株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP3793628B2 (ja) 樹脂封止型半導体装置
JP6305302B2 (ja) 半導体装置およびその製造方法
US20030178708A1 (en) Leadframe and method for manufacturing resin-molded semiconductor device
JP4780085B2 (ja) 半導体装置
JP2006318996A (ja) リードフレームおよび樹脂封止型半導体装置
JP2002076228A (ja) 樹脂封止型半導体装置
JP2000307045A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法
JP2002368176A (ja) 半導体電子部品のリードフレーム
JPH09129811A (ja) 樹脂封止型半導体装置
JP2019102467A (ja) 半導体装置
JP2018022772A (ja) リードフレーム
JP2019121698A (ja) 半導体装置および半導体装置の製造方法
JP3427492B2 (ja) 凸型ヒートシンク付き半導体装置及びその凸型ヒートシンクの製造方法
JP2006237503A (ja) 半導体装置およびその製造方法
JP2004022725A (ja) 半導体装置
JP5976557B2 (ja) モールド金型、該モールド金型を用いた樹脂封止型半導体装置の製造方法、および樹脂封止型半導体装置
JP4979661B2 (ja) 半導体装置の製造方法
JP2000196005A (ja) 半導体装置
JP2010087442A (ja) 半導体装置及びその製造方法
EP0723293A1 (en) Semiconductor device with a heat sink and method of producing the heat sink
JP2007281182A (ja) 樹脂封止型半導体装置
WO2022202242A1 (ja) 半導体装置、および、半導体装置の製造方法
JP4570797B2 (ja) 半導体装置の製造方法
JP2003007933A (ja) 樹脂封止型半導体装置
JP2008258541A (ja) 半導体装置及びその製造方法