JP2010087442A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2010087442A JP2010087442A JP2008258074A JP2008258074A JP2010087442A JP 2010087442 A JP2010087442 A JP 2010087442A JP 2008258074 A JP2008258074 A JP 2008258074A JP 2008258074 A JP2008258074 A JP 2008258074A JP 2010087442 A JP2010087442 A JP 2010087442A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- sealing resin
- circuit board
- heat sink
- radiating plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000007789 sealing Methods 0.000 claims abstract description 44
- 229920005989 resin Polymers 0.000 claims abstract description 42
- 239000011347 resin Substances 0.000 claims abstract description 42
- 238000009751 slip forming Methods 0.000 claims description 2
- 239000000853 adhesive Substances 0.000 description 11
- 230000001070 adhesive effect Effects 0.000 description 11
- 238000000034 method Methods 0.000 description 8
- 239000003822 epoxy resin Substances 0.000 description 7
- 229920000647 polyepoxide Polymers 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- 230000017525 heat dissipation Effects 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】回路基板の配線の自由度に影響を与えることなく、放熱板が剥離しにくい半導体装置を実現できるようにする。
【解決手段】半導体装置は、回路基板11と、回路基板11の上に搭載された半導体素子12と、半導体素子12を覆う封止樹脂20と、封止樹脂20の上に接着された放熱板22とを備えている。放熱板22は、封止樹脂20側に突出した突出部22aを有している。
【選択図】図1
【解決手段】半導体装置は、回路基板11と、回路基板11の上に搭載された半導体素子12と、半導体素子12を覆う封止樹脂20と、封止樹脂20の上に接着された放熱板22とを備えている。放熱板22は、封止樹脂20側に突出した突出部22aを有している。
【選択図】図1
Description
本発明は半導体装置及びその製造方法に関し、特に放熱板を備えたボールグリッドアレイ型の半導体装置及びその製造方法に関する。
半導体装置の進展に伴い、半導体装置の多ピン化及び高速動作への対応が要求されている。また、携帯電子機器の増加により、半導体装置の小型軽量化への要求がますます強く求められている。これらの要求を満たすために、裏面にはんだボール等の端子を格子状に配列した回路基板の上に半導体素子を搭載したボールグリッドアレイ(BGA)型の半導体装置が注目を集めている。
BGA型の半導体装置において、半導体装置の放熱性を向上するために、放熱板を搭載することが行われている。例えば、半導体素子及びボンディングワイヤを覆うように銅(Cu)等の金属板からなる放熱板を回路基板表面に搭載し、放熱板の一部が露出するように封止樹脂で封止を行う。このようにすることにより、半導体装置の放熱性を向上することができる。
しかし、半導体装置のサイズの縮小及びピン数の増加により、回路基板の上に形成する電極の数が増加し、回路基板の上に放熱板を搭載するために接続エリアを確保することが困難となってきている。また、放熱板内に収納可能なワイヤの数が制限されてしまう。このため、半導体装置の封止樹脂の上面に平板状の放熱板を接着する方法が考案されている(例えば、特許文献1を参照。)。
封止樹脂の上面に平板状の放熱板を接着することにより、放熱効果を低下させることなく、回路基板の配線の自由度を高めることができる。
特開2004−260051号公報
しかしながら、前記従来の封止樹脂の上面に平板状の放熱板を接着した半導体装置は、水平方向の外力が放熱板に加わった場合、放熱板が剥離しやすいという問題がある。また、放熱板と封止樹脂の接着強度を向上するために、接着材の使用量を多くする必要がある。このため、半導体装置の製造コストが上昇するという問題がある。
本発明は、前記の問題を解決し、回路基板の配線の自由度に影響を与えることなく、放熱板が剥離しにくい半導体装置を実現できるようにすることを目的とする。
前記の目的を達成するため、本発明は半導体装置を、封止樹脂の上に接着され且つ封止樹脂側に突出した突出部を有する放熱板を備えた構成とする。
本発明に係る半導体装置は、回路基板と、回路基板の上に搭載された半導体素子と、半導体素子を覆う封止樹脂と、封止樹脂の上に接着された放熱板とを備え、放熱板は、封止樹脂側に突出した突出部を有していることを特徴とする。
本発明の半導体装置は、封止樹脂の上に接着され且つ封止樹脂側に突出した突出部を有する放熱板とを備えている。このため、放熱板に水平方向の外力が加わった場合にも、放熱板が剥離するおそれが小さい。また、回路基板の設計の自由度に影響を与えることもない。
本発明の半導体装置において、突出部は、放熱板の外縁部を囲むように連続して形成されていてもよい。また、それぞれがストライプ状に複数形成されていてもよく、互いに独立して複数形成されていてもよく、この場合に、放熱板の外縁部に形成されている構成であってもよい。
本発明の半導体装置において、封止樹脂は、突出部と対応する位置に形成された凹部を有し、突出部は、凹部に挿入されていてもよい。この場合において、放熱板の平面寸法は、封止樹脂の上面の寸法よりも小さいことが好ましい。
本発明に係る半導体装置の製造方法は、回路基板表面上に半導体素子を搭載する工程(a)と、半導体素子を封止樹脂により封止する工程(b)と、封止樹脂の上面に凹部を形成する工程(c)と、凹部と対応する位置に突出部を有する放熱板を封止樹脂の上に接着する工程(d)とを備え、放熱板の平面寸法は、封止樹脂の上面の寸法よりも小さいことを特徴とする。
本発明の半導体装置によれば、回路基板の配線の自由度に影響を与えることなく、本熱板が剥離しにくい半導体装置を実現できる。
本発明の一実施形態について図面を参照して説明する。図1(a)及び(b)は、一実施形態に係る半導体装置であり、(a)は平面構成を示し、(b)は(a)のIb−Ib線における断面構成を示している。
図1に示すように、本実施形態の半導体装置は、ボールグリッドアレイ型の半導体装置であり、回路基板11の上に半導体素子12がフェースアップボンディングにより搭載されている。回路基板11は、ガラスエポキシ樹脂等からなる有機基板とすればよい。回路基板11の素子搭載面(上面)には銅等の金属からなる複数の素子接続電極13が形成されており、素子搭載面と反対側の面(裏面)には銅等の金属からなる複数の外部接続電極14が格子状に配列されている。素子接続電極13と外部接続電極14とは、回路基板11内に形成された銅等の金属からなる内部配線を有する配線層15により電気的に接続されている。外部接続電極14には、はんだボール等からなる外部接続端子16が形成されている。
半導体素子12は、回路基板11の上面に銀ペースト又はエポキシ樹脂等の接着材17により接着されている。半導体素子12は、上面に接続用電極(図示せず)を有し、接続用電極と回路基板11の素子接続電極13とはボンディングワイヤ18により電気的に接続されている。
回路基板11の上には、半導体素子12及びボンディングワイヤ18を覆うようにエポキシ樹脂等からなる封止樹脂20が形成され、半導体素子12は封止されている。
封止樹脂20の上には、接着材21により放熱板22が接着されている。接着材21は放熱性を向上させるために、銀等の金属粒子を含むエポキシ樹脂等を用いることが好ましい。
放熱板22は、放熱性の良い材料が好ましく、ニッケルめっきが施された銅等の金属板を用いればよい。放熱板22は、封止樹脂20側の面に突出部22aを有している。図1において、突出部22aは放熱板22の外縁部を折り曲げることにより形成されており、放熱板22の外縁部を囲むように連続的に形成されている。このように、放熱板22に突出部22aを形成することにより、放熱板22に水平方向に加わる外力によるせん断応力に対する強度を向上させることができる。従って、放熱板22と接着材21との界面において放熱板が剥離するおそれを小さくすることができる。また、封止樹脂20の上に放熱板22を接着しているため、回路基板11の設計自由度に影響を与えることはない。
図1には、放熱板22が外縁部を折り曲げることにより形成した、放熱板22の外縁部を連続的に囲む突出部22aを有している構成を示した。しかし、放熱板22における封止樹脂20側の面に凹凸形状が形成されていればどのような構成としてもよい。例えば、図2(a)及び(b)に示すように複数のストライプ状の突出部22bを形成してもよい。また、ストライプ状ではなく、互いに独立した島状としてもよい。この場合、突出部22bはプレス等により形成しても、削り出し等により形成してもよい。また、別の部材を貼り合わせることにより突出部22bを形成してもよい。
また、図3(a)及び(b)に示すように、突起状の突出部22cを形成してもよい。この場合、図4(a)及び(b)に示すように放熱板22の外縁部に突出部22cを形成してもよい。突出部22cは例えば打ち出し等により形成すればよい。また、プレス又は削り出し等の方法により形成してもよく、他の部材を接着することにより形成してもよい。図4には突出部22cが規則的に配置された例を示しているが、突出部22cは規則的に配置されていなくてもよい。
また、図5に示すように、封止樹脂20の上面に凹部を形成し、放熱板22の突出部22cを封止樹脂20の凹部に挿入するようにしてもよい。この場合には、放熱板22の平面寸法を、封止樹脂20の上面の寸法よりも小さくすることが好ましい。これにより、放熱板の接着用の接着剤を低減し、半導体装置の製造コストを低減することが可能となる。
図5に示す半導体装置は以下のようにして製造すればよい。まず、図6(a)に示すように、複数の素子搭載エリアを有する回路基板10に半導体素子12を銀ペースト又はエポキシ樹脂等の接着材17により接着する。回路基板10は、エリアごとに、上面に複数の素子接続電極13を有し、下面に格子状に配置された複数の外部接続電極14を有しており、素子接続電極13と外部接続電極14とは、配線層15により電気的に接続されている。続いて、半導体素子12の接続電極(図示せず)と対応する素子接続電極13とをボンディングワイヤ18により電気的に接続する。
次に、図6(b)に示すように、半導体素子12及びボンディングワイヤ18をエポキシ樹脂等の封止樹脂20により封止する。樹脂封止は、例えば金型を用いたトランスファ成型方法又は液状樹脂を用いた印刷工法等により行えばよい。続いて、封止樹脂20の上面に凹部20aを形成する。
次に、図6(c)に示すように、突出部22aを有する放熱板22を、突出部22aが凹部20aに挿入されるようにして接着する。接着には、銀等の粒子を含むエポキシ樹脂等からなる接着材21を用いればよい。
次に、図6(d)に示すように、回路基板10の裏面に格子状に配置された外部接続電極14に、はんだボール等を搭載して外部接続端子16を形成する。また、はんだペーストの印刷を行った後、リフロー等の温度を加えることにより外部接続電極14とはんだペーストとを溶着することにより、外部接続端子16を形成してもよい。
次に、図6(e)に示すように、回路基板10をエリアごとに分割する。これにより、回路基板11の上に半導体素子12が搭載された半導体装置が得られる。回路基板10の分割は、ダイシングブレードを用いた方法又は金型による打ち抜き方法等により行えばよい。
本発明に係る半導体装置は、回路基板の配線の自由度に影響を与えることなく、放熱板が剥離しにくい半導体装置を実現でき、特に放熱板を備えたボールグリッドアレイ型の半導体装置及びその製造方法等として有用である。
10 回路基板
11 回路基板
12 半導体素子
13 素子接続電極
14 外部接続電極
15 配線層
16 外部接続端子
17 接着材
18 ボンディングワイヤ
20 封止樹脂
20a 凹部
21 接着材
22 放熱板
22a 突出部
22b 突出部
22c 突出部
11 回路基板
12 半導体素子
13 素子接続電極
14 外部接続電極
15 配線層
16 外部接続端子
17 接着材
18 ボンディングワイヤ
20 封止樹脂
20a 凹部
21 接着材
22 放熱板
22a 突出部
22b 突出部
22c 突出部
Claims (8)
- 回路基板と、
前記回路基板の上に搭載された半導体素子と、
前記半導体素子を覆う封止樹脂と、
前記封止樹脂の上に接着された放熱板とを備え、
前記放熱板は、前記封止樹脂側に突出した突出部を有していることを特徴とする半導体装置。 - 前記突出部は、前記放熱板の外縁部を囲むように連続して形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記突出部は、それぞれがストライプ状に複数形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記突出部は、互いに独立して複数形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記突出部は、前記放熱板の外縁部に形成されていることを特徴とする請求項4に記載の半導体装置。
- 前記封止樹脂は、前記突出部と対応する位置に形成された凹部を有し、
前記突出部は、前記凹部に挿入されていることを特徴とする請求項1〜5のいずれか1項に記載の半導体装置。 - 前記放熱板の平面寸法は、前記封止樹脂の上面の寸法よりも小さいことを特徴とする請求項6に記載の半導体装置。
- 回路基板表面上に半導体素子を搭載する工程(a)と、
前記半導体素子を封止樹脂により封止する工程(b)と、
前記封止樹脂の上面に凹部を形成する工程(c)と、
前記凹部と対応する位置に突出部を有する放熱板を前記封止樹脂の上に接着する工程(d)とを備え、
前記放熱板の平面寸法は、前記封止樹脂の上面の寸法よりも小さいことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008258074A JP2010087442A (ja) | 2008-10-03 | 2008-10-03 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008258074A JP2010087442A (ja) | 2008-10-03 | 2008-10-03 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010087442A true JP2010087442A (ja) | 2010-04-15 |
Family
ID=42251072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008258074A Pending JP2010087442A (ja) | 2008-10-03 | 2008-10-03 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010087442A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013258334A (ja) * | 2012-06-13 | 2013-12-26 | Denso Corp | 半導体装置及びその製造方法 |
KR20140074202A (ko) * | 2012-12-07 | 2014-06-17 | 가부시키가이샤 제이디바이스 | 반도체 장치 및 그 제조 방법 |
JPWO2014020783A1 (ja) * | 2012-07-30 | 2016-07-21 | パナソニック株式会社 | 放熱構造を備えた半導体装置 |
-
2008
- 2008-10-03 JP JP2008258074A patent/JP2010087442A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013258334A (ja) * | 2012-06-13 | 2013-12-26 | Denso Corp | 半導体装置及びその製造方法 |
JPWO2014020783A1 (ja) * | 2012-07-30 | 2016-07-21 | パナソニック株式会社 | 放熱構造を備えた半導体装置 |
KR20140074202A (ko) * | 2012-12-07 | 2014-06-17 | 가부시키가이샤 제이디바이스 | 반도체 장치 및 그 제조 방법 |
JP2014116382A (ja) * | 2012-12-07 | 2014-06-26 | J Devices:Kk | 半導体装置及びその製造方法 |
US9412685B2 (en) | 2012-12-07 | 2016-08-09 | J-Devices Corporation | Semiconductor device and method of manufacturing the same |
KR102219689B1 (ko) * | 2012-12-07 | 2021-02-24 | 가부시키가이샤 앰코테크놀로지재팬 | 반도체 장치 및 그 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8786065B2 (en) | Substrate, light emitting device and method for manufacturing substrate | |
JP4910220B1 (ja) | Ledモジュール装置及びその製造方法 | |
JP4417150B2 (ja) | 半導体装置 | |
JP2010062365A (ja) | 半導体装置およびその製造方法 | |
JP2010192653A (ja) | 半導体装置 | |
JP2004207275A (ja) | 回路装置およびその製造方法 | |
JP4307362B2 (ja) | 半導体装置、リードフレーム及びリードフレームの製造方法 | |
JP2010087442A (ja) | 半導体装置及びその製造方法 | |
JP5498604B1 (ja) | 固体撮像素子用中空パッケージ | |
JP4288277B2 (ja) | 半導体装置 | |
JP2013258354A (ja) | モールドパッケージおよびその製造方法 | |
JP5178648B2 (ja) | パッケージの製造方法、及び半導体装置 | |
JP4987041B2 (ja) | 半導体装置の製造方法 | |
JP2009038145A (ja) | リード端子型半導体装置 | |
JP2006237503A (ja) | 半導体装置およびその製造方法 | |
JP2012104542A (ja) | Led発光素子用リードフレーム及びそれを用いたledパッケージ、およびその製造方法 | |
US7830024B2 (en) | Package and fabricating method thereof | |
KR20110092779A (ko) | 반도체 파워 모듈 패키지 및 그의 제조방법 | |
KR102050130B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
JP5124329B2 (ja) | 半導体装置 | |
JP4364181B2 (ja) | 半導体装置の製造方法 | |
JP2006286679A (ja) | 半導体装置およびその製造方法 | |
JP6434269B2 (ja) | 半導体装置 | |
JP2009088418A (ja) | 半導体装置および半導体モジュールならびに半導体装置の製造方法 | |
JP6923687B2 (ja) | 発光装置 |