JP5178648B2 - パッケージの製造方法、及び半導体装置 - Google Patents

パッケージの製造方法、及び半導体装置 Download PDF

Info

Publication number
JP5178648B2
JP5178648B2 JP2009156325A JP2009156325A JP5178648B2 JP 5178648 B2 JP5178648 B2 JP 5178648B2 JP 2009156325 A JP2009156325 A JP 2009156325A JP 2009156325 A JP2009156325 A JP 2009156325A JP 5178648 B2 JP5178648 B2 JP 5178648B2
Authority
JP
Japan
Prior art keywords
resin
region
lead
lead portions
portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009156325A
Other languages
English (en)
Other versions
JP2011014661A5 (ja
JP2011014661A (ja
Inventor
光司 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2009156325A priority Critical patent/JP5178648B2/ja
Priority to US12/793,751 priority patent/US8450153B2/en
Priority to CN2010102151737A priority patent/CN101937850B/zh
Publication of JP2011014661A publication Critical patent/JP2011014661A/ja
Publication of JP2011014661A5 publication Critical patent/JP2011014661A5/ja
Priority to US13/799,803 priority patent/US8847379B2/en
Application granted granted Critical
Publication of JP5178648B2 publication Critical patent/JP5178648B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、パッケージの製造方法、及び半導体装置に関する。
近年、ＣＣＤイメージセンサやＣＭＯＳイメージセンサなどの撮像センサでは、出力電気信号のデジタル化により出力電気信号数が増加し、それに伴い、そのパッケージの出力端子数も増加させることが要求されている。さらに、撮像センサ及びそのパッケージが実装されるべき製品の小型化が進んでおり、パッケージの単位実装面積当たりの出力端子数である実装密度を増加させることが要求されている。ここで、パッケージの出力端子間のピッチを狭くすることには限界があり、ピッチを狭くせずに実装密度を増加させることが必要になっている。そのような要求を満たすものとして、パッケージの底面にランド電極が平面的に配列されたランドグリッドアレイ（ＬＧＡ）型のパッケージが提案されている。
特許文献１には、底面に複数のランド電極を設けた配線基板における底面と反対側の面上に半導体素子を保持し、半導体素子とこれらの電極とが電気的に接続されたランドグリッドアレイ（ＬＧＡ）型の半導体装置の製造方法が記載されている。具体的には、特許文献１の図３（ａ）に示すように、板状の金属部材に対してスタンピング又はエッチングを行うことにより、ダイパッド部１３と内側インナーリード部１４Ａと外側インナーリード部１４Ｂとを備えたリードフレーム１０を一体成形する。また、リードフレーム１０の底面側に凹部１４ｂとランドになるべき凸部１４ａとを形成する。そして、特許文献１の図３（ｂ）に示すように、ダイパッド部１３と内側インナーリード部１４Ａと外側インナーリード部１４Ｂとの底面側に粘着性テープ材２０を貼付する。次に、特許文献１の図３（ｃ）に示すように、切断用ポンチ１２を用いて、ダイパッド部１３と内側インナーリード部１４Ａとの間の領域、又は、内側インナーリード部１４Ａと外側インナーリード部１４Ｂとの間の領域を打ち抜いて除去する。これにより、特許文献１の図３（ｄ）に示すように、ダイパッド部１３と内側インナーリード部１４Ａとが孤立化する。そして、ダイパッド部１３に半導体素子を固着し、半導体素子の外部端子と内側インナーリード部１４Ａ及び外側インナーリード部１４Ｂとをそれぞれ接続し、粘着性テープ材２０を除去する。その後、特許文献１の図５（ｂ）に示すように、半導体素子及びリードフレーム１０を樹脂封止する。これにより、特許文献１によれば、単層の金属板から多列構成のランドを有するリードフレームを小型にかつ容易に得ることができるとされている。
特許文献２には、底面部分に半導体素子と電気的にそれぞれ接続された複数のランド電極が配列された樹脂封止型半導体装置の製造方法が記載されている。具体的には、特許文献２の図４に示すように、パンチ部材１７により金属板１３に半切断状態が形成されるように打ち抜き加工をすることにより、特許文献２の図２に示すようなランド構成体１２を含むターミナルランドフレームを形成する。そして、特許文献２の図９（ｂ）に示すように、ターミナルランドフレームのランド構成体２８が突出した面側に半導体素子３０を接合する。次に、特許文献２の図９（ｃ）に示すように、半導体素子３０からランド構成体２８ｃ等へワイヤーボンドする。そして、特許文献２の図９（ｄ）に示すように、ターミナルランドフレーム及び半導体素子３０を封止樹脂３２により封止する。次に、特許文献２の図９（ｅ）に示すように、ランド構成体２８の底面に対して、その下方から突き上げピンにより突き上げて押圧力を印加することにより、特許文献２の図９（ｆ）に示すように、ランド構成体２８とフレーム本体２６とが分離する。これにより、特許文献２によれば、ランド構成体２８が封止樹脂３２に食い込むため剥離せずに封止樹脂３２内に形成され、ランド電極を有した樹脂封止型半導体装置を実現することができるとされている。
特開２００２-２４６５３２号公報 特開２００１-２４０８３号公報
特許文献２に記載された製造方法では、ランド電極面となるべき面（ランド構成体２８の底面）に直接的に押圧力を印加することにより、ランド構成体２８とフレーム本体２６とを分離させている。
また、特許文献１に記載された製造方法では、半導体素子及びリードフレーム１０を樹脂封止する際に、孤立化されている内側インナーリード部１４Ａを互いにどのように保持するのかについて記載がない。半導体素子及びリードフレーム１０を樹脂封止する際に、孤立化されている内側インナーリード部１４Ａは、保持されていないと、位置が互いにずれる可能性がある。内側インナーリード部１４Ａの位置がずれると、内側インナーリード部１４Ａがダイパッド部１３や外側インナーリード部１４Ｂと短絡することがあるので、パッケージの製造工程における良品率すなわち歩留まりが低下する可能性がある。
本発明の目的は、パッケージの製造工程における歩留まりを向上することにある。
本発明の１つの側面に係るパッケージの製造方法は、枠部と、前記枠部から内側へ延び、前記枠部の側に配された第１領域、前記第１領域の内側に配された第２領域、並びに、前記第１領域と前記第２領域との間の前記第１領域および前記第２領域よりも高い位置に設けられた第３領域を有する複数のリード部とを含む金属パターンを形成する工程と、前記金属パターンを形成する工程の後に、前記複数のリード部を内側から保持する第１の樹脂部と、前記複数のリード部を前記第３領域の下側から保持するように、前記複数のリード部の前記第３領域における除去すべき部分の下面を露出させる溝を有し前記複数のリード部の前記第３領域における前記除去すべき部分に対する周辺部分の下面を覆う第２の樹脂部とを含む樹脂パターンを形成する工程と、前記樹脂パターンを形成する工程の後に、前記樹脂パターンにより前記複数のリード部における前記周辺部分が保持された状態を維持しながら、前記複数のリード部の前記第３領域における前記除去すべき部分を除去することにより、前記複数のリード部を複数の第１のリード部と複数の第２のリード部とへ切断する工程と、前記切断する工程の後に、前記切断する工程により前記除去すべき部分が除去された領域と、前記第２の樹脂部における前記溝とに樹脂を埋め込む工程と、前記樹脂パターンを形成する工程の後に、前記枠部を除去する工程と、を含むことを特徴とする。
本発明によれば、パッケージの製造工程における歩留まりを向上することができる。
第１実施形態に係るパッケージの製造方法を示す図。 第１実施形態に係るパッケージの実装方法を示す図。 第２実施形態に係るパッケージの製造方法を示す図。
本発明の第１実施形態に係るパッケージＰＫの製造方法を、図１を用いて工程順に説明する。図１は、本発明の第１実施形態に係るパッケージの製造方法を示す断面図及び平面図である。図１（Ａ）〜（Ｆ）の断面図は、それぞれ、図１（Ｇ）〜（Ｌ）の平面図における一点鎖線で示す箇所を切った断面の図である。第１実施形態に係るパッケージは、半導体チップが搭載されるべきパッケージである。搭載されるべき半導体チップは、例えば、ＣＣＤイメージセンサやＣＭＯＳイメージセンサなどの撮像センサを含む。
図１（Ａ）、（Ｇ）の工程では、金属板１を準備する。金属板１は、上面１ａと下面１ｂとを有する。金属板１は、後の工程での金属板１への加工の説明にあるように中央部ＣＰ及び枠部ＦＰとなる領域を含む。枠部ＦＰは、図１（Ｇ）に斜線で示すように、金属板１における中央部ＣＰより外側に位置している。金属板１は、リードフレームに用いられるのに適した材料、例えば、銅、鉄、ニッケルなどを主成分とする金属又は金属間化合物で形成されている。
図１（Ｂ）、（Ｈ）の工程（第１の工程）では、金属板１に打ち抜き加工を施すことにより、金属パターンＭＰを形成する。金属パターンＭＰは、開口１ｃ、枠部ＦＰ、及び複数のリード部ＬＰを含む。開口１ｃは、中央に配されている。枠部ＦＰは、開口１ｃより外側に配されている。複数のリード部ＬＰは、枠部ＦＰにより保持されている。複数のリード部ＬＰは、枠部ＦＰと開口１ｃとの間に互いに隙間１ｄを隔てて配されている。複数の隙間１ｄは、開口１ｃから枠部ＦＰへ向かって延びている。例えば、開口１ｃの輪郭及び枠部ＦＰがそれぞれ略矩形状である場合、複数の隙間１ｄは、その矩形状の各辺に垂直な方向に沿って、開口１ｃから枠部ＦＰへ向かって延びている。
ここで、仮に、開口１ｃ及び複数のリード部ＬＰの外側に枠部ＦＰを残さないように金属板１に切断加工を施すものとする。この場合、複数のリード部ＬＰが保持されない状態で金属板１が切断されるので、切断後の複数のリード部ＬＰは互いに位置ずれを起こす可能性がある。
それに対して、本実施形態では、開口１ｃ及び複数のリード部ＬＰの外側に枠部ＦＰを残すように金属板１に切断加工を施す。これにより、複数のリード部ＬＰが保持された状態で金属板１が切断され、切断後も複数のリード部ＬＰが枠部ＦＰにより保持されているので、切断後の複数のリード部ＬＰは互いに位置ずれを起こしにくい。
そして、複数のリード部ＬＰのそれぞれが、第１の領域３、第２の領域４、第３の領域２、及び傾斜部２３，２４を有するように、複数のリード部ＬＰに曲げ加工を施す。第１の領域３は、リード部ＬＰにおける枠部ＦＰの側に配された部分である。第２の領域４は、リード部ＬＰにおける開口１ｃの側すなわち第１の領域３の内側に配された部分である。第３の領域２は、第１の領域３及び第２の領域４より上側に高く、第１の領域３及び第２の領域４の間に配されている。第３の領域２は、傾斜部２３，２４を介してそれぞれ第１の領域３及び第２の領域４に接続されている。第３の領域２は、後述の図１（Ｄ）、（Ｊ）の工程で切断する除去すべき部分２ａと、その除去すべき部分２ａに対する周辺部分２ｂとを含む。傾斜部２３は、第３の領域２と第１の領域３とを接続するように傾斜している。傾斜部２４は、第３の領域２と第２の領域４とを接続するように傾斜している。これらの曲げ・切断加工は、例えば金型成型法を用いて行う。
図１（Ｃ）、（Ｉ）の工程（第２の工程）では、樹脂パターンＲＰを成型する。具体的には、第１の樹脂部６、第２の樹脂部７ｉ、及び樹脂体５を含む樹脂パターンＲＰを樹脂で成型する。樹脂は、例えば、熱硬化性プラスチックである。
第１の樹脂部６は、複数のリード部ＬＰを内側から保持するように開口１ｃに埋められている。すなわち、第１の樹脂部６は、各リード部ＬＰにおける第２の領域４と第３の領域２との間の傾斜した部分を内側から覆うとともに開口１ｃを埋めるように形成される。また、第１の樹脂部６は、上面６ａに撮像センサ等の半導体チップを搭載するための凹部６ｃを有するとともに、下面６ｂがリード部ＬＰにおける第１の領域３及び第２の領域４のそれぞれの下面に沿うように形成される。
第２の樹脂部７ｉは、複数のリード部ＬＰを下側から保持するように、リード部ＬＰにおける除去すべき部分の下面を露出しながらリード部ＬＰにおける除去すべき部分に対する周辺部分の下面を覆う。すなわち、第２の樹脂部７ｉは、複数の溝７ａと本体部７ｂとを含む。各溝７ａは、１列に並んで隣接する複数のリード部ＬＰに交差するように延びている。各溝７ａは、その複数のリード部ＬＰのそれぞれの第３の領域２における後述の図１（Ｄ）、（Ｊ）の工程で切断する除去すべき部分２ａの下面を露出する。本体部７ｂは、その複数のリード部ＬＰのそれぞれの第３の領域２における除去すべき部分２ａに対する周辺部分２ｂの下面を覆う。そのため、本体部７ｂは、下側から見た場合に溝７ａの両サイドに沿って延びている。また、本体部７ｂは、第１の樹脂部６に少なくともその角部でつながるように延びている。すなわち、第２の樹脂部７ｉと第１の樹脂部６とは、一体に成形されている。これにより、第２の樹脂部７ｉと第１の樹脂部６とは、協働して複数のリード部ＬＰを保持することができる。
樹脂体５は、第３の領域２における枠部ＦＰ側の縁部と第１の領域３における開口１ｃ側の縁部とを上側から覆うように形成される。また、樹脂体５は、樹脂体５における上面が第３の領域２における上面より高くなるように形成される。
ここで、仮に、金属パターンＭＰにおける複数のリード部ＬＰの外側に枠部ＦＰが設けられていないとする。この場合、複数のリード部ＬＰが保持されない状態で樹脂パターンＲＰを成型するので、樹脂パターンＲＰを成型する際に複数のリード部ＬＰは互いに位置ずれを起こす可能性がある。複数のリード部ＬＰの位置が互いにずれると、複数のリード部ＬＰにおける少なくとも一部のリード部が短絡することがあるので、そのパッケージが不良品となる可能性がある。
それに対して、本実施形態では、金属パターンＭＰにおける複数のリード部ＬＰの外側に枠部ＦＰが設けられている。これにより、複数のリード部ＬＰが枠部ＦＰにより保持された状態で樹脂パターンＲＰを成型するので、樹脂パターンＲＰを成型する際に複数のリード部ＬＰは互いに位置ずれを起こしにくい。これにより、そのパッケージの良品率すなわち歩留まりを向上できる。
図１（Ｄ）、（Ｊ）の工程（第３の工程）では、樹脂パターンＲＰにより各リード部ＬＰにおける周辺部分２ｂが保持された状態を維持しながら、各リード部ＬＰにおける除去すべき部分２ａを除去する。これにより、複数のリード部ＬＰを複数の第１のリード部８と複数の第２のリード部９とへ切断する。具体的には、第３の領域２における除去すべき部分２ａに上側から打ち抜き加工を施して、各リード部ＬＰにおける除去すべき部分２ａを除去する。これにより、除去された領域ＣＲと溝７ａとを含む貫通孔が形成されるとともに、各リード部ＬＰは第１のリード部８と第２のリード部９とへ切断される。第１のリード部８は、第１の被ボンディング部８ａと第１のランド部８ｂとを有する。第１の被ボンディング部８ａは、ボンディングワイヤが接合されるべき部分である。第１のランド部８ｂは、パッケージにおけるランド電極となるべき部分である。第２のリード部９は、第２の被ボンディング部９ａと第２のランド部９ｂとを有する。第２の被ボンディング部９ａは、ボンディングワイヤが接合されるべき部分である。第２のランド部９ｂは、パッケージにおけるランド電極となるべき部分である。
ここで、仮に、複数のリード部ＬＰが樹脂パターンＲＰにより保持されていない状態で各リード部ＬＰの切断加工を行うとする。この場合、複数の第１のリード部８と複数の第２のリード部９とは、切断の過程において、及び、切断後において、互いに位置ずれを起こす可能性がある。
それに対して、本実施形態では、複数のリード部ＬＰが樹脂パターンＲＰにより保持された状態を維持しながら、複数のリード部ＬＰから複数の第１のリード部８と複数の第２のリード部９とへの切断加工を行う。すなわち、複数のリード部ＬＰが保持されながら切断が開始し、複数の第１のリード部８と複数の第２のリード部９とが保持されながら切断が完了する。この結果、複数の第１のリード部８と複数の第２のリード部９とは、切断の過程において、及び、切断後において、互いに位置ずれを起こしにくい。
また、仮に、リード部ＬＰの第３の領域２の下面における除去すべき部分２ａが溝７ａにより露出されていないとする。この場合、リード部ＬＰの第３の領域２を第２の樹脂部７ｉとともに切断する必要がある。このとき、パッケージに使用する樹脂が硬いことが多いため、リード部と一緒に樹脂が切断された際に、樹脂パターンＲＰに欠け、割れなどの破損が生じる可能性がある。すなわち、リード部ＬＰを設計されたパターンに沿ってきれいに切断できず、そのパッケージが不良品となる可能性がある。
それに対して、本実施形態では、第３の領域２の下面における除去すべき部分２ａが溝７ａにより露出されている。これにより、第３の領域２の下面における除去すべき部分２ａに上側から打ち抜き加工を施す際に樹脂を一緒に切断する可能性が低減されている。そのため、打ち抜き加工の際に、樹脂パターンＲＰを破損させることなく、リード部ＬＰを設計されたパターンに沿ってきれいに切断できる。これにより、そのパッケージの良品率すなわち歩留まりを向上できる。
また、仮に、各リード部ＬＰが、高さの異なる部分を有しておらず、第１の樹脂部６における下面６ｂに沿って平坦に延びているとする。この場合、第１の樹脂部６における下面６ｂを作業台に載置して、第３の領域２における除去すべき部分２ａに上側から打ち抜き加工を施すと、作業台の載置面の抗力に対抗するため各リード部ＬＰの切断に大きな力が必要になる。すなわち、各リード部ＬＰの切断を容易に行えない。
それに対して、本実施形態では、各リード部ＬＰが、第１の領域３及び第２の領域４より上側に高い第３の領域２を有している。このため、第１の樹脂部６における下面６ｂを作業台に載置して、第３の領域２に上側から打ち抜き加工を施すことにより、作業台の載置面の抗力に影響されることなく各リード部ＬＰを切断できる。すなわち、各リード部ＬＰの切断を容易に行うことができる。
なお、図１（Ｄ）、（Ｊ）の工程では、複数のリード部ＬＰから複数の第１のリード部８と複数の第２のリード部９とへの切断を、打ち抜き加工に代えて、ブレード又はレーザーなどによって行うことができる。
図１（Ｅ）、（Ｋ）の工程では、除去された領域ＣＲと溝７ａとを含む貫通孔に樹脂を埋め込むことにより、埋設部７ｃを形成する。これにより、埋設部７ｃ及び本体部７ｂを含む第２の樹脂部７の形成が完了する。すなわち、埋設部７ｃは、複数の第１の被ボンディング部８ａと複数の第２の被ボンディング部９ａとの間を絶縁するように形成される。本体部７ｂは、複数の第１の被ボンディング部８ａと複数の第２の被ボンディング部９ａとを下側から覆っている状態に維持されている。
図１（Ｆ）、（Ｌ）の工程（第５の工程）では、複数の第２のリード部９及び枠部ＦＰの間の領域ＩＰ（図１（Ｅ）参照）を除去するように切断することにより、枠部ＦＰを除去する。これにより、パッケージＰＫの形成が完了する。このとき、複数の第１のリード部８及び複数の第２のリード部９が互いに樹脂パターンＲＰにより保持されている。すなわち、複数の第１のリード部８は、第１の樹脂部６及び第２の樹脂部７により保持されている。複数の第２のリード部９は、第２の樹脂部７及び樹脂体５により保持されている。複数の第１のリード部８と複数の第２のリード部９との間は、第２の樹脂部７により保持されている。また、第１の樹脂部６と第２の樹脂部７とは、一体に成形されており、協働して複数の第１のリード部８及び複数の第２のリード部９を保持している。これにより、枠部ＦＰを除去する際における複数のリード部ＬＰの位置ずれは抑制されている。
次に、パッケージＰＫの実装方法を、図２を用いて説明する。図２（Ａ），（Ｂ）は、各工程を示す断面図であり、図２（Ｃ）は、図２（Ａ）の工程を示す平面図である。
図２（Ａ）の工程（第６の工程）では、樹脂パターンＲＰにおける第１の樹脂部６の上面に半導体チップ３１を搭載する。すなわち、樹脂パターンＲＰにおける凹部６ｃに塗布した接着剤を介して半導体チップ３１を固定する。半導体チップ３１は、例えば、ＣＣＤイメージセンサやＣＭＯＳイメージセンサなどの撮像センサを含む。半導体チップ３１は、複数のパッドＰＤ１〜ＰＤｎを有している。次に、複数のパッドＰＤ１〜ＰＤｎと複数の第１のリード部８及び複数の第２のリード部９とを、ボンディングワイヤを介して接続する。例えば、図２（Ｃ）に示すように、複数のボンディングワイヤＷ１，Ｗ２を、それぞれ、パッドＰＤ１，ＰＤ２に接合するとともに、第１の被ボンディング部８ａ、第２の被ボンディング部９ａに接合する。すなわち、複数の第１の被ボンディング部８ａと複数の第２の被ボンディング部９ａとのそれぞれが、複数のパッドＰＤ１〜ＰＤｎにおける互いに異なるパッドに接続されるように、ボンディングワイヤを介した接続を行う。また、パッドとリード部との接続は、信頼度を向上させるためにダブルボンディングによって接続しても良い。そして、透明カバー３３を樹脂体５の上に固定する。すなわち、透明カバー３３は、半導体チップ３１の全面を覆うとともに内部が封止されるように樹脂体５の上面の全周で固定されている。樹脂体５と透明カバー３３との固定は、樹脂体５の上面に塗布した接着剤に透明カバー３３を押し当てる、樹脂体に透明カバー３３を押し当てた後に透明カバー３３の周囲に接着剤を塗布する等の方法が用いられる。これにより、半導体チップ３１、パッケージＰＫ、及び透明カバー３３を含む半導体装置ＳＤが形成される。
図２（Ｂ）の工程では、半導体装置ＳＤを回路基板４１上に実装する。すなわち、回路基板４１における半導体装置ＳＤの複数の第１のランド部８ｂ及び複数の第２のランド部９ｂが配されるべき位置に電極を予め形成しておく。その電極の上に、加熱して液体状にしたはんだ４２，４３を塗布し、その上に複数の第１のランド部８ｂ及び複数の第２のランド部９ｂを配する。これにより、はんだ４２，４３を介して回路基板４１における電極と複数の第１のランド部８ｂ及び複数の第２のランド部９ｂとを接続する。ここで、回路基板４１は、半導体チップ３１に含まれた撮像センサと不図示の画像処理回路などとの信号の転送手段となるフレキシブル回路基板や、撮像センサからの信号を演算処理する画像処理回路などを含む。
次に、本発明の第１実施形態に係る半導体装置ＳＤの構成を、図２（Ａ）を用いて説明する。半導体装置ＳＤは、半導体チップ３１、パッケージＰＫ、及び透明カバー３３を備えている。パッケージＰＫは、上面に半導体チップ３１が搭載されている。半導体チップ３１は、撮像センサを含む。また、パッケージＰＫは、その上側に透明カバー３３が配されている。透明カバー３３は、半導体チップ３１における撮像センサへ向かう光を透過させながら、半導体チップ３１を保護している。
パッケージＰＫは、第１の樹脂部６、複数の第１のリード部８、複数の第２のリード部９、第２の樹脂部７、及び樹脂体５を含む。
第１の樹脂部６は、上面６ａと下面６ｂとを有する。第１の樹脂部６の上面６ａには、半導体チップ３１が搭載されている。第１の樹脂部６は、複数の第１のリード部８を保持している。
複数の第１のリード部８は、第１の樹脂部６の外側に隣接して配されている。各第１のリード部８は、第１のランド部８ｂと第１の被ボンディング部８ａと傾斜部８ｃとを有する。第１のランド部８ｂは、第１の樹脂部６の側に配され、第１の樹脂部６の下面６ｂに沿って延びている。これにより、第１のランド部８ｂは、パッケージＰＫの底面に沿って配されたランド電極として用いることができる。第１の被ボンディング部８ａは、第１のランド部８ｂの外側に配され、第１の樹脂部６の上面６ａに沿って延びている。これにより、第１の被ボンディング部８ａは、第１の樹脂部６の下面６ｂを基準とした場合に、半導体チップ３１におけるボンディングワイヤを介して接続されるべきパッドと略等しい高さにできる。すなわち、複数の第１のリード部８は、ボンディングワイヤを介した第１の被ボンディング部８ａとパッドとの接続を容易に行うことに適した構造を有している。
複数の第２のリード部９は、複数の第１のリード部８の外側に配されている。各第２のリード部９は、第２の被ボンディング部９ａと第２のランド部９ｂと傾斜部９ｃとを有する。第２の被ボンディング部９ａは、第１の樹脂部６の側に配され、第１の樹脂部６の上面６ａに沿って延びている。これにより、第１の被ボンディング部８ａは、第１の樹脂部６の下面６ｂを基準とした場合に、半導体チップ３１におけるボンディングワイヤを介して接続されるべきパッドと略等しい高さにできる。すなわち、複数の第１のリード部８は、ボンディングワイヤを介した第１の被ボンディング部８ａとパッドとの接続を容易に行うことに適した構造を有している。第２のランド部９ｂは、第２の被ボンディング部９ａの外側に配され、第１の樹脂部６の下面６ｂに沿って延びている。これにより、第２のランド部９ｂは、パッケージＰＫの底面（下面）に沿って配されたランド電極として用いることができる。
第２の樹脂部７は、貫通孔を埋める埋設部７ｃと本体部７ｂとを含む。埋設部７ｃは、複数の第１の被ボンディング部８ａと複数の第２の被ボンディング部９ａとの間を絶縁している。本体部７ｂは、複数の第１の被ボンディング部８ａと複数の第２の被ボンディング部９ａとを下側から覆っている。
樹脂体５は、第３の領域２における枠部ＦＰ側の縁部と第１の領域３における開口１ｃ側の縁部とを上側から覆うとともに第３の領域２及び第１の領域３から上側に遠ざかる方向へ延びている。樹脂体５は、樹脂体５における上面が第３の領域２における上面より高くなっている。
このように、本実施形態によれば、ボンディングワイヤを介した被ボンディング部とパッドとの接続を容易に行うことに適した半導体装置を提供することができる。さらに、複数の第１のランド部及び複数の第２のランド部がパッケージの底面（下面）に沿って平面的に配されている、すなわちランド電極が２列で矩形状に配されているので、容易に実装密度を向上できる。
本発明の第２実施形態に係るパッケージＰＫｊの製造方法を、図３を用いて説明する。図３は、本発明の第２実施形態に係るパッケージの製造方法を示す断面図及び平面図である。図３（Ａ）〜（Ｆ）の断面図は、それぞれ、図３（Ｇ）〜（Ｌ）の平面図における一点鎖線で示す箇所を切った断面の図である。以下では、第１実施形態と異なる部分を中心に説明する。
図３（Ｂ）、（Ｈ）の工程では、図１（Ｂ）、（Ｈ）の工程と同様の打ち抜き加工を金属板１に施す。その後、複数のリード部ＬＰｊのそれぞれが、第４の領域１１ｊ及び傾斜部４１ｊをさらに有するように、複数のリード部ＬＰｊに曲げ加工を施す。第４の領域１１ｊは、第１の領域３及び第２の領域４より上側に高く、第２の領域４及び開口１ｃの間すなわち第２の領域４の内側に配されている。第４の領域１１ｊは、傾斜部４１ｊを介して第２の領域４に接続されている。傾斜部４１ｊは、第４の領域１１ｊと第２の領域４とを接続するように傾斜している。
図３（Ｃ）、（Ｉ）の工程では、樹脂パターンＲＰｊを樹脂で成型する。樹脂パターンＲＰｊは、第３の樹脂部１７ｉをさらに含む。第３の樹脂部１７ｉは、複数のリード部ＬＰｊを上側から保持するように、リード部ＬＰｊにおける後述の図３（Ｄ）、（Ｊ）の工程で切断する第２の除去すべき部分４ａの上面を露出しながらリード部ＬＰｊにおける第２の除去すべき部分に対する周辺部分の上面を覆う。すなわち、第３の樹脂部１７ｉは、複数の第２の溝１７ａと第２の本体部１７ｂとを含む。各第２の溝１７ａは、１列に並んで隣接する複数のリード部ＬＰに交差するように溝７ａと第１の樹脂部６との間を延びている。各溝１７ａは、その複数のリード部ＬＰのそれぞれの第２の領域４における後述の図３（Ｄ）、（Ｊ）の工程で切断する第２の除去すべき部分４ａの上面を露出する。第２の本体部１７ｂは、その複数のリード部ＬＰのそれぞれの第２の領域４における第２の除去すべき部分４ａに対する周辺部分４ｂの上面を覆う。そのため、第２の本体部１７ｂは、上側から見た場合に第２の溝１７ａの両サイドによって延びている。また、第２の本体部１７ｂは、第１の樹脂部６に少なくともその角部でつながるように延びている。すなわち、第３の樹脂部１７ｉと第２の樹脂部７ｉと第１の樹脂部６とは、一体に成形されている。これにより、第３の樹脂部１７ｉと第２の樹脂部７ｉと第１の樹脂部６とは、協働して複数のリード部ＬＰｊを保持することができる。
図３（Ｄ）、（Ｊ）の工程では、各リード部ＬＰｊにおける第２の除去すべき部分４ａに対する周辺部分４ｂが樹脂パターンＲＰｊにより保持された状態を維持しながら、各リード部ＬＰｊにおける第２の除去すべき部分４ａを除去する。これにより、複数のリード部ＬＰｊを複数の第１のリード部８と複数の第３のリード部１０ｊとへ切断する。具体的には、第２の領域４における第２の除去すべき部分４ａに下側から打ち抜き加工を施すことにより、各リード部ＬＰｊにおける第２の除去すべき部分４ａが除去される。これにより、除去された領域ＣＲｊと第２の溝１７ａとを含む貫通孔が形成されるとともに、各リード部ＬＰｊは第１のリード部８と第３のリード部１０ｊとへ分断される。第３のリード部１０ｊは、第３の被ボンディング部１０ａと第３のランド部１０ｂとを有する。第３の被ボンディング部１０ａは、ボンディングワイヤが接合されるべき部分である。第３のランド部１０ｂは、パッケージにおけるランド電極となるべき部分である。
図３（Ｅ）、（Ｋ）の工程では、除去された領域ＣＲｊと第２の溝１７ａとを含む貫通孔に樹脂を埋め込むことにより、第２の埋設部１７ｃを形成する。これにより、第２の埋設部１７ｃ及び第２の本体部１７ｂを含む第３の樹脂部１７ｊの形成が完了する。すなわち、第２の埋設部１７ｃは、複数の第１のランド部８ｂと複数の第３のランド部１０ｂとの間を絶縁するように形成される。第２の本体部１７ｂは、複数の第１のランド部８ｂと複数の第３のランド部１０ｂとを上側から覆っている状態に維持されている。
図３（Ｆ）、（Ｌ）の工程では、複数の第２のリード部９及び枠部ＦＰの間の領域ＩＰ（図３（Ｅ）参照）を切断することにより、枠部ＦＰを除去する。これにより、パッケージＰＫｊの形成が完了する。このとき、複数の第１のリード部８及び複数の第３のリード部１０ｊが互いに樹脂パターンＲＰｊにより保持されている。すなわち、複数の第１のリード部８は、第２の樹脂部７及び第３の樹脂部１７ｊにより保持されている。複数の第３のリード部１０ｊは、第１の樹脂部６及び第３の樹脂部１７ｊにより保持されている。複数の第１のリード部８と複数の第３のリード部１０ｊとの間は、第３の樹脂部１７ｊにより保持されている。第３の樹脂部１７ｊと第２の樹脂部７と第１の樹脂部６とは、一体に成形されており、協働して複数の第１のリード部８と複数の第２のリード部９と複数の第３のリード部１０ｊとを保持している。これにより、枠部ＦＰを除去する際における複数のリード部ＬＰｊの位置ずれは抑制されている。
また、本実施形態におけるパッケージＰＫｊでは、複数の第１のランド部、複数の第２のランド部、及び複数の第３のランド部がパッケージの底面（下面）に沿って平面的に配されている、すなわちランド電極が３列で矩形状に配されている。この結果、容易に実装密度を向上できる。

Claims (8)

  1. 枠部と、前記枠部から内側へ延び、前記枠部の側に配された第１領域、前記第１領域の内側に配された第２領域、並びに、前記第１領域と前記第２領域との間の前記第１領域および前記第２領域よりも高い位置に設けられた第３領域を有する複数のリード部とを含む金属パターンを形成する工程と、
    前記金属パターンを形成する工程の後に、前記複数のリード部を内側から保持する第１の樹脂部と、前記複数のリード部を前記第３領域の下側から保持するように、前記複数のリード部の前記第３領域における除去すべき部分の下面を露出させる溝を有し前記複数のリード部の前記第３領域における前記除去すべき部分に対する周辺部分の下面を覆う第２の樹脂部とを含む樹脂パターンを形成する工程と、
    前記樹脂パターンを形成する工程の後に、前記樹脂パターンにより前記複数のリード部における前記周辺部分が保持された状態を維持しながら、前記複数のリード部の前記第３領域における前記除去すべき部分を除去することにより、前記複数のリード部を複数の第１のリード部と複数の第２のリード部とへ切断する工程と、
    前記切断する工程の後に、前記切断する工程により前記除去すべき部分が除去された領域と、前記第２の樹脂部における前記溝とに樹脂を埋め込む工程と、
    前記樹脂パターンを形成する工程の後に、前記枠部を除去する工程と、
    を含むことを特徴とするパッケージの製造方法。
  2. 前記第１の樹脂部と前記第２の樹脂部とは、一体に形成されている
    ことを特徴とする請求項１に記載のパッケージの製造方法。
  3. 前記枠部を除去する工程の後に、前記樹脂パターンにおける前記第１の樹脂部の上面に半導体チップを搭載する工程をさらに含む
    ことを特徴とする請求項１又は２に記載のパッケージの製造方法。
  4. 前記複数のリード部は、前記第２領域の内側の、前記第１領域および前記第２領域よりも高い位置に設けられた第４領域をさらに有しており、
    前記樹脂パターンは、前記複数のリード部を上側から保持するように、前記複数のリード部の前記第２領域における第２の除去すべき部分の上面を露出させる第２の溝を有し前記複数のリード部の前記第２領域における前記第２の除去すべき部分に対する周辺部分の上面を覆う第３の樹脂部をさらに含み、
    前記切断する工程では、さらに、前記樹脂パターンにより前記複数のリード部における前記周辺部分が保持された状態を維持しながら前記複数のリード部の前記第２領域における前記第２の除去すべき部分を除去することにより、前記複数のリード部を前記複数の第１のリード部と複数の第３のリード部とへ切断し、
    前記樹脂を埋め込む工程では、さらに、前記切断する工程により前記第２の除去すべき部分が除去された領域と、前記第２の樹脂部における前記第２の溝とに樹脂を埋め込む
    ことを特徴とする請求項１乃至３のいずれか１項に記載のパッケージの製造方法。
  5. 半導体チップと、パッケージと、を備え、
    前記パッケージは、
    上面に前記半導体チップが搭載された第１の樹脂部と、
    前記第１の樹脂部の外側に隣接して配され、第１のランド部と、前記第１のランド部より外側の前記第１のランド部より高い位置に配された第１の被ボンディング部とをそれぞれ有する複数の第１のリード部と、
    前記複数の第１のリード部の外側に配され、第２の被ボンディング部と、前記第２の被ボンディング部より外側の前記第２の被ボンディング部より低い位置に配された第２のランド部とをそれぞれ有する複数の第２のリード部と、
    前記第１のランド部と前記第２のランド部との間に配され、複数の前記第１の被ボンディング部と複数の前記第２の被ボンディング部との間が露出するように溝を有しつつ、複数の前記第１の被ボンディング部と複数の前記第２の被ボンディング部とを下側から覆っている第２の樹脂部と、
    複数の前記第１の被ボンディング部と複数の前記第２の被ボンディング部との間に、複数の前記第１の被ボンディング部と複数の前記第２の被ボンディング部とを絶縁しつつ前記第２の樹脂部の前記溝を埋めるように配された第４の樹脂部と、を含む
    ことを特徴とする半導体装置。
  6. 前記第１の樹脂部と前記第２の樹脂部とは、一体に成形されている
    ことを特徴とする請求項５に記載の半導体装置。
  7. 前記半導体チップとの間に空間を有する透明カバーをさらに含む
    ことを特徴とする請求項５又は６に記載の半導体装置。
  8. 前記半導体チップは、撮像センサを含む
    ことを特徴とする請求項５乃至７のいずれか１項に記載の半導体装置。
JP2009156325A 2009-06-30 2009-06-30 パッケージの製造方法、及び半導体装置 Expired - Fee Related JP5178648B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009156325A JP5178648B2 (ja) 2009-06-30 2009-06-30 パッケージの製造方法、及び半導体装置
US12/793,751 US8450153B2 (en) 2009-06-30 2010-06-04 Package manufacturing method and semiconductor device
CN2010102151737A CN101937850B (zh) 2009-06-30 2010-06-25 封装制造方法和半导体装置
US13/799,803 US8847379B2 (en) 2009-06-30 2013-03-13 Package manufacturing method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009156325A JP5178648B2 (ja) 2009-06-30 2009-06-30 パッケージの製造方法、及び半導体装置

Publications (3)

Publication Number Publication Date
JP2011014661A JP2011014661A (ja) 2011-01-20
JP2011014661A5 JP2011014661A5 (ja) 2012-08-09
JP5178648B2 true JP5178648B2 (ja) 2013-04-10

Family

ID=43379782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009156325A Expired - Fee Related JP5178648B2 (ja) 2009-06-30 2009-06-30 パッケージの製造方法、及び半導体装置

Country Status (3)

Country Link
US (2) US8450153B2 (ja)
JP (1) JP5178648B2 (ja)
CN (1) CN101937850B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106686888A (zh) * 2015-11-11 2017-05-17 旭景科技股份有限公司 形成增强型生物传感模块的印刷电路板元件及其制造方法
US9978675B2 (en) * 2015-11-20 2018-05-22 Canon Kabushiki Kaisha Package, electronic component, and electronic apparatus
CN106024823B (zh) * 2016-07-29 2020-04-21 格科微电子（上海）有限公司 Cmos图像传感器的封装方法
KR20200130550A (ko) * 2019-05-08 2020-11-19 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3921880B2 (ja) 1999-07-09 2007-05-30 松下電器産業株式会社 樹脂封止型半導体装置の製造方法
US6720207B2 (en) 2001-02-14 2004-04-13 Matsushita Electric Industrial Co., Ltd. Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
JP3500361B2 (ja) 2001-02-14 2004-02-23 松下電器産業株式会社 リードフレーム及びその製造方法
JP2003234425A (ja) * 2002-02-07 2003-08-22 Mitsui Chemicals Inc 半導体素子装着用中空パッケージ
EP1357605A1 (en) * 2002-04-22 2003-10-29 Scientek Corporation Image sensor semiconductor package with castellation
EP1795496A2 (en) * 2005-12-08 2007-06-13 Yamaha Corporation Semiconductor device for detecting pressure variations
JP4779614B2 (ja) * 2005-12-08 2011-09-28 ヤマハ株式会社 半導体装置
JP2008098478A (ja) * 2006-10-13 2008-04-24 Renesas Technology Corp 半導体装置及びその製造方法
EP2084744A2 (en) * 2006-10-27 2009-08-05 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
KR101187903B1 (ko) * 2007-07-09 2012-10-05 삼성테크윈 주식회사 리드 프레임 및 이를 구비한 반도체 패키지

Also Published As

Publication number Publication date
CN101937850A (zh) 2011-01-05
US20100327428A1 (en) 2010-12-30
CN101937850B (zh) 2012-08-22
US8847379B2 (en) 2014-09-30
US8450153B2 (en) 2013-05-28
US20130200505A1 (en) 2013-08-08
JP2011014661A (ja) 2011-01-20

Similar Documents

Publication Publication Date Title
JP6244147B2 (ja) 半導体装置の製造方法
JP5802695B2 (ja) 半導体装置、半導体装置の製造方法
US8133759B2 (en) Leadframe
JP2005191240A (ja) 半導体装置及びその製造方法
US8592962B2 (en) Semiconductor device packages with protective layer and related methods
JP4494175B2 (ja) 半導体装置
JP5178648B2 (ja) パッケージの製造方法、及び半導体装置
CN1937269A (zh) 表面安装型led基板
JP5169964B2 (ja) モールドパッケージの実装構造および実装方法
JP5498604B1 (ja) 固体撮像素子用中空パッケージ
US7443043B2 (en) Circuit device and method of manufacture thereof
US9721876B2 (en) Semiconductor device and method of making the same
JP2009164240A (ja) 半導体装置
JP4784945B2 (ja) 半導体装置の製造方法
JP2006237503A (ja) 半導体装置およびその製造方法
JP2010087442A (ja) 半導体装置及びその製造方法
JP4887346B2 (ja) 半導体装置
JP5264797B2 (ja) 半導体装置
JP5025443B2 (ja) 半導体装置の製造方法および半導体装置
JP4364181B2 (ja) 半導体装置の製造方法
JP4050200B2 (ja) 半導体装置の製造方法および半導体装置
JP2008108967A (ja) リードフレームおよびそれを用いた半導体パッケージの製造方法
JP4305326B2 (ja) 半導体パッケージの製造方法
JP5086315B2 (ja) 半導体装置の製造方法
JPH11345895A (ja) 半導体装置、リードフレーム、及びそれらの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120622

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160118

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees