JP4050200B2 - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP4050200B2
JP4050200B2 JP2003271700A JP2003271700A JP4050200B2 JP 4050200 B2 JP4050200 B2 JP 4050200B2 JP 2003271700 A JP2003271700 A JP 2003271700A JP 2003271700 A JP2003271700 A JP 2003271700A JP 4050200 B2 JP4050200 B2 JP 4050200B2
Authority
JP
Japan
Prior art keywords
lead frame
protrusion
lead
resin
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003271700A
Other languages
English (en)
Other versions
JP2005033043A (ja
Inventor
隆 長手
謙一 武内
賢仁 根岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2003271700A priority Critical patent/JP4050200B2/ja
Publication of JP2005033043A publication Critical patent/JP2005033043A/ja
Application granted granted Critical
Publication of JP4050200B2 publication Critical patent/JP4050200B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、導体装置の製造方法および半導体装置に関するものである。
従来のチップキャリアタイプの小型半導体装置は、外部接続用のリード端子が封止樹脂本体の底面部から露出する形状であるが、そのリード端子の実装基板との接合面が樹脂本体の底面と一様な平面、つまり樹脂本体底面部と同一高さになっている(特許文献1)(図1)。
特開平9−082741号公報
このようにリード端子が封止樹脂本体底面部に平面的に面一で露出し、封止樹脂本体底面とリード端子の間に段差(スタンドオフ)がないため、ハンダ付け作業時に、溶融したハンダの表面張力によって半導体装置全体が実装基板から浮き上がり、リード端子のハンダ付け位置が実装基板の所定の電極部(パッド)から外れて位置ズレが発生するという問題があった。
また、ハンダ量が均一に各ハンダ接合部に行き渡らず、ハンダ付けにバラツキが生じ易くなり、実装基板との間のハンダ付着が全体的に不均一或いは不十分になり、十分な接合強度が得られないという問題もあった。
さらに、ハンダ付け後の目視検査において、実装基板表面と半導体装置底面との間隔が少ないため、ハンダ付け部の良否のチェックがし難いという問題もあった。
本発明の目的は、上記課題を解決し、半導体装置の実装時の実装基板に対する位置ズレの防止、実装基板とのハンダ付け性の改善による接合強度の向上、実装後の目視検査のし易さの改善、端面でのハンダ盛り上がりの抑制等を図った半導体装置の製造方法および半導体装置を提供することである。
請求項1にかかる発明の半導体装置の製造方法は、裏面側に突出する第1の突起部(12a)がプレス成形された延長部(12)を有するダイアイランド部(11)と、該ダイアイランド部(11)の所定の辺に沿う方向に配列され裏面側に突出する第2の突起部(13a)がプレス成形された複数のリード部(13)と、前記延長部(12)および前記各リード部(13)と連続する枠部(14)と、前記延長部(12)、前記ダイアイランド部(11)、前記リード部(13)、および前記枠部(14)を区画する間隙部(15)の一部と、を1単位とし複数単位が連続する形状にリードフレーム(10)を加工する第1の工程と、前記第1の突起部(12a)と前記第2の突起部(13a)が露出するよう前記リードフレーム(10)の裏面に連結絶縁材料(30)を配設する第2の工程と、前記リードフレーム(10)の前記ダイアイランド部(11)に半導体素子(40)を搭載し、該半導体素子(40)の電極と前記リード部(13)とを配線材料(50)により接続する第3の工程と、前記リードフレーム(10)の前記半導体素子(40)および前記配線材料(50)側を樹脂(60)で封止する第4の工程と、前記樹脂(60)および前記リードフレーム(10)を前記第1の突起部(12a)と前記第2の突起部(13a)の切断面が前記樹脂(60)の切断面と略同一面となるように切断して、前記第1の突起部(12a)と前記第2の突起部(13a)の切断面が凹形状で露出するように前記単位毎に分離する第5の工程と、を具備することを特徴とする
請求項2にかかる発明の半導体装置は、裏面側に突出するようプレス成形された第1の突起部(12a)を延長部(12)に有するダイアイランド部(11)、該ダイアイランド部(11)の所定の辺に沿う方向に配列され、前記裏面側に突出するようプレス成形された第2の突起部(13a)を有する複数のリード部(13)からなるリードフレーム(10)と、前記ダイアイランド部(11)に搭載された半導体素子(40)と、前記半導体素子(40)と前記複数のリード部(13)とを接続する配線材料(50)と、前記第1の突起部(12a)と前記第2の突起部(13a)が裏面に露出するように前記リードフレーム(10)の裏面に配設された連結絶縁材料(30)と、前記リードフレーム(10)の前記半導体素子(40)および前記配線材料(50)側を封止するよう形成された樹脂(60)と、を備え、前記第1の突起部(12a)と前記第2の突起部(13a)の端面は、前記樹脂(60)の切断面と略同一面となるように、凹形状で側面に露出していることを特徴とする。
本発明によれば、リードフレーム(10)の電極となるべきプレス成形された第1および第2の突起部(12a,13a)が半導体装置の裏面から突出しれらの突起部(12a,13a)の他の裏面は連結絶縁材料(30)で覆われるので、実装基板への実装時の位置ズレを防止でき、また実装基板と第1および第2の突起部(12a,13a)の接合面積が大きくなってハンダ付け時の接合強度が大きくなることはもとよりハンダ付け性が改善され、さらに突起部(12a,13a)の切断面が樹脂の切断面と略同一面として側面に露出するので、ハンダ接合状態の目視検査がし易くなり、さらにこれら第1および第2の突起部(12a,13a)は凹形状となるので、これら第1および第2の突起部(12a,13a)の切断端面でのハンダの盛り上がりを抑制することができる等の利点がある。
図1は本発明の1つの実施例の半導体装置を示す図で、(a)は透視正面図、(b)は正面図、(c)は右側面図、(d)は底面図である。10は導電性板材にカットやプレスの加工を施して形成したリードフレーム、20は該リードフレーム10の間隙部に配設された第1の連結絶縁材料、30はリードフレーム10の裏面に配設された第2の連結絶縁材料、40は所定回路が内部に構成された半導体素子(チップ)、50は金線等の配線材料、60はパッケージのための封止樹脂である。
リードフレーム10は、図2の裏面図に詳細に示すように、半導体素子40を搭載するダイアイランド部11と、そのダイアイランド部11に連続する延長部12と、ダイアイランド部11の両側の複数のリード部13と、延長部12およびリード部13と連続する枠部14と、ダイアイランド部11、延長部12、リードフレーム部13、枠部14を区画する間隙部15の一部とを1つの単位Aとして、複数の単位Aが縦方向および横方向に連続反復して形成されている。そして、ダイアイランド部11、延長部12、リード部13には、裏面側に突出する突起部11a、12a、13aがそれぞれ形成されている。なお、この突起部11a、13aに対応するように、表面側には凹部(くぼみ)11b、13bが形成されている。突起部12aに対応する凹部(くぼみ)も図示しないが形成されている。また、この裏面の突起部11a,12a,13aには後記するメッキ部170が形成されているが、図1では省略した。
第1の連結絶縁材料20は間隙部15に充填配設されている。また、第2の連結絶縁材料30はリードフレーム10の裏面の突起部11a、12a、13aの部分を除く全面(間隙部15も含む)に配設されている。
以下、半導体装置の製造方法について説明する。まず、リードフレーム10は導電性の所定厚みの板材を、カットおよびプレス加工することにより、前記した図2に示した形状に形成し、その後に第1の連結部材20、第2の連結部材30を絶縁材料の塗布、印刷、モールド、貼付等により配設する。
図3は、リードフレーム10の間隙部15に第1の連結絶縁材料20を印刷法により配設する工程を示す図である。ここでは、予め前記した形状に形成されたリードフレーム10を、リードフレーム固定台70上にセットし固定する。次に、そのリードフレーム10の間隙部15と同じ形状の間隙部81が形成された印刷用スクリーン80をリードフレーム10の上面に、間隙部15と間隙部81が合致するように位置決めする。そして、その印刷用スクリーン80の上面から、第1の連結絶縁材料20となるレジスト等のペースト状の絶縁材料90をスキージ100により間隙部15,81内に充填させる。最後に、リードフレーム10から印刷用スクリーン80を取り外し、リードフレーム固定台70からリードフレーム10を取り外して、絶縁材料90を乾燥させると、最終的に第1の連結絶縁材料20が間隙部15に充填配設される。
第1の連結絶縁材料20の充填厚さは、ペースト状の絶縁材料90の粘度、スキージ100の圧力、間隙部15の大きさ等を調整することにより行う。また、リードフレーム固定台70はこれをテフロン製にすると、そこからリードフレーム10を取り外し易くなる。
図4は、リードフレーム10の間隙部15に第1の連結絶縁材料20を樹脂充填法により配設する工程を示す図である。ここでは、前記した形状のリードフレーム10を、そのリードフレーム10の厚み分のモールド空間をもつモールド金型110,120の間にセットしてから、樹脂注入口111より樹脂を注入する。このとき、樹脂は間隙部15内を伝わって注入されて行きそこに充満する。リードフレーム10には複数の単位Aが形成されるので、例えばその単位Aの並ぶ列毎に樹脂注入口111を設けたモード金型を使用することにより、複雑な金型にすることなく、量産性高く第1の連結部材20を配設することができる。
図5は、リードフレーム10の裏面に第2の連結絶縁材料30を配設する工程を示す図である。ここでは、リードフレーム10の裏面の突起部11a,12a,13aに対応する孔131が予め形成された絶縁テープ130を弾力性をもった加圧ローラ140によりリードフレーム10の裏面に押し当てて貼着することにより、第2の連結部材30を配設する。このとき必要に応じて接着剤を使用したり加熱圧着する。
図6はリードフレーム10の裏面に第2の連結絶縁材料30を配設するときに同時に第1の連結絶縁材料20も配設する工程を示す図である。ここでは、図5において使用した絶縁テープ130を、より肉厚でより柔軟性の高い絶縁テープ150に代え、さらに図5において使用した加圧ローラ140よりも柔軟な材料がローラ面に使用されている加圧ローラ160を使用する。151は突起部11a,12a,13aに対応する孔である。以上により、絶縁テープ150はリードフレーム10のダイアイランド部11、延長部12、リード部13、枠部14の裏面に配設されるのみならず、間隙部15内に凹形状に入り込み、絶縁テープ150が第1の連結絶縁材料20および第2の連結絶縁材料30を兼ねるようになる。このときも必要に応じて接着剤を使用したり加熱圧着する。
なお、リードフレーム10の裏面に第2の連結絶縁材料30を配設する工程においては、突起部11a,12a,13aに対応した孔が形成されていない絶縁テープ130,150をリードフレーム10の裏面の全面に貼り付け、その突起部11a,12a,13aに対応した部分を事後的に除去して、突起部11a,12a,13aを裏面に露出させるようにしてもよい。また、リードフレーム10の突起部11a、12aは必ずしも必要ない。このように突起部11a,12aが不要なときは、第2の連結絶縁材料30は突起13a以外の部分を全て覆うことになる。
以上のようにして第1の連結絶縁材料20および第2の連結絶縁材料30が配設されたリードフレーム10が完成すると、次にこのリードフレーム10の各単位Aのダイアイランド部11に半導体素子40をAgペースト等の導電接着剤によりボンディングし、続けて半導体素子40の上面の電極とリードフレーム10のリード部13との間に金線等の配線材料50をボンディングする。
次に、半導体素子40が単位A毎に搭載されたリードフレーム10をトランスファ金型にセットして、通常の手法により樹脂を注入して封止樹脂60によるパッケージングを行う。このとき、リードフレーム10の裏面方向への樹脂の流れは、第1の連結絶縁材料20の部分で停止されるので、その裏面に樹脂のバリが生じるようなことはない。また、この樹脂はリードフレーム10の凹部11b,12b,13bに入り込むので、リードフレーム10との接合面積が大きくなり、十分な剥離強度を得ることができる。この後、封止樹脂60の裏面から外部に露出するリードフレーム10の突起部11a,12a,13aの部分をSn等によりメッキすることにより腐蝕防止処理を施す。
以上によりリードフレーム10の上面には、図7に示すように半導体素子40と配線材料50を1組とするものが横方向および縦方向に複数個並ぶので、次に、部分Bをレーザやダイシングブレード等を使用したダイシングによりカットし、各単位A毎に分離する。そして最後に、個片化された半導体装置をテストし、マーキングする。
メッキ部170を形成した後に図7に示した方法により半導体装置を単位A毎に分離する場合は、メッキ部170は図8(a),(b)に示すように、裏面に露出する突起部11a,12a,13aのみに形成されるが、図9に示すように、裏面からリードフレーム10の厚み分だけ部分Cをハーフカットしてから、裏面にメッキを施し、その後に封止樹脂60の上側から部分Dをフルカットして単位A毎に分離すると、図10(a),(b)に示すように、メッキ部170が突起部11a,12a,13aの裏面のみならず突起部12a,13aの切断面端面にも形成されるので、突起部11a,12a,13aの外部に露出する部分の全部が腐食防止処理される。
以上のようにして形成される本実施例の半導体装置は、これを実装基板(図示せず)に実装するとき、リードフレーム10の裏面に形成した突起部11a,12a,13aがハンダにより実装基板の配線パターンに接着されるが、実装基板との間に空隙ができるので、半導体装置が浮き上がることはなくその位置ズレが防止でき、またハンダ量を調整することにより、ハンダ接合部に均一にハンダが行き渡るようになり、ハンダ接合のバラツキも防止することができる。
このとき、リードフレーム10の延長部12の切断された突起部12aやリード部13の切断された突起部13aは方形や丸形ではなく長方形状となるので、配線パターンへの接着面積が大きくなりハンダ接合強度が大きくなる。また、前記した単位Aへの分離の際に突起部12a,13aの切断面が樹脂60の切断面と略同一面となり側面に露出するので、ハンダの接合状態を容易に目視チェックすることもできる。さらに、突起部12a,13aの切断端面の断面形状を当該突起形成部の対面(反対側面)側に凹部12b,13b(くぼみ)を有する形状としているので、切断端面でのハンダの盛り上がりを抑制することができる。
また、突起部11a,12a,13aを経由して半導体素子40で発生した熱が放散し易くなる。さらに、実装基板において、突起部11a,12a,13aがハンダ付けされる部分の間にグランド配線や信号配線が配設されている場合に、それを突起部によって跨ぐことができる。
さらに、リードフレーム10の突起部11a,12a,13aの反対側に凹部11b,13b等が形成されるので、封止樹脂60とリードフレーム10との接合面積が増大し、剥離強度が増加し信頼性を向上することができる。この凹部11b,13b等に代えて、リード部13の上面に突起部を形成することもでき、この場合でも同様な作用効果があるが、さらにこの突起部に配線材料50の一端を接続するようにすればその部分が段高となるので、配線材料50と半導体素子40の肩部とが接触し難くなり、ショート不良を防止することができる。リードフレーム10にこの突起部を形成するには、ハーフエッチング処理によりリードフレーム両面から加工して裏面の突起部11a,12a,13a、間隙部15等と共に簡単に形成できる。このようにリードフレーム10をエッチングにより形成するときは、エッチング表面に粗さが生じるので、封止樹脂60との密着性が向上し、剥離強度がより強くなる。
また、本実施例では第1の連結絶縁材料20や第2の連結絶縁材料30を使用しているので、封止樹脂60が間隙部15からリードフレーム10の裏面側に流れ出すことはなく、裏面側に樹脂バリが生じることはない。第1の連結絶縁材料20と第2の連結絶縁材料30は少なくともその一方を配設すれば、樹脂ストッパとして働く。第1の連結絶縁材料20は間隙部15内に絶縁材料を塗布、印刷、モールド等をすることにより簡単に充填配設することができる。塗布方法によるときは、間隙部15以外に付着した絶縁材料は後で除去するようにしても良い。モールドにより充填配設するときは、封止樹脂60と同じ樹脂を使用すると、樹脂の温度膨張係数の違いによる不都合を防止できる。第2の連結絶縁材料30は絶縁テープをリードフレーム10の裏面に貼付することで簡単に配設できる。また、第2の連結絶縁材料30を間隙部15内に埋め込み第1の連結絶縁材料20を兼ねるようにリードフレーム10の裏面に配設するときは、間隙部15の上側開口部に段部が生じ、そこに封止樹脂60が充填されるので、封止樹脂60の剥離強度がさらに強くなる。
実装基板への接合時に浮き上がりによる位置ズレを防止でき、また突起部の接合面積が大きくなって接合強度が増し、且つその突起部の端面が側面に露出してハンダ付け状態の視認が可能であるので、チップキャリアタイプの小型半導体装置としてきわめて有用となる。
本発明の実施例の半導体装置を示す図で、(a)は透視正面図、(b)は正面図、(c)は側面図、(d)は底面図である。 本実施例のリードフレームの部分裏面図である。 本実施例のリードフレームの間隙部に第1の連結絶縁材料を印刷法により配設する説明図である。 本実施例のリードフレームの間隙部に第1の連結絶縁材料をモールド法により配設する説明図である。 本実施例のリードフレームの裏面に第2の連結絶縁材料を配設する説明図である。 本実施例のリードフレームの裏面に第2の連結絶縁材料を配設する別の説明図である。 本実施例のリードフレームの上面の半導体素子を樹脂封止しメッキしてダイシングする説明図である。 (a)は図7の手法によりダイシングした半導体装置の正面図、(b)は側面図である。 (a)は本実施例のリードフレームの上面の半導体素子を樹脂封止してリードフレーム部分をハーフカットしてメッキする説明図、(b)はハーフカットした後フルカットしてダイシングする説明図である。 (a)は図9の手法によりダイシングした半導体装置の正面図、(b)は側面図である。
符号の説明
10:リードフレーム、11:ダイアイランド部、12:延長部、13:リード部、11a,12a,13a:突起部、11b,13b:凹部、13c:突起部
20:第1の連結絶縁材料
30:第2の連結絶縁材料
40:半導体素子
50:配線材料
60:封止樹脂
70:リードフレーム固定台
80:印刷用スクリーン
90:ペースト状の絶縁材料
100:スキージ
110,120:モールド金型、111:樹脂注入口
130:絶縁テープ
140:加圧ローラ
150:絶縁テープ
160:加圧ローラ

Claims (2)

  1. 裏面側に突出する第1の突起部(12a)がプレス成形された延長部(12)を有するダイアイランド部(11)と、該ダイアイランド部(11)の所定の辺に沿う方向に配列され裏面側に突出する第2の突起部(13a)がプレス成形された複数のリード部(13)と、前記延長部(12)および前記各リード部(13)と連続する枠部(14)と、前記延長部(12)、前記ダイアイランド部(11)、前記リード部(13)、および前記枠部(14)を区画する間隙部(15)の一部と、を1単位とし複数単位が連続する形状にリードフレーム(10)を加工する第1の工程と、
    前記第1の突起部(12a)と前記第2の突起部(13a)が露出するよう前記リードフレーム(10)の裏面に連結絶縁材料(30)を配設する第2の工程と、
    前記リードフレーム(10)の前記ダイアイランド部(11)に半導体素子(40)を搭載し、該半導体素子(40)の電極と前記リード部(13)とを配線材料(50)により接続する第3の工程と、
    前記リードフレーム(10)の前記半導体素子(40)および前記配線材料(50)側を樹脂(60)で封止する第4の工程と、
    前記樹脂(60)および前記リードフレーム(10)を前記第1の突起部(12a)と前記第2の突起部(13a)の切断面が前記樹脂(60)の切断面と略同一面となるように切断して、前記第1の突起部(12a)と前記第2の突起部(13a)の切断面が凹形状で露出するように前記単位毎に分離する第5の工程と、
    を具備することを特徴とする半導体装置の製造方法
  2. 裏面側に突出するようプレス成形された第1の突起部(12a)を延長部(12)に有するダイアイランド部(11)、該ダイアイランド部(11)の所定の辺に沿う方向に配列され、前記裏面側に突出するようプレス成形された第2の突起部(13a)を有する複数のリード部(13)からなるリードフレーム(10)と、
    前記ダイアイランド部(11)に搭載された半導体素子(40)と、
    前記半導体素子(40)と前記複数のリード部(13)とを接続する配線材料(50)と、
    前記第1の突起部(12a)と前記第2の突起部(13a)が裏面に露出するように前記リードフレーム(10)の裏面に配設された連結絶縁材料(30)と、
    前記リードフレーム(10)の前記半導体素子(40)および前記配線材料(50)側を封止するよう形成された樹脂(60)と、を備え、
    前記第1の突起部(12a)と前記第2の突起部(13a)の端面は、前記樹脂(60)の切断面と略同一面となるように、凹形状で側面に露出していることを特徴とする半導体装置。
JP2003271700A 2003-07-08 2003-07-08 半導体装置の製造方法および半導体装置 Expired - Fee Related JP4050200B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003271700A JP4050200B2 (ja) 2003-07-08 2003-07-08 半導体装置の製造方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003271700A JP4050200B2 (ja) 2003-07-08 2003-07-08 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2005033043A JP2005033043A (ja) 2005-02-03
JP4050200B2 true JP4050200B2 (ja) 2008-02-20

Family

ID=34209480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003271700A Expired - Fee Related JP4050200B2 (ja) 2003-07-08 2003-07-08 半導体装置の製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JP4050200B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007329358A (ja) * 2006-06-08 2007-12-20 Apic Yamada Corp 半導体切断装置および半導体切断方法
JP2008258411A (ja) * 2007-04-05 2008-10-23 Rohm Co Ltd 半導体装置および半導体装置の製造方法
TW200941684A (en) * 2008-03-06 2009-10-01 Mitsubishi Electric Corp Leadframe board, semiconductor module, and method for making a leadframe board
US20210296216A1 (en) * 2020-03-17 2021-09-23 Powertech Technology Inc. Semiconductor device, lead frame, and method for manufacturing semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3304705B2 (ja) * 1995-09-19 2002-07-22 セイコーエプソン株式会社 チップキャリアの製造方法
JPH09321173A (ja) * 1996-05-27 1997-12-12 Shinko Electric Ind Co Ltd 半導体装置用パッケージ及び半導体装置とそれらの製造方法
JP3072291B1 (ja) * 1999-04-23 2000-07-31 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2001326295A (ja) * 2000-05-15 2001-11-22 Rohm Co Ltd 半導体装置および半導体装置製造用フレーム
JP4189161B2 (ja) * 2002-03-15 2008-12-03 新日本無線株式会社 リードフレーム及び半導体装置並びにそれらの製造方法

Also Published As

Publication number Publication date
JP2005033043A (ja) 2005-02-03

Similar Documents

Publication Publication Date Title
US6861734B2 (en) Resin-molded semiconductor device
KR100836303B1 (ko) 반도체 소자 및 패키지와 그 제조방법
KR100324333B1 (ko) 적층형 패키지 및 그 제조 방법
JP3793628B2 (ja) 樹脂封止型半導体装置
US9859197B2 (en) Integrated circuit package fabrication
US8133759B2 (en) Leadframe
US20050284658A1 (en) Components with posts and pads
EP0751561A1 (en) Semiconductor package manufacturing method and semiconductor package
JP2002076228A (ja) 樹脂封止型半導体装置
EP3440697B1 (en) Flat no-leads package with improved contact leads
US6608369B2 (en) Lead frame, semiconductor device and manufacturing method thereof, circuit board and electronic equipment
US6617200B2 (en) System and method for fabricating a semiconductor device
KR20020070107A (ko) 표면에 장착 가능한 칩형 반도체 장치 및 그 제조 방법
JP4050200B2 (ja) 半導体装置の製造方法および半導体装置
CN101937850B (zh) 封装制造方法和半导体装置
JP4189161B2 (ja) リードフレーム及び半導体装置並びにそれらの製造方法
JP2001035961A (ja) 半導体装置及びその製造方法
US20030124775A1 (en) Semiconductor device, semiconductor device manufacturing method, circuit board, and electronic device
KR100623606B1 (ko) 비지에이형 반도체 장치의 제조방법, 비지에이형 반도체 장치용 티에이비 테이프, 및 비지에이형 반도체 장치
JP4185665B2 (ja) ウェーハレベルパッケージ
JP2005303107A (ja) リードフレームおよび半導体装置並びにそれらの製造方法
JPH1126648A (ja) 半導体装置およびそのリードフレーム
JP4840305B2 (ja) 半導体装置の製造方法
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2503029B2 (ja) 薄型構造の半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071128

R150 Certificate of patent or registration of utility model

Ref document number: 4050200

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121207

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131207

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees