JP2005033043A - リードフレームおよび半導体装置並びにそれらの製造方法 - Google Patents
リードフレームおよび半導体装置並びにそれらの製造方法 Download PDFInfo
- Publication number
- JP2005033043A JP2005033043A JP2003271700A JP2003271700A JP2005033043A JP 2005033043 A JP2005033043 A JP 2005033043A JP 2003271700 A JP2003271700 A JP 2003271700A JP 2003271700 A JP2003271700 A JP 2003271700A JP 2005033043 A JP2005033043 A JP 2005033043A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- lead
- protrusion
- semiconductor device
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】 裏面に突起部11a,12a,13aが形成されたリードフレーム10上に半導体素子40を搭載して配線材料50で接続し、全体を封止樹脂60でパッケージして半導体装置を形成する。リードフレーム10は、ダイアイランド部11、延長部12、リード部13を区画する間隙に第1の連結絶縁材料20が配設され、突起部11a,12a,13aを除く部分の裏面全面に第2の連結絶縁材料30が配設されている。突起部12a,13aの切断面が封止樹脂60の切断面と略同一面となり側面に露出している。
【選択図】 図1
Description
請求項2にかかるリードフレームの発明は、請求項1に記載のリードフレームにおいて、前記ダイアイランド部の裏面側に突出するように形成された第2の突起部を具備し、前記絶縁材料は前記間隙部を埋めると共に前記第1の突起部および前記第2の突起部を除く裏面全面に配設されていることを特徴とする。
請求項3にかかる半導体装置の発明は、請求項1又は2に記載のリードフレームの1単位と、該1単位のリードフレームの前記ダイアイランド部に搭載された半導体素子と、該半導体素子の電極と前記1単位のリードフレームの前記リード部との間を接続する配線材料と、前記半導体素子および前記配線材料を覆うように前記リードフレームの上面側にモールドされた樹脂とを具備し、前記第1の突起部の切断端面が前記樹脂の切断端面と略同一面となって前記樹脂の側面から露出していることを特徴とする。
請求項4にかかる半導体装置の発明は、請求項3に記載の半導体装置において、前記第1の突起部の切断端面の断面形状が前記リード部の突起形成面側と反対面側にくぼみ部を有する形状であることを特徴とする。
請求項5にかかる半導体装置の発明は、請求項3に記載の半導体装置において、前記第1の突起部の裏面全面および前記切断端面の少なくとも一部は、メッキ部によって被覆されていることを特徴とする。
請求項6にかかるリードフレームの製造方法の発明は、延長部を有するダイアイランド部と、該ダイアイランド部の所定の辺に沿う方向に配列された複数のリード部と、前記延長部および前記各リード部と連続する枠部と、前記延長部、前記ダイアイランド部、前記リード部、および前記枠部を区画する間隙部の一部と、を1単位とし複数単位が連続する形状にリードフレームを加工する第1の工程、前記間隙部を埋めるように第1の連結絶縁材料を配設する第2の工程、前記第1の突起部を除く前記リードフレームの裏面全面に第2の連結絶縁材料を配設する第3の工程、の内の第1と第2と第3の工程又は第1と第3の工程を具備することを特徴とする。
請求項7にかかるリードフレームの製造方法の発明は、請求項6に記載のリードフレームの製造方法において、前記ダイアイランド部の裏面側に第2の突起部を形成する第4の工程を具備し、前記第3の工程を前記第1の突起部と前記第2の突起部を除く前記リードフレームの裏面全面に前記第2の連結絶縁材料を配設する工程に置き換えたことを特徴とする。
請求項8にかかる半導体装置の製造方法の発明は、請求項6又は7の製造方法にてリードフレームを製造する工程と、前記リードフレームの前記ダイアイランド部に半導体素子を搭載し該半導体素子の電極と前記リード部とを配線材料により接続する工程と、前記リードフレームの前記半導体素子側を樹脂で封止する工程と、前記樹脂および前記リードフレームを前記第1の突起部の切断面が前記樹脂の切断面と略同一面となるようにダイシングにより切断して前記単位毎に分離する工程と、を具備することを特徴とする。
20:第1の連結絶縁材料
30:第2の連結絶縁材料
40:半導体素子
50:配線材料
60:封止樹脂
70:リードフレーム固定台
80:印刷用スクリーン
90:ペースト状の絶縁材料
100:スキージ
110,120:モールド金型、111:樹脂注入口
130:絶縁テープ
140:加圧ローラ
150:絶縁テープ
160:加圧ローラ
Claims (9)
- 延長部を有するダイアイランド部と、該ダイアイランド部の所定の辺に沿う方向に配列された複数のリード部と、前記延長部および前記各リード部と連続する枠部と、前記延長部、前記ダイアイランド部、前記リード部、および前記枠部を区画する間隙部の一部と、を1単位として複数単位が連続形成されたリードフレームであって、
前記リード部の裏面側に突出するように形成された第1の突起部と、
前記間隙部を埋めると共に前記第1の突起部を除く裏面全面に配設された絶縁材料とを具備し、
且つ、前記複数のリード部の前記第1の突起部は前記複数のリード部の並びの方向と直交する方向が長い長方形に形成されていることを特徴とするリードフレーム。 - 請求項1に記載のリードフレームにおいて、
前記ダイアイランド部の裏面側に突出するように形成された第2の突起部を具備し、前記絶縁材料は前記間隙部を埋めると共に前記第1の突起部および前記第2の突起部を除く裏面全面に配設されていることを特徴とするリードフレーム。 - 請求項1又は2に記載のリードフレームの1単位と、該1単位のリードフレームの前記ダイアイランド部に搭載された半導体素子と、該半導体素子の電極と前記1単位のリードフレームの前記リード部との間を接続する配線材料と、前記半導体素子および前記配線材料を覆うように前記リードフレームの上面側にモールドされた樹脂とを具備し、前記第1の突起部の切断端面が前記樹脂の切断端面と略同一面となって前記樹脂の側面から露出していることを特徴とする半導体装置。
- 請求項3に記載の半導体装置において、
前記第1の突起部の切断端面の断面形状が前記リード部の突起形成面側と反対面側にくぼみ部を有する形状であることを特徴とする半導体装置。 - 請求項3に記載の半導体装置において、
前記第1の突起部の裏面全面および前記切断端面の少なくとも一部は、メッキ部によって被覆されていることを特徴とする半導体装置。 - 延長部を有するダイアイランド部と、該ダイアイランド部の所定の辺に沿う方向に配列された複数のリード部と、前記延長部および前記各リード部と連続する枠部と、前記延長部、前記ダイアイランド部、前記リード部、および前記枠部を区画する間隙部の一部と、を1単位とし複数単位が連続する形状にリードフレームを加工する第1の工程、
前記間隙部を埋めるように第1の連結絶縁材料を配設する第2の工程、
前記第1の突起部を除く前記リードフレームの裏面全面に第2の連結絶縁材料を配設する第3の工程、
の内の第1と第2と第3の工程又は第1と第3の工程を具備することを特徴とするリードフレームの製造方法。 - 請求項6に記載のリードフレームの製造方法において、
前記ダイアイランド部の裏面側に第2の突起部を形成する第4の工程を具備し、
前記第3の工程を前記第1の突起部と前記第2の突起部を除く前記リードフレームの裏面全面に前記第2の連結絶縁材料を配設する工程に置き換えたことを特徴とするリードフレームの製造方法。 - 請求項6又は7の製造方法にてリードフレームを製造する工程と、
前記リードフレームの前記ダイアイランド部に半導体素子を搭載し該半導体素子の電極と前記リード部とを配線材料により接続する工程と、
前記リードフレームの前記半導体素子側を樹脂で封止する工程と、
前記樹脂および前記リードフレームを前記第1の突起部の切断面が前記樹脂の切断面と略同一面となるようにダイシングにより切断して前記単位毎に分離する工程と、
を具備することを特徴とする半導体装置の製造方法。 - 請求項8に記載の半導体装置の製造方法において、
前記分離する工程を、前記リードフレームの裏面側から少なくとも前記リードフレームまでハーフカットする工程と、前記リードフレームの裏面側を前記リードフレームの切断面も含めてメッキする工程と、前記樹脂の上面側から前記ハーフカット部分までを切断して前記第1の突起部の切断面が前記樹脂の切断面と略同一面となるように前記単位毎に分離する工程に置き換えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003271700A JP4050200B2 (ja) | 2003-07-08 | 2003-07-08 | 半導体装置の製造方法および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003271700A JP4050200B2 (ja) | 2003-07-08 | 2003-07-08 | 半導体装置の製造方法および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005033043A true JP2005033043A (ja) | 2005-02-03 |
JP4050200B2 JP4050200B2 (ja) | 2008-02-20 |
Family
ID=34209480
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003271700A Expired - Fee Related JP4050200B2 (ja) | 2003-07-08 | 2003-07-08 | 半導体装置の製造方法および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4050200B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007329358A (ja) * | 2006-06-08 | 2007-12-20 | Apic Yamada Corp | 半導体切断装置および半導体切断方法 |
JP2008258411A (ja) * | 2007-04-05 | 2008-10-23 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
WO2009110376A1 (ja) * | 2008-03-06 | 2009-09-11 | 三菱電機株式会社 | リードフレーム基板、半導体モジュール、及びリードフレーム基板の製造方法 |
CN113410201A (zh) * | 2020-03-17 | 2021-09-17 | 力成科技股份有限公司 | 半导体装置、引线架以及半导体装置的制造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0982741A (ja) * | 1995-09-19 | 1997-03-28 | Seiko Epson Corp | チップキャリアの構造およびその製造方法 |
JPH09321173A (ja) * | 1996-05-27 | 1997-12-12 | Shinko Electric Ind Co Ltd | 半導体装置用パッケージ及び半導体装置とそれらの製造方法 |
JP2000307049A (ja) * | 1999-04-23 | 2000-11-02 | Matsushita Electronics Industry Corp | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 |
JP2001326295A (ja) * | 2000-05-15 | 2001-11-22 | Rohm Co Ltd | 半導体装置および半導体装置製造用フレーム |
JP2003273309A (ja) * | 2002-03-15 | 2003-09-26 | New Japan Radio Co Ltd | リードフレーム及び半導体装置並びにそれらの製造方法 |
-
2003
- 2003-07-08 JP JP2003271700A patent/JP4050200B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0982741A (ja) * | 1995-09-19 | 1997-03-28 | Seiko Epson Corp | チップキャリアの構造およびその製造方法 |
JPH09321173A (ja) * | 1996-05-27 | 1997-12-12 | Shinko Electric Ind Co Ltd | 半導体装置用パッケージ及び半導体装置とそれらの製造方法 |
JP2000307049A (ja) * | 1999-04-23 | 2000-11-02 | Matsushita Electronics Industry Corp | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 |
JP2001326295A (ja) * | 2000-05-15 | 2001-11-22 | Rohm Co Ltd | 半導体装置および半導体装置製造用フレーム |
JP2003273309A (ja) * | 2002-03-15 | 2003-09-26 | New Japan Radio Co Ltd | リードフレーム及び半導体装置並びにそれらの製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007329358A (ja) * | 2006-06-08 | 2007-12-20 | Apic Yamada Corp | 半導体切断装置および半導体切断方法 |
JP2008258411A (ja) * | 2007-04-05 | 2008-10-23 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
WO2009110376A1 (ja) * | 2008-03-06 | 2009-09-11 | 三菱電機株式会社 | リードフレーム基板、半導体モジュール、及びリードフレーム基板の製造方法 |
CN113410201A (zh) * | 2020-03-17 | 2021-09-17 | 力成科技股份有限公司 | 半导体装置、引线架以及半导体装置的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4050200B2 (ja) | 2008-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100836303B1 (ko) | 반도체 소자 및 패키지와 그 제조방법 | |
US6638790B2 (en) | Leadframe and method for manufacturing resin-molded semiconductor device | |
JP3793628B2 (ja) | 樹脂封止型半導体装置 | |
US9859197B2 (en) | Integrated circuit package fabrication | |
US20010013639A1 (en) | Ball-grid-array semiconductor with protruding terminals | |
US8133759B2 (en) | Leadframe | |
JP2002076228A (ja) | 樹脂封止型半導体装置 | |
JP2001077232A (ja) | 半導体装置およびその製造方法 | |
JPH1145958A (ja) | 表面実装部品及びその製造方法 | |
JP2002223004A (ja) | パッケージ成形体と発光装置 | |
US6608369B2 (en) | Lead frame, semiconductor device and manufacturing method thereof, circuit board and electronic equipment | |
JP2000294715A (ja) | 半導体装置及び半導体装置の製造方法 | |
JPH11121644A (ja) | 個別半導体装置およびその製造方法 | |
KR20020070107A (ko) | 표면에 장착 가능한 칩형 반도체 장치 및 그 제조 방법 | |
JP2001077287A (ja) | 半導体装置用リードフレーム | |
US6326232B1 (en) | Method of fabricating semiconductor device | |
JP4050200B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP4189161B2 (ja) | リードフレーム及び半導体装置並びにそれらの製造方法 | |
JP2005303107A (ja) | リードフレームおよび半導体装置並びにそれらの製造方法 | |
JP3426574B2 (ja) | 表面実装部品及びその製造方法 | |
CN101937850A (zh) | 封装制造方法和半导体装置 | |
JP4840305B2 (ja) | 半導体装置の製造方法 | |
JP5121807B2 (ja) | 半導体装置の製造方法 | |
JP2007208283A (ja) | 半導体装置 | |
JP2001077275A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060509 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071023 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071128 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4050200 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |