JP2008258411A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2008258411A
JP2008258411A JP2007099221A JP2007099221A JP2008258411A JP 2008258411 A JP2008258411 A JP 2008258411A JP 2007099221 A JP2007099221 A JP 2007099221A JP 2007099221 A JP2007099221 A JP 2007099221A JP 2008258411 A JP2008258411 A JP 2008258411A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
semiconductor chip
sealing resin
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007099221A
Other languages
English (en)
Other versions
JP2008258411A5 (ja
Inventor
Yasumasa Kasuya
泰正 糟谷
基治 ▲芳▼我
Motoharu Haga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2007099221A priority Critical patent/JP2008258411A/ja
Priority to US12/078,772 priority patent/US7608930B2/en
Publication of JP2008258411A publication Critical patent/JP2008258411A/ja
Publication of JP2008258411A5 publication Critical patent/JP2008258411A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10909—Materials of terminal, e.g. of leads or electrodes of components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】実装基板への実装時に、リードの端面に半田を濡れ上がらせることができる半導体装置およびその製造方法を提供すること。
【解決手段】半導体装置１において、リード４（本体部９）は、その端面９Ｂが封止樹脂５の側面５Ｂから露出している。この端面９Ｂには、金属めっき層１４が形成されている。金属めっき層１４は、たとえば、錫（Ｓｎ）、インジウム（Ｉｎ）など、融点２６０℃以下の純金属からなる。そのため、半導体装置１の実装時に、リード４（本体部９）の端面９Ｂに半田を濡れ上がらせることができる。その結果、半導体装置１の実装基板に対する実装強度を向上させることができ、実装信頼性を向上させることができる。また、いわゆる半田フィレットをリード４（本体部９）の端面９Ｂに形成することができるので、リード４と実装基板との接合（半田付け）状態を容易に外観検査することもできる。
【選択図】図２

Description

本発明は、半導体装置およびこの半導体装置の製造方法に関する。
電子機器の小型化に伴い、ＱＦＮ（Quad Flat Non-leaded Package）が適用された半導体装置の需要が高まっている。
ＱＦＮが適用された半導体装置は、たとえば、ＭＡＰ（Molded Array Packaging）方式により作製される。ＭＡＰ方式では、リードフレーム上で複数の半導体チップが封止樹脂により一括して封止された後、１つの半導体チップを備える半導体装置の個体に切り分けられる。
リードフレームは、たとえば、銅からなる。このリードフレームは、格子状の支持部を備えている。支持部に取り囲まれる各矩形状領域内には、矩形状のダイパッドと、複数のリードとが形成されている。リードは、ダイパッドの周囲に配置されている。各リードは、ダイパッドとの対向方向に延びている。より具体的には、各リードは、基端部が支持部に接続され、遊端部がダイパッドに向けて延びる長尺形状に形成されている。
各ダイパッド上に半導体チップがダイボンディングされた後、各半導体チップに形成されている端子とその周囲のリードの上面とがボンディングワイヤを介して接続（ワイヤボンディング）される。すべての半導体チップのワイヤボンディングが完了すると、リードフレームが成形金型にセットされ、ダイパッドの下面およびリードの下面が露出するように、リードフレーム上のすべての半導体チップが一括して樹脂により封止される。そして、封止樹脂から露出する、ダイパッドの下面およびリードの下面に、半田めっき層が形成される。その後、支持部上に設定されたダイシングラインに沿って、ダイシングソーがリードフレームの下面側から入れられ、支持部および支持部上の封止樹脂が除去される。これにより、各リードが支持部から切り離されて、半導体装置の個体が得られる。
この半導体装置が実装される実装基板上のランドには、半田が塗布される。そして、半導体装置の実装基板への実装は、実装基板（配線基板）のランドの表面と各リードの下面とが対向する位置に、半導体装置を配置し、各ランド上の半田に各リードの下面を接触させた状態で、リフローを行なうことにより達成される。
特開２００６−１４０２６５号公報
ところが、半導体装置のリードの端面は、ダイシングソーにより各リードが支持部から切り離されることによって封止樹脂から露出する面であるため、リードの材料である銅が剥き出した状態となっている。銅が剥き出した状態では、銅が酸化してしまう。そのため、半導体装置の実装基板への実装時に、リフローが行なわれても、実装基板（ランド）上の半田は、リードの端面（酸化した銅）に濡れ上がりにくくなる。その結果、実装基板に対する半導体装置の接合面は、リードの下面だけとなる場合がある。したがって、従来の半導体装置は、実装基板に対する実装強度が必ずしも高くない。
また、リードとランドとの接合（半田付け）状態の外観検査（良否判定）は、リードの端面側に、半田の盛り上がり（半田フィレット）が形成されているか否かが基準となる。したがって、リードの端面に半田が濡れ上がって半田フィレットが形成される場合と、リードの端面に半田が濡れ上がらず半田フィレットが形成されない場合とがあるために、リードとランドとの接合状態の外観検査が難しい。
そこで、本発明の目的は、実装基板への実装時に、リードの端面に半田を濡れ上がらせることができる半導体装置およびその製造方法を提供することにある。
上記目的を達成するための請求項１記載の発明は、半導体チップと、前記半導体チップの周囲に配置されて、前記半導体チップの側面と交差する方向に延び、少なくとも前記半導体チップから遠い側の端部が実装基板に接合されるリードとを含み、前記リードにおける前記半導体チップから遠い側の端部には、前記実装基板に対する接合面およびこの接合面に直交する端面が形成されており、前記端面には、純金属からなる金属めっき層が形成されている、半導体装置である。
半導体装置において、リードにおける半導体チップから遠い側の端部には、実装基板に対する接合面およびこの接合面に直交する端面が形成されている。この端面には、純金属からなる金属めっき層が形成されている。
そして、この半導体装置の実装基板への実装は、たとえば、リフロー方式で行なわれる。リフロー方式での実装時には、まず、ランドの表面に半田が塗布された実装基板が用意され、ランド表面とリードの接合面とが対向する位置に、半導体装置が配置される。次いで、この状態の実装基板がリフロー炉に入れられ、実装基板および半導体装置が所定の温度で予熱される。その後、半田の融点以上の温度（リフロー温度）まで昇温される。これにより、半田が溶融してリードの接合面と一体化し、半導体装置の実装基板への実装が達成される。
この際、金属めっき層が、ランド表面上の半田への拡散性に優れ、当該半田に対する濡れ性が良好な純金属であれば、リードの端面に半田を濡れ上がらせることができる。つまり、リードの端面を半田と一体化させることができる。その結果、半導体装置の実装基板に対する実装強度を向上させることができ、実装信頼性を向上させることができる。また、いわゆる半田フィレットをリードの端面に形成することができるので、リードと実装基板との接合（半田付け）状態を容易に外観検査することもできる。
また、請求項２記載の発明は、前記金属めっき層は、融点が２６０℃以下の純金属からなる、請求項１記載の半導体装置である。
一般的な半田のリフロー温度は、２６０℃である。金属めっき層が、融点２６０℃以下の純金属であれば、半導体装置の実装基板への実装時（リフロー時）に、金属めっき層の溶融不良による実装不良を防止することができる。
また、請求項３記載の発明は、ダイパッドと、前記ダイパッドの周囲に配置されて、前記ダイパッドとの対向方向に延びるリードと、前記リードの前記ダイパッドから遠い側の端部が接続された支持部とを一体的に備えるリードフレームを用いて、半導体装置を製造する方法であって、前記ダイパッド上に半導体チップをダイボンディングし、前記半導体チップと前記リードとをボンディングワイヤで電気的に接続するボンディング工程と、前記ボンディング工程後、前記リードにおける前記ボンディングワイヤが接続される第１面と反対側の第２面が封止樹脂から露出するように、前記半導体チップを前記リードフレームとともに前記封止樹脂により封止する封止工程と、前記支持部および前記支持部上の前記封止樹脂を除去し、前記リードの第２面に直交するする第３面を、前記封止樹脂から露出させる除去工程と、前記リードの露出した第３面に、無電解めっき法により、純金属からなる金属めっき層を形成するめっき工程と、を含む、半導体装置の製造方法である。
この方法によれば、半導体チップのダイボンディングの後、半導体チップにボンディングワイヤの一端が接続され、その他端がリードフレームのリードの第１面に接続されることにより、半導体チップとリードとの電気的な接続が達成される。その後、リードの第１面と反対側の第２面が封止樹脂から露出するように、半導体チップがリードフレームとともに封止樹脂により封止される。次いで、支持部および支持部上の封止樹脂が除去されることにより、リードの第２面に直交する第３面が、封止樹脂から露出する。そして、リードの露出した第３面に、無電解めっき法により、純金属からなる金属めっき層が形成される。これによって、請求項１に記載の半導体装置を得ることができる。
さらに、請求項４記載の発明は、前記除去工程は、ダイシングソーを用いた切断により、前記支持部および前記支持部上の前記封止樹脂を除去する工程であり、前記めっき工程前に、前記除去工程時に前記リードに生じたばりをエッチングにより除去するためのエッチング工程を含む、請求項３記載の半導体装置の製造方法である。
除去工程は、ダイシングソーを用いた切断により、支持部および支持部上の封止樹脂を除去する工程である。そのため、支持部を除去する際、つまり、支持部からリードが切り離される際に、リードの材料がダイシングソーにつられて延びることにより、リードにばりを生じることがある。このようなばりが生じていると、半導体装置の実装基板への実装時に、ばりが実装基板上のランドに当接して、そのばりの部分で半導体装置が実装基板から浮き上がる。この状態でリフローが行なわれると、実装基板の熱反りにより、リードとランドとの接続不良などの実装不良を生じるおそれがある。
請求項４に記載の方法では、リードに生じるばりは、めっき工程前にエッチング工程が行なわれることにより、除去される。そのため、ばりに起因する実装不良の発生を防止することができる。
図１は、本発明の一実施形態に係る半導体装置を斜め上方から見た図解的な斜視図であって、図１（ａ）は、全体図である。また、図１（ｂ）は、図１（ａ）の破線円Ｂで示した部分の拡大図である。また、図２は、図１に示す半導体装置を切断線Ａ−Ａで切断したときの図解的な断面図である。
半導体装置１は、ＱＦＮが適用された半導体装置である。この半導体装置１は、半導体チップ２と、この半導体チップ２を支持するダイパッド３と、半導体チップ２と電気的に接続される複数のリード４と、これらを封止する封止樹脂５とを備えている。
半導体チップ２は、機能素子が形成されている側の表面（デバイス形成面）を上方に向けた状態で、ダイパッド３上にダイボンディングされている。また、半導体チップ２の表面には、複数個のパッド（図示せず）が、配線層の一部を表面保護膜から露出させることにより形成されている。各パッドは、金細線からなるボンディングワイヤ６を介して、リード４と電気的に接続されている。
ダイパッド３およびリード４は、後述するように、金属薄板から形成される。
ダイパッド３は、平面視矩形状の本体部７と、本体部７の周囲を取り囲む平面視矩形枠状の抜け止め部８とを一体的に備えている。
本体部７は、その下面７Ａが封止樹脂５の下面５Ａから露出している。この封止樹脂５の下面５Ａから露出する本体部７の下面７Ａには、金属めっき層１５が形成されている。
金属めっき層１５は、たとえば、錫（Ｓｎ）、錫−銀合金（Ｓｎ−Ａｇ）、錫−ビスマス合金（Ｓｎ−Ｂｉ）、錫−銅合金（Ｓｎ−Ｃｕ）、パラジウム（Ｐｄ）など、半田濡れ性を有する金属からなる。金属めっき層１５の厚みは、たとえば、１５μｍ以下、平均１０μｍ程度である。たとえば、金属めっき層１５がＰｄである場合には、金属めっき層１５の厚みは、５μｍ程度である。
抜け止め部８は、本体部７よりも薄く形成されている。抜け止め部８の上面は、本体部７の上面と面一をなしている。半導体チップ２とともにリード４を樹脂封止した状態では、抜け止め部８の下方に封止樹脂５が回り込むので、ダイパッド３の封止樹脂５からの抜け防止が図られる。
リード４は、ダイパッド３の各側面と直交する各方向における両側に、それぞれ同数ずつ設けられている。ダイパッド３の各側面に対向するリード４は、その対向する側面と平行な方向に等間隔に配置されている。
各リード４は、ダイパッド３の側面と直交する方向（ダイパッド３との対向方向）に長尺な平面視矩形状に形成されている。そして、各リード４は、本体部９と、ダイパッド３側の端部に下面側から潰し加工を施すことによって形成された抜け止め部１０とを一体的に備えている。
本体部９は、その下面９Ａ（接合面）が封止樹脂５の下面５Ａから露出し、長手方向の端面９Ｂが封止樹脂５の側面５Ｂから露出している。
封止樹脂５の下面５Ａから露出する本体部９の下面９Ａには、金属めっき層１２が形成されている。
金属めっき層１２は、たとえば、たとえば、錫（Ｓｎ）、錫−銀合金（Ｓｎ−Ａｇ）、錫−ビスマス合金（Ｓｎ−Ｂｉ）、錫−銅合金（Ｓｎ−Ｃｕ）、パラジウム（Ｐｄ）など、半田濡れ性を有する金属からなる。金属めっき層１２の厚みは、たとえば、１５μｍ以下、平均１０μｍ程度である。たとえば、金属めっき層１２がＰｄである場合には、金属めっき層１２の厚みは、５μｍ程度である。
また、封止樹脂５の側面５Ｂから露出する本体部９の端面９Ｂには、金属めっき層１４が形成されている。
金属めっき層１４は、たとえば、錫（Ｓｎ）、インジウム（Ｉｎ）などの純金属からなる。金属めっき層１４の厚みは、たとえば、３μｍ以下、平均１μｍ以下である。
一方、本体部９の上面は、封止樹脂５内に封止されている。この本体部９の上面は、インナーリードとしての役割を担い、ボンディングワイヤ６が接続されている。
抜け止め部１０は、本体部９よりも薄く形成されている。抜け止め部１０の上面は、本体部９の上面と面一をなしている。半導体チップ２とともにリード４を樹脂封止した状態では、抜け止め部１０の下方に封止樹脂５が回り込むから、リード４の封止樹脂５からの抜け防止が図られる。
図３は、半導体装置１の製造に用いられるリードフレームの一部を示す底面図である。
半導体装置１は、後述するように、リードフレーム２１を用いたＭＡＰ方式により製造される。
リードフレーム２１は、金属（たとえば、銅、４２アロイなど）の薄板を加工することにより形成される。このリードフレーム２１は、格子状の支持部２２と、支持部２２に取り囲まれる各矩形領域内に配置されるダイパッド３と、ダイパッド３の周囲に配置される複数のリード４とを一体的に備えている。
ダイパッド３は、各角部と支持部２２との間に架設される吊りリード１９によって支持されている。
各リード４は、ダイパッド３側と反対側の端部が支持部２２に接続されている。互いに隣り合うダイパッド３の間において、一方のダイパッド３の周囲に配置される各リード４と他方のダイパッド３の周囲に配置される各リード４とは、リード４の長手方向に支持部２２を挟んで対向し、一直線状に延びている。そして、支持部２２を挟んで対向する各リード４の溝１１は、支持部２２に溝１１と同じ深さおよび幅で形成される溝２３により連通している。すなわち、支持部２２を挟んで対向する各リード４の端部間には、溝１１および溝２３がリード４の長手方向に延びる１本の溝として形成されている。なお、図３では、理解しやすいように、溝１１および溝２３にクロスハッチングを付している。
図４Ａ〜４Ｈは、半導体装置１の製造工程を順に示す図解的な断面図である。
半導体装置１の製造工程では、図４Ａに示すように、リードフレーム２１が用意される。なお、図４Ａ〜４Ｈにおいて、リードフレーム２１は、その切断面のみが示されている。
まず、図４Ｂに示すように、リードフレーム２１のダイパッド３上に、たとえば、高融点はんだ（融点が２６０℃以上のはんだ）からなる接合剤（図示せず）を介して、半導体チップ２がダイボンディングされる。つづいて、ボンディングワイヤ６の一端が半導体チップ２のパッドに接続され、ボンディングワイヤ６の他端がリード４の上面（第１面）に接続（ワイヤボンディング）される（ボンディング工程）。
すべての半導体チップ２のワイヤボンディングが完了すると、図４Ｃに示すように、リードフレーム２１が成形金型にセットされ、リードフレーム２１上のすべての半導体チップ２がリードフレーム２１とともに封止樹脂３２により一括して封止される（封止工程）。
次いで、図４Ｄに示すように、封止樹脂３２から露出するリードフレーム２１の下面（ダイパッド３の本体部７の下面７Ａ、リード４の本体部９の下面９Ａ（第２面））に金属めっき層（金属めっき層１５、金属めっき層１２）が、たとえば、電解めっき法により形成される。
続いて、図４Ｅに示すように、リードフレーム２１の支持部２２上に設定されたダイシングラインに沿って、溝１１の幅と溝２３の幅とを合計した合計幅より大きい幅のダイシングソー３３が支持部２２の下面側から入れられ、支持部２２、支持部２２上の封止樹脂３２、ならびに支持部２２の両側の所定幅の領域に存在するリード４の一部（この実施形態では、リード４の溝１１全体）および封止樹脂３２が除去される（除去工程、ダイシング工程）。すなわち、図３に示す二点鎖線で挟まれた帯状領域に存在するリードフレーム２１および封止樹脂３２が除去される。これにより、各リード４が支持部２２から切り離されて、切り分けられた封止樹脂３２が封止樹脂５となって、半導体装置の個体が得られる。
ところで、ダイシングソー３３の幅が、溝１１の幅と溝２３の幅との合計幅より大きいため、ダイシングソー３３による切断時（ダイシング時）に、ダイシングソー３３の側面は、リード４および封止樹脂３２（封止樹脂５）に接触する。そのため、リード４がダイシングソー３３の側面につられて延びることにより、図４Ｆに示すように、リード４（本体部９）の下面９Ａの端面９Ｂ（第３面）側の端部に、ばり１３を生じることがある。このようなばり１３が生じていると、図５で示す、半導体装置１の実装基板１６（後述）への実装時に、ばり１３が実装基板１６上のランド１７（後述）に当接して、そのばり１３の部分で半導体装置１が実装基板１６から浮き上がる。この状態でリフローが行なわれると、実装基板１６の熱反りにより、リード４とランド１７との接続不良などの実装不良を生じるおそれがある。
そのため、この実施形態では、ダイシングソー３３による切断後（ダイシング工程の後）、リード４に生じたばり１３を除去するためのエッチングが行なわれる（エッチング工程）。
エッチングは、たとえば、ウェットエッチングやドライエッチングにより行なわれる。ウェットエッチングでは、リード４の材料（たとえば、銅、４２アロイなど）を溶解可能なエッチング液（たとえば、塩化第II鉄（ＦｅＣｌ3）などの塩素系エッチング液）が、半導体装置に供給される。これにより、ばり１３が生じた場合でも、図４Ｇに示すように、ばり１３が溶解除去され、リード４（本体部９）の端面９Ｂが平坦化されて、リード４（本体部９）の端面９Ｂと封止樹脂５の側面５Ｂとが面一となる。
その後、図４Ｈに示すように、リード４（本体部９）の端面９Ｂに、金属めっき層１４が形成される（めっき工程）。金属めっき層１４の形成は、無電解めっき法により行なわれる。これにより、リード４（本体部９）の端面９Ｂに、金属めっき層１４が形成されて、図１に示す構造の半導体装置１が得られる。
図５は、図１に示す半導体装置の実装状態を示す図解的な要部拡大図である。
上記のように得られた半導体装置１は、実装基板１６に実装される。
実装基板１６には、その上面１６Ａにランド１７が形成されており、ランド１７の表面には、クリーム半田１８が塗布されている。クリーム半田１８は、たとえば、錫−銀合金（Ｓｎ−Ａｇ）、錫−銀−銅合金（Ｓｎ−Ａｇ−Ｃｕ）、錫−ビスマス合金（Ｓｎ−Ｂｉ）などの鉛フリー半田や鉛−錫合金（Ｐｂ−Ｓｎ）などの含鉛半田を、溶剤およびフラックスで練った半田である。
そして、半導体装置１の実装基板１６への実装は、たとえば、リフロー方式で行なわれる。リフロー方式の実装時には、まず、ランド１７の表面にクリーム半田１８が塗布された実装基板１６が用意され、そのランド１７の表面とリード４（本体部９）の下面９Ａとが対向する位置に、半導体装置１が配置される。次いで、この状態の実装基板１６がリフロー炉に入れられ、実装基板１６および半導体装置１が所定の温度で予熱される。その後、クリーム半田１８の融点（クリーム半田が錫−銀合金の場合：約２２０℃）以上のリフロー温度（たとえば、２６０℃）まで昇温される。これにより、クリーム半田１８が溶融するとともに、金属めっき層１２および金属めっき層１４が溶融する。その結果、クリーム半田１８が、リード４（本体部９）の下面９Ａおよびリード４（本体部９）の端面９Ｂと一体化し、半導体装置１の実装基板１６への実装が達成される。
すなわち、この半導体装置１では、リード４（本体部９）の端面９Ｂに金属めっき層１４が形成されているため、リード４（本体部９）の端面９Ｂにクリーム半田１８を濡れ上がらせることができる。その結果、半導体装置１の実装基板１６に対する実装強度を向上させることができ、実装信頼性を向上させることができる。また、いわゆる半田フィレットをリード４（本体部９）の端面９Ｂに形成することができるので、リード４と実装基板１６との接合（半田付け）状態を容易に外観検査することもできる。
また、金属めっき層１４が、錫（融点：２３１．９７℃）、インジウム（融点：１５６．６℃）など、融点２６０℃以下の純金属であるので、半導体装置１の実装基板１６への実装時に、金属めっき層１４の溶融不良による実装不良を防止することができる。
さらに、ダイシングソー３３による半導体装置の切断時（ダイシング時）に、リード４にばり１３が生じても（図４Ｆ参照）、金属めっき層１４が形成されるめっき工程前に、エッチングによりばり１３が除去されるので、半導体装置１が実装基板１６から浮き上がることがない。その結果、ばりに起因する実装不良の発生を防止することができる。
以上、本発明の一実施形態を説明したが、本発明は、他の形態で実施することが可能である。たとえば、ＱＦＮが適用された半導体装置を取り上げたが、本発明は、ＳＯＮ（Small Outlined Non-leaded Package）など、他の種類のノンリードパッケージが適用された半導体装置に適用することもできる。
また、リードの端面と封止樹脂の側面とが面一に形成された、いわゆるシンギュレーションタイプに限らず、リードが封止樹脂の側面から突出するリードカットタイプのノンリードパッケージが適用された半導体装置に本発明を適用することもできる。
さらに、ノンリードパッケージに限らず、封止樹脂からリードが突出することによるアウターリードを有するパッケージが適用された半導体装置に本発明を適用することもできる。
さらにまた、半導体装置は、ＭＡＰ方式に限らず、個々の半導体チップを別個に封止する個別封止法により製造されてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
本発明の一実施形態に係る半導体装置を斜め上方から見た図解的な斜視図であって、図１（ａ）は、全体図である。また、図１（ｂ）は、図１（ａ）の破線円Ｂで示した部分の拡大図である。 図１に示す半導体装置を切断線Ａ−Ａで切断したときの図解的な断面図である。 半導体装置の製造に用いられるリードフレームの一部を示す底面図である。 半導体装置の製造工程を示す図解的な断面図である。 図４Ａの次の工程を示す図解的な断面図である。 図４Ｂの次の工程を示す図解的な断面図である。 図４Ｃの次の工程を示す図解的な断面図である。 図４Ｄの次の工程を示す図解的な断面図である。 図４Ｅの次の工程を示す図解的な断面図である。 図４Ｆの次の工程を示す図解的な断面図である。 図４Ｇの次の工程を示す図解的な断面図である。 図１に示す半導体装置の実装状態を示す図解的な要部拡大図である。
符号の説明
１ 半導体装置
２ 半導体チップ
３ ダイパッド
４ リード
５ 封止樹脂
５Ａ 下面
５Ｂ 側面
６ ボンディングワイヤ
９ 本体部
９Ａ 下面
９Ｂ 端面
１３ ばり
１４ 金属めっき層
１６ 実装基板
１７ ランド
２１ リードフレーム
３２ 封止樹脂
３３ ダイシングソー

Claims (4)

  1. 半導体チップと、
    前記半導体チップの周囲に配置されて、前記半導体チップの側面と交差する方向に延び、少なくとも前記半導体チップから遠い側の端部が実装基板に接合されるリードとを含み、
    前記リードにおける前記半導体チップから遠い側の端部には、前記実装基板に対する接合面およびこの接合面に直交する端面が形成されており、
    前記端面には、純金属からなる金属めっき層が形成されている、半導体装置。
  2. 前記金属めっき層は、融点が２６０℃以下の純金属からなる、請求項１記載の半導体装置。
  3. ダイパッドと、前記ダイパッドの周囲に配置されて、前記ダイパッドとの対向方向に延びるリードと、前記リードの前記ダイパッドから遠い側の端部が接続された支持部とを一体的に備えるリードフレームを用いて、半導体装置を製造する方法であって、
    前記ダイパッド上に半導体チップをダイボンディングし、前記半導体チップと前記リードとをボンディングワイヤで電気的に接続するボンディング工程と、
    前記ボンディング工程後、前記リードにおける前記ボンディングワイヤが接続される第１面と反対側の第２面が封止樹脂から露出するように、前記半導体チップを前記リードフレームとともに前記封止樹脂により封止する封止工程と、
    前記支持部および前記支持部上の前記封止樹脂を除去し、前記リードの第２面に直交するする第３面を、前記封止樹脂から露出させる除去工程と、
    前記リードの露出した第３面に、無電解めっき法により、純金属からなる金属めっき層を形成するめっき工程と、を含む、半導体装置の製造方法。
  4. 前記除去工程は、ダイシングソーを用いた切断により、前記支持部および前記支持部上の前記封止樹脂を除去する工程であり、
    前記めっき工程前に、前記除去工程時に前記リードに生じたばりをエッチングにより除去するためのエッチング工程を含む、請求項３記載の半導体装置の製造方法。
JP2007099221A 2007-04-05 2007-04-05 半導体装置および半導体装置の製造方法 Pending JP2008258411A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007099221A JP2008258411A (ja) 2007-04-05 2007-04-05 半導体装置および半導体装置の製造方法
US12/078,772 US7608930B2 (en) 2007-04-05 2008-04-04 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007099221A JP2008258411A (ja) 2007-04-05 2007-04-05 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008258411A true JP2008258411A (ja) 2008-10-23
JP2008258411A5 JP2008258411A5 (ja) 2010-05-06

Family

ID=39826228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007099221A Pending JP2008258411A (ja) 2007-04-05 2007-04-05 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7608930B2 (ja)
JP (1) JP2008258411A (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151069A (ja) * 2010-01-19 2011-08-04 Dainippon Printing Co Ltd 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法
JP2012109459A (ja) * 2010-11-18 2012-06-07 Dainippon Printing Co Ltd リードフレームおよびリードフレームの製造方法
JP2012114354A (ja) * 2010-11-26 2012-06-14 Dainippon Printing Co Ltd リードフレームおよびリードフレームの製造方法
JP2013236113A (ja) * 2013-08-27 2013-11-21 Dainippon Printing Co Ltd 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法
JP2013243409A (ja) * 2013-08-27 2013-12-05 Dainippon Printing Co Ltd 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法
JP2014207481A (ja) * 2014-07-18 2014-10-30 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2015195389A (ja) * 2015-06-17 2015-11-05 大日本印刷株式会社 半導体装置およびその製造方法
US9362473B2 (en) 2010-11-02 2016-06-07 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
JP2017123479A (ja) * 2017-03-07 2017-07-13 大日本印刷株式会社 リードフレームおよびリードフレームの製造方法
JP6180646B1 (ja) * 2016-02-25 2017-08-16 三菱電機株式会社 半導体パッケージ、及びモジュール
JP2017175131A (ja) * 2016-03-17 2017-09-28 ローム株式会社 半導体装置およびその製造方法
US9887331B2 (en) 2010-03-30 2018-02-06 Dai Nippon Printing Co., Ltd. LED leadframe or LED substrate, semiconductor device, and method for manufacturing LED leadframe or LED substrate
JP2019176034A (ja) * 2018-03-29 2019-10-10 ローム株式会社 半導体装置および半導体装置の製造方法
JP2019220607A (ja) * 2018-06-21 2019-12-26 株式会社加藤電器製作所 半導体装置の製造方法
JP2021015860A (ja) * 2019-07-10 2021-02-12 新光電気工業株式会社 電子装置及び電子装置の製造方法
WO2022113661A1 (ja) * 2020-11-30 2022-06-02 ローム株式会社 半導体装置
JP2022531059A (ja) * 2019-03-08 2022-07-06 シリコニックス インコーポレイテッド 側壁メッキ層を有する半導体パッケージ

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5358089B2 (ja) * 2007-12-21 2013-12-04 スパンション エルエルシー 半導体装置
US8106502B2 (en) * 2008-11-17 2012-01-31 Stats Chippac Ltd. Integrated circuit packaging system with plated pad and method of manufacture thereof
US8367476B2 (en) * 2009-03-12 2013-02-05 Utac Thai Limited Metallic solderability preservation coating on metal part of semiconductor package to prevent oxide
TWI392065B (zh) * 2009-06-08 2013-04-01 Cyntec Co Ltd 電子元件封裝模組
EP2361000A1 (en) * 2010-02-11 2011-08-24 Nxp B.V. Leadless chip package mounting method and carrier
US8329509B2 (en) * 2010-04-01 2012-12-11 Freescale Semiconductor, Inc. Packaging process to create wettable lead flank during board assembly
TWI419290B (zh) 2010-10-29 2013-12-11 Advanced Semiconductor Eng 四方扁平無引腳封裝及其製作方法
US8502363B2 (en) * 2011-07-06 2013-08-06 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with solder joint enhancement element and related methods
US8674487B2 (en) 2012-03-15 2014-03-18 Advanced Semiconductor Engineering, Inc. Semiconductor packages with lead extensions and related methods
US9653656B2 (en) 2012-03-16 2017-05-16 Advanced Semiconductor Engineering, Inc. LED packages and related methods
US8716066B2 (en) * 2012-07-31 2014-05-06 Freescale Semiconductor, Inc. Method for plating a semiconductor package lead
US9059379B2 (en) 2012-10-29 2015-06-16 Advanced Semiconductor Engineering, Inc. Light-emitting semiconductor packages and related methods
JP6244147B2 (ja) * 2013-09-18 2017-12-06 エスアイアイ・セミコンダクタ株式会社 半導体装置の製造方法
US10242953B1 (en) 2015-05-27 2019-03-26 Utac Headquarters PTE. Ltd Semiconductor package with plated metal shielding and a method thereof
US9741642B1 (en) 2014-05-07 2017-08-22 UTAC Headquarters Pte. Ltd. Semiconductor package with partial plating on contact side surfaces
US10242934B1 (en) 2014-05-07 2019-03-26 Utac Headquarters Pte Ltd. Semiconductor package with full plating on contact side surfaces and methods thereof
US9773722B1 (en) 2014-05-07 2017-09-26 UTAC Headquarters Pte. Ltd. Semiconductor package with partial plating on contact side surfaces
CN105895611B (zh) * 2014-12-17 2019-07-12 恩智浦美国有限公司 具有可湿性侧面的无引线方形扁平半导体封装
US9806043B2 (en) 2016-03-03 2017-10-31 Infineon Technologies Ag Method of manufacturing molded semiconductor packages having an optical inspection feature
DE102017212457A1 (de) * 2017-07-20 2019-01-24 Infineon Technologies Ag Halbleitergehäuse mit Nickelplattierung und Verfahren zum Herstellen desselben
US20200227343A1 (en) * 2019-01-11 2020-07-16 Chang Wah Technology Co., Ltd. Semiconductor device package
JP7368055B2 (ja) * 2019-06-21 2023-10-24 ローム株式会社 半導体装置、および、半導体装置の実装構造

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63151056A (ja) * 1986-12-16 1988-06-23 Matsushita Electronics Corp リ−ドフレ−ムの製造方法
JPH06350013A (ja) * 1993-06-11 1994-12-22 Hitachi Constr Mach Co Ltd リードフレーム及び半導体装置並びに半導体装置の製造方法
JPH0758274A (ja) * 1993-08-20 1995-03-03 Hitachi Constr Mach Co Ltd リードフレーム及び半導体装置並びにリードフレーム用帯材
JP2002026223A (ja) * 2000-07-05 2002-01-25 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置およびその製造方法
JP2003158235A (ja) * 2001-11-20 2003-05-30 Mitsui High Tec Inc 半導体装置の製造方法
JP2003218307A (ja) * 2002-01-24 2003-07-31 Nec Kansai Ltd リード成形装置
JP2004349728A (ja) * 1999-04-29 2004-12-09 “ドリー・ペー”ライセンシング・ベー・ベー カプセル化電子部品、特に集積回路の製造方法
JP2005033043A (ja) * 2003-07-08 2005-02-03 New Japan Radio Co Ltd リードフレームおよび半導体装置並びにそれらの製造方法
JP2005191158A (ja) * 2003-12-25 2005-07-14 Renesas Technology Corp 半導体装置及びその製造方法
JP2006165411A (ja) * 2004-12-10 2006-06-22 New Japan Radio Co Ltd 半導体装置およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4329678B2 (ja) 2004-11-11 2009-09-09 株式会社デンソー 半導体装置に用いるリードフレームの製造方法
US7943431B2 (en) * 2005-12-02 2011-05-17 Unisem (Mauritius) Holdings Limited Leadless semiconductor package and method of manufacture
US7608916B2 (en) * 2006-02-02 2009-10-27 Texas Instruments Incorporated Aluminum leadframes for semiconductor QFN/SON devices

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63151056A (ja) * 1986-12-16 1988-06-23 Matsushita Electronics Corp リ−ドフレ−ムの製造方法
JPH06350013A (ja) * 1993-06-11 1994-12-22 Hitachi Constr Mach Co Ltd リードフレーム及び半導体装置並びに半導体装置の製造方法
JPH0758274A (ja) * 1993-08-20 1995-03-03 Hitachi Constr Mach Co Ltd リードフレーム及び半導体装置並びにリードフレーム用帯材
JP2004349728A (ja) * 1999-04-29 2004-12-09 “ドリー・ペー”ライセンシング・ベー・ベー カプセル化電子部品、特に集積回路の製造方法
JP2002026223A (ja) * 2000-07-05 2002-01-25 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置およびその製造方法
JP2003158235A (ja) * 2001-11-20 2003-05-30 Mitsui High Tec Inc 半導体装置の製造方法
JP2003218307A (ja) * 2002-01-24 2003-07-31 Nec Kansai Ltd リード成形装置
JP2005033043A (ja) * 2003-07-08 2005-02-03 New Japan Radio Co Ltd リードフレームおよび半導体装置並びにそれらの製造方法
JP2005191158A (ja) * 2003-12-25 2005-07-14 Renesas Technology Corp 半導体装置及びその製造方法
JP2006165411A (ja) * 2004-12-10 2006-06-22 New Japan Radio Co Ltd 半導体装置およびその製造方法

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151069A (ja) * 2010-01-19 2011-08-04 Dainippon Printing Co Ltd 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法
US9887331B2 (en) 2010-03-30 2018-02-06 Dai Nippon Printing Co., Ltd. LED leadframe or LED substrate, semiconductor device, and method for manufacturing LED leadframe or LED substrate
US9773960B2 (en) 2010-11-02 2017-09-26 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
US9362473B2 (en) 2010-11-02 2016-06-07 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
US9412923B2 (en) 2010-11-02 2016-08-09 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
US9553247B2 (en) 2010-11-02 2017-01-24 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
US9899583B2 (en) 2010-11-02 2018-02-20 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
JP2012109459A (ja) * 2010-11-18 2012-06-07 Dainippon Printing Co Ltd リードフレームおよびリードフレームの製造方法
JP2012114354A (ja) * 2010-11-26 2012-06-14 Dainippon Printing Co Ltd リードフレームおよびリードフレームの製造方法
JP2013236113A (ja) * 2013-08-27 2013-11-21 Dainippon Printing Co Ltd 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法
JP2013243409A (ja) * 2013-08-27 2013-12-05 Dainippon Printing Co Ltd 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法
JP2014207481A (ja) * 2014-07-18 2014-10-30 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2015195389A (ja) * 2015-06-17 2015-11-05 大日本印刷株式会社 半導体装置およびその製造方法
JP6180646B1 (ja) * 2016-02-25 2017-08-16 三菱電機株式会社 半導体パッケージ、及びモジュール
JP7228063B2 (ja) 2016-03-17 2023-02-22 ローム株式会社 半導体装置
JP2017175131A (ja) * 2016-03-17 2017-09-28 ローム株式会社 半導体装置およびその製造方法
JP2022087155A (ja) * 2016-03-17 2022-06-09 ローム株式会社 半導体装置
JP2017123479A (ja) * 2017-03-07 2017-07-13 大日本印刷株式会社 リードフレームおよびリードフレームの製造方法
JP7089388B2 (ja) 2018-03-29 2022-06-22 ローム株式会社 半導体装置および半導体装置の製造方法
JP2019176034A (ja) * 2018-03-29 2019-10-10 ローム株式会社 半導体装置および半導体装置の製造方法
JP2019220607A (ja) * 2018-06-21 2019-12-26 株式会社加藤電器製作所 半導体装置の製造方法
JP2022531059A (ja) * 2019-03-08 2022-07-06 シリコニックス インコーポレイテッド 側壁メッキ層を有する半導体パッケージ
JP7473560B2 (ja) 2019-03-08 2024-04-23 シリコニックス インコーポレイテッド 側壁メッキ層を有する半導体パッケージ
JP2021015860A (ja) * 2019-07-10 2021-02-12 新光電気工業株式会社 電子装置及び電子装置の製造方法
JP7286450B2 (ja) 2019-07-10 2023-06-05 新光電気工業株式会社 電子装置及び電子装置の製造方法
WO2022113661A1 (ja) * 2020-11-30 2022-06-02 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
US7608930B2 (en) 2009-10-27
US20080246132A1 (en) 2008-10-09

Similar Documents

Publication Publication Date Title
JP2008258411A (ja) 半導体装置および半導体装置の製造方法
JP7228063B2 (ja) 半導体装置
JP5122835B2 (ja) 半導体装置、リードフレームおよび半導体装置の製造方法
JP5259978B2 (ja) 半導体装置の製造方法
TWI645465B (zh) 半導體裝置及其製造方法
KR100470897B1 (ko) 듀얼 다이 패키지 제조 방법
JP5689462B2 (ja) 半導体装置およびその製造方法
JP4860939B2 (ja) 半導体装置
JP5232394B2 (ja) 半導体装置の製造方法
KR20060121823A (ko) 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법
US20140151865A1 (en) Semiconductor device packages providing enhanced exposed toe fillets
JP7089388B2 (ja) 半導体装置および半導体装置の製造方法
US11217513B2 (en) Integrated circuit package with pre-wetted contact sidewall surfaces
JP6863846B2 (ja) 半導体素子搭載用基板及びその製造方法
JP2013239740A (ja) 半導体装置
TWI833739B (zh) 半導體封裝及製造其之方法
JP2019160882A (ja) 半導体装置およびその製造方法
JP5702763B2 (ja) 半導体装置
JP2006165411A (ja) 半導体装置およびその製造方法
JP2006351950A (ja) 半導体装置及び半導体装置の製造方法
JP4635471B2 (ja) 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
US9773722B1 (en) Semiconductor package with partial plating on contact side surfaces
JP2017163106A (ja) リードフレーム集合基板及び半導体装置集合体
JP2013143445A (ja) 半導体装置の製造方法および半導体装置
JP2022103594A (ja) リードフレーム、リードフレームの製造方法及び半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100323

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110902

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120914

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120925

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20121122