JP2017123479A - リードフレームおよびリードフレームの製造方法 - Google Patents

リードフレームおよびリードフレームの製造方法 Download PDF

Info

Publication number
JP2017123479A
JP2017123479A JP2017042854A JP2017042854A JP2017123479A JP 2017123479 A JP2017123479 A JP 2017123479A JP 2017042854 A JP2017042854 A JP 2017042854A JP 2017042854 A JP2017042854 A JP 2017042854A JP 2017123479 A JP2017123479 A JP 2017123479A
Authority
JP
Japan
Prior art keywords
lead
lead frame
connecting bar
portions
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017042854A
Other languages
English (en)
Other versions
JP6399126B2 (ja
Inventor
田 幸 治 冨
Koji Tomita
田 幸 治 冨
替 洋 二 張
Yoji Harigae
替 洋 二 張
崎 雅 樹 矢
Masaki Yazaki
崎 雅 樹 矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2017042854A priority Critical patent/JP6399126B2/ja
Publication of JP2017123479A publication Critical patent/JP2017123479A/ja
Application granted granted Critical
Publication of JP6399126B2 publication Critical patent/JP6399126B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】ソーイング加工時におけるバリの発生を抑えつつ、コネクティングバーの変形を防止することが可能なリードフレームおよびその製造方法を提供する。
【解決手段】リードフレーム１０は、ダイパッド１５と、ダイパッド１５の周囲に設けられた複数のリード部１６とを含む、複数のリードフレーム要素１４を備えている。隣接するリードフレーム要素１４間において、対応する一対のリード部１６がコネクティングバー１７を介して連結されている。コネクティングバー１７は、リード部１６の長手方向に対して直交して延び、かつ対応する一対のリード部１６間に位置する複数のリード連結部１８と、リード連結部１８間に位置する複数の補強部１９とを有している。コネクティングバー１７の補強部１９は、リード部１６と同一厚みとなる台形断面を有している。
【選択図】図２

Description

本発明は、半導体装置用のリードフレームおよびこのようなリードフレームの製造方法に関する。
従来より、薄型の半導体装置（半導体パッケージ）として、例えばＱＦＮ（Quad Flat Non-leaded package）タイプのものや、ＳＯＮ（Small Outline Non-leaded Package）タイプのもの等が知られている。
このうちＱＦＮタイプの半導体装置の製造方法としては、コストダウンの観点から、個別モールドタイプから一括モールドタイプ（ＭＡＰ型ＱＦＮタイプ）へと移行してきている。
ＭＡＰ型ＱＦＮタイプの半導体装置は、その製造工程において、パッケージを単体に切り離すソーイング加工を行うが、このときにメタルバリが発生することが問題となっている。メタルバリが発生した場合、切断後の半導体装置において、互いに隣接するリード部同士が短絡してしまうおそれがある。このため、ソーイング加工（ダイシング加工とも言う）時に生じるバリを少なくすることが求められており、例えば、コネクティングバー（グリッドリード、またはタイバーとも言う）にハーフエッチング加工を施す技術が存在する（特許文献１参照）。
特開２００１−３２０００７号公報
ところで近年、ＱＦＮタイプの半導体装置の多ピン化が進んでおり、このため、従来のものよりも大型のパッケージが用いられてきている。しかしながら、上述した従来のＱＦＮタイプの半導体装置においては、コネクティングバーにハーフエッチング加工を施したことにより、コネクティングバーの強度が不足してしまう。このため、とりわけリード部周囲でコネクティングバーに変形が生じるおそれがある。
本発明はこのような点を考慮してなされたものであり、ソーイング加工時におけるバリの発生を抑えつつ、コネクティングバーの変形を防止することが可能なリードフレームおよびその製造方法を提供することを目的とする。
本発明は、半導体装置用のリードフレームにおいて、それぞれ半導体素子を載置するダイパッドと、ダイパッドの周囲に設けられた複数のリード部とを含む、複数のリードフレーム要素を備え、隣接するリードフレーム要素間において、対応する一対のリード部がコネクティングバーを介して連結され、コネクティングバーは、リード部の長手方向に対して直交して延び、かつ対応する一対のリード部間に位置する複数のリード連結部と、リード連結部間に位置する複数の補強部とを有し、コネクティングバーの補強部は、リード部と同一厚みとなる台形断面を有することを特徴とするリードフレームである。
本発明は、コネクティングバーの裏面側の幅方向両端に、それぞれコネクティングバーの長手方向に沿って直線状のハーフエッチング部が形成され、コネクティングバーの補強部は、下底が上底より短い台形断面を有することを特徴とするリードフレームである。
本発明は、コネクティングバーの補強部の台形断面は、その下底の長さが上底の長さの０．０５倍〜０．５倍となることを特徴とするリードフレームである。
本発明は、コネクティングバーの表面側の幅方向両端に、それぞれコネクティングバーの長手方向に沿って直線状のハーフエッチング部が形成され、コネクティングバーの補強部は、上底が下底より短い台形断面を有することを特徴とするリードフレームである。
本発明は、コネクティングバーのリード連結部のうち少なくとも一部は、リード部と同一厚みとなる矩形断面を有し、コネクティングバーの補強部は、上底が下底より短い台形断面を有することを特徴とするリードフレームである。
本発明は、リード部は、コネクティングバーに連結される基端部と、ダイパッド側に位置する先端部とを有し、リード部の基端部は、先端部からコネクティングバー側に向けてその幅が徐々に狭くなることを特徴とするリードフレームである。
本発明は、コネクティングバーの補強部の台形断面は、その上底の長さが下底の長さの０．０５倍〜０．５倍となることを特徴とするリードフレームである。
本発明は、リードフレームを製造するリードフレームの製造方法において、金属基板を準備する工程と、金属基板の表裏に、それぞれエッチング用レジスト層を形成する工程と、エッチング用レジスト層を耐腐蝕膜として金属基板の表裏にエッチングを施すことにより、金属基板に、それぞれ半導体素子を載置するダイパッドと、ダイパッドの周囲に設けられた複数のリード部とを含む、複数のリードフレーム要素を形成する工程と、金属基板の表裏から、それぞれエッチング用レジスト層を除去する工程とを備え、複数のリードフレーム要素を形成する工程において、コネクティングバーの補強部に、リード部と同一厚みとなる台形断面が形成されることを特徴とするリードフレームの製造方法である。
本発明によれば、コネクティングバーの補強部は、リード部と同一厚みとなる台形断面を有するので、コネクティングバーの垂直断面の面積を小さくし、ソーイング加工（ダイシング加工とも言う）時にリード部に生じるバリの量を抑えることができる。また、コネクティングバーのうち、とりわけ変形が生じやすい箇所である補強部は、リード部と同一厚みとなる台形断面を有しているので、コネクティングバーの強度を高め、コネクティングバーの変形を防止することができる。
本発明の第１の実施の形態によるリードフレームを示す平面（表面）図。 本発明の第１の実施の形態によるリードフレームを示す底面（裏面）図。 本発明の第１の実施の形態によるリードフレームを示す部分拡大底面図であって、図２のIII部拡大図。 本発明の第１の実施の形態によるリードフレームのリード連結部における垂直断面図であって、図１のIV−IV線断面図。 本発明の第１の実施の形態によるリードフレームの補強部を有するコネクティングングバーにおける垂直断面図であって、図１のＶ−Ｖ線断面図。 リードフレームを用いて作製された半導体装置の一実施の形態を示す断面図。 本発明の第１の実施の形態によるリードフレームの製造方法を示す断面図であって、図１のVII−VII線断面に対応する図。 半導体装置の製造方法を示す断面図。 本発明の変形例によるリードフレームを示す断面図。 本発明の変形例による半導体装置を示す断面図。 本発明の第２の実施の形態によるリードフレームを示す平面（表面）図。 本発明の第２の実施の形態によるリードフレームを示す底面（裏面）図。 本発明の第２の実施の形態によるリードフレームを示す部分拡大平面図であって、図１１のXIII部拡大図。 本発明の第２の実施の形態によるリードフレームのリード連結部における垂直断面図であって、図１１のXIV−XIV線断面図。 本発明の第２の実施の形態によるリードフレームの補強部における垂直断面図であって、図１１のXV−XV線断面図。 本発明の第３の実施の形態によるリードフレームを示す平面（表面）図。 本発明の第３の実施の形態によるリードフレームを示す底面（裏面）図。 本発明の第３の実施の形態によるリードフレームを示す部分拡大平面図であって、図１６のXVIII部拡大図。 本発明の第３の実施の形態によるリードフレームのリード連結部における垂直断面図であって、図１６のXIX−XIX線断面図。 本発明の第３の実施の形態によるリードフレームの補強部における垂直断面図であって、図１６のXX−XX線断面図。 リードフレームをウエットエッチングで形成した場合の、図５に対応する補強部を有するコネクティングングバーの垂直断面形状を示す模式図。
第１の実施の形態
以下、本発明の第１の実施の形態について、図１乃至図１０を参照して説明する。
リードフレームの構成
まず、図１乃至図５により、本実施の形態によるリードフレームの概略について説明する。図１乃至図５は、本実施の形態によるリードフレームを示す図である。
図１乃至図５に示すリードフレーム１０は、半導体装置２０（後述）を作製するために用いられるものであり、縦横にマトリックス状に配置された複数のリードフレーム要素１４を備えている。
各リードフレーム要素１４は、それぞれ個々の半導体装置２０に対応する領域である。
このリードフレーム要素１４は、半導体素子２１を載置するダイパッド１５と、ダイパッド１５の周囲に設けられた複数のリード部１６とを含んでいる。なお、図１および図２において、二点鎖線で囲まれた領域がそれぞれリードフレーム要素１４に対応する。
各ダイパッド１５は、後述する半導体素子２１を載置するためのものであり、平面正方形形状を有している。また、各リード部１６は、後述するようにボンディングワイヤ２２を介して半導体素子２１に接続されるものであり、ダイパッド１５との間に空間を介して配置されている。また図１および図３に示すように、各リード部１６は、矩形形状を有するとともにボンディングワイヤ２２に接続される先端部１６ａと、先端部１６ａより幅の狭い基端部１６ｂとを有している。
なお、本実施の形態において、ダイパッド１５およびリード部１６にはハーフエッチング加工が施されておらず、加工前の金属基板と同等の厚みを有している。具体的には、ダイパッド１５およびリード部１６の厚みは、半導体装置２０の構成にもよるが、０．０５ｍｍ〜０．５ｍｍとすることができる。
一方、リードフレーム要素１４の周囲には、複数のコネクティングバー１７が格子状に配置されている。各コネクティングバー１７の幅は、その表面側の幅と裏面側の幅のうち広い方で測定し、例えば０．０５ｍｍ〜０．５ｍｍとすることができる。
また、各リードフレーム要素１４において、ダイパッド１５は、ダイパッド１５の角部から延びる４本の吊りリード４３と、各吊りリード４３に連結された連結部材４４とを介して、コネクティングバー１７に連結されている。
さらに、隣接するリードフレーム要素１４間において、対応する一対のリード部１６がコネクティングバー１７を介して連結されている。各コネクティングバー１７は、当該コネクティングバー１７に連結されたリード部１６の長手方向に対して直交して延びている。
本実施の形態において、図２乃至図５に示すように、各コネクティングバー１７は、複数のリード連結部１８と、リード連結部１８間に位置する複数の補強部１９とを有している。
このうち各リード連結部１８は、隣接するリードフレーム要素１４同士の間であって、対応する一対のリード部１６の間に位置している。例えば図３において、リード連結部１８は、上下に配置された一対のリード部１６間に配置されている。
また、各補強部１９は、隣接するリード連結部１８同士の間に位置している。図２および図３に示すように、これらリード連結部１８および補強部１９は、コネクティングバー１７の長手方向に沿って、交互に配置されている。
本実施の形態において、コネクティングバー１７の補強部１９は、リード部１６と同一厚みとなる台形断面を有している。この場合、コネクティングバー１７の補強部１９は、コネクティングバー１７の全長に渡ってリード部１６と同一厚みとなる台形断面をもっている。図５に示すように、コネクティングバー１７の補強部１９は、下底（裏面側）が上底（表面側）より短い台形断面を有している。
図２および図３に示すように、各コネクティングバー１７の裏面側の幅方向両端に、それぞれコネクティングバー１７の長手方向に沿って２本の直線状のハーフエッチング部２９が形成されている。この２本のハーフエッチング部２９を設けたことにより、補強部１９の断面形状が台形となっている（図５）。また、リード連結部１８の断面において、裏面側に、それぞれハーフエッチング部２９に対応する２つの凹部が形成されている（図４）。このように、コネクティングバー１７は、全長に渡って表面側の幅が裏面側の幅より広くなっている。
リード連結部１８および補強部１９の厚みｔ（図４および図５）は上述したリード部１６の厚みと同様であり、例えば０．０５ｍｍ〜０．５ｍｍとすることができる。
また、図５に示すように、補強部１９の台形断面は、その下底の長さＬ２が上底の長さＬ１の０．０５倍〜０．５倍となる（すなわち０．０５≦Ｌ２／Ｌ１≦０．５となる）ことが好ましい。下底の長さＬ２が長ければコネクティングバー１７の強度が向上し、変形を防止できる。一方、下底の長さＬ２が短ければリードフレーム１０を個片に切断するソーイング加工時の切断のしやすさが向上し、バリの防止、切断速度の向上が図れる。Ｌ１とＬ２の比を前記の範囲とすることで、これらの２つの利点をバランス良く得ることができる。
なお、図２および図３の底面（裏面）図において、ハーフエッチング加工が施された箇所（ハーフエッチング部２９）を斜線で示している。他方、図１の平面（表面）図に示すように、リードフレーム１０表面側にはハーフエッチング加工は施されておらず、ダイパッド１５の表面とリード部１６の表面は、互いに同一平面上に位置している。
このようなリードフレーム１０は、１枚の金属基板をエッチング加工することにより形成されたものである。リードフレーム１０の材料としては、例えば銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等を挙げることができる。
なお、リードフレーム１０をウェットエッチングで加工した場合、リードフレーム１０の表面と裏面は平面であるが、側面は正確には表面と裏面の中間位置に稜線状の凸部を持った、金属側にえぐれた形状となる。したがって、図２１に示すように、補強部１９を有するコネクティングバー１７の垂直断面は、上下の面が直線で現わされ、左右の側面はそれぞれ、各々金属側に凹の２本の弧の組み合わせで表現された断面図形となる。またコネクティングバー１７の側面には、表面と裏面の中間位置に、稜線状の凸部１７ａが形成される。このような断面図形についても表面側の幅と裏面側の幅が同一ではなく大小関係を有する場合に、台形断面という。又、表面側の幅と裏面側の幅が等しい場合を矩形断面という。
半導体装置の構成
次に、図６により、本実施の形態によるリードフレームを用いて作製された半導体装置について説明する。図６は、半導体装置を示す断面図である。
図６に示す半導体装置２０は、ダイパッド１５およびリード部１６と、ダイパッド１５上に載置された半導体素子２１と、リード部１６と半導体素子２１の端子部２１ａとを電気的に接続するボンディングワイヤ（導電部）２２とを備えている。
また、ダイパッド１５、リード部１６、半導体素子２１、およびボンディングワイヤ２２は、封止樹脂部２４によって封止されている。
ダイパッド１５およびリード部１６は、上述したリードフレーム１０（図１乃至図５）に含まれるものと同様であり、その構成については既に説明したので、ここでは詳細な説明は省略する。
半導体素子２１としては、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。
また、半導体素子２１は、例えばダイボンディングペースト等の固着材２６により、ダイパッド１５上に固定されている。なお、固着材２６がダイボンディングペーストからなる場合、例えばエポキシ樹脂やシリコーン樹脂からなるものを選択することが可能である。
各ボンディングワイヤ２２は、例えば金等の導電性の良い材料からなり、その一端が半導体素子２１の各端子部２１ａに接続されるとともに、その他端が各リード部１６に接続されている。
また、封止樹脂部２４としては、例えばエポキシ樹脂やシリコーン樹脂等を用いることが可能である。
リードフレームの製造方法
次に、図１乃至図５に示すリードフレーム１０の製造方法について、図７（ａ）−（ｅ）を用いて説明する。図７（ａ）−（ｅ）は、本実施の形態によるリードフレームの製造方法を示す断面図であって、図１のVII−VII線断面図に対応する図である。
まず図７（ａ）に示すように、平板状の金属基板３１を準備する。この金属基板３１としては、上述のように銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等からなる金属基板を使用することができる。なお金属基板３１は、その両面に対して脱脂等を行い洗浄処理を施したものを使用することが好ましい。
次に、金属基板３１の表裏全体にそれぞれ感光性レジスト３２ａ、３３ａを塗布し、これを乾燥する（図７（ｂ））。なお感光性レジスト３２ａ、３３ａとしては、従来公知のものを使用することができる。
続いて、この金属基板３１に対してフォトマスクを介して露光し、現像することにより、所望の開口部３２ｂ、３３ｂを有するエッチング用レジスト層３２、３３を形成する（図７（ｃ））。
具体的には、金属基板３１の表面側において、貫通エッチングを行う部分に対応する箇所に開口部３２ｂが形成される。他方、金属基板３１の裏面側において、貫通エッチングを行う部分に加え、ハーフエッチング加工を行う部分（ハーフエッチング部２９、図２および図３の斜線部分）に対応する箇所に開口部３３ｂが形成される。
次に、エッチング用レジスト層３２、３３を耐腐蝕膜として金属基板３１に腐蝕液でエッチングを施す（図７（ｄ））。腐蝕液は、使用する金属基板３１の材質に応じて適宜選択することができる。例えば、金属基板３１として銅を用いる場合、通常、塩化第二鉄水溶液を使用し、これは金属基板３１の両面からスプレーエッチングにて行うことができる。
これにより金属基板３１に、それぞれ半導体素子２１を載置するダイパッド１５と、ダイパッド１５の周囲に設けられた複数のリード部１６とを含む、複数のリードフレーム要素１４が形成される。
またこのとき、隣接するリードフレーム要素１４同士の間に、複数のリード連結部１８と複数の補強部１９とを有するコネクティングバー１７が形成される。この際、底面（裏面）側から各コネクティングバー１７の長手方向に沿って、２本の平行線状のハーフエッチング部２９が形成される。この２本のハーフエッチング部２９により、補強部１９の断面形状が台形となり、かつリード連結部１８の断面において、その裏面側に各ハーフエッチング部２９に対応する２つの凹部が形成される。
次いで、エッチング用レジスト層３２、３３を剥離して除去する。このようにして、図１乃至図５に示すリードフレーム１０が得られる（図７（ｅ））。
半導体装置の製造方法
次に、図６に示す半導体装置２０の製造方法について、図８（ａ）−（ｆ）により説明する。図８（ａ）−（ｆ）は、本実施の形態による半導体装置の製造方法を示す断面図である。
まず、上述した工程により（図７（ａ）−（ｅ））、ダイパッド１５と、ダイパッド１５の周囲に設けられた複数のリード部１６とを備えたリードフレーム１０を作製する（図８（ａ））。
次に、リードフレーム１０のダイパッド１５上に、半導体素子２１を搭載する。この場合、例えばダイボンディングペースト等の固着材２６を用いて、半導体素子２１をダイパッド１５上に載置して固定する（ダイアタッチ工程）（図８（ｂ））。
次いで、半導体素子２１の端子部２１ａと、リードフレーム１０の各リード部１６とを、それぞれボンディングワイヤ２２によって電気的に接続する（ワイヤボンディング工程）（図８（ｃ））。
その後、封止樹脂部２４によりダイパッド１５、リード部１６、半導体素子２１、およびボンディングワイヤ２２とを封止する（図８（ｄ））。
次に、各リードフレーム要素１４間のコネクティングバー１７をソーイングすることにより、リードフレーム１０を各リードフレーム要素１４毎に分離する（図８（ｅ））。
このとき、まずリードフレーム１０をテープ３７上に載置して固定する。その後、例えばダイヤモンド砥石等からなるブレード３８をコネクティングバー１７の長手方向に沿って移動することにより、各リードフレーム要素１４間のコネクティングバー１７および封止樹脂部２４が切断される。なお、切断をスムーズに行うため、ブレード３８の幅はコネクティングバー１７の幅より太くすることが好ましい。
このようにして、図２に示す半導体装置２０を得ることができる（図８（ｆ））。
本実施の形態の作用効果
本実施の形態によれば、コネクティングバー１７のうち、とりわけ応力変形が生じやすい箇所である補強部１９は、ハーフエッチングによりリード部１６と同一厚みとなる台形断面を有している。応力変形が生じやすい補強部１９の強度を高めたことにより、コネクティングバー１７の全体の強度が高められ、リードフレーム１０を作製する際（図７（ｄ）−（ｅ））、あるいは作製後のリードフレーム１０を保管乃至搬送する際、コネクティングバー１７がＸ方向、Ｙ方向、Ｚ方向のいずれにも変形しないようになっている。
また、補強部１９の断面形状を台形断面としたことにより、リード部１６周囲の金属の量を減らすことができ、ソーイング加工時（図８（ｅ））のストレスを減少させ切断性が向上するとともに、ソーイング加工時にリード部１６の周囲に生じるバリの量を抑えることができる。これにより、半導体装置２０において、互いに隣接するリード部１６同士がバリによって短絡することを防止することができる。
また本実施の形態によれば、各コネクティングバー１７の裏面側の幅方向両端に、それぞれコネクティングバー１７の長手方向に沿って２本の直線状のハーフエッチング部２９が形成されている。このことにより、コネクティングバー１７の全長に渡ってその垂直断面の面積を減少させ、ソーイング加工時にリード部１６の周囲に生じるバリの量を減少させることができる。
とりわけ、多ピン化により半導体装置２０のパッケージサイズを大型化した場合（例えば５ｍｍ□以上とした場合）に、上述したコネクティングバー１７の変形防止およびリード部１６の短絡防止という効果を顕著に得ることができる。
このように本実施の形態によれば、ソーイング加工時におけるバリの発生を抑えつつ、コネクティングバー１７の変形を防止することが可能となる。
変形例
次に、図９および図１０により、本実施の形態によるリードフレームの変形例について説明する。図９および図１０において、図１乃至図８に示す実施の形態と同一部分には同一の符号を付して、詳細な説明は省略する。
図９および図１０は、本実施の形態の一変形例によるリードフレーム１０Ａおよび半導体装置２０Ａを示している。図９は、リードフレーム１０Ａを示す垂直断面図であり、図１０は、リードフレーム１０Ａを用いて作製された半導体装置２０Ａを示す垂直断面図である。
図９および図１０において、図１乃至図８に示す実施の形態と異なり、ダイパッド１５の裏面がハーフエッチングにより薄肉化されている。また、リード部１６の先端部１６ａの裏面も、ハーフエッチングにより薄肉化されている。
この場合、図１０に示すように、半導体装置２０Ａにおいて、ダイパッド１５の裏面は外方に露出しておらず、封止樹脂部２４によって覆われている。このほかの構成は、図１乃至図８に示す実施の形態と略同様である。
第２の実施の形態
次に、本発明の第２の実施の形態について図１１乃至図１５を参照して説明する。図１１乃至図１５は、本発明の第２の実施の形態を示す図である。図１１乃至図１５に示す第２の実施の形態は、コネクティングバーの補強部が、上底が下底より短い台形断面を有する点が異なるものであり、他の構成は上述した第１の実施の形態と略同一である。図１１乃至図１５において、図１乃至図１０に示す第１の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
図１１乃至図１５に示すリードフレーム１０Ｂにおいて、コネクティングバー１７は、対応する一対のリード部１６間に位置する複数のリード連結部７１と、リード連結部７１間に位置する複数の補強部７２とを有している。
このうち補強部７２は、リード部１６と同一厚みとなる台形断面を有している。この場合、図１４および図１５に示すように、コネクティングバー１７の補強部７２は、コネクティングバー１７の全長に渡ってリード部１６と同一厚みとなる台形断面をもち、その台形断面は、上底（表面側）が下底（裏面側）より短くなっている。
図１１および図１３に示すように、各コネクティングバー１７の表面側の幅方向両端に、それぞれコネクティングバー１７の長手方向に沿って２本の直線状のハーフエッチング部７３が形成されている。この２本のハーフエッチング部７３を設けたことにより、補強部７２の断面形状が台形となっている（図１５）。また、リード連結部７１の断面において、表面側に、それぞれハーフエッチング部７３に対応する２つの凹部が形成されている（図１４）。このように、コネクティングバー１７は、全長に渡って裏面側の幅が表面側の幅より広くなっている。
なお、図１５に示すように、コネクティングバー１７の補強部７２の台形断面は、その上底の長さＬ３が下底の長さＬ４の０．０５倍〜０．５倍となる（すなわち０．０５≦Ｌ３／Ｌ４≦０．５となる）ことが好ましい。
リード連結部７１および補強部７２の厚みｔ（図１４および図１５）は上述したリード部１６の厚みと同様、例えば０．０５ｍｍ〜０．５ｍｍとすることができる。
なお、図１１および図１３の平面（表面）図において、ハーフエッチング加工が施された箇所（ハーフエッチング部７３）を斜線で示している。他方、図１４の底面（裏面）図に示すように、リードフレーム１０Ｂの裏面側にはハーフエッチング加工は施されておらず、ダイパッド１５の裏面とリード部１６の裏面は、互いに同一平面上に位置している。
本実施の形態においても、図１乃至図１０に示す第１の実施の形態と同様、ソーイング加工時におけるバリの発生を抑えつつ、コネクティングバー１７の変形を防止することができる。
第３の実施の形態
次に、本発明の第３の実施の形態について図１６乃至図２０を参照して説明する。図１６乃至図２０は、本発明の第３の実施の形態を示す図である。図１６乃至図２０に示す第３の実施の形態は、コネクティングバーのリード連結部の一部は、リード部と同一厚みとなる矩形断面を有しており、コネクティングバーの補強部は、上底が下底より短い台形断面を有している点が異なるものであり、他の構成は上述した第１の実施の形態と略同一である。図１６乃至図２０において、図１乃至図１０に示す第１の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
図１６乃至図２０に示すリードフレーム１０Ｃにおいて、コネクティングバー１７は、対応する一対のリード部１６間に位置する複数のリード連結部８１と、リード連結部８１間に位置する複数の補強部８２とを有している。
このうち補強部８２は、リード部１６と同一厚みとなる台形断面を有している。図２０に示すように、補強部８２は、上底（表面側）が下底（裏面側）より短い台形断面を有している。
また、リード連結部８１は、その中央部８１ａにおいて、リード部１６と同一厚みとなる矩形断面を有している（図１９）。他方、リード連結部８１のうち両端部８１ｂは、リード部１６と同一厚みとなる台形断面を有している。なお、リード連結部８１のうちリード部１６と同一厚みとなる矩形断面を有する部分は、中央部８１ａに限らず、中央部８１ａ以外の部分であっても良い。
本実施の形態において、図１６および図１８に示すように、各コネクティングバー１７の表面側の幅方向両端に、それぞれコネクティングバー１７の長手方向に沿ってハーフエッチング部８３が形成されている。ハーフエッチング部８３は、リード連結部８１の中央部８１ａを除き、直線状に延在している。すなわちコネクティングバー１７は、リード連結部８１の中央部８１ａを除き、全長に渡って表面側の幅が裏面側の幅より狭くなっている。他方、リード連結部８１の中央部８１ａにおいて、コネクティングバー１７の幅は、表面側と裏面側とで同一となっている（図１９）。このように、ハーフエッチング部８３を設けたことにより、補強部８２の断面形状が台形となっている（図２０）
また図１８に示すように、リード部１６のうち、コネクティングバー１７に連結される部分である基端部１６ｂは、平面略三角形状となっている。すなわち基端部１６ｂは、ダイパッド１５側に位置する先端部１６ａからコネクティングバー１７側に向けて、その幅が徐々に狭くなっている。
なお、リード連結部８１および補強部８２の厚みｔ（図１９および図２０）は上述したリード部１６の厚みと同様、例えば０．０５ｍｍ〜０．５ｍｍとすることができる。
また、図２０に示すように、補強部８２の台形断面は、その上底の長さＬ５が下底の長さＬ６の０．０５倍〜０．５倍となる（すなわち０．０５≦Ｌ５／Ｌ６≦０．５となる）ことが好ましい。
なお、図１６および図１８の平面（表面）図において、ハーフエッチング加工が施された箇所（ハーフエッチング部８３）を斜線で示している。他方、図１７の底面（裏面）図に示すように、リードフレーム１０Ｃの裏面側にはハーフエッチング加工は施されておらず、ダイパッド１５の裏面とリード部１６の裏面は、互いに同一平面上に位置している。
本実施の形態においても、図１乃至図１０に示す第１の実施の形態と同様、ソーイング加工時におけるバリの発生を抑えつつ、コネクティングバー１７の変形を防止することができる。さらに、リード部１６の基端部１６ｂの幅がコネクティングバー１７側に向けて徐々に狭くなっていることにより、とりわけリード部１６の切断位置周囲の金属の量を減らすことができ、ソーイング加工時にリード部１６周囲に生じるバリの量を更に減らすことができる。
なお、これら図１１乃至図２０に示す各リードフレームについても、図７（ａ）−（ｅ）に示す方法と略同様の方法を用いて作製することができる。
上記実施の形態および変形例に開示されている複数の構成要素を必要に応じて適宜組み合わせることも可能である。例えば、図１１乃至図２０に示す各リードフレームおいて、図９に示すリードフレーム１０Ａと同様に、ダイパッド１５の裏面をハーフエッチングにより薄肉化しても良い。
１０、１０Ａ〜１０Ｃ リードフレーム
１４ リードフレーム要素
１５ ダイパッド
１６ リード部
１７ コネクティングバー
１８、７１、８１ リード連結部
１９、７２、８２ 補強部
２０、２０Ａ 半導体装置
２１ 半導体素子
２２ ボンディングワイヤ（導電部）
２４ 封止樹脂部
２６ 固着材
２９、７３、８３ ハーフエッチング部

Claims (8)

  1. 半導体装置用のリードフレームにおいて、
    それぞれ半導体素子を載置するダイパッドと、ダイパッドの周囲に設けられた複数のリード部とを含む、複数のリードフレーム要素を備え、
    隣接するリードフレーム要素間において、対応する一対のリード部がコネクティングバーを介して連結され、
    コネクティングバーは、リード部の長手方向に対して直交して延び、かつ対応する一対のリード部間に位置する複数のリード連結部と、リード連結部間に位置する複数の補強部とを有し、
    コネクティングバーの補強部は、リード部と同一厚みとなる台形断面を有することを特徴とするリードフレーム。
  2. コネクティングバーの裏面側の幅方向両端に、それぞれコネクティングバーの長手方向に沿って直線状のハーフエッチング部が形成され、コネクティングバーの補強部は、下底が上底より短い台形断面を有することを特徴とする請求項１記載のリードフレーム。
  3. コネクティングバーの補強部の台形断面は、その下底の長さが上底の長さの０．０５倍〜０．５倍となることを特徴とする請求項２記載のリードフレーム。
  4. コネクティングバーの表面側の幅方向両端に、それぞれコネクティングバーの長手方向に沿って直線状のハーフエッチング部が形成され、コネクティングバーの補強部は、上底が下底より短い台形断面を有することを特徴とする請求項１記載のリードフレーム。
  5. コネクティングバーのリード連結部のうち少なくとも一部は、リード部と同一厚みとなる矩形断面を有し、コネクティングバーの補強部は、上底が下底より短い台形断面を有することを特徴とする請求項１記載のリードフレーム。
  6. リード部は、コネクティングバーに連結される基端部と、ダイパッド側に位置する先端部とを有し、リード部の基端部は、先端部からコネクティングバー側に向けてその幅が徐々に狭くなることを特徴とする請求項５記載のリードフレーム。
  7. コネクティングバーの補強部の台形断面は、その上底の長さが下底の長さの０．０５倍〜０．５倍となることを特徴とする請求項４乃至６のいずれか一項記載のリードフレーム。
  8. 請求項１乃至７のいずれか一項記載のリードフレームを製造するリードフレームの製造方法において、
    金属基板を準備する工程と、
    金属基板の表裏に、それぞれエッチング用レジスト層を形成する工程と、
    エッチング用レジスト層を耐腐蝕膜として金属基板の表裏にエッチングを施すことにより、金属基板に、それぞれ半導体素子を載置するダイパッドと、ダイパッドの周囲に設けられた複数のリード部とを含む、複数のリードフレーム要素を形成する工程と、
    金属基板の表裏から、それぞれエッチング用レジスト層を除去する工程とを備え、
    複数のリードフレーム要素を形成する工程において、コネクティングバーの補強部に、リード部と同一厚みとなる台形断面が形成されることを特徴とするリードフレームの製造方法。
JP2017042854A 2017-03-07 2017-03-07 リードフレームおよびリードフレームの製造方法 Active JP6399126B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017042854A JP6399126B2 (ja) 2017-03-07 2017-03-07 リードフレームおよびリードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017042854A JP6399126B2 (ja) 2017-03-07 2017-03-07 リードフレームおよびリードフレームの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016047114A Division JP6107995B2 (ja) 2016-03-10 2016-03-10 リードフレームおよびリードフレームの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018166272A Division JP6631669B2 (ja) 2018-09-05 2018-09-05 リードフレームおよびリードフレームの製造方法

Publications (2)

Publication Number Publication Date
JP2017123479A true JP2017123479A (ja) 2017-07-13
JP6399126B2 JP6399126B2 (ja) 2018-10-03

Family

ID=59306524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017042854A Active JP6399126B2 (ja) 2017-03-07 2017-03-07 リードフレームおよびリードフレームの製造方法

Country Status (1)

Country Link
JP (1) JP6399126B2 (ja)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001320007A (ja) * 2000-05-09 2001-11-16 Dainippon Printing Co Ltd 樹脂封止型半導体装置用フレーム
JP2001326315A (ja) * 2000-05-12 2001-11-22 Dainippon Printing Co Ltd 樹脂封止型半導体装置
JP2003124420A (ja) * 2001-10-16 2003-04-25 Shinko Electric Ind Co Ltd リードフレーム及び該リードフレームを用いた半導体装置の製造方法
JP2004023007A (ja) * 2002-06-20 2004-01-22 Sony Corp 半導体パッケージ用リードフレーム及び半導体パッケージ並びに半導体パッケージの製造方法。
JP2004214233A (ja) * 2002-12-26 2004-07-29 Renesas Technology Corp 半導体装置およびその製造方法
JP2006210941A (ja) * 2006-03-27 2006-08-10 Renesas Technology Corp 半導体装置
JP2008182175A (ja) * 2006-12-27 2008-08-07 Denso Corp モールドパッケージの製造方法
JP2008227531A (ja) * 2002-07-01 2008-09-25 Renesas Technology Corp 半導体装置
JP2008258411A (ja) * 2007-04-05 2008-10-23 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2008258289A (ja) * 2007-04-03 2008-10-23 Matsushita Electric Ind Co Ltd 半導体チップ支持体およびそれを用いた半導体装置の製造方法
JP2012109459A (ja) * 2010-11-18 2012-06-07 Dainippon Printing Co Ltd リードフレームおよびリードフレームの製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001320007A (ja) * 2000-05-09 2001-11-16 Dainippon Printing Co Ltd 樹脂封止型半導体装置用フレーム
JP2001326315A (ja) * 2000-05-12 2001-11-22 Dainippon Printing Co Ltd 樹脂封止型半導体装置
JP2003124420A (ja) * 2001-10-16 2003-04-25 Shinko Electric Ind Co Ltd リードフレーム及び該リードフレームを用いた半導体装置の製造方法
JP2004023007A (ja) * 2002-06-20 2004-01-22 Sony Corp 半導体パッケージ用リードフレーム及び半導体パッケージ並びに半導体パッケージの製造方法。
JP2008227531A (ja) * 2002-07-01 2008-09-25 Renesas Technology Corp 半導体装置
JP2004214233A (ja) * 2002-12-26 2004-07-29 Renesas Technology Corp 半導体装置およびその製造方法
JP2006210941A (ja) * 2006-03-27 2006-08-10 Renesas Technology Corp 半導体装置
JP2008182175A (ja) * 2006-12-27 2008-08-07 Denso Corp モールドパッケージの製造方法
JP2008258289A (ja) * 2007-04-03 2008-10-23 Matsushita Electric Ind Co Ltd 半導体チップ支持体およびそれを用いた半導体装置の製造方法
JP2008258411A (ja) * 2007-04-05 2008-10-23 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2012109459A (ja) * 2010-11-18 2012-06-07 Dainippon Printing Co Ltd リードフレームおよびリードフレームの製造方法

Also Published As

Publication number Publication date
JP6399126B2 (ja) 2018-10-03

Similar Documents

Publication Publication Date Title
JP5899614B2 (ja) リードフレームおよびリードフレームの製造方法
JP5807800B2 (ja) リードフレームおよびリードフレームの製造方法
JP7044142B2 (ja) リードフレームおよびその製造方法
JP6319644B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置の製造方法
JP6107995B2 (ja) リードフレームおよびリードフレームの製造方法
JP7174363B2 (ja) リードフレームおよび半導体装置
JP7193284B2 (ja) リードフレーム及びリードフレームの製造方法
JP6727950B2 (ja) リードフレーム
JP6399126B2 (ja) リードフレームおよびリードフレームの製造方法
JP6631669B2 (ja) リードフレームおよびリードフレームの製造方法
JP6274553B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6738676B2 (ja) リードフレーム
JP7223347B2 (ja) リードフレームおよび半導体装置の製造方法
JP7112663B2 (ja) リードフレームおよび半導体装置の製造方法
JP6465394B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP5884506B2 (ja) 半導体装置製造用リードフレーム及び半導体装置の製造方法
JP7365588B2 (ja) リードフレームおよび半導体装置
JP2019029569A (ja) リードフレームおよび半導体装置の製造方法
JP6460500B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6705654B2 (ja) リードフレーム及びその製造方法
JP2018093093A (ja) リードフレームおよび半導体装置
KR101398017B1 (ko) 엠엘에프형 반도체 패키지 및 그 제조 방법
JP2018037610A (ja) リードフレームおよび半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180820

R150 Certificate of patent or registration of utility model

Ref document number: 6399126

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150