JP7174363B2 - リードフレームおよび半導体装置 - Google Patents
リードフレームおよび半導体装置 Download PDFInfo
- Publication number
- JP7174363B2 JP7174363B2 JP2021124669A JP2021124669A JP7174363B2 JP 7174363 B2 JP7174363 B2 JP 7174363B2 JP 2021124669 A JP2021124669 A JP 2021124669A JP 2021124669 A JP2021124669 A JP 2021124669A JP 7174363 B2 JP7174363 B2 JP 7174363B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- short
- connecting bar
- thinned
- short lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
まず、図1乃至図5により、本実施の形態によるリードフレームの概略について説明する。図1乃至図5は、本実施の形態によるリードフレームを示す図である。
また、図1および図2の仮想線は半導体装置20の外周縁に対応している。
また、「表面」とは、半導体素子21が搭載される側の面をいい、「裏面」とは、「表面」の反対側の面であって外部の図示しない実装基板に接続される側の面をいう。
このように、外側領域52を裏面側から薄肉化したことにより、幅の狭い長リード部12Aを精度良く形成することができ、小型でピン数の多い半導体装置20を得ることができる。また、端子領域53は、ハーフエッチングされることなく、ダイパッド11のダイパッド厚肉部11a(加工前の金属基板31)と同一の厚みを有している。さらに外側領域52の幅(コネクティングバー13の長手方向に平行な長さ)w1は、端子領域53の幅w2よりも狭くなっている。これにより、端子領域53の面積を確保しつつ、外側領域52と短リード部12Bとの間隔を一定程度確保している。
次に、図6および図7により、本実施の形態による半導体装置について説明する。図6および図7は、本実施の形態による半導体装置(DR-QFN(Dual Row QFN)タイプ)を示す図である。
次に、図1乃至図5に示すリードフレーム10の製造方法について、図8(a)-(e)を用いて説明する。なお、図8(a)-(e)は、リードフレーム10の製造方法を示す断面図(図3に対応する図)である。
次に、図6および図7に示す半導体装置20の製造方法について、図9(a)-(e)を用いて説明する。
また、封止樹脂23の圧力によって。長リード部12Aや短リード部12Bが変形するおそれも少ない。
次に、図11乃至図13により、本実施の形態によるリードフレームの変形例について説明する。図11乃至図13に示す変形例は、主として短リード連結部42の薄肉化された部分の形状が異なるものであり、他の構成は、図1乃至図10に示す実施の形態と略同一である。図11乃至図13において、図1乃至図10と同一部分には同一の符号を付して詳細な説明は省略する。
図11および図12に示すリードフレーム10Aにおいて、短リード連結部42は、その一部が表面側から薄肉化されている。具体的には、各短リード連結部42において、コネクティングバー13の長手方向に垂直な方向に沿って、表面側から薄肉化された一対の薄肉領域46a、46bが形成されている。この薄肉領域46a、46bは、短リード連結部42から、短リード部12Bの両側縁部に沿って、短リード部12Bの途中まで延びている。一対の薄肉領域46a、46bの間には、薄肉領域46a、46bよりも厚い中央領域47が形成されている。この中央領域47は、薄肉領域46a、46bから表面側に突出する表面側凸部からなる。
図13に示すリードフレーム10Bにおいて、短リード連結部42は、その一部が表面側から薄肉化されている。具体的には、各短リード連結部42において、コネクティングバー13の長手方向に沿って、表面側から薄肉化された一対の薄肉領域48a、48bが形成されている。この薄肉領域48a、48bは、短リード連結部42から、短リード部12Bの途中まで延びている。一対の薄肉領域48a、48bの間には、薄肉領域48a、48bよりも厚い中央領域49が形成されている。この中央領域49は、薄肉化(ハーフエッチング)されておらず、コネクティングバー13の長さ方向に沿って延びている。
11 ダイパッド
12A 長リード部
12B 短リード部
15A、15B 内部端子
17A 第1外部端子
17B 第2外部端子
20 半導体装置
21 半導体素子
22 ボンディングワイヤ
23 封止樹脂
41 長リード連結部
42 短リード連結部
43 中間部
52 外側領域
53 端子領域
63 端子領域
Claims (2)
- リードフレームにおいて、
半導体素子が搭載されるダイパッドと、
前記ダイパッドの周囲に設けられた、複数の長リード部および複数の短リード部と、
前記複数の長リード部および前記複数の短リード部が連結されたコネクティングバーとを備え、
前記長リード部と前記短リード部とは、前記コネクティングバーの長手方向に沿って交互に配置され、
前記コネクティングバーのうち、前記長リード部が連結された長リード連結部は、少なくとも部分的に裏面側から薄肉化され、
前記コネクティングバーのうち、前記短リード部が連結された短リード連結部は、少なくとも部分的に表面側から薄肉化され、
前記コネクティングバーの端部には環状連結部が連結され、
前記コネクティングバーの端部から当該コネクティングバーの端部に最も近い前記短リード連結部までの間の領域が、少なくとも部分的に裏面側から薄肉化され、
前記環状連結部の全域が裏面側から薄肉化され、前記環状連結部の裏面側から薄肉化された部分と、前記コネクティングバーの端部から当該コネクティングバーの端部に最も近い前記短リード連結部までの間の領域の裏面側から薄肉化された部分とが、連続している、リードフレーム。 - リードフレームにおいて、
半導体素子が搭載されるダイパッドと、
前記ダイパッドの周囲に設けられた、複数の長リード部および複数の短リード部と、
前記複数の長リード部および前記複数の短リード部が連結されたコネクティングバーとを備え、
前記長リード部と前記短リード部とは、前記コネクティングバーの長手方向に沿って交互に配置され、
前記コネクティングバーのうち、前記長リード部が連結された長リード連結部は、少なくとも部分的に裏面側から薄肉化され、
前記コネクティングバーのうち、前記短リード部が連結された短リード連結部は、少なくとも部分的に表面側から薄肉化され、
前記コネクティングバーの端部には環状連結部が連結され、
前記コネクティングバーの端部から当該コネクティングバーの端部に最も近い前記短リード連結部までの間の領域が、少なくとも部分的に裏面側から薄肉化され、
前記コネクティングバーの端部に最も近い前記短リード連結部が裏面側から薄肉化されておらず、当該短リード連結部の裏面側から薄肉化されていない部分が前記コネクティングバーの長手方向に沿って前記コネクティングバーの端部側に向けて広がっている、リードフレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021124669A JP7174363B2 (ja) | 2017-07-19 | 2021-07-29 | リードフレームおよび半導体装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017140200A JP6922506B2 (ja) | 2017-07-19 | 2017-07-19 | リードフレームおよび半導体装置 |
JP2021124669A JP7174363B2 (ja) | 2017-07-19 | 2021-07-29 | リードフレームおよび半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017140200A Division JP6922506B2 (ja) | 2017-07-19 | 2017-07-19 | リードフレームおよび半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021170678A JP2021170678A (ja) | 2021-10-28 |
JP7174363B2 true JP7174363B2 (ja) | 2022-11-17 |
Family
ID=65355846
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017140200A Active JP6922506B2 (ja) | 2017-07-19 | 2017-07-19 | リードフレームおよび半導体装置 |
JP2021124669A Active JP7174363B2 (ja) | 2017-07-19 | 2021-07-29 | リードフレームおよび半導体装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017140200A Active JP6922506B2 (ja) | 2017-07-19 | 2017-07-19 | リードフレームおよび半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP6922506B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7311226B2 (ja) * | 2019-10-02 | 2023-07-19 | 大口マテリアル株式会社 | リードフレーム |
JP7450575B2 (ja) | 2021-03-18 | 2024-03-15 | 株式会社東芝 | 半導体装置及びその製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012109459A (ja) | 2010-11-18 | 2012-06-07 | Dainippon Printing Co Ltd | リードフレームおよびリードフレームの製造方法 |
JP2015060876A (ja) | 2013-09-17 | 2015-03-30 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3502377B2 (ja) * | 2001-06-27 | 2004-03-02 | 松下電器産業株式会社 | リードフレーム、樹脂封止型半導体装置及びその製造方法 |
JP5214911B2 (ja) * | 2006-12-27 | 2013-06-19 | 株式会社デンソー | モールドパッケージの製造方法 |
JP5183572B2 (ja) * | 2009-06-08 | 2013-04-17 | 株式会社三井ハイテック | リードフレーム及び半導体装置 |
CN102214631A (zh) * | 2010-04-09 | 2011-10-12 | 飞思卡尔半导体公司 | 用于半导体装置的引线框 |
US9704725B1 (en) * | 2012-03-06 | 2017-07-11 | Amkor Technology, Inc. | Semiconductor device with leadframe configured to facilitate reduced burr formation |
JP5997971B2 (ja) * | 2012-08-09 | 2016-09-28 | 株式会社三井ハイテック | リードフレーム |
-
2017
- 2017-07-19 JP JP2017140200A patent/JP6922506B2/ja active Active
-
2021
- 2021-07-29 JP JP2021124669A patent/JP7174363B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012109459A (ja) | 2010-11-18 | 2012-06-07 | Dainippon Printing Co Ltd | リードフレームおよびリードフレームの製造方法 |
JP2015060876A (ja) | 2013-09-17 | 2015-03-30 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6922506B2 (ja) | 2021-08-18 |
JP2019021812A (ja) | 2019-02-07 |
JP2021170678A (ja) | 2021-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005057067A (ja) | 半導体装置およびその製造方法 | |
JP7044142B2 (ja) | リードフレームおよびその製造方法 | |
JP6319644B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置の製造方法 | |
JP7174363B2 (ja) | リードフレームおよび半導体装置 | |
JP7193284B2 (ja) | リードフレーム及びリードフレームの製造方法 | |
JP6573157B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP2004247613A (ja) | 半導体装置およびその製造方法 | |
JP6607441B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP6946870B2 (ja) | リードフレーム、半導体装置、および半導体装置の製造方法 | |
JP2021150638A (ja) | リードフレーム、リードフレームの製造方法及び半導体装置の製造方法 | |
JP6911377B2 (ja) | リードフレームおよび半導体装置 | |
JP7380750B2 (ja) | リードフレームおよび半導体装置 | |
JP2021150462A (ja) | リードフレーム、リードフレームの製造方法及び半導体装置の製造方法 | |
JP7223347B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
JP6465394B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP7365588B2 (ja) | リードフレームおよび半導体装置 | |
JP7081702B2 (ja) | リードフレームおよび半導体装置 | |
JP7112663B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
JP7249533B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
JP7215110B2 (ja) | リードフレームおよび半導体装置 | |
JP7180735B2 (ja) | リードフレームおよび半導体装置 | |
JP6842649B2 (ja) | リードフレームおよび半導体装置 | |
JP6967190B2 (ja) | リードフレーム | |
JP6788825B2 (ja) | リードフレームおよび半導体装置 | |
JP2021158211A (ja) | リードフレーム及びその製造方法、並びに半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210826 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210826 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220701 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221007 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221020 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7174363 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |