JP6946870B2 - リードフレーム、半導体装置、および半導体装置の製造方法 - Google Patents
リードフレーム、半導体装置、および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6946870B2 JP6946870B2 JP2017169863A JP2017169863A JP6946870B2 JP 6946870 B2 JP6946870 B2 JP 6946870B2 JP 2017169863 A JP2017169863 A JP 2017169863A JP 2017169863 A JP2017169863 A JP 2017169863A JP 6946870 B2 JP6946870 B2 JP 6946870B2
- Authority
- JP
- Japan
- Prior art keywords
- lead portion
- recess
- lead
- width
- die pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
以下、第1の実施の形態について、図1乃至図9を参照して説明する。なお、以下の各図において、同一部分には同一の符号を付しており、一部詳細な説明を省略する場合がある。
まず、図1乃至図3により、本実施の形態による半導体装置を作製するためのリードフレームの概略について説明する。図1は、本実施の形態によるリードフレームの一部を示す平面図であり、図2は、本実施の形態によるリードフレームの一部を示す底面図であり、図3は、本実施の形態によるリードフレームを示す断面図である。
次に、図4および図5により、本実施の形態による半導体装置について説明する。図4および図5は、本実施の形態による半導体装置(QFNタイプ)を示す図である。
次に、図1乃至図3に示すリードフレーム10の製造方法について、図7(a)−(e)を用いて説明する。なお、図7(a)−(e)は、リードフレーム10の製造方法を示す断面図(図3に対応する図)である。
次に、図4および図5に示す半導体装置20の製造方法について、図8(a)−(e)を用いて説明する。
次に、図10乃至図12により、本実施の形態によるリードフレーム10の各変形例について説明する。図10乃至図12に示す変形例は、リード部12の構成が異なるものであり、他の構成は、図1乃至図9に示す実施の形態と略同一である。図10乃至図12において、図1乃至図9と同一部分には同一の符号を付して詳細な説明は省略する。
図10(a)(b)において、図1乃至図9に示す実施の形態と異なり、リード部12の形状が表面12dと裏面12fとで異なっている。すなわち、図10(b)に示すように、少なくとも凹部16が形成された領域Aにおいて、リード部12の裏面12fの幅が、リード部12の内側から外側に向かって徐々に広くなっている。一方、図10(a)に示すように、少なくとも凹部16が形成された領域Aにおいて、リード部12の表面12dの幅は、リード部12の内側から外側まで均一になっている。この場合、リード部12の側面12eは、ハーフエッチングにより表面12d側から削られている。したがって、少なくともパッケージ領域10aの周縁(図10(a)(b)の仮想線)におけるリード部12の断面は、表面12d側から裏面12f側に向けて、徐々にその幅が太くなっている。
図11において、図1乃至図9に示す実施の形態と異なり、リード部12の凹部16は、コネクティングバー13を横切って、隣接するパッケージ領域10aの対応するリード部12まで延びている。すなわち、凹部16は、対向する一対のリード部12と、当該一対のリード部12を連結するコネクティングバー13と、に跨がって延びている。この凹部16は、平面視で細長い形状を有し、コネクティングバー13の長手方向に直交する方向に沿って延びている。
図12において、図11に示す凹部16に加え、コネクティングバー13に沿って複数の追加の凹部16cが形成されている。追加の凹部16cは、コネクティングバー13の裏面側に形成されている。この追加の凹部16cは、それぞれ平面視で細長いレーストラック形状を有し、コネクティングバー13の長手方向に沿って延びている。また、複数の追加の凹部16cは、コネクティングバー13の長手方向に沿って互いに間隔を空けて配置されている。追加の凹部16cは、各凹部16から離間しており、凹部16は、互いに隣接する一対の追加の凹部16c同士の間を通過している。
次に、図13を参照して第2の実施の形態について説明する。図13は第2の実施の形態によるリードフレーム10Aを示す平面図である。図13に示す第2の実施の形態は、リード部12の形状が異なるものであり、他の構成は上述した第1の実施の形態と略同一である。図13において、図1乃至図9に示す第1の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
次に、図16を参照して第3の実施の形態について説明する。図16は第3の実施の形態によるリードフレーム10Bを示す平面図である。図16に示す第3の実施の形態は、リード部12の形状が異なるものであり、他の構成は上述した第1の実施の形態と略同一である。図16において、図1乃至図9に示す第1の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
次に、図19を参照して第4の実施の形態について説明する。図19は第4の実施の形態によるリードフレーム10Cを示す平面図である。図19に示す第4の実施の形態は、リード部12の形状が異なるものであり、他の構成は上述した第1の実施の形態と略同一である。図19において、図1乃至図9に示す第1の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
10a パッケージ領域
11 ダイパッド
12 リード部
13 コネクティングバー
14 吊りリード
15 内部端子
16 凹部
17 外部端子
20 半導体装置
21 半導体素子
22 ボンディングワイヤ
23 封止樹脂
Claims (8)
- 半導体装置を製造するためのリードフレームにおいて、
ダイパッドと、
前記ダイパッドの周囲に設けられたリード部とを備え、
前記リード部の裏面のうち、少なくとも前記半導体装置の外周に対応する位置に凹部が形成され、
少なくとも前記凹部が形成された領域において、前記リード部の幅が前記リード部の長手方向に沿って変化するか、又は、前記凹部の幅が前記リード部の長手方向に沿って変化し、
少なくとも前記凹部が形成された領域において、前記リード部の裏面の幅が、前記リード部の内側から外側に向かって広くなっており、前記リード部の表面の幅が、前記リード部の内側から外側まで均一になっている、リードフレーム。 - 前記凹部の幅が、前記リード部の内側から外側に向かって広くなっている、請求項1記載のリードフレーム。
- 半導体装置を製造するためのリードフレームにおいて、
ダイパッドと、
前記ダイパッドの周囲に設けられたリード部とを備え、
前記リード部の裏面のうち、少なくとも前記半導体装置の外周に対応する位置に凹部が形成され、
少なくとも前記凹部が形成された領域において、前記リード部の幅が前記リード部の長手方向に沿って変化するか、又は、前記凹部の幅が前記リード部の長手方向に沿って変化し、
前記凹部の幅が、前記リード部の内側から外側に向かって狭くなっている、リードフレーム。 - 前記リード部が連結されたコネクティングバーを更に備え、前記コネクティングバーの裏面にコネクティングバー凹部が形成され、前記リード部の前記凹部と前記コネクティングバーの前記コネクティングバー凹部とが互いに繋がっている、請求項1乃至3のいずれか一項記載のリードフレーム。
- 半導体装置を製造するためのリードフレームにおいて、
ダイパッドと、
前記ダイパッドの周囲に設けられたリード部と、
前記リード部が連結されたコネクティングバーとを備え、
前記リード部の裏面のうち、少なくとも前記半導体装置の外周に対応する位置に凹部が形成され、
前記コネクティングバーの裏面にコネクティングバー凹部が形成され、
前記リード部の前記凹部と前記コネクティングバーの前記コネクティングバー凹部とが互いに繋がっており、
前記コネクティングバー凹部は、前記コネクティングバーのうち前記リード部が連結されている領域のみに設けられている、リードフレーム。 - 半導体装置において、
ダイパッドと、
前記ダイパッドの周囲に設けられたリード部と、
前記ダイパッド上に搭載された半導体素子と、
前記半導体素子と前記リード部とを電気的に接続する接続部材と、
前記ダイパッドと、前記リード部と、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備え、
前記リード部の裏面のうち、少なくとも前記封止樹脂の外周に対応する位置に凹部が形成され、
少なくとも前記凹部が形成された領域において、前記リード部の幅が前記リード部の長手方向に沿って変化するか、又は、前記凹部の幅が前記リード部の長手方向に沿って変化し、
少なくとも前記凹部が形成された領域において、前記リード部の裏面の幅が、前記リード部の内側から外側に向かって広くなっており、前記リード部の表面の幅が、前記リード部の内側から外側まで均一になっている、半導体装置。 - 半導体装置において、
ダイパッドと、
前記ダイパッドの周囲に設けられたリード部と、
前記ダイパッド上に搭載された半導体素子と、
前記半導体素子と前記リード部とを電気的に接続する接続部材と、
前記ダイパッドと、前記リード部と、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備え、
前記リード部の裏面のうち、少なくとも前記封止樹脂の外周に対応する位置に凹部が形成され、
少なくとも前記凹部が形成された領域において、前記リード部の幅が前記リード部の長手方向に沿って変化するか、又は、前記凹部の幅が前記リード部の長手方向に沿って変化し、
前記凹部の幅が、前記リード部の内側から外側に向かって狭くなっている、半導体装置。 - 半導体装置の製造方法において、
請求項1乃至5のいずれか一項記載のリードフレームを準備する工程と、
前記リードフレームの前記ダイパッド上に半導体素子を搭載する工程と、
前記半導体素子と前記リード部とを接続部材により電気的に接続する工程と、
前記ダイパッドと、前記リード部と、前記半導体素子と、前記接続部材とを封止樹脂により封止する工程とを備えた、半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017169863A JP6946870B2 (ja) | 2017-09-04 | 2017-09-04 | リードフレーム、半導体装置、および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017169863A JP6946870B2 (ja) | 2017-09-04 | 2017-09-04 | リードフレーム、半導体装置、および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019047004A JP2019047004A (ja) | 2019-03-22 |
JP6946870B2 true JP6946870B2 (ja) | 2021-10-13 |
Family
ID=65814660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017169863A Active JP6946870B2 (ja) | 2017-09-04 | 2017-09-04 | リードフレーム、半導体装置、および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6946870B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7311226B2 (ja) * | 2019-10-02 | 2023-07-19 | 大口マテリアル株式会社 | リードフレーム |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002026222A (ja) * | 2000-07-03 | 2002-01-25 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置用リードフレーム |
JP2006073570A (ja) * | 2004-08-31 | 2006-03-16 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP2007165476A (ja) * | 2005-12-12 | 2007-06-28 | Mitsubishi Electric Corp | 表面実装部品 |
JP5285289B2 (ja) * | 2008-02-06 | 2013-09-11 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 回路装置およびその製造方法 |
JP2015072947A (ja) * | 2013-10-01 | 2015-04-16 | セイコーインスツル株式会社 | 半導体装置及びその製造方法 |
-
2017
- 2017-09-04 JP JP2017169863A patent/JP6946870B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019047004A (ja) | 2019-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7044142B2 (ja) | リードフレームおよびその製造方法 | |
JP6917010B2 (ja) | 半導体装置およびその製造方法 | |
JP6936963B2 (ja) | リードフレーム | |
JP7174363B2 (ja) | リードフレームおよび半導体装置 | |
JP6946870B2 (ja) | リードフレーム、半導体装置、および半導体装置の製造方法 | |
JP6617955B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP6573157B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP6807050B2 (ja) | リードフレームおよび半導体装置 | |
JP7068640B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
JP7380750B2 (ja) | リードフレームおよび半導体装置 | |
JP6911377B2 (ja) | リードフレームおよび半導体装置 | |
JP2021150462A (ja) | リードフレーム、リードフレームの製造方法及び半導体装置の製造方法 | |
JP6788825B2 (ja) | リードフレームおよび半導体装置 | |
JP7365588B2 (ja) | リードフレームおよび半導体装置 | |
JP7064721B2 (ja) | リードフレームおよび半導体装置 | |
JP7215110B2 (ja) | リードフレームおよび半導体装置 | |
JP6465394B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP7081702B2 (ja) | リードフレームおよび半導体装置 | |
JP6967190B2 (ja) | リードフレーム | |
JP7249533B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
JP7223347B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
JP6842649B2 (ja) | リードフレームおよび半導体装置 | |
JP6807043B2 (ja) | リードフレームおよび半導体装置 | |
JP2021158211A (ja) | リードフレーム及びその製造方法、並びに半導体装置及びその製造方法 | |
JP2019047036A (ja) | リードフレームおよび半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200728 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210601 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210728 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210817 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210830 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6946870 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |