JP6946870B2 - リードフレーム、半導体装置、および半導体装置の製造方法 - Google Patents

リードフレーム、半導体装置、および半導体装置の製造方法 Download PDF

Info

Publication number
JP6946870B2
JP6946870B2 JP2017169863A JP2017169863A JP6946870B2 JP 6946870 B2 JP6946870 B2 JP 6946870B2 JP 2017169863 A JP2017169863 A JP 2017169863A JP 2017169863 A JP2017169863 A JP 2017169863A JP 6946870 B2 JP6946870 B2 JP 6946870B2
Authority
JP
Japan
Prior art keywords
lead portion
recess
lead
width
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017169863A
Other languages
English (en)
Other versions
JP2019047004A (ja
Inventor
貫 正 雄 大
貫 正 雄 大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2017169863A priority Critical patent/JP6946870B2/ja
Publication of JP2019047004A publication Critical patent/JP2019047004A/ja
Application granted granted Critical
Publication of JP6946870B2 publication Critical patent/JP6946870B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、リードフレーム、半導体装置、および半導体装置の製造方法に関する。
近年、基板に実装される半導体装置の小型化および薄型化が要求されてきている。このような要求に対応すべく、従来、リードフレームを用い、その搭載面に搭載した半導体素子を封止樹脂によって封止するとともに、裏面側にリードの一部分を露出させて構成された、いわゆるQFN(Quad Flat Non-lead)タイプの半導体装置が種々提案されている。
また従来、半導体装置のリード部に、半導体装置の側面に向けて開口するディンプル(凹部)を設け、このディンプル内をめっきで濡らす技術が知られている(例えば特許文献1参照)。
米国特許第6608366号明細書
しかしながら、上述した半導体装置において、半導体装置を個片化するためにリード部を切断した際、ディンプルの内部にバリが残るという問題がある。この場合、バリによってディンプルが部分的に塞がり、めっきの接続不良が生じるおそれがある。
本発明はこのような点を考慮してなされたものであり、凹部を有するリード部と配線基板との接続信頼性を高めることが可能な、リードフレーム、半導体装置およびその製造方法を提供することを目的とする。
本発明は、半導体装置を製造するためのリードフレームにおいて、ダイパッドと、前記ダイパッドの周囲に設けられたリード部とを備え、前記リード部の裏面のうち、少なくとも前記半導体装置の外周に対応する位置に凹部が形成され、少なくとも前記凹部が形成された領域において、前記リード部の幅が前記リード部の長手方向に沿って変化するか、又は、前記凹部の幅が前記リード部の長手方向に沿って変化する、リードフレームである。
本発明は、少なくとも前記凹部が形成された領域において、前記リード部の幅が、前記リード部の内側から外側に向かって広くなっている、リードフレームである。
本発明は、少なくとも前記凹部が形成された領域において、前記リード部の裏面の幅が、前記リード部の内側から外側に向かって広くなっており、前記リード部の表面の幅が、前記リード部の内側から外側まで均一になっている、リードフレームである。
本発明は、前記凹部の幅が、前記リード部の内側から外側に向かって広くなっている、リードフレームである。
本発明は、前記凹部の幅が、前記リード部の内側から外側に向かって狭くなっている、リードフレームである。
本発明は、前記リード部が連結されたコネクティングバーを更に備え、前記コネクティングバーの裏面にコネクティングバー凹部が形成され、前記リード部の前記凹部と前記コネクティングバーの前記コネクティングバー凹部とが互いに繋がっている、リードフレームである。
本発明は、半導体装置を製造するためのリードフレームにおいて、ダイパッドと、前記ダイパッドの周囲に設けられたリード部と、前記リード部が連結されたコネクティングバーとを備え、前記リード部の裏面のうち、少なくとも前記半導体装置の外周に対応する位置に凹部が形成され、前記コネクティングバーの裏面にコネクティングバー凹部が形成され、前記リード部の前記凹部と前記コネクティングバーの前記コネクティングバー凹部とが互いに繋がっている、リードフレームである。
本発明は、半導体装置において、ダイパッドと、前記ダイパッドの周囲に設けられたリード部と、前記ダイパッド上に搭載された半導体素子と、前記半導体素子と前記リード部とを電気的に接続する接続部材と、前記ダイパッドと、前記リード部と、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備え、前記リード部の裏面のうち、少なくとも前記封止樹脂の外周に対応する位置に凹部が形成され、少なくとも前記凹部が形成された領域において、前記リード部の幅が前記リード部の長手方向に沿って変化するか、又は、前記凹部の幅が前記リード部の長手方向に沿って変化する、半導体装置である。
本発明は、半導体装置の製造方法において、前記リードフレームを準備する工程と、前記リードフレームの前記ダイパッド上に半導体素子を搭載する工程と、前記半導体素子と前記リード部とを接続部材により電気的に接続する工程と、前記ダイパッドと、前記リード部と、前記半導体素子と、前記接続部材とを封止樹脂により封止する工程とを備えた、半導体装置の製造方法である。
本発明によれば、凹部を有するリード部と配線基板との接続信頼性を高めることができる。
図1は、第1の実施の形態によるリードフレームを示す平面図。 図2は、第1の実施の形態によるリードフレームを示す底面図。 図3は、第1の実施の形態によるリードフレームを示す断面図(図1のIII−III線断面図)。 図4は、第1の実施の形態による半導体装置を示す平面図。 図5は、第1の実施の形態による半導体装置を示す断面図(図4のV−V線断面図)。 図6は、第1の実施の形態による半導体装置のリードを外側から見た状態を示す斜視図(図5のVI方向矢視図)。 図7(a)−(e)は、第1の実施の形態によるリードフレームの製造方法を示す断面図。 図8(a)−(e)は、第1の実施の形態による半導体装置の製造方法を示す断面図。 図9は、第1の実施の形態による半導体装置が配線基板に実装された状態を示す断面図。 図10(a)(b)は、それぞれ第1の実施の形態の変形例(変形例1)によるリードフレームのリード部を示す平面図及び底面図。 図11は、第1の実施の形態の変形例(変形例2)によるリードフレームのリード部を示す平面図。 図12は、第1の実施の形態の変形例(変形例3)によるリードフレームのリード部を示す平面図。 図13は、第2の実施の形態によるリードフレームを示す平面図。 図14は、第2の実施の形態の変形例によるリードフレームのリード部を示す平面図。 図15は、第2の実施の形態の他の変形例によるリードフレームのリード部を示す平面図。 図16は、第3の実施の形態によるリードフレームを示す平面図。 図17は、第3の実施の形態の変形例によるリードフレームのリード部を示す平面図。 図18は、第3の実施の形態の他の変形例によるリードフレームのリード部を示す平面図。 図19は、第4の実施の形態によるリードフレームを示す平面図。 図20は、第4の実施の形態の変形例によるリードフレームを示す平面図。
(第1の実施の形態)
以下、第1の実施の形態について、図1乃至図9を参照して説明する。なお、以下の各図において、同一部分には同一の符号を付しており、一部詳細な説明を省略する場合がある。
リードフレームの構成
まず、図1乃至図3により、本実施の形態による半導体装置を作製するためのリードフレームの概略について説明する。図1は、本実施の形態によるリードフレームの一部を示す平面図であり、図2は、本実施の形態によるリードフレームの一部を示す底面図であり、図3は、本実施の形態によるリードフレームを示す断面図である。
図1乃至図3に示すリードフレーム10は、半導体装置20(図4および図5)を作製する際に用いられるものである。このようなリードフレーム10は、多列および多段に(マトリックス状に)配置された、複数のパッケージ領域10aを備えている。なお、図1および図2においては、1つのパッケージ領域10aを中心とする一部のみを図示している。
本明細書中、「内」、「内側」とは、各パッケージ領域10aにおいてダイパッド11の中心方向を向く側をいい、「外」、「外側」とは、各パッケージ領域10aにおいてダイパッド11の中心から離れる側(コネクティングバー13側)をいう。また、「表面」とは、半導体素子21が搭載される側の面をいい、「裏面」とは、「表面」の反対側の面であって外部の配線基板80(図9参照)に接続される側の面をいう。
また、本明細書中、ハーフエッチングとは、被エッチング材料をその厚み方向に途中までエッチングすることをいう。ハーフエッチング後の被エッチング材料の厚みは、ハーフエッチング前の被エッチング材料の厚みの例えば30%以上70%以下、好ましくは40%以上60%以下となる。なお、各図において、ハーフエッチングされた領域を網掛けで示している。
図1乃至図3に示すように、リードフレーム10は、半導体素子21(後述)を搭載する平面矩形状のダイパッド11と、ダイパッド11周囲に設けられ、半導体素子21と外部の配線基板80(図9参照)とを接続する複数の細長いリード部12とを備えている。なお、パッケージ領域10aは、それぞれ半導体装置20(後述)に対応する領域であり、図1および図2において仮想線の内側に位置する領域である。また、図1および図2おいて、上記仮想線は、半導体装置20の外周20b(後述)に対応している。本実施の形態において、リードフレーム10は、複数のパッケージ領域10aを含んでいるが、これに限らず、リードフレーム10に1つのパッケージ領域10aのみが形成されていても良い。
複数のパッケージ領域10aは、コネクティングバー(支持部材)13を介して互いに連結されている。このコネクティングバー13は、ダイパッド11とリード部12とを支持するものであり、X方向およびY方向に沿ってそれぞれ延びている。ここで、X方向、Y方向とは、リードフレーム10の面内において、ダイパッド11の各辺に平行な二方向であり、X方向とY方向とは互いに直交している。また、Z方向は、X方向及びY方向の両方に対して垂直な方向である。
ダイパッド11は、平面略正方形形状を有しており、その表面には、後述する半導体素子21が搭載される。ダイパッド11の平面形状は、正方形に限らず、長方形等の多角形としても良い。また、ダイパッド11の四つのコーナー部にはそれぞれ吊りリード14が連結されており、ダイパッド11は、この4本の吊りリード14を介してコネクティングバー13に連結支持されている。各吊りリード14は、その全域にわたりハーフエッチングにより裏面側から薄肉に形成されている。しかしながら、これに限らず、吊りリード14の一部のみが裏面側から薄肉化されていても良く、吊りリード14の全体が薄肉化されていなくても良い。
各コネクティングバー13は、パッケージ領域10aの周囲であってパッケージ領域10aよりも外側に配置されている。コネクティングバー13は、細長い棒形状を有している。またコネクティングバー13には、複数のリード部12がコネクティングバー13の長手方向に沿って間隔を空けて連結されている。なお、コネクティングバー13は、薄肉化(ハーフエッチング)されることなく、加工前の金属基板(後述する金属基板31)と同一の厚みを有している。
ダイパッド11は、中央に位置するダイパッド厚肉部11aと、ダイパッド厚肉部11aの周縁全周にわたって形成されたダイパッド薄肉部11bとを有している。このうちダイパッド厚肉部11aは、ハーフエッチングされておらず、加工前の金属基板(後述する金属基板31)と同一の厚みを有している。具体的には、ダイパッド厚肉部11aの厚みは、半導体装置20の構成にもよるが、80μm以上200μm以下とすることができる。一方、ダイパッド薄肉部11bは、ハーフエッチングにより裏面側から薄肉に形成されている。このようにダイパッド薄肉部11bを設けたことにより、ダイパッド11が封止樹脂23(後述)から離脱しにくくすることができる。
各リード部12は、後述するようにボンディングワイヤ22を介して半導体素子21に接続されるものであり、ダイパッド11との間に空間を介して配置されている。各リード部12の基端部は、コネクティングバー13に連結されている。各リード部12は、それぞれ当該リード部12が連結されるコネクティングバー13の長手方向に対して垂直に延びている。この場合、複数のリード部12の形状は全て互いに同一であるが、これに限らず、複数のリード部12の形状が互いに異なっていても良い。
複数のリード部12は、上述したように、ダイパッド11の周囲においてコネクティングバー13の長手方向に沿って互いに間隔を空けて配置されている。隣接するリード部12同士は、半導体装置20(後述)の製造後に互いに電気的に絶縁される形状となっている。また、リード部12は、半導体装置20の製造後にダイパッド11とも電気的に絶縁される形状となっている。
リード部12の裏面12fには、それぞれ配線基板80に電気的に接続される外部端子17が形成されている。各外部端子17は、半導体装置20の製造後に、それぞれ半導体装置20から外方に露出するようになっている。この場合、外部端子17は、ダイパッド11の各辺に沿って平面視で1列に配置されている。
また、各リード部12の表面12dには内部端子15が形成されている。内部端子15は、後述するようにボンディングワイヤ22を介して半導体素子21に電気的に接続される領域となっている。このため、内部端子15上には、ボンディングワイヤ22との密着性を向上させるめっき部が設けられていても良い。
本実施の形態において、リード部12の裏面12fのうち、少なくとも半導体装置20の外周20b(図4参照)に対応する位置に、凹部(ディンプル)16が形成されている。すなわち、半導体装置20の外周20bに対応する線が、凹部16を横切っている。この凹部16は平面視で細長いレーストラック形状を有し、リード部12の長手方向に沿って延びている。凹部16の幅W1は、その両端部16a、16bに位置する略半円状の部分を除き、リード部12の長手方向に沿って均一となっている。なお、凹部16の平面形状は、矩形形状、円形状、楕円形状等としても良い。
凹部16は、リード部12の裏面12fから厚み方向(Z方向)の途中まで凹む非貫通凹部から構成されている。すなわち凹部16は、ハーフエッチングにより裏面12f側から薄肉化されることにより形成されており、その深さは、リード部12の厚みの30%以上70%以下、好ましくは40%以上60%以下である。なお、凹部16の表面側は薄肉化されておらず、リード部12の表面12dと同一平面上に位置している。
また、凹部16は、リード部12の先端(ダイパッド11側端部)とリード部12の基端(コネクティングバー13側端部)との間に延びている。すなわち、凹部16の内端部16aは、平面視で内部端子15よりも外側に位置し、凹部16の外端部16bは、コネクティングバー13に接するか、又はコネクティングバー13よりも内側に位置する。
なお、凹部16の長さL1は、リード部12の長さL2の35%以上80%以下とすることが好ましく、凹部16の幅W1は、リード部12の最大幅W2の30%以上80%以下とすることが好ましい。
また、リード部12は、少なくとも凹部16が形成された領域A(リード部12の長手方向において凹部16と重なる領域)において、その幅がリード部12の長手方向に沿って変化している。この場合、リード部12の幅は、リード部12の内側から外側に向かって広くなっており、凹部16の内端部16aにおけるリード部12の幅W3よりも、凹部16の外端部16bにおけるリード部12の幅W2の方が広い。換言すれば、半導体装置20の外周20bに対応する線(仮想線)の内側におけるリード部12の幅よりも、外周20bに対応する線(仮想線)の外側におけるリード部12の幅の方が広くなっている。
リード部12の平面形状は、内側に位置する略半円形状部と、外側に位置する略台形状部とを組み合わせた形状を有しており、全体として平面略ロケット形状を有している。この場合、リード部12の外周の形状は、表面12dと裏面12fとで互いに同一となっている。すなわちリード部12の表面12dと裏面12fの両方において、平面略ロケット形状を有し、かつリード部12の幅が、その内側から外側に向かって広くなっている。
以上説明したリードフレーム10は、全体として銅、銅合金、42合金(Ni42%のFe合金)等の金属から構成されている。また、リードフレーム10の厚みは、製造する半導体装置20の構成にもよるが、80μm以上200μm以下とすることができる。
なお、本実施の形態において、リード部12は、ダイパッド11の4辺全てに沿って配置されているが、これに限られるものではなく、例えばダイパッド11の対向する2辺のみに沿って配置されていても良い。
半導体装置の構成
次に、図4および図5により、本実施の形態による半導体装置について説明する。図4および図5は、本実施の形態による半導体装置(QFNタイプ)を示す図である。
図4および図5に示すように、半導体装置(半導体パッケージ)20は、ダイパッド11と、ダイパッド11の周囲に配置された複数のリード部12と、ダイパッド11上に搭載された半導体素子21と、リード部12と半導体素子21とを電気的に接続する複数のボンディングワイヤ(接続部材)22とを備えている。また、ダイパッド11、リード部12、半導体素子21およびボンディングワイヤ22は、封止樹脂23によって樹脂封止されている。
ダイパッド11及びリード部12は、上述したリードフレーム10から作製されたものである。このうちリード部12は、その表面12d及び側面12eが封止樹脂23によって覆われる一方、その裏面12fは封止樹脂23から外方に露出している。
各リード部12の裏面のうち、封止樹脂23の外周23b(半導体装置20の外周20b)に対応する位置に、それぞれ凹部16が形成されている。各凹部16は、平面視でリード部12の長手方向に沿って細長い形状を有している。また、凹部16は、リード部12の裏面12f側に開口するとともに、リード部12の外面12gにも開口している。このため、リード部12の外面12gは、半導体装置20の外側から見た場合、逆凹形状(逆U字形状)を有している(図6参照)。なお、封止樹脂23は凹部16内には充填されていない。
また、図4に示すように、少なくとも凹部16が形成された領域A(リード部12の長手方向において凹部16と重なる領域)において、リード部12の幅がリード部12の長手方向に沿って変化している。この場合、リード部12の幅は、リード部12の内側から外側に向かって広くなっている。すなわち凹部16の内端部16aにおけるリード部12の幅よりも、半導体装置20の外周20bにおけるリード部12の幅の方が広くなっている。
このほか、ダイパッド11及びリード部12の構成は、半導体装置20に含まれない領域を除き、上述した図1乃至図3に示すものと同様であるため、ここでは詳細な説明を省略する。
半導体素子21としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。この半導体素子21は、各々ボンディングワイヤ22が取り付けられる複数の電極21aを有している。また、半導体素子21は、例えばダイボンディングペースト等の接着剤24により、ダイパッド11の表面に固定されている。
各ボンディングワイヤ22は、例えば金、銅等の導電性の良い材料からなっている。各ボンディングワイヤ22は、それぞれその一端が半導体素子21の電極21aに接続されるとともに、その他端が各リード部12の内部端子15にそれぞれ接続されている。なお、内部端子15には、ボンディングワイヤ22と密着性を向上させるめっき部が設けられていても良い。
封止樹脂23としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはPPS樹脂等の熱可塑性樹脂を用いることができる。封止樹脂23全体の厚みは、300μm以上1200μm以下程度とすることができる。また、封止樹脂23は、平面視で正方形又は長方形状であり、その外周23bの一辺(半導体装置20の外周20bの一辺)は、例えば6mm以上16mm以下することができる。なお、図4において、封止樹脂23のうち、ダイパッド11及びリード部12よりも表面側に位置する部分の表示を省略している。
リードフレームの製造方法
次に、図1乃至図3に示すリードフレーム10の製造方法について、図7(a)−(e)を用いて説明する。なお、図7(a)−(e)は、リードフレーム10の製造方法を示す断面図(図3に対応する図)である。
まず図7(a)に示すように、平板状の金属基板31を準備する。この金属基板31としては、銅、銅合金、42合金(Ni42%のFe合金)等の金属からなる基板を使用することができる。なお金属基板31は、その両面に対して脱脂等を行い、洗浄処理を施したものを使用することが好ましい。
次に、金属基板31の表裏全体にそれぞれ感光性レジスト32a、33aを塗布し、これを乾燥する(図7(b))。なお感光性レジスト32a、33aとしては、従来公知のものを使用することができる。
続いて、この金属基板31に対してフォトマスクを介して露光し、現像することにより、所望の開口部32b、33bを有するエッチング用レジスト層32、33を形成する(図7(c))。
次に、エッチング用レジスト層32、33を耐腐蝕膜として金属基板31に腐蝕液でエッチングを施す(図7(d))。これにより、ダイパッド11及びリード部12の外形が形成される。このとき、リード部12の裏面12fからハーフエッチングされることにより、リード部12の裏面12fに凹部16が形成される。なお、腐蝕液は、使用する金属基板31の材質に応じて適宜選択することができ、例えば、金属基板31として銅を用いる場合、通常、塩化第二鉄水溶液を使用し、金属基板31の両面からスプレーエッチングを行うことができる。
その後、エッチング用レジスト層32、33を剥離して除去することにより、図1乃至図3に示すリードフレーム10が得られる。(図7(e))。
半導体装置の製造方法
次に、図4および図5に示す半導体装置20の製造方法について、図8(a)−(e)を用いて説明する。
まず、例えば図7(a)−(e)に示す方法により、リードフレーム10を作製する(図8(a))。
次に、リードフレーム10のダイパッド11上に、半導体素子21を搭載する。この場合、例えばダイボンディングペースト等の接着剤24を用いて、半導体素子21をダイパッド11上に載置して固定する(ダイアタッチ工程)(図8(b))。
次に、半導体素子21の各電極21aと、各リード部12の内部端子15とを、それぞれボンディングワイヤ(接続部材)22によって互いに電気的に接続する(ワイヤボンディング工程)(図8(c))。
次に、リードフレーム10に対して熱硬化性樹脂または熱可塑性樹脂を射出成形またはトランスファ成形することにより、封止樹脂23を形成する(樹脂封止工程)(図8(d))。このようにして、ダイパッド11、リード部12、半導体素子21およびボンディングワイヤ22を封止する。このとき、リード部12は、その表面12d及び側面12eが封止樹脂23によって覆われる一方、裏面12fは封止樹脂23から外方に露出する。また、リード部12の凹部16は、封止樹脂23が充填されることなく、裏面12f側に開口する。
この樹脂封止工程の後、電解めっきを施すことにより、リード部12の裏面12f及び凹部16に半田めっき層を形成しても良い。
次いで、各半導体素子21間の封止樹脂23をダイシングすることにより、リードフレーム10を各半導体装置20に分離する。この際、例えばダイヤモンド砥石からなるブレード(図示せず)を回転させながら、各半導体装置20間のリードフレーム10および封止樹脂23を切断しても良い。
このようにして、リードフレーム10が半導体装置20毎に分離され、図4および図5に示す半導体装置20が得られる(図8(e))。
その後、半導体装置20は配線基板80に接続される(図9参照)。このとき、リード部12の裏面12f、外面12g及び凹部16に設けられた半田めっきが、半田フィレット39を形成する。本実施の形態においては、リード部12の幅が、リード部12の内側から外側に向かって広くなっているので、リード部12の裏面12f及び外面12gの面積が広く確保されている。このため、半田フィレット39を安定して形成することが可能となる。これにより、リード部12と配線基板80とを安定して接続することができ、半導体装置20の接続信頼性を向上することができる。また、半田フィレット39が凹部16の内部に充填されるので、外観検査時にリード部12と配線基板80とが接続されたことを容易に確認することができる。
以上説明したように、本実施の形態によれば、リード部12の裏面12fのうち、少なくとも半導体装置20の外周20bに対応する位置に凹部16が形成され、この凹部16が形成された領域Aにおいて、リード部12の幅がリード部12の長手方向に沿って変化している。とりわけ、リード部12の幅が、リード部12の内側から外側に向かって広くなっている。これにより、半導体装置20が配線基板80に実装されたとき、リード部12と配線基板80とを広い範囲で接合することができ、リード部12と配線基板80との接続信頼性を高めることができる。
また、仮に半導体装置20を個片化するためにリード部12を切断した際(図8(e))、凹部16の内部にバリが残ったとしても、リード部12と配線基板80とを広い範囲で接合することができる。このため、凹部16内のバリによって、めっきの接続不良が生じることを抑制することができる。
変形例
次に、図10乃至図12により、本実施の形態によるリードフレーム10の各変形例について説明する。図10乃至図12に示す変形例は、リード部12の構成が異なるものであり、他の構成は、図1乃至図9に示す実施の形態と略同一である。図10乃至図12において、図1乃至図9と同一部分には同一の符号を付して詳細な説明は省略する。
(変形例1)
図10(a)(b)において、図1乃至図9に示す実施の形態と異なり、リード部12の形状が表面12dと裏面12fとで異なっている。すなわち、図10(b)に示すように、少なくとも凹部16が形成された領域Aにおいて、リード部12の裏面12fの幅が、リード部12の内側から外側に向かって徐々に広くなっている。一方、図10(a)に示すように、少なくとも凹部16が形成された領域Aにおいて、リード部12の表面12dの幅は、リード部12の内側から外側まで均一になっている。この場合、リード部12の側面12eは、ハーフエッチングにより表面12d側から削られている。したがって、少なくともパッケージ領域10aの周縁(図10(a)(b)の仮想線)におけるリード部12の断面は、表面12d側から裏面12f側に向けて、徐々にその幅が太くなっている。
図10(a)(b)において、リード部12の裏面12fの幅が、リード部12の内側から外側に向かって広くなっているので、リード部12の裏面12fの面積を広くすることができる。これにより、半田フィレット39(図9参照)を安定して形成することが可能となる。一方、少なくともパッケージ領域10aの周縁において、リード部12の表面12dの幅が裏面12fの幅よりも狭いので、ダイシング時にリード部12から発生するバリの量を抑えることができる。
(変形例2)
図11において、図1乃至図9に示す実施の形態と異なり、リード部12の凹部16は、コネクティングバー13を横切って、隣接するパッケージ領域10aの対応するリード部12まで延びている。すなわち、凹部16は、対向する一対のリード部12と、当該一対のリード部12を連結するコネクティングバー13と、に跨がって延びている。この凹部16は、平面視で細長い形状を有し、コネクティングバー13の長手方向に直交する方向に沿って延びている。
図11において、リード部12の凹部16がコネクティングバー13まで延びているので、ダイシング時にリード部12から発生するバリの量を抑えることができる。また、ダイシングされる金属の量を減らし、ブレードの摩耗を抑えることができる。
(変形例3)
図12において、図11に示す凹部16に加え、コネクティングバー13に沿って複数の追加の凹部16cが形成されている。追加の凹部16cは、コネクティングバー13の裏面側に形成されている。この追加の凹部16cは、それぞれ平面視で細長いレーストラック形状を有し、コネクティングバー13の長手方向に沿って延びている。また、複数の追加の凹部16cは、コネクティングバー13の長手方向に沿って互いに間隔を空けて配置されている。追加の凹部16cは、各凹部16から離間しており、凹部16は、互いに隣接する一対の追加の凹部16c同士の間を通過している。
図12において、コネクティングバー13に追加の凹部16cを設けたことにより、ダイシング時にリード部12から発生するバリの量を抑えることができる。また、ダイシングされる金属の量を減らし、ブレードの摩耗を抑えることができる。
なお、図11および図12においても、図10(a)(b)と同様に、リード部12の形状を表面12dと裏面12fとで異ならせても良い。すなわち、リード部12の裏面12fの幅を内側から外側に向かって徐々に広げるとともに、リード部12の表面12dの幅を内側から外側まで均一にしても良い。
(第2の実施の形態)
次に、図13を参照して第2の実施の形態について説明する。図13は第2の実施の形態によるリードフレーム10Aを示す平面図である。図13に示す第2の実施の形態は、リード部12の形状が異なるものであり、他の構成は上述した第1の実施の形態と略同一である。図13において、図1乃至図9に示す第1の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
図13に示すリードフレーム10Aにおいて、各リード部12の裏面12fにそれぞれ凹部16Aが形成されている。この凹部16Aは、平面視で略三角形形状を有している。凹部16Aの幅は、リード部12の内側から外側に向かって徐々に広くなっている。
凹部16Aは、リード部12の裏面12fから厚み方向(Z方向)の途中まで凹む非貫通凹部から構成されている。この凹部16Aは、ハーフエッチングにより裏面12f側から薄肉化されることにより形成されており、その深さは、リード部12の厚みの30%以上70%以下、好ましくは40%以上60%以下である。また、凹部16Aの長さL3は、リード部12の長さL2の30%以上80%以下とすることが好ましく、凹部16Aの最大幅W4は、リード部12の最大幅W5の50%以上80%以下とすることが好ましい。
本実施の形態において、リード部12は、少なくとも凹部16Aが形成された領域A(リード部12の長手方向において凹部16Aと重なる領域)において、その幅が一定となっている。この場合、リード部12の平面形状は、内側に位置する略半円形状部と、外側に位置する略矩形状部とを組み合わせた形状を有している。すなわちリード部12の幅は、上記略半円形状部を除いて均一になっている。また、リード部12の外周の形状は、表面12dと裏面12fとで互いに同一となっている。
本実施の形態によれば、リード部12の裏面12fのうち、少なくとも半導体装置20の外周20bに対応する位置に凹部16Aが形成され、この凹部16Aが形成された領域Aにおいて、凹部16Aの幅がリード部12の長手方向に沿って変化している。具体的には、凹部16Aの幅が、リード部12の内側から外側に向かって広くなっている。これにより、半田めっきが凹部16Aを介してリード部12の内側から外側に向けて流れやすくなっており、半田フィレット39(図9参照)を安定して形成することが可能となる。この結果、リード部12と配線基板80との接続信頼性を高めることができる。
なお、本実施の形態において、図1乃至図9に示す実施の形態と同様に、少なくとも凹部16Aが形成された領域Aにおいて、リード部12の幅が内側から外側に向かって広くなっていても良い(図14参照)。
また、本実施の形態において、図10(a)(b)に示す実施の形態と同様に、リード部12の裏面12fの幅を内側から外側に向かって徐々に広げるとともに、リード部12の表面12dの幅を内側から外側まで均一にしても良い(図15参照)。
(第3の実施の形態)
次に、図16を参照して第3の実施の形態について説明する。図16は第3の実施の形態によるリードフレーム10Bを示す平面図である。図16に示す第3の実施の形態は、リード部12の形状が異なるものであり、他の構成は上述した第1の実施の形態と略同一である。図16において、図1乃至図9に示す第1の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
図16に示すリードフレーム10Bにおいて、リード部12の裏面12fに凹部16Bが形成されている。この凹部16Bは、平面視で略三角形形状を有している。凹部16Bの幅は、リード部12の外側から内側に向かって徐々に広くなっている。
凹部16Bは、リード部12の裏面12fから厚み方向(Z方向)の途中まで凹む非貫通凹部から構成されている。この凹部16Bは、ハーフエッチングにより裏面12f側から薄肉化されることにより形成されており、その深さは、リード部12の厚みの30%以上70%以下、好ましくは40%以上60%以下である。また、凹部16Bの長さL4は、リード部12の長さL2の30%以上80%以下とすることが好ましく、凹部16Bの最大幅W6は、リード部12の最大幅W5の50%以上80%以下とすることが好ましい。
本実施の形態において、リード部12の平面形状は、図13に示す第2の実施の形態の場合と同様である。すなわち、リード部12は、少なくとも凹部16Bが形成された領域A(リード部12の長手方向において凹部16Bと重なる領域)において、その幅が一定となっている。
本実施の形態によれば、リード部12の裏面12fのうち、少なくとも半導体装置20の外周20bに対応する位置に凹部16Bが形成され、この凹部16Bの幅が、リード部12の外側から内側に向かって広くなっている。これにより、リード部12の外面12g(図9参照)の面積を広く確保することができ、半田フィレット39を安定して形成することが可能となる。この結果、リード部12と配線基板80との接続信頼性を高めることができる。
なお、本実施の形態において、図1乃至図9に示す実施の形態と同様に、少なくとも凹部16Bが形成された領域Aにおいて、リード部12の幅が内側から外側に向かって広くなっていても良い(図17参照)。
また、本実施の形態において、図10(a)(b)に示す実施の形態と同様に、リード部12の裏面12fの幅を内側から外側に向かって徐々に広げるとともに、リード部12の表面12dの幅を内側から外側まで均一にしても良い(図18参照)。
(第4の実施の形態)
次に、図19を参照して第4の実施の形態について説明する。図19は第4の実施の形態によるリードフレーム10Cを示す平面図である。図19に示す第4の実施の形態は、リード部12の形状が異なるものであり、他の構成は上述した第1の実施の形態と略同一である。図19において、図1乃至図9に示す第1の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
図19に示すリードフレーム10Cにおいて、リード部12の裏面12fのうち、少なくとも半導体装置20の外周20b(仮想線)に対応する位置に、凹部16Cが形成されている。すなわち、半導体装置20の外周20bに対応する線が、凹部16Cを横切っている。この凹部16Cは平面視で細長い矩形形状を有し、リード部12の長手方向に沿って延びている。凹部16Cの幅は、リード部12の長手方向に沿って均一となっている。
凹部16Cは、リード部12の裏面12fから厚み方向(Z方向)の途中まで凹む非貫通凹部から構成されている。すなわち凹部16Cは、ハーフエッチングにより裏面12f側から薄肉化されることにより形成されており、その深さは、リード部12の厚みの30%以上70%以下、好ましくは40%以上60%以下である。
凹部16Cは、平面視でリード部12の先端(ダイパッド11側端部)よりも外側の位置からコネクティングバー13に接する位置まで延びている。また、凹部16Cは、リード部12の幅方向略中央部に位置している。
図19において、コネクティングバー13の裏面には、コネクティングバー凹部13aが形成されている。このコネクティングバー凹部13aは、平面視で細長い矩形形状を有し、コネクティングバー13の長手方向に沿ってその全域にわたって延びている。コネクティングバー凹部13aは、コネクティングバー13の裏面から厚み方向(Z方向)の途中まで凹む非貫通凹部から構成されている。すなわち凹部16Cは、ハーフエッチングにより裏面12f側から薄肉化されることにより形成されており、その深さは、凹部16Cの深さと略同一である。コネクティングバー凹部13aは、コネクティングバー13の幅方向略中央部に位置している。
本実施の形態において、リード部12の凹部16Cと、コネクティングバー13のコネクティングバー凹部13aとが、互いに繋がっている。すなわち、1つのコネクティングバー凹部13aには、複数の凹部16Cが連結されている。
本実施の形態において、リード部12は、少なくとも凹部16Cが形成された領域A(リード部12の長手方向において凹部16Cと重なる領域)において、その幅が一定となっている。なお、リード部12の平面形状は矩形形状からなっている。
本実施の形態によれば、リード部12の凹部16Cとコネクティングバー13のコネクティングバー凹部13aとが互いに繋がっている。これにより、リードフレーム10Cをエッチングにより作製する際(図7(d)参照)、コネクティングバー凹部13aを介して各リード部12の凹部16Cにエッチング液を流しやすくすることができる。これにより、凹部16C内でのエッチング液の置換性を向上させ、凹部16Cの形状を安定して形成することができる。
なお、上記において、コネクティングバー凹部13aは、コネクティングバー13の長手方向全域にわたって形成されているが、これに限られるものではない。例えば図20に示すように、コネクティングバー凹部13aは、コネクティングバー13のうちリード部12が連結されている領域のみに設けても良い。この場合、凹部16C内でのエッチング液の置換性を向上させつつ、コネクティングバー13の強度を保持することができる。
また、本実施の形態において、図1乃至図9に示す実施の形態と同様に、少なくとも凹部16Cが形成された領域Aにおいて、リード部12の幅が内側から外側に向かって広くなっていても良い。
また、本実施の形態において、図10(a)(b)に示す実施の形態と同様に、リード部12の裏面12fの幅を内側から外側に向かって徐々に広げるとともに、リード部12の表面12dの幅を内側から外側まで均一にしても良い。
上記各実施の形態及び変形例に開示されている複数の構成要素を必要に応じて適宜組合せることも可能である。あるいは、上記各実施の形態及び変形例に示される全構成要素から幾つかの構成要素を削除してもよい。
10 リードフレーム
10a パッケージ領域
11 ダイパッド
12 リード部
13 コネクティングバー
14 吊りリード
15 内部端子
16 凹部
17 外部端子
20 半導体装置
21 半導体素子
22 ボンディングワイヤ
23 封止樹脂

Claims (8)

  1. 半導体装置を製造するためのリードフレームにおいて、
    ダイパッドと、
    前記ダイパッドの周囲に設けられたリード部とを備え、
    前記リード部の裏面のうち、少なくとも前記半導体装置の外周に対応する位置に凹部が形成され、
    少なくとも前記凹部が形成された領域において、前記リード部の幅が前記リード部の長手方向に沿って変化するか、又は、前記凹部の幅が前記リード部の長手方向に沿って変化し、
    少なくとも前記凹部が形成された領域において、前記リード部の裏面の幅が、前記リード部の内側から外側に向かって広くなっており、前記リード部の表面の幅が、前記リード部の内側から外側まで均一になっている、リードフレーム。
  2. 前記凹部の幅が、前記リード部の内側から外側に向かって広くなっている、請求項1記載のリードフレーム。
  3. 半導体装置を製造するためのリードフレームにおいて、
    ダイパッドと、
    前記ダイパッドの周囲に設けられたリード部とを備え、
    前記リード部の裏面のうち、少なくとも前記半導体装置の外周に対応する位置に凹部が形成され、
    少なくとも前記凹部が形成された領域において、前記リード部の幅が前記リード部の長手方向に沿って変化するか、又は、前記凹部の幅が前記リード部の長手方向に沿って変化し、
    前記凹部の幅が、前記リード部の内側から外側に向かって狭くなっている、リードフレーム。
  4. 前記リード部が連結されたコネクティングバーを更に備え、前記コネクティングバーの裏面にコネクティングバー凹部が形成され、前記リード部の前記凹部と前記コネクティングバーの前記コネクティングバー凹部とが互いに繋がっている、請求項1乃至のいずれか一項記載のリードフレーム。
  5. 半導体装置を製造するためのリードフレームにおいて、
    ダイパッドと、
    前記ダイパッドの周囲に設けられたリード部と、
    前記リード部が連結されたコネクティングバーとを備え、
    前記リード部の裏面のうち、少なくとも前記半導体装置の外周に対応する位置に凹部が形成され、
    前記コネクティングバーの裏面にコネクティングバー凹部が形成され、
    前記リード部の前記凹部と前記コネクティングバーの前記コネクティングバー凹部とが互いに繋がっており、
    前記コネクティングバー凹部は、前記コネクティングバーのうち前記リード部が連結されている領域のみに設けられている、リードフレーム。
  6. 半導体装置において、
    ダイパッドと、
    前記ダイパッドの周囲に設けられたリード部と、
    前記ダイパッド上に搭載された半導体素子と、
    前記半導体素子と前記リード部とを電気的に接続する接続部材と、
    前記ダイパッドと、前記リード部と、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備え、
    前記リード部の裏面のうち、少なくとも前記封止樹脂の外周に対応する位置に凹部が形成され、
    少なくとも前記凹部が形成された領域において、前記リード部の幅が前記リード部の長手方向に沿って変化するか、又は、前記凹部の幅が前記リード部の長手方向に沿って変化し、
    少なくとも前記凹部が形成された領域において、前記リード部の裏面の幅が、前記リード部の内側から外側に向かって広くなっており、前記リード部の表面の幅が、前記リード部の内側から外側まで均一になっている、半導体装置。
  7. 半導体装置において、
    ダイパッドと、
    前記ダイパッドの周囲に設けられたリード部と、
    前記ダイパッド上に搭載された半導体素子と、
    前記半導体素子と前記リード部とを電気的に接続する接続部材と、
    前記ダイパッドと、前記リード部と、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備え、
    前記リード部の裏面のうち、少なくとも前記封止樹脂の外周に対応する位置に凹部が形成され、
    少なくとも前記凹部が形成された領域において、前記リード部の幅が前記リード部の長手方向に沿って変化するか、又は、前記凹部の幅が前記リード部の長手方向に沿って変化し、
    前記凹部の幅が、前記リード部の内側から外側に向かって狭くなっている、半導体装置。
  8. 半導体装置の製造方法において、
    請求項1乃至のいずれか一項記載のリードフレームを準備する工程と、
    前記リードフレームの前記ダイパッド上に半導体素子を搭載する工程と、
    前記半導体素子と前記リード部とを接続部材により電気的に接続する工程と、
    前記ダイパッドと、前記リード部と、前記半導体素子と、前記接続部材とを封止樹脂により封止する工程とを備えた、半導体装置の製造方法。
JP2017169863A 2017-09-04 2017-09-04 リードフレーム、半導体装置、および半導体装置の製造方法 Active JP6946870B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017169863A JP6946870B2 (ja) 2017-09-04 2017-09-04 リードフレーム、半導体装置、および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017169863A JP6946870B2 (ja) 2017-09-04 2017-09-04 リードフレーム、半導体装置、および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019047004A JP2019047004A (ja) 2019-03-22
JP6946870B2 true JP6946870B2 (ja) 2021-10-13

Family

ID=65814660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017169863A Active JP6946870B2 (ja) 2017-09-04 2017-09-04 リードフレーム、半導体装置、および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6946870B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7311226B2 (ja) * 2019-10-02 2023-07-19 大口マテリアル株式会社 リードフレーム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026222A (ja) * 2000-07-03 2002-01-25 Dainippon Printing Co Ltd 樹脂封止型半導体装置用リードフレーム
JP2006073570A (ja) * 2004-08-31 2006-03-16 Renesas Technology Corp 半導体装置及びその製造方法
JP2007165476A (ja) * 2005-12-12 2007-06-28 Mitsubishi Electric Corp 表面実装部品
JP5285289B2 (ja) * 2008-02-06 2013-09-11 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
JP2015072947A (ja) * 2013-10-01 2015-04-16 セイコーインスツル株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2019047004A (ja) 2019-03-22

Similar Documents

Publication Publication Date Title
JP7044142B2 (ja) リードフレームおよびその製造方法
JP6917010B2 (ja) 半導体装置およびその製造方法
JP6936963B2 (ja) リードフレーム
JP7174363B2 (ja) リードフレームおよび半導体装置
JP6946870B2 (ja) リードフレーム、半導体装置、および半導体装置の製造方法
JP6617955B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6573157B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6807050B2 (ja) リードフレームおよび半導体装置
JP7068640B2 (ja) リードフレームおよび半導体装置の製造方法
JP7380750B2 (ja) リードフレームおよび半導体装置
JP6911377B2 (ja) リードフレームおよび半導体装置
JP2021150462A (ja) リードフレーム、リードフレームの製造方法及び半導体装置の製造方法
JP6788825B2 (ja) リードフレームおよび半導体装置
JP7365588B2 (ja) リードフレームおよび半導体装置
JP7064721B2 (ja) リードフレームおよび半導体装置
JP7215110B2 (ja) リードフレームおよび半導体装置
JP6465394B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP7081702B2 (ja) リードフレームおよび半導体装置
JP6967190B2 (ja) リードフレーム
JP7249533B2 (ja) リードフレームおよび半導体装置の製造方法
JP7223347B2 (ja) リードフレームおよび半導体装置の製造方法
JP6842649B2 (ja) リードフレームおよび半導体装置
JP6807043B2 (ja) リードフレームおよび半導体装置
JP2021158211A (ja) リードフレーム及びその製造方法、並びに半導体装置及びその製造方法
JP2019047036A (ja) リードフレームおよび半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210830

R150 Certificate of patent or registration of utility model

Ref document number: 6946870

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150