JP6807050B2 - リードフレームおよび半導体装置 - Google Patents
リードフレームおよび半導体装置 Download PDFInfo
- Publication number
- JP6807050B2 JP6807050B2 JP2016202842A JP2016202842A JP6807050B2 JP 6807050 B2 JP6807050 B2 JP 6807050B2 JP 2016202842 A JP2016202842 A JP 2016202842A JP 2016202842 A JP2016202842 A JP 2016202842A JP 6807050 B2 JP6807050 B2 JP 6807050B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- pad
- corner
- lead frame
- die pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
まず、図1乃至図6により、本実施の形態によるリードフレームの概略について説明する。図1乃至図6は、本実施の形態によるリードフレームを示す図である。
次に、図7および図8により、本実施の形態による半導体装置について説明する。図7および図8は、本実施の形態による半導体装置(DR−QFN(Dual Row QFN)タイプ)を示す図である。
次に、図1乃至図6に示すリードフレーム10の製造方法について、図9(a)−(e)を用いて説明する。なお、図9(a)−(e)は、リードフレーム10の製造方法を示す断面図(図3に対応する図)である。
次に、図7および図8に示す半導体装置20の製造方法について、図10(a)−(e)を用いて説明する。
次に、図11乃至図19により、本実施の形態によるリードフレームの変形例について説明する。図11乃至図19において、図1乃至図10に示す実施の形態と同一部分には同一の符号を付して、詳細な説明は省略する。
図11(a)(b)は、本実施の形態の変形例(変形例1)を示す図である。図11(a)(b)において、コーナーパッド18の裏面に、非貫通孔41が形成されている。非貫通孔41は、ハーフエッチングにより裏面側から形成されたものであり、表面側までは貫通していない。非貫通孔41の深さは、コーナーパッド18の厚みの例えば30%以上70%以下である。なお、非貫通孔41におけるコーナーパッド18の厚みは、薄肉領域14aの厚みと略同一の厚みであっても良い。非貫通孔41の平面形状は、円形状であるが、これに限らず、正方形、長方形等の多角形、又は楕円形等としても良い。また非貫通孔41は、単位リードフレーム10aの外周縁(すなわち半導体装置20の外周縁)よりも内側に位置し、かつ全周にわたりコーナーパッド18の外周縁よりも内側に位置している。図11(a)(b)において、コーナーパッド18の裏面に非貫通孔41を設けたことにより、コーナーパッド18の裏面と半田との接触面積が増加し、半導体装置20を実装基板に対してより強固に接着することができる。
図12(a)(b)は、本実施の形態の変形例(変形例2)を示す図である。図12(a)(b)において、コーナーパッド18の裏面に、切欠部42が形成されている。切欠部42は、ハーフエッチングにより裏面側から形成されたものであり、表面側までは貫通していない。切欠部42の深さは、コーナーパッド18の厚みの例えば30%以上70%以下である。なお、切欠部42におけるコーナーパッド18の厚みは、薄肉領域14aの厚みと略同一の厚みであっても良い。切欠部42の平面形状は、円形状であるが、これに限らず、正方形、長方形等の多角形、又は楕円形等としても良い。この切欠部42は、非貫通孔41(変形例1)と異なり、単位リードフレーム10aの外周縁(すなわち半導体装置20の外周縁)の内側から外側まで位置している。すなわち、切欠部42は、その一部がコーナーパッド18内に位置するとともに、残りの部分は支持リード13内に位置している。図12(a)(b)において、コーナーパッド18の裏面に切欠部42を設けたことにより、コーナーパッド18の裏面と半田との接触面積が増加し、半導体装置20を実装基板に対してより強固に接着することができる。また、支持リード13をダイシングする際、ブレードと金属との接触面積を減らすことができるので、ブレードの負荷及び摩耗を軽減することができる。
図13は、本実施の形態の変形例(変形例3)を示す部分拡大底面図である。図13において、コーナーパッド18は、単位リードフレーム10aの外周縁(すなわち半導体装置20の外周縁)よりも内側に位置している。コーナーパッド18の外側(貫通孔14bの反対側)は、ハーフエッチングにより裏面側から薄肉に形成されている。またコーナーパッド18の外周縁と単位リードフレーム10aの外周縁との距離L1は、例えば50μm以上300μm以下とすることができる。この場合、半導体装置20のコーナー部にリードフレーム10を構成する金属が露出しないようにすることができる。これにより、支持リード13をダイシングするときのブレードの負荷及び摩耗を軽減することができる。
図14は、本実施の形態の変形例(変形例4)を示す部分拡大底面図である。図14において、吊りリード14の外側端部に、複数(3つ)のコーナーパッド18a〜18cが設けられている。この場合、吊りリード14には、単位リードフレーム10aの外周縁に位置するコーナーパッド18aと、コーナーパッド18aと端子部53、63との間に位置する2つのコーナーパッド18b、18cとが設けられている。これにより、半導体装置20の落下試験時にコーナー部に生じる応力を更に緩和することができる。なお、各吊りリード14に設けられるコーナーパッド18a〜18cの個数は、3つに限らず、2つ又は4つ以上としても良い。
図15は、本実施の形態の変形例(変形例5)を示す部分拡大底面図である。図15において、吊りリード14のうち、ダイパッド11とコーナーパッド18との間の位置に、薄肉領域14aよりも厚みの厚いダミーパッド43が設けられている。この場合、ダミーパッド43は、薄肉領域14aの途中であって、ダイパッド11とコーナーパッド18と中間位置よりもコーナーパッド18側に位置している。ダミーパッド43は、ハーフエッチングされておらず、加工前の金属基板31と同一の厚みを有し、薄肉領域14aから裏面側に突出している。ダミーパッド43の平面形状は正方形であり、その各辺は、X方向又はY方向に平行である。なお、コーナーパッド18の平面形状は、正方形に限らず、長方形等の多角形、あるいは、円形、楕円形等としても良い。またダミーパッド43は、コーナーパッド18と同一の平面形状であっても良く、異なる平面形状であっても良い。このように、吊りリード14にダミーパッド43を設けたことにより、コーナーパッド18よりも内側の位置で半導体装置20を実装基板に接続することができるので、半導体装置20と実装基板との密着強度をより高めることができる。
図16は、本実施の形態の変形例(変形例6)を示す部分拡大底面図である。図16において、吊りリード14に、2つのダミーパッド43、44が設けられている。この場合、図15(変形例5)に示すものと同様のダミーパッド43に加え、ダイパッド11のコーナー部近傍にもダミーパッド44が設けられている。これら2つのダミーパッド43、44は、互いに同一の平面形状であっても良く、互いに異なる平面形状であっても良い。このように、吊りリード14にダミーパッド44を設けたことにより、ダイパッド11のコーナー部近傍の位置でも半導体装置20を実装基板に接続することができるので、半導体装置20と実装基板との密着強度をより高めることができる。このほかの構成は、図15(変形例5)に示す構成と同一である。
図17(a)(b)は、本実施の形態の変形例(変形例7)を示す図である。図17(a)(b)において、ダミーパッド43の裏面に溝45が形成されている。溝45は、ハーフエッチングにより裏面側から形成されたものであり、表面側までは貫通していない。溝45の深さは、ダミーパッド43の厚みの例えば30%以上70%以下であり、溝45におけるダミーパッド43の厚みは、薄肉領域14aの厚みと略同一の厚みであっても良い。溝45の平面形状は、環状の正方形形状であるが、これに限らず、長方形等の多角形、又は円形、楕円形等の環形状としても良く、あるいは非環形状としても良い。また溝45は、全周にわたりダミーパッド43の外周縁よりも内側に位置している。図17(a)(b)において、ダミーパッド43の裏面に溝45を設けたことにより、ダミーパッド43の裏面と半田との接触面積が増加し、半導体装置20と実装基板とをより強固に密着させることができる。このほかの構成は、図15(変形例5)に示す構成と同一である。
図18は、本実施の形態の変形例(変形例8)を示す部分拡大底面図である。図18において、ダミーパッド44の裏面に溝46が形成されている。この場合、溝46の構成は、上述したダミーパッド43の溝45(図17(a)(b))の構成と略同一である。図18において、ダミーパッド44の裏面に溝46を設けたことにより、ダミーパッド44の裏面と半田との接触面積が増加し、半導体装置20と実装基板とをより強固に密着させることができる。このほかの構成は、図15乃至図17(変形例5乃至変形例7)に示す構成と同一である。
図19は、本実施の形態の変形例(変形例9)を示す部分拡大底面図である。図19において、ダイパッド11のコーナー部近傍に溝47が形成されている。溝47は、ダイパッド厚肉部11aの外周縁よりも内側に位置している。なお、溝47の外周縁とダイパッド厚肉部11aの外周縁との距離L2は、例えば50μm以上300μm以下とすることができる。この場合、溝47の構成は、上述したダミーパッド43の溝45(図17(a)(b))と略同一である。図19において、ダイパッド11のコーナー部近傍に溝47を設けたことにより、ダイパッド11の裏面と半田との接触面積が増加し、半導体装置20と実装基板とをより強固に密着させることができる。なお、溝47は、ダイパッド11の4つのコーナー部の近傍全てに設けても良く、一部のコーナー部の近傍にのみ設けても良い。
11 ダイパッド
12A 第1リード部
12B 第2リード部
13 支持リード(支持部材)
14 吊りリード
14a 薄肉領域
17A 外部端子
17B 外部端子
18 コーナーパッド
19 延伸部
20 半導体装置
21 半導体素子
22 ボンディングワイヤ(接続部材)
23 封止樹脂
Claims (12)
- 半導体装置を作製するためのリードフレームであって、
半導体素子が搭載されるダイパッドと、
前記ダイパッドの周囲に設けられ、それぞれ端子部と前記端子部から内側に延びるインナーリードとを含む複数のリード部であって、前記複数のリード部の端子部は、平面視で複数の列に沿って配置されている、複数のリード部と、
前記ダイパッドに連結された吊りリードとを備え、
前記吊りリードは、裏面側から薄肉化された薄肉領域を有し、
前記吊りリードの外側端部に、前記薄肉領域よりも厚みの厚いコーナーパッドが設けられ、
前記コーナーパッドに、前記コーナーパッドから前記端子部側に向けて延びる延伸部が連結され、前記延伸部は、裏面側から薄肉化されていることを特徴とするリードフレーム。 - 前記インナーリードは前記端子部よりも厚さが薄いことを特徴とする請求項1記載のリードフレーム。
- 前記コーナーパッドの面積は、前記端子部の面積よりも大きいことを特徴とする請求項1又は2記載のリードフレーム。
- 前記吊りリードに、貫通孔が形成されていることを特徴とする請求項1乃至3のいずれか一項記載のリードフレーム。
- 前記コーナーパッドは、前記半導体装置の外周縁まで達していることを特徴とする請求項1乃至4のいずれか一項記載のリードフレーム。
- 前記コーナーパッドは、前記半導体装置の外周縁よりも内側に位置していることを特徴とする請求項1乃至4のいずれか一項記載のリードフレーム。
- 半導体装置を作製するためのリードフレームであって、
半導体素子が搭載されるダイパッドと、
前記ダイパッドの周囲に設けられ、それぞれ端子部と前記端子部から内側に延びるインナーリードとを含む複数のリード部であって、前記複数のリード部の端子部は、平面視で複数の列に沿って配置されている、複数のリード部と、
前記ダイパッドに連結された吊りリードとを備え、
前記吊りリードは、裏面側から薄肉化された薄肉領域を有し、
前記吊りリードの外側端部に、前記薄肉領域よりも厚みの厚いコーナーパッドが設けられ、
前記コーナーパッドの裏面に、非貫通孔又は切欠部が形成されていることを特徴とするリードフレーム。 - 前記吊りリードの外側端部に、複数のコーナーパッドが設けられていることを特徴とする請求項1乃至7のいずれか一項記載のリードフレーム。
- 前記吊りリードのうち、前記ダイパッドと前記コーナーパッドとの間の位置に、前記薄肉領域よりも厚みの厚いダミーパッドが設けられていることを特徴とする請求項1乃至8のいずれか一項記載のリードフレーム。
- 前記ダミーパッドの裏面に溝が形成されていることを特徴とする請求項9記載のリードフレーム。
- 前記ダイパッドのコーナー部に溝が形成されていることを特徴とする請求項1乃至10のいずれか一項記載のリードフレーム。
- 半導体装置であって、
ダイパッドと、
前記ダイパッドの周囲に設けられ、それぞれ端子部と前記端子部から内側に延びるインナーリードとを含む複数のリード部であって、前記複数のリード部の端子部は、平面視で複数の列に沿って配置されている、複数のリード部と、
前記ダイパッドに連結された吊りリードと、
前記ダイパッド上に搭載された半導体素子と、
前記半導体素子と各リード部の前記インナーリードとを電気的に接続する接続部材と、
前記ダイパッドと、前記複数のリード部と、前記吊りリードと、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備え、
前記吊りリードは、裏面側から薄肉化された薄肉領域を有し、
前記吊りリードの外側端部に、前記薄肉領域よりも厚みの厚いコーナーパッドが設けられ、
前記コーナーパッドに、前記コーナーパッドから前記端子部側に向けて延びる延伸部が連結され、前記延伸部は、裏面側から薄肉化されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016202842A JP6807050B2 (ja) | 2016-10-14 | 2016-10-14 | リードフレームおよび半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016202842A JP6807050B2 (ja) | 2016-10-14 | 2016-10-14 | リードフレームおよび半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020202999A Division JP7064721B2 (ja) | 2020-12-07 | 2020-12-07 | リードフレームおよび半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018064062A JP2018064062A (ja) | 2018-04-19 |
JP6807050B2 true JP6807050B2 (ja) | 2021-01-06 |
Family
ID=61968034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016202842A Active JP6807050B2 (ja) | 2016-10-14 | 2016-10-14 | リードフレームおよび半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6807050B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11869831B2 (en) * | 2020-10-08 | 2024-01-09 | Mediatek Inc. | Semiconductor package with improved board level reliability |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4862246A (en) * | 1984-09-26 | 1989-08-29 | Hitachi, Ltd. | Semiconductor device lead frame with etched through holes |
JPS6178149A (ja) * | 1984-09-26 | 1986-04-21 | Hitachi Ltd | 半導体装置 |
JP2005057067A (ja) * | 2003-08-05 | 2005-03-03 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2006287073A (ja) * | 2005-04-04 | 2006-10-19 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP5034670B2 (ja) * | 2007-05-16 | 2012-09-26 | 株式会社デンソー | モールドパッケージ |
JP2012227445A (ja) * | 2011-04-21 | 2012-11-15 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
-
2016
- 2016-10-14 JP JP2016202842A patent/JP6807050B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018064062A (ja) | 2018-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005057067A (ja) | 半導体装置およびその製造方法 | |
JP6917010B2 (ja) | 半導体装置およびその製造方法 | |
JP6936963B2 (ja) | リードフレーム | |
JP7174363B2 (ja) | リードフレームおよび半導体装置 | |
JP6617955B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP6573157B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP6807050B2 (ja) | リードフレームおよび半導体装置 | |
JP6810906B2 (ja) | リードフレームおよび半導体装置 | |
JP7064721B2 (ja) | リードフレームおよび半導体装置 | |
JP6946870B2 (ja) | リードフレーム、半導体装置、および半導体装置の製造方法 | |
JP6911377B2 (ja) | リードフレームおよび半導体装置 | |
JP7068640B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
JP6788825B2 (ja) | リードフレームおよび半導体装置 | |
JP7380750B2 (ja) | リードフレームおよび半導体装置 | |
JP6465394B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP7081702B2 (ja) | リードフレームおよび半導体装置 | |
JP6842649B2 (ja) | リードフレームおよび半導体装置 | |
JP7215110B2 (ja) | リードフレームおよび半導体装置 | |
JP7249533B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
JP7365588B2 (ja) | リードフレームおよび半導体装置 | |
JP7223347B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
JP6807043B2 (ja) | リードフレームおよび半導体装置 | |
JP6967190B2 (ja) | リードフレーム | |
JP2020080396A (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190829 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201119 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6807050 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |