JP5034670B2 - モールドパッケージ - Google Patents
モールドパッケージ Download PDFInfo
- Publication number
- JP5034670B2 JP5034670B2 JP2007130316A JP2007130316A JP5034670B2 JP 5034670 B2 JP5034670 B2 JP 5034670B2 JP 2007130316 A JP2007130316 A JP 2007130316A JP 2007130316 A JP2007130316 A JP 2007130316A JP 5034670 B2 JP5034670 B2 JP 5034670B2
- Authority
- JP
- Japan
- Prior art keywords
- mold resin
- reinforcing terminal
- lead
- mold
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
図1は、本発明の第1実施形態に係るモールドパッケージ100の外部基材としての基板200への実装構造において、モールド樹脂40の上面41側からみた概略平面構成を示す図である。なお、図1では、モールド樹脂40内部のリードフレーム10の外形を破線にて示しているが、部品20およびボンディングワイヤ30については図1中、省略している。
図4は、本発明の第2実施形態に係るモールドパッケージ101におけるモールド樹脂40の下面42の概略構成を示す平面図である。
図5は、本発明の第3実施形態に係るモールドパッケージ102におけるモールド樹脂40の下面42の概略構成を示す平面図である。
図6は、本発明の第4実施形態に係るモールドパッケージ103におけるモールド樹脂40の下面42の概略構成を示す平面図である。
図7は、本発明の第5実施形態に係るモールドパッケージ104におけるモールド樹脂40の下面42の概略構成を示す平面図である。
図8は、本発明の第6実施形態に係るモールドパッケージの要部を示す概略平面図であり、同モールドパッケージにおけるモールド樹脂40の下面42のうち上記1つの補強端子部141の近傍を示す。
図9は、本発明の第5実施形態に係るモールドパッケージの要部を示す図であり、(a)はモールド樹脂40の下面42のうち上記1つの補強端子部141の近傍を示す概略平面図、(b)は(a)に対応する部分のモールド樹脂40の上面41側を示す概略平面図、(c)は(a)中のD−D線に沿った部分の概略断面図である。
なお、複数の補強端子部141〜144のうち1つの補強端子部141の露出形状を、残りの他の補強端子部142〜144の露出形状と異ならせるにあたっては、当該1つの補強端子部141の露出形状は、上記した各実施形態に示した図の形状に限定されるものではない。
11b…アイランド部の下面、12…リード部、13…吊りリード、
14a…補強端子部の延長部、14b…補強端子部のランド部、
20…部品としての半導体素子、40…モールド樹脂、41…モールド樹脂の上面、
42…モールド樹脂の下面、43…モールド樹脂の側面、
141、142、143、144…補強端子部、200…外部基材としての基板。
Claims (6)
- アイランド部(11)と、
前記アイランド部(11)の上面(11a)に搭載された部品(20)と、
前記アイランド部(11)の周囲に位置する複数のリード部(12)と、
前記部品(20)、前記アイランド部(11)および前記リード部(12)を封止するモールド樹脂(40)とを備えるパッケージであって、
前記アイランド部(11)の上面(11a)とは反対側の下面(11b)側に位置する前記モールド樹脂(40)の下面(42)が、当該パッケージを外部基材(200)にはんだ付け実装するときに前記外部基材(200)と対向する面となっており、
前記モールド樹脂(40)の前記下面(42)にて前記リード部(12)が露出し、このリード部(12)の露出部にて、前記外部基材(200)にはんだ付けされるようになっているモールドパッケージにおいて、
前記モールド樹脂(40)の内部には、前記アイランド部(11)から前記モールド樹脂(40)の前記下面(42)の外周端部に向かって延びる複数の吊りリード(13)が設けられており、
前記モールド樹脂(40)の前記下面(42)の周辺部にて、それぞれの前記吊りリード(13)の先端部が前記モールド樹脂(40)から露出し、この露出する前記吊りリード(13)の先端部は、前記外部基材(200)にはんだ付けされる補強端子部(141〜144)として構成されており、
それぞれの前記補強端子部(141〜144)は、前記モールド樹脂(40)の前記下面(42)から前記モールド樹脂(40)の前記下面(42)の端部に位置する前記モールド樹脂(40)の側面(43)まで前記モールド樹脂(40)から露出した状態で延びる延長部(14a)を有しており、
それぞれの前記補強端子部(141〜144)のうちの1つの補強端子部(141)と、他の前記補強端子部(142〜144)とは、前記延長部(14a)の数を異なるものとすることによってモールド樹脂(40)から露出する形状が異なっており、
前記1つの補強端子部(141)を基準として、前記複数のリード部(12)における1ピンが認識されるようになっていることを特徴とするモールドパッケージ。 - すべての前記補強端子部(141〜144)は、前記延長部(14a)を境として、前記モールド樹脂(40)の前記下面(42)における当該補強端子部側の領域とこれに隣り合う前記リード部(12)側の領域とを分離しているものであり、
前記モールド樹脂(40)の前記下面(42)における前記補強端子部側の領域において、前記1つの補強端子部(141)の形状が、前記他の補強端子部(142〜144)の形状と異なっていることを特徴とする請求項1に記載のモールドパッケージ。 - 前記それぞれの補強端子部(141〜144)は、前記延長部(14a)に加えて、前記延長部(14a)よりも面積が広く前記モールド樹脂(40)の前記下面(42)から露出するランド部(14b)を備えたものであることを特徴とする請求項1または2に記載のモールドパッケージ。
- 前記それぞれの補強端子部(141〜144)において、当該補強端子部に隣り合うリード部(12)側に位置する前記延長部(14a)の辺およびランド部(14b)の辺は、前記隣り合うリード部(12)と平行に延びる連続した1本の直線上に位置するものであることを特徴とする請求項3に記載のモールドパッケージ。
- 前記モールド樹脂(40)の前記下面(42)は矩形状をなすものであり、
前記複数の吊りリード(13)は、前記モールド樹脂(40)の前記下面(42)の4つの隅部のそれぞれに向かって延びる4個のものよりなり、それぞれの前記隅部にて前記各吊りリード(13)の先端部が、前記補強端子部(141〜144)として露出しており、
4個の前記補強端子部(141〜144)のうちの1つの補強端子部(141)が、他の3つの前記補強端子部(142〜144)とはモールド樹脂(40)から露出する形状が異なっていることを特徴とする請求項1ないし4のいずれか1つに記載のモールドパッケージ。 - 前記モールド樹脂(40)の前記下面(42)から露出する前記リード部(12)のうち前記1つの補強端子部(141)に隣り合うものが、前記1ピンとされていることを特徴とする請求項1ないし5のいずれか1つに記載のモールドパッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007130316A JP5034670B2 (ja) | 2007-05-16 | 2007-05-16 | モールドパッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007130316A JP5034670B2 (ja) | 2007-05-16 | 2007-05-16 | モールドパッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008288304A JP2008288304A (ja) | 2008-11-27 |
JP5034670B2 true JP5034670B2 (ja) | 2012-09-26 |
Family
ID=40147765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007130316A Expired - Fee Related JP5034670B2 (ja) | 2007-05-16 | 2007-05-16 | モールドパッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5034670B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5919087B2 (ja) | 2012-05-10 | 2016-05-18 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
JP6483498B2 (ja) * | 2014-07-07 | 2019-03-13 | ローム株式会社 | 電子装置およびその実装構造 |
JP6164536B2 (ja) * | 2015-07-13 | 2017-07-19 | 大日本印刷株式会社 | 半導体装置および半導体装置の製造方法 |
JP6807050B2 (ja) * | 2016-10-14 | 2021-01-06 | 大日本印刷株式会社 | リードフレームおよび半導体装置 |
US12027450B2 (en) | 2019-06-28 | 2024-07-02 | Rohm Co., Ltd. | Electronic device and electronic device mounting structure |
WO2024101190A1 (ja) * | 2022-11-08 | 2024-05-16 | ローム株式会社 | 半導体装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004363435A (ja) * | 2003-06-06 | 2004-12-24 | Renesas Technology Corp | 半導体装置 |
-
2007
- 2007-05-16 JP JP2007130316A patent/JP5034670B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008288304A (ja) | 2008-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5214911B2 (ja) | モールドパッケージの製造方法 | |
JP4872683B2 (ja) | モールドパッケージの製造方法 | |
US10796983B2 (en) | Positional relationship among components of semiconductor device | |
JP5034670B2 (ja) | モールドパッケージ | |
JP5232394B2 (ja) | 半導体装置の製造方法 | |
JP4615282B2 (ja) | 半導体パッケージの製造方法 | |
JP6178555B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP4367476B2 (ja) | モールドパッケージの製造方法 | |
US8110903B2 (en) | QFN package | |
JP2007201324A (ja) | 電子装置の実装構造および電子部品の実装方法 | |
JP2007150045A (ja) | 半導体装置 | |
JP4635471B2 (ja) | 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム | |
JP2009038196A (ja) | 電子装置およびワイヤボンディング方法 | |
JP2008071927A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2007294568A (ja) | 半導体装置 | |
JP2008091418A (ja) | 半導体装置及びその製造方法 | |
JP5181537B2 (ja) | モールドパッケージ | |
JP5499437B2 (ja) | モールドパッケージ | |
JP4835449B2 (ja) | 半導体装置 | |
JP2006332275A (ja) | 半導体装置の製造方法及び半導体装置 | |
US8736038B2 (en) | Lead frame having increased stability due to reinforced die pads and packaging method using such lead frame | |
JP4965393B2 (ja) | 樹脂封止型半導体装置 | |
JP4357519B2 (ja) | 半導体装置 | |
EP1447847A2 (en) | Lead frame for an electronic component package | |
KR200235610Y1 (ko) | 적층형반도체패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090615 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120618 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |