JP2007294568A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007294568A JP2007294568A JP2006118965A JP2006118965A JP2007294568A JP 2007294568 A JP2007294568 A JP 2007294568A JP 2006118965 A JP2006118965 A JP 2006118965A JP 2006118965 A JP2006118965 A JP 2006118965A JP 2007294568 A JP2007294568 A JP 2007294568A
- Authority
- JP
- Japan
- Prior art keywords
- island
- semiconductor device
- semiconductor element
- mold resin
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】リードフレームのアイランド部上に半導体素子を設けたものをモールド樹脂で封止するとともに、アイランド部の下面をモールド樹脂から露出させてなる半導体装置において、アイランド部の上面に発生する樹脂剥離の進展を極力防止する。
【解決手段】アイランド部11および端子部12を有するリードフレーム10と、アイランド部11の上面11aに搭載され端子部12とボンディングワイヤ30にて電気的に接続された半導体素子20と、これら各部を封止するモールド樹脂40とを備え、アイランド部11の下面11bがモールド樹脂40から露出している半導体装置100において、アイランド部11の上面11aのうち半導体素子20の周囲に位置する部位に、当該上面11aから突出する環状の壁部14を、半導体素子20を取り囲むように設けている。
【選択図】図1
【解決手段】アイランド部11および端子部12を有するリードフレーム10と、アイランド部11の上面11aに搭載され端子部12とボンディングワイヤ30にて電気的に接続された半導体素子20と、これら各部を封止するモールド樹脂40とを備え、アイランド部11の下面11bがモールド樹脂40から露出している半導体装置100において、アイランド部11の上面11aのうち半導体素子20の周囲に位置する部位に、当該上面11aから突出する環状の壁部14を、半導体素子20を取り囲むように設けている。
【選択図】図1
Description
本発明は、リードフレームのアイランド部上に半導体素子を設けたものをモールド樹脂で封止するとともに、アイランド部の下面をモールド樹脂から露出させてなる半導体装置に関する。
従来より、この種の半導体装置としては、アイランド部およびアイランド部の周囲に位置する端子部を有するリードフレームと、アイランド部の上面に搭載され端子部と電気的に接続された半導体素子と、これら半導体素子、アイランド部および端子部を封止するモールド樹脂とを備え、さらにアイランド部の下面をモールド樹脂から露出させたものが提案されている(特許文献1参照)。
このような半導体装置においては、高・低温の熱衝撃が繰り返し印加されると、アイランド部とモールド樹脂との熱膨張係数差により、アイランド部の上面とモールド樹脂との界面において、せん断方向に応力が発生して、モールド樹脂の剥離すなわち樹脂剥離が発生する。
そして、この樹脂剥離は、さらに当該界面に沿って進展し、アイランド部の上面から端部を通って、ついにはアイランド部の下面すなわちモールド樹脂の外部に到達する。その結果、この樹脂剥離による隙間を通して外部から水分等の不純物が侵入して半導体装置の故障の原因となる。
これに対し、上記特許文献1に記載の半導体装置では、この樹脂剥離の進展を防止するために、アイランド部の上面に溝部を形成し、それによるアンカー効果を利用して樹脂剥離を抑制するようにしている。
特許3062691号公報
本発明者は、上記特許文献1に記載されている従来技術に基づいて、アイランド部に対して樹脂剥離抑制用の溝を設けた半導体装置を試作し、この半導体装置について検討を行った。
図7は、この本発明者が試作した試作品としての半導体装置の構成を示す図であり、(a)はモールド樹脂40の下面から見た概略平面図、(b)は(a)中のA−A概略断面図である。
この試作品においては、アイランド部11およびアイランド部11の周囲に位置する端子部12を有するリードフレーム10が備えられ、アイランド部11の上面11aには半導体素子20が搭載され、半導体素子20と端子部12とがボンディングワイヤ30により電気的に接続され、これら各部がモールド樹脂40により封止されている。
さらに、アイランド部11の上面11aとは反対側の下面11bがモールド樹脂40の下面から露出している。また、端子部12の下面もモールド樹脂40の下面から露出している。
このような半導体装置は、いわゆるQFNパッケージ(Quad Flat Non−Leaded Package)と呼ばれ、端子部12をハーフモールドすることにより、SOP(スモールアウトラインパッケージ)やQFP(クワッドフラットパッケージ)などガルウイング形状のアウターリード部を無くし、パッケージの小型化に有利な構造となっている。
また、この試作品においては、アイランド部11の上面11aに対して、従来と同じく樹脂剥離の進展を防止するための環状の溝部16を、半導体素子20を取り囲むように設けている。
さらに、このようなQFNパッケージにおいては、図7に示されるように、モールド樹脂40から露出するアイランド部11の下面11bに、半導体装置の向きを認識するための凹部としての認識マーク15を設けることが一般的である。この認識マーク15は、一般に1ピンマークと言われており、例えば、QFNパッケージにおける複数個の端子部12の順番を認識するためのものである。
このような試作品について、本発明者が検討を行ったところ、アイランド部11の上面11aに溝部16を設けたとしても、この溝部16を越えて樹脂剥離が進展する場合があることがわかった。
図8は、この溝部16を越えて樹脂剥離Kが進展する様子を示す概略断面図である。図8(a)に示されるように、溝部16の内周側で発生した樹脂剥離K(図中、太線で示す)は、例えば溝部16の幅が狭い場合などには、図8(b)に示されるように、樹脂クラックを発生し、溝部16を乗り越えて溝部16の外周側まで進展する。すると、上述したように、この樹脂剥離Kはモールド樹脂40の外部に到達する。
一方、通常のQFNパッケージにおいて設けられる認識マーク15は、図7に示されるように、アイランド部11の端部においてアイランド部11の下面11bからその厚さ方向の途中部までを切り欠いた凹部として構成される。また、この認識マーク15は、通常、半導体装置において1番目となる端子部12の近傍に設けられる。
このような認識マーク15を設けた場合、この認識マーク15と溝部16とが重なる位置関係、すなわち互いに干渉した位置関係となり、図7(b)に示されるように、これら両者15、16が干渉する部位においてアイランド部11の上面11aから下面11bへ貫通する貫通穴Hが形成されやすい。
モールド樹脂40とアイランド部11とが剥離していない場合においても、両者11、40の界面を通して外部から侵入した水分の膨張や気化などによりポップコーンクラックが発生することが、一般的に知られている。
そして、図7に示されるように、アイランド部11に、このような貫通穴Hが形成された場合、水分の外部からの侵入経路が短くなることから、上記したポップコーンクラックが発生しやすく、アイランド部11における樹脂剥離が発生しやすくなる、という新たな問題が発生する。
ここにおいて、単純には、認識マーク15と干渉しないよう溝部16の径を小さくして、溝部16をアイランド部11の内周側に移動させることが考えられるが、この場合、半導体素子20の大きさによっては、溝部16と半導体素子20とが干渉してしまうため、アイランド部11に搭載できる半導体素子20の大きさが制限される、という別の問題を招くことになる。
本発明は、上記問題に鑑みてなされたものであり、リードフレームのアイランド部上に半導体素子を設けたものをモールド樹脂で封止するとともに、アイランド部の下面をモールド樹脂から露出させてなる半導体装置において、アイランド部の上面に発生する樹脂剥離の進展を極力防止することを目的とする。
上記目的を達成するため、本発明は、リードフレーム(10)のアイランド部(11)上に半導体素子(20)を設けたものをモールド樹脂(40)で封止するとともに、アイランド部(11)の下面(11b)をモールド樹脂(40)から露出させてなる半導体装置において、アイランド部(11)の上面(11a)のうち半導体素子(20)の周囲に位置する部位に、当該上面(11a)から突出する環状の壁部(14)を、半導体素子(20)を取り囲むように設けたことを、第1の特徴とする。
それによれば、アイランド部(11)の上面(11a)にて当該上面(11a)から突出する環状の壁部(14)を半導体素子(20)の全周囲に設けることにより、壁部(14)の内周に発生した樹脂剥離は壁部(14)を越えないと進展していかないため、従来の溝部に比べて、アイランド部(11)の上面(11a)に発生する樹脂剥離の進展を極力防止することができる。
また、本発明は、リードフレーム(10)のアイランド部(11)上に半導体素子(20)を設けたものをモールド樹脂(40)で封止するとともに、アイランド部(11)の下面(11b)をモールド樹脂(40)から露出させてなる半導体装置において、アイランド部(11)の下面(11b)に、当該半導体装置の向きを認識するための凹部としての認識マーク(15)を設け、アイランド部(11)の上面(11a)に、環状の溝部(16)を、半導体素子(20)を取り囲むように設け、認識マーク(15)を溝部(16)よりも半導体素子(20)側に配置したことを、第2の特徴とする。
それによれば、認識マーク(15)を溝部(16)の内周側に配置させた形となるため、凹部である認識マーク(15)と溝部(16)とを干渉させることなく、溝部(16)による半導体素子(20)の搭載可能領域の縮小を防止しながら、当該溝部(16)の効果によって、アイランド部(11)の上面(11a)に発生する樹脂剥離の進展を極力防止することができる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1は、本発明の第1実施形態に係るQFNパッケージとしての半導体装置100の構成を示す図であり、(a)はモールド樹脂40の下面から見た概略平面図、(b)は(a)中のB−B概略断面図である。
図1は、本発明の第1実施形態に係るQFNパッケージとしての半導体装置100の構成を示す図であり、(a)はモールド樹脂40の下面から見た概略平面図、(b)は(a)中のB−B概略断面図である。
本半導体装置100におけるリードフレーム10は、アイランド部11とアイランド11の周囲に位置する端子部12とを備えている。このリードフレーム10は、Cuや42アロイなどの通常のリードフレーム材料からなるものであり、プレス加工やエッチング加工などにより形成することができる。
ここで、本例では、アイランド部11は、矩形板状のものであり、端子部12は、アイランド部11の4辺の外周において複数個のものが配列されている。また、アイランド部11の上面11aには、半導体素子20が搭載されている。
この半導体素子20は、特に限定されるものではないが、本例では半導体プロセスにより形成されたICチップである。ここでは、半導体素子20は、図示しないダイボンド材を介してアイランド部11に接着固定されている。
また、端子部12は、モールド樹脂40内にてアイランド部11とは分離されているが、本実施形態のリードフレーム10では、さらに、図1(a)に示されるように、モールド樹脂40内にてアイランド部11と一体に連結されている吊りリード13が設けられている。
この吊りリード13は、通常のリードフレームに備えられるものであり、ここでは、吊りリード13は、矩形板状のアイランド部11の4隅部から、矩形板状のモールド樹脂40の4隅部に向かって延びている。
このような吊りリード13は、リードフレーム10の単体の状態において、アイランド部11をフレーム部(図示せず)に連結しておくためのものであり、モールド樹脂40による封止後には、モールド樹脂40の外側において上記フレーム部から切り離されるものである。
そして、図1(b)に示されるように、モールド樹脂40内にて、半導体素子20の上面と各端子部12の上面とは、ボンディングワイヤ30により結線され電気的に接続されている。このボンディングワイヤ30は、Auやアルミニウムなどからなるもので、通常のワイヤボンディング法により形成可能である。
そして、モールド樹脂40は、これらアイランド部11、端子部12、吊りリード13、半導体素子20およびボンディングワイヤ30を包み込むように封止している。このモールド樹脂40は、エポキシ系樹脂などの通常のモールド材料を用いてトランスファーモールド法などにより形成できるものである。
ここで、図1に示されるように、半導体装置100においては、アイランド部11の下面11bおよび端子部12の下面が、モールド樹脂40の下面から露出している。これらモールド樹脂40の下面から露出するアイランド部11の下面11bおよび端子部12の下面は、例えばプリント基板やセラミック基板などの図示しない基板などとはんだ付けされる部位である。
図1に示される例では、モールド樹脂40の下面から露出する端子部12の下面は、アイランド部11の4辺の各辺に沿って設けられた平面短冊状をなすものである。また、アイランド部11の下面11bは、アイランド部11の平面形状そのままの矩形状をなしている。
ここで、本実施形態の半導体装置100においては、図1に示されるように、アイランド部11の上面11aのうち半導体素子20の周囲に位置する部位には、アイランド部11の上面11aから上方に突出する環状の壁部14が、半導体素子20を取り囲むように設けられている。
本例では、壁部14は、平面矩形状のアイランド部11の形状と対応して、矩形枠状の環形状をなすものである。ここで、環状の壁部14とは、半導体素子20の外側の全周を途切れることなく連続的に取り囲むものである。
さらに言うならば、この壁部14は、図1(b)に示されるように、アイランド部11の上面11aから上方に向かう方向(好ましくは垂直方向)に沿った平面として一対の側面14a、14bを有するものである。この一対の側面14a、14bとは、半導体素子20側の側面14aすなわち内周側面14aと、これとは反対側の側面14bすなわち外周側面14bである。
図1に示される例では、壁部14における一対の側面14a、14bは、アイランド部11の上面11aに垂直な方向に延びる平面であるが、この側面14a、14bは、アイランド部11の上面11aに垂直な方向から傾斜していてもよく、さらには曲面であってもよい。具体的には、壁部14としては、図1に示される例の他に、テーパ状もしくは逆テーパ状の断面形状、または断面半円状に突出したものなどでもよい。
このような壁部14は、例えばエッチングによって端子部12やアイランド部11をパターンニングしたリードフレーム10を形成する際に、同時にアイランド部11の表面をエッチングすることにより、工程を増加させることなく形成することができる。例えば、リードフレーム10の素材の板厚を0.2mmとして、これをエッチングすることで高さ0.1mmの壁部14を形成することができる。
次に、このリードフレーム10を用いたQFNパッケージ構造を有する半導体装置100の製造方法について、述べる。
まず、リードフレーム10を用意する。このリードフレーム10は、プレス加工やエッチング加工などによって、アイランド部11、端子部12および吊りリード13を形成する。ここでは、リードフレーム10において、アイランド部11は、その外周に位置する図示しない上記フレーム部に対して吊りリード13を介して連結され、端子部12と一体化されている。
次に、このリードフレーム10において、アイランド部11の上面11aに半導体素子20を、ダイマウント材などを介して搭載固定し、半導体素子20と端子部12との間でワイヤボンディングを行い、これらの間を上記ボンディングワイヤ30で結線し、電気的に接続する。
次に、ここまでの工程に供されたワークを、樹脂成型用の金型(図示せず)に設置し、トランスファーモールド成形などによりモールド樹脂40による封止を行う。それにより、アイランド部11、端子部12、吊りリード13、半導体素子20、ボンディングワイヤ30がモールド樹脂40により封止される。
なお、このモールド樹脂40による樹脂封止にあたっては、たとえば、アイランド部11および端子部12の各下面を上記金型の内面に押しつけた状態で樹脂の充填を行うようにすれば、アイランド部11および端子部12の下面が、モールド樹脂40から露出した構成を実現することができる。
その後、モールド樹脂40から突出するリードフレーム10の部分、すなわち上記フレーム部の部分などをカットするなどの工程を経て、本実施形態の半導体装置100ができあがる。
こうして、できあがった本半導体装置100は、アイランド部11およびアイランド部11の周囲に位置する端子部12を有するリードフレーム10と、アイランド部11の上面11aに搭載され端子部12と電気的に接続された半導体素子20と、半導体素子20、アイランド部11および端子部12を封止するモールド樹脂40とを備え、アイランド部11の下面11bおよび端子部12の下面がモールド樹脂40から露出している構成となる。
そして、本実施形態によれば、このような半導体装置100において、アイランド部11の上面11aにて当該上面11aから突出する環状の壁部14を半導体素子20の全周囲に連続的に設けることにより、アイランド部の上面にて壁部14の内周に発生した樹脂剥離の進展を極力防止するようにしている。
図2は、本実施形態の壁部14による樹脂剥離Kの進展の防止作用を示す図であり、壁部14の近傍を示す概略断面図である。なお、図2において(a)と(b)とは、応力F1の方向が反対のものであり、図2中では樹脂剥離Kは太線で、応力F1は白抜き矢印で示す。
本半導体装置100に高・低温の熱衝撃が印加されると、モールド樹脂40とアイランド部11との熱膨張係数の差により、アイランド部11の上面11aに平行な方向の応力F1が発生する。それにより、モールド樹脂40とアイランド部11との間で樹脂剥離Kが発生し、さらに両者の界面に沿って進展してゆく。
ここで、モールド樹脂40とアイランド部11の熱膨張係数差の大小および熱衝撃の昇温・降温により、図2(a)と図2(b)に示されるように、上記応力F1の方向が異なるが、本実施形態では壁部14が、一対の側面14a、14bを有することにより、どちらの応力F1の方向に対しても、モールド樹脂40が壁部14に押しつけられる部分が存在する。
例えば、図2(a)の場合には、上記応力F1の発生により、壁部14における内周側面14aに対してモールド樹脂40が押しつけられ、図2(b)の場合には、上記応力F1の発生により、壁部14における外周側面14bに対してモールド樹脂40が押しつけられる。
本実施形態では、そもそも従来の溝部に比べて形状的に樹脂剥離Kが越えにくい壁部14を、樹脂剥離Kの進行における障壁としたことに加えて、このように、壁部14にモールド樹脂40が押しつけられる部位を存在させていることにより、壁部14の内周に発生した樹脂剥離Kの進展を、適切に抑制することができる。
したがって、本実施形態によれば、従来の溝部に比べてアイランド部11の上面11aに発生する樹脂剥離の進展を極力防止することができる。
なお、本実施形態において採用可能な壁部14としては、上記図1に示される例に限定されるものではない。本実施形態に採用可能なその他の壁部14およびその近傍部の変形例を以下に図示する。
図3は、本実施形態の第1の変形例としての半導体装置110の構成を示す図であり、(a)はモールド樹脂40の下面から見た概略平面図、(b)は(a)中のC−C概略断面図である。
この図3に示される例では、アイランド部11の端部11cを、アイランド部11の下面11bから上面11aに向かって広がる形状としている。このような端部11cの形状はエッチングなどにて形成可能である。
本例によれば、もし、壁部14の内周に発生した樹脂剥離が、壁部14を乗り越えたとしても、上記の端部11cの形状とすることで、当該樹脂剥離が、アイランド部11の端部11cからモールド樹脂40の外部へ到達しにくくなる。なお、本例のような端部形状としては、アイランド部11の下面11bから上面11aに広がるテーパ形状であってもよい。
図4は、本実施形態の第2の変形例としての半導体装置120の構成を示す図であり、モールド樹脂40の下面から見た概略平面図である。
上記図1では、環状の壁部14は矩形枠状であったが、環状の壁部14とは、半導体素子20を取り囲んでいる環状の部分があればよく、この図4に示されるように、井桁状の平面パターンを有する溝部14であってもよい。
さらには、壁部14の環状パターンとしては、円形環、三角形環、その他の多角形環、あるいは、それ以外の任意の幾何学的な環状をなすものであってもかまわない。また、壁部14としては、本実施形態のように1つの環ではなく、複数個の環よりなるものでもよい。例えば、壁部14としては、内側の環とその外側の環との2つの環よりなる多重環状のものであってもよい。
図5は、本実施形態の第3の変形例としての半導体装置130の概略断面構成を示す図である。
上記図示例では、壁部14の幅は当該壁部14の高さと同等かそれ以下であったが、この図5に示されるように、壁部14の幅は、当該壁部14の高さよりも大きいものであってもよい。そして、これら図3〜図5に示される変形例においても、上記した本実施形態の作用効果が得られる。
(第2実施形態)
図6は、本発明の第2実施形態に係るQFNパッケージとしての半導体装置200の構成を示す図であり、(a)はモールド樹脂40の下面から見た概略平面図、(b)は(a)中のD−D概略断面図である。
図6は、本発明の第2実施形態に係るQFNパッケージとしての半導体装置200の構成を示す図であり、(a)はモールド樹脂40の下面から見た概略平面図、(b)は(a)中のD−D概略断面図である。
図6に示されるように、本実施形態の半導体装置200も、アイランド部11および端子部12を有するリードフレーム10と、アイランド部11の上面11aに搭載され端子部12とボンディングワイヤ30を介して電気的に接続された半導体素子20と、これらを封止するモールド樹脂40とを備え、アイランド部11の下面11bおよび端子部12の下面がモールド樹脂40から露出している。
ここで、本実施形態では、アイランド部11の下面11bには、当該半導体装置200の向きを認識するための凹部としての認識マーク15が設けられている。このような認識マーク15を設けることにより、モールド樹脂40の外部に露出したアイランド部11の下面11bの形状が非対称になる。
そのため、この認識マーク15によって、半導体装置200の回転方向の位置を認識することが可能になる。特にQFNパッケージにおいては、その成型方法から、モールド樹脂40の外形すなわちパッケージの外形が対称な四角形となることが一般的なため、認識マーク15はよく用いられる。
そして、本実施形態では、図6に示されるように、アイランド部11の上面11aに、環状の溝部16を、半導体素子20を取り囲むように設けている。この溝部16は上記特許文献1に示したような樹脂剥離防止のためにものであり、本例では、半導体素子20の全周を囲むように連続的な矩形枠状をなしている。
そして、本実施形態では、凹部としての認識マーク15を溝部16よりも半導体素子20側、すなわち、溝部16の内周に配置している。なお、これら認識マーク15および溝部15は、エッチングやプレスなどにより形成できる。
上述の通り(上記図7参照)、剥離進展防止用にアイランド部11の上面11aに溝部16を設けた場合、従来と同様に凹部としての認識マークをアイランド部11の下面11bに形成すると、アイランド部11に貫通穴ができて、結果的に、ポップコーンクラックや剥離が発生しやすくなる。
その点、本実施形態では、図6に示されるように、認識マーク15を、溝部16の内側に配置することにより、溝部16と認識マーク15との位置的な干渉を避けて、上記貫通穴の形成を防止できる。また、溝部16の径を小さくして溝部16の位置を従来よりも半導体素子20側にすることが不要であるため、搭載可能な半導体素子20のサイズを小さくしなくてもよい。
このように、本実施形態によれば、認識マーク15と溝部16との干渉防止と、溝部16による半導体素子20の搭載可能領域の縮小防止とを両立させながら、溝部16の効果によって、アイランド部11の上面11aに発生する樹脂剥離の進展を極力防止することができる。
なお、溝部16の内周に配置する認識マーク15は、モールド樹脂40の外部に露出したアイランド部11の下面11bの形状が非対称になればよく、その数や形状は上記図示例に限定されるものではない。たとえば、溝部16の内周に複数個の認識マーク15を設けてもよいし、認識マーク15を構成する凹部の形状も円でなく四角形や三角形の凹部でもよい。
また、溝部16の幅は、上記図8に示したような樹脂剥離の溝部の乗り越えを防止するためには、ある程度の広さが必要である。そのために必要な溝部16の幅は、応力の大きさや樹脂の物性値によって異なるが、例えば、溝部16の深さの2倍以上の幅にすることが望ましい。
(他の実施形態)
なお、上記実施形態では、アイランド部11の上面11aに搭載された半導体素子20と端子部12とはボンディングワイヤ30を介して電気的に接続されていたが、これら両者12、20はボンディングワイヤでなくても、例えばバンプなどで電気的に接続されていてもよい。
なお、上記実施形態では、アイランド部11の上面11aに搭載された半導体素子20と端子部12とはボンディングワイヤ30を介して電気的に接続されていたが、これら両者12、20はボンディングワイヤでなくても、例えばバンプなどで電気的に接続されていてもよい。
また、半導体素子としては、上記したICチップ以外にも、アイランド部11の上面11aに搭載できるものであるならば、フリップチップや半導体センサなど各種の電子部品を採用することができる。
また、上記実施形態に示した半導体装置において、モールド樹脂40の下面にて露出するアイランド部11の下面11bおよび端子部12の下面の形状、配置パターンは、上記図示例に限定されるものではない。
さらに、半導体装置としては、アイランド部11の下面11bおよび端子部12の下面の両方が、モールド樹脂40の下面から露出するものでなくてもよく、少なくともモールド樹脂40の下面からアイランド部11の下面11bが露出していればよい。
つまり、本半導体装置はアイランド部をハーフモールドするものであればよく、モールド樹脂40の下面からアイランド部11の下面11bのみが露出したものでもよい。この場合、端子部としては、例えば一般的なSOPなどのように、モールド樹脂の側面からアウターリードとして突出するものであってもよい。
また、上記第1実施形態と上記第2実施形態とを組み合わせてもよい。たとえば、上記図6に示される半導体装置において、アイランド部11の上面11aに溝部16と干渉しない位置に、上記環状の壁部を設けてもよい。
10…リードフレーム、11…アイランド部、
11a…アイランド部の上面、11b…アイランド部の下面、
12…端子部、14…壁部、
15…認識マーク、16…溝部、
20…半導体素子、40…モールド樹脂。
11a…アイランド部の上面、11b…アイランド部の下面、
12…端子部、14…壁部、
15…認識マーク、16…溝部、
20…半導体素子、40…モールド樹脂。
Claims (2)
- アイランド部(11)および前記アイランド部(11)の周囲に位置する端子部(12)を有するリードフレーム(10)と、
前記アイランド部(11)の上面(11a)に搭載され前記端子部(12)と電気的に接続された半導体素子(20)と、
前記半導体素子(20)、前記アイランド部(11)および前記端子部(12)を封止するモールド樹脂(40)とを備え、
前記アイランド部(11)の下面(11b)が前記モールド樹脂(40)から露出している半導体装置において、
前記アイランド部(11)の上面(11a)のうち前記半導体素子(20)の周囲に位置する部位には、当該上面(11a)から突出する環状の壁部(14)が、前記半導体素子(20)を取り囲むように設けられていることを特徴とする半導体装置。 - アイランド部(11)および前記アイランド部(11)の周囲に位置する端子部(12)を有するリードフレーム(10)と、
前記アイランド部(11)の上面(11a)に搭載され前記端子部(12)と電気的に接続された半導体素子(20)と、
前記半導体素子(20)、前記アイランド部(11)および前記端子部(12)を封止するモールド樹脂(40)とを備え、
前記アイランド部(11)の下面(11b)が前記モールド樹脂(40)から露出している半導体装置において、
前記アイランド部(11)の下面(11b)には、当該半導体装置の向きを認識するための凹部としての認識マーク(15)が設けられており、
前記アイランド部(11)の上面(11a)には、環状の溝部(16)が前記半導体素子(20)を取り囲むように設けられており、
前記認識マーク(15)は前記溝部(16)よりも前記半導体素子(20)側に配置されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006118965A JP2007294568A (ja) | 2006-04-24 | 2006-04-24 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006118965A JP2007294568A (ja) | 2006-04-24 | 2006-04-24 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007294568A true JP2007294568A (ja) | 2007-11-08 |
Family
ID=38764907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006118965A Withdrawn JP2007294568A (ja) | 2006-04-24 | 2006-04-24 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007294568A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010087129A (ja) * | 2008-09-30 | 2010-04-15 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
JP2012227337A (ja) * | 2011-04-19 | 2012-11-15 | Toyota Motor Corp | 半導体装置 |
JP2014195127A (ja) * | 2014-07-02 | 2014-10-09 | Dainippon Printing Co Ltd | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
WO2016051726A1 (ja) * | 2014-10-03 | 2016-04-07 | 旭化成エレクトロニクス株式会社 | ホールセンサの製造方法及びホールセンサ並びにレンズモジュール |
CN109148405A (zh) * | 2018-09-14 | 2019-01-04 | 合肥矽迈微电子科技有限公司 | 载体及采用该载体的芯片封装结构 |
-
2006
- 2006-04-24 JP JP2006118965A patent/JP2007294568A/ja not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010087129A (ja) * | 2008-09-30 | 2010-04-15 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
JP2012227337A (ja) * | 2011-04-19 | 2012-11-15 | Toyota Motor Corp | 半導体装置 |
JP2014195127A (ja) * | 2014-07-02 | 2014-10-09 | Dainippon Printing Co Ltd | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
WO2016051726A1 (ja) * | 2014-10-03 | 2016-04-07 | 旭化成エレクトロニクス株式会社 | ホールセンサの製造方法及びホールセンサ並びにレンズモジュール |
JP6085726B2 (ja) * | 2014-10-03 | 2017-02-22 | 旭化成エレクトロニクス株式会社 | ホールセンサの製造方法及びホールセンサ並びにレンズモジュール |
JPWO2016051726A1 (ja) * | 2014-10-03 | 2017-04-27 | 旭化成エレクトロニクス株式会社 | ホールセンサの製造方法及びホールセンサ並びにレンズモジュール |
CN109148405A (zh) * | 2018-09-14 | 2019-01-04 | 合肥矽迈微电子科技有限公司 | 载体及采用该载体的芯片封装结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5232394B2 (ja) | 半導体装置の製造方法 | |
JP4872683B2 (ja) | モールドパッケージの製造方法 | |
JP2006318996A (ja) | リードフレームおよび樹脂封止型半導体装置 | |
US7531895B2 (en) | Integrated circuit package and method of manufacture thereof | |
JP2008211041A (ja) | 半導体装置、リードフレームおよび半導体装置の製造方法 | |
JP5393986B2 (ja) | 半導体装置の配線基板、半導体装置、電子装置及びマザーボード | |
JP2007294568A (ja) | 半導体装置 | |
JP2018056369A (ja) | 半導体装置の製造方法 | |
US20090206459A1 (en) | Quad flat non-leaded package structure | |
JP2007036013A (ja) | 回路装置およびその製造方法 | |
JP2010021251A (ja) | 半導体装置及びその製造方法 | |
JP2009170570A (ja) | 半導体装置の配線基板、半導体装置、電子装置およびマザーボード | |
JP2008288304A (ja) | モールドパッケージ | |
JP2007201324A (ja) | 電子装置の実装構造および電子部品の実装方法 | |
JP2008211231A (ja) | リードフレームおよび樹脂封止型半導体装置 | |
JP2008071927A (ja) | 半導体装置の製造方法および半導体装置 | |
JP5499437B2 (ja) | モールドパッケージ | |
JP4207791B2 (ja) | 半導体装置 | |
JP7148220B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP4835449B2 (ja) | 半導体装置 | |
JP2005191158A (ja) | 半導体装置及びその製造方法 | |
JP2006269719A (ja) | 電子装置 | |
JP2005311099A (ja) | 半導体装置及びその製造方法 | |
JP2006186282A (ja) | 半導体装置およびその製造方法 | |
JP2008300717A (ja) | モールドパッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20080605 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A761 | Written withdrawal of application |
Effective date: 20090721 Free format text: JAPANESE INTERMEDIATE CODE: A761 |