JP2012227337A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2012227337A
JP2012227337A JP2011093125A JP2011093125A JP2012227337A JP 2012227337 A JP2012227337 A JP 2012227337A JP 2011093125 A JP2011093125 A JP 2011093125A JP 2011093125 A JP2011093125 A JP 2011093125A JP 2012227337 A JP2012227337 A JP 2012227337A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin body
sealing resin
substrate
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011093125A
Other languages
English (en)
Other versions
JP5772179B2 (ja
Inventor
Mari Ono
真里 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2011093125A priority Critical patent/JP5772179B2/ja
Publication of JP2012227337A publication Critical patent/JP2012227337A/ja
Application granted granted Critical
Publication of JP5772179B2 publication Critical patent/JP5772179B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/27011Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】基板と封止樹脂体の接続強度が極めて高く、耐衝撃性、耐久性に優れた半導体装置を提供する。
【解決手段】基板2の素子搭載面の上にはんだ層3を介して半導体素子1が接合され、基板2と半導体素子1がエポキシ樹脂からなる封止樹脂体4で封止されてなるケースレス構造の半導体装置10であって、基板2の素子搭載面のうち、半導体素子1が搭載されていない領域における半導体素子1の端部位置(もしくははんだ層の端部位置)から素子搭載面の端部までの長さをLとした際に、0.4L〜0.9Lの長さの1つの凹溝2aが素子搭載面の前記領域に設けられ、該凹溝2a内に封止樹脂体4の一部が入り込んでいる。
【選択図】図1

Description

本発明は、ケースレス構造であって、はんだ層を介して基板(回路基板)表面に半導体素子が接続され、これらが比較的硬質の封止樹脂体で保護された構成の半導体装置に関するものである。
IGBT(Insulated Gate Bipolar Transistor)等の半導体素子を搭載した半導体装置(パワーモジュール)は、回路基板の表面に半導体素子がはんだ層を介して接続されたユニットがケース内に収容され、さらにこのケース内に封止樹脂体が形成された構成のものや、ケースレス構造であって、比較的硬質の封止樹脂体で回路基板や半導体素子が保護された構成のものなど、その形態は多様に存在している。なお、ケースレス構造のもの、ケースを具備する構造のもののいずれであっても、それらの下方にはヒートシンクや冷媒を還流させる冷却器などが配され、半導体素子からの熱をこれらに放熱させる構造が一般に適用されている。
ところで、ケースレス構造の半導体装置においては、回路基板や半導体素子の表面を保護する硬質の封止樹脂体と回路基板の間の接着力を高めるために、封止樹脂体と接着する回路基板の接着面(すなわち、回路基板の表面のうち、半導体素子を搭載するはんだ層が形成されていない領域)には多数の凹溝を設けて封止樹脂体との接着面積を増加させ、接着界面における接着力を高めようとする半導体装置も開発されており、たとえば特許文献1にこのような構成の半導体装置が開示されている。
このようにケースレス構造であって、回路基板の表面に多数の凹溝を設けて封止樹脂体との接着面積を増加させる構成の半導体装置を図7に模擬している。同図で示す半導体装置Pは、基板Kの素子搭載面の上にはんだ層Hを介して半導体素子Sが接合され、基板Kと半導体素子Sが比較的硬質の封止樹脂体Fで封止されてなる半導体装置であり、基板Kのうち、封止樹脂体Fと接着される表面に多数の凹溝Ka,…が設けられ、ここに封止樹脂体Fの一部が入り込んで双方の接着強度が高められた構成となっている。
特許文献1や図7で示されるケースレス構造の半導体装置においては、封止樹脂体と接着される基板表面に多数の凹溝が設けられて双方の接着界面が増加されたことにより、接着界面における接着力が高まると考えられており、理論上は確かに接着力が高められることになる。しかしながら、多数の凹溝ゆえに凹溝が細かくなってしまい、封止樹脂体用の樹脂が凹溝内に十分に充填されずにボイドが生じ、結果として接着力を十分に高めることができないことが本発明者等によって特定されている。さらに、多数の凹溝を基板表面に形成することからそのための加工手間を要し、これが製造効率低下に繋がる恐れもある。たとえば流動性の良好な樹脂を適用して細かな凹溝内への樹脂の充填性を保証しようとすると、結局は、使用できる樹脂素材が限定されたり、あるいは、放熱性を高めるために樹脂内にフィラーを含有させたい場合に、フィラー含有によって樹脂の流動性が低下することからフィラー含有を断念せざるを得ないといった問題などもある。
特許第3748849号公報
本発明は上記する問題に鑑みてなされたものであり、ケースレス構造の半導体装置であって、基板や半導体素子を保護する封止樹脂体と基板の接合強度が高く、従来構造の半導体装置に比して加工手間も格段に低減することのできる半導体装置を提供することを目的とする。
前記目的を達成すべく、本発明による半導体装置は、基板の素子搭載面の上にはんだ層を介して半導体素子が接合され、基板と半導体素子がエポキシ樹脂からなる封止樹脂体で封止されてなるケースレス構造の半導体装置であって、前記基板の素子搭載面のうち、半導体素子が搭載されていない領域における半導体素子の端部位置もしくははんだ層の端部位置から素子搭載面の端部までの長さをLとした際に、縦断面的に見て0.4L〜0.9Lの長さの1つの凹溝が素子搭載面の前記領域に設けられ、該凹溝内に封止樹脂体の一部が入り込んでいるものである。
本発明の半導体装置はケースレス構造の装置であり、そのために、半導体素子や基板、これらを繋ぐはんだ層を保護する封止樹脂体は比較的硬質なものが適用される。そして、この半導体装置は、基板の素子搭載面のうち、半導体素子が搭載されていない領域における半導体素子の端部位置もしくははんだ層の端部位置から素子搭載面の端部までの長さをLとした際に、縦断面的に見て0.4L〜0.9Lの長さの1つの凹溝が素子搭載面の前記領域に設けられ、この凹溝内に封止樹脂体の一部が入り込んでいる構成としたこと、すなわち、従来構造の半導体装置のように多数の凹溝を設けるものではなく、比較的広幅の1つの凹溝を基板表面のはんだ層側方の領域に設け、ここに封止樹脂体の一部が入り込んだ形態のものである。
たとえば半導体素子が平面視正方形や長方形、円形、楕円形の場合であって、はんだ層もこれに対応するように平面視が正方形や長方形、円形、楕円形の場合に、はんだ層の端辺の周囲の基板表面に、正方形枠状、長方形枠状、円形枠状、楕円形枠状の凹溝が形成され、この枠状の凹溝がはんだ層を囲繞する形態を挙げることができる。また、たとえば平面視が正方形、長方形のはんだ層を構成する4つの端辺に対応する基板表面領域に対して、それぞれ凹溝が形成されて計4つの凹溝が設けられた形態を挙げることができる。
ここで、「基板」とは、回路基板、もしくは回路基板と絶縁基板の組み合わせ、もしくは回路基板と絶縁基板と応力緩和基板の組み合わせなど、のすべてを総称するものである。また、この絶縁基板は、たとえば純アルミニウムからなる基板と窒化アルミニウムからなる基盤とを積層してなる積層体(DBA)であってもよいことは勿論のことである。
また、この半導体装置は、上記基板の下方に、ヒートシンク板や、ヒートシンク板と冷媒還流路を具備する冷却器とのアルミダイキャスト一体成形体を具備するものであってもよい。
ケースレス構造ゆえに封止樹脂体は比較的硬質であることを要するため、その素材としては、エポキシ樹脂やポリイミド、さらには、これらにシリカやアルミナ、窒化ホウ素、窒化ケイ素、炭化ケイ素、酸化マグネシウム等の熱伝導性フィラーが含有された素材などを挙げることができる。
さらに、本発明者等による検証の結果、凹溝の幅は、導体素子が搭載されていない領域における半導体素子の端部位置もしくははんだ層の端部位置から素子搭載面の端部までの長さをLとした際に、0.4L〜0.9Lの長さに設定されるのがよいことが実証されている。
この凹溝の長さ範囲は、エポキシ樹脂等からなる硬質の封止樹脂体を半導体装置の構成要素とした際に、この封止樹脂体のせん断強度に対して、凹溝に入り込んだ封止樹脂体のせん断強度とこの領域における凹溝と封止樹脂体の接着強度の和からなる接続強度が封止樹脂体のせん断強度以上となるための範囲である。
すなわち、0.4L〜0.9Lの範囲の幅を有する凹溝の場合には、接続箇所における破壊強度は封止樹脂体の有するせん断強度で規定され、せん断破壊モードとなるのに対して、0.4L未満および0.9Lを超える範囲の幅の凹溝の場合には、封止樹脂体の内部でのせん断破壊とならず、封止樹脂体と凹溝の接着界面での界面剥離モードとなるため、封止樹脂体と基板の接合強度は低下する。
上記範囲の幅に設定された凹溝内に封止樹脂体の一部を入り込ませた封止樹脂体と基板の接合構造を適用することで、外部からせん断力等が作用した際の当該接続箇所の破壊モードを界面破壊モードから封止樹脂体自身の有するせん断強度で規定されるせん断破壊モード(界面破壊モードに比して破壊強度は高い)とすることができ、もって当該接続箇所における接続強度を高めることができる。
本発明のケースレス構造の半導体装置は、上記のごとく基板と封止樹脂体の接続強度が極めて高いものであることから、耐衝撃性、耐久性に優れており、さらには、基板表面に形成される凹溝が比較的広幅でその基数も少ないことから加工手間も低減され、製造コスト低減に繋がる。これらのことから、上記する本発明の半導体装置は、搭載部品等に対して高耐久性と製造コスト低減を要求する近時のハイブリッド車や電気自動車に車載されるインバータ等への適用に最適である。
以上の説明から理解できるように、本発明の半導体装置によれば、基板の素子搭載面のうち、半導体素子が搭載されていない領域における半導体素子の端部位置もしくははんだ層の端部位置から素子搭載面の端部までの長さをLとした際に、縦断面的に見て0.4L〜0.9Lの長さの1つの凹溝が素子搭載面の前記領域に設けられ、該凹溝内に封止樹脂体の一部が入り込んでいる構成を適用したことにより、基板と封止樹脂体の接続強度が極めて高く、耐衝撃性、耐久性に優れた半導体装置を提供することができる。
本発明の半導体装置の一実施の形態を示した縦断面図である。 図1のII−II矢視図であって半導体装置の一実施の形態の平面図であり、封止樹脂体を透視した図である。 封止樹脂体と基板表面の接続箇所において、半導体装置に外力が作用した際に抵抗する2つの領域を説明した模式図である。 図2に対応する半導体装置の他の実施の形態の平面図である。 封止樹脂体と基板表面の接続箇所における接続強度を求め、基板表面に形成される凹溝の幅の最適範囲を特定する実験で使用された試験体を示す模式図である。 基板表面に形成される凹溝の幅の最適範囲を特定する実験結果を示すグラフである。 従来のケースレス構造の半導体装置の実施の形態を示した縦断面図である。
以下、図面を参照して本発明の半導体装置の実施の形態を説明する。なお、図示する半導体装置は、1層の回路基板上にはんだ層を介して半導体素子が接続されたケースレス構造の形態を示したものであるが、これ以外の形態である回路基板と絶縁基板の組み合わせ構造や回路基板と絶縁基板と応力緩和基板の組み合わせ構造などを具備する半導体装置であってもよいし、さらには、回路基板の下面にヒートシンク板や、ヒートシンク板と冷媒還流路を具備する冷却器とのアルミダイキャスト一体成形体を具備する半導体装置などであってもよいことは勿論のことである。また、半導体素子と回路基板を繋ぐボンディングワイヤ等の図示は省略している。
(半導体装置の実施の形態1)
図1は本発明の半導体装置の一実施の形態を示した縦断面図であり、図2は図1のII−II矢視図であって半導体装置の一実施の形態の平面図である。なお、図2は、封止樹脂体を透視してその下方の平面を示したものである。図示する半導体装置10は、回路基板2の上にはんだ層3を介して半導体素子1が接続され、回路基板2の露出部、はんだ層3の露出部および半導体素子1が比較的硬質の封止樹脂体4で包囲されてその全体が大略構成されており、ケースレス構造を呈するものである。
回路基板2の素子搭載面のうち、半導体素子1が搭載されていない領域に形成される凹溝2aは、図1で示すように縦断面的に見て比較的広幅の1つの凹溝であり、図2で示すように、平面的にはこのような広幅の凹溝がはんだ層3を囲繞するように長方形枠状の形態で形成されている。
そして、回路基板2の素子搭載面のうち、半導体素子1が搭載されていない領域における半導体素子1の端部位置(図ではそれよりも外側に張り出すはんだ層3の端部位置)から素子搭載面の端部までの長さをL1とし、凹溝2aの幅をL2とした際に、L2/L1が0.4〜0.9の範囲に設定されており、この凹溝2a内に封止樹脂体4の一部が入り込んで封止樹脂体4と回路基板2の露出表面の接続が図られている。
凹溝2aの幅を上記範囲内に設定した理由は本発明者等によるせん断試験結果によるものであり、その規定根拠は後述するが、この範囲の幅を有する凹溝2aを設けたことにより、たとえば図7で示す従来のケースレス構造で多数の凹溝Kaを有する半導体装置Pに比して、凹溝を加工する際の手間が大きく省略でき、このことによって製造コスト削減を図ることができることに加えて、凹溝が比較的広幅となったことで封止樹脂体用の樹脂が凹溝内に十分に充填でき、ボイド等が界面に介在して接着強度が低下することが解消できる。
また、図示する半導体装置10はケースレス構造であることから、半導体素子1等を保護する封止樹脂体4は比較的硬質であることを要するため、その素材としては、エポキシ樹脂やポリイミド、さらには、これらにシリカやアルミナ、窒化ホウ素、窒化ケイ素、炭化ケイ素、酸化マグネシウム等の熱伝導性フィラーが含有された素材などのうちのいずれか一種が使用される。
たとえば、フィラーを含有したエポキシ樹脂を素材とした場合にはその流動性が低下することになるが、凹溝2aが幅広であることから、当該凹溝2a内における低流動性素材の良好な充填性を保証することができる。
図3は、封止樹脂体と基板表面の接続箇所において、半導体装置に外力が作用した際に抵抗する2つの領域を説明した模式図である。
同図で示すように、半導体装置10の側方からせん断力等の外力Qが作用した際に、封止樹脂体4と回路基板2の特に凹溝2aとの接続箇所においては、封止樹脂体4内の領域A1における封止樹脂体自身の有するせん断強度と、封止樹脂体4と凹溝2aの界面(図中の領域A2)における接着強度が合計された接続強度で抵抗することになる。
この場合に、この接続強度における界面接着強度の割合が高い場合は、当該接続箇所における破壊モードは界面破壊モード(界面接着破壊モード)となる。たとえば、図7で示す従来の半導体装置Pでは、接着強度が支配的であることから界面破壊モードを有するものとなる。
一方、図3に図示する半導体装置10では、凹溝2aの幅が幅広となり、接続箇所において封止樹脂体4のせん断強度を発揮する領域A1が広いことから、外力Qに対する破壊モードはせん断破壊モードとなる。
そして、半導体装置10を構成する封止樹脂体4はエポキシ樹脂等からなる硬質体であることからそのせん断強度は極めて高く、したがって、界面破壊モードに比してせん断破壊モードとなる際のせん断強度(接続強度)は極めて高いものとなる。
(半導体装置の実施の形態2)
図4は、半導体装置の他の実施の形態を図2に対応するように平面図で示したものである。
同図で示す半導体装置10Aは、平面視長方形の半導体素子1およびはんだ層3の4つの端辺に対応する4つの凹溝2a’が回路基板2の表面に形成され、各凹溝2a’内に封止樹脂体4の一部が入り込んで双方の接続が図られたものである。
同平面図において、4つの隅角領域には凹溝を設けず、それ以外の4つの表面領域にのみ凹溝2a’を設け、ここに封止樹脂体4の一部を入り込ませて封止樹脂体4と回路基板2の接続を図った場合であっても、図3で示すような外力がどの方向から作用した場合であっても高い接続強度で抵抗することが可能となる。
[基板表面に形成される凹溝の幅の最適範囲を特定するための実験とその結果]
本発明者等は、図5で模擬するように、凹溝M1aを具備する回路基板M1に対してエポキシ樹脂素材の封止樹脂体M2をその一部が凹溝M1a内に入り込むようにして試験体Mを試作し、せん断力Qを付与して双方の接続強度(せん断破壊時の強度)を測定する実験をおこなった。
ここで、試験体Mは、回路基板M1の幅L1に対する凹溝M1aの幅L2の比率を種々変化させておこない(具体的には、L2/L1が0.1の場合、0.4の場合、0.6の場合、0.9の場合でそれぞれ複数の試験体を試作してせん断試験をおこなっている)、各試験体の接続強度を測定した。実験結果を図6に示す。
同図において、水平グラフ(Y線)は、エポキシ樹脂からなる封止樹脂体M2のせん断強度を示すグラフである。
さらに、各試験体の接続強度に関する測定結果(プロット)を通る近似グラフを求め、同図にこれをX線(上に凸の曲線グラフ)で示している。
X線がY線よりも上に位置するL2/L1の範囲は0.4と0.9の間の範囲であり、この範囲では、封止樹脂体と回路基板の接続箇所の接続強度(封止樹脂体自身の有するせん断強度と界面接着強度の合計)が封止樹脂体のせん断強度である15MPaを上回り、この範囲の接続強度以上の外力に対して封止樹脂体の有するせん断強度で規定されるせん断破壊モードで破壊するものとなる。
これに対し、L2/L1が0.4を下回る範囲、および、0.9を上回る範囲においては、L2/L1が小さくなるにつれて、もしくはL2/L1が大きくなるにつれて破壊モードが界面破壊モードとなり易く、接続強度が低下することになる。
本実験結果より、ケースレス構造の半導体装置に関し、エポキシ樹脂等からなる硬質の封止樹脂体を具備する半導体装置においては、L2/L1の範囲が0.4と0.9の間の範囲となるように、さらに好ましくは0.5と0.7の間の範囲となるように凹溝の幅が設定されるのがよいことが実証されている。
また、同グラフからも明らかなように、L2/L1が0.6の場合に接続強度が最も高くなっており、このように凹溝の幅を設定するのが望ましいことも実証されている。
なお、実際の凹溝の幅としては、2mm以上の値、たとえば3mm程度に設定することができる。
以上、本発明の実施の形態を図面を用いて詳述してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲における設計変更等があっても、それらは本発明に含まれるものである。
1…半導体素子、2…回路基板(基板)、2a、2a’…凹溝、3…はんだ層、4…封止樹脂体、10,10A…半導体装置

Claims (3)

  1. 基板の素子搭載面の上にはんだ層を介して半導体素子が接合され、基板と半導体素子がエポキシ樹脂からなる封止樹脂体で封止されてなるケースレス構造の半導体装置であって、
    前記基板の素子搭載面のうち、半導体素子が搭載されていない領域における半導体素子の端部位置もしくははんだ層の端部位置から素子搭載面の端部までの長さをLとした際に、縦断面的に見て0.4L〜0.9Lの長さの1つの凹溝が素子搭載面の前記領域に設けられ、該凹溝内に封止樹脂体の一部が入り込んでいる半導体装置。
  2. 前記凹溝が半導体素子の周囲を囲繞している請求項1に記載の半導体装置。
  3. 前記半導体素子が平面視多角形の場合に、該多角形を構成する各辺の側方の前記領域に前記凹溝が設けられている請求項1に記載の半導体装置。
JP2011093125A 2011-04-19 2011-04-19 半導体装置 Expired - Fee Related JP5772179B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011093125A JP5772179B2 (ja) 2011-04-19 2011-04-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011093125A JP5772179B2 (ja) 2011-04-19 2011-04-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2012227337A true JP2012227337A (ja) 2012-11-15
JP5772179B2 JP5772179B2 (ja) 2015-09-02

Family

ID=47277167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011093125A Expired - Fee Related JP5772179B2 (ja) 2011-04-19 2011-04-19 半導体装置

Country Status (1)

Country Link
JP (1) JP5772179B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105355569A (zh) * 2015-11-05 2016-02-24 南通富士通微电子股份有限公司 封装方法
JP2016171124A (ja) * 2015-03-11 2016-09-23 株式会社東芝 半導体装置及びその製造方法
CN111952203A (zh) * 2020-08-25 2020-11-17 山东砚鼎电子科技有限公司 一种指纹识别封装及其形成方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62183150A (ja) * 1986-02-06 1987-08-11 Nec Corp 半導体装置
JPH06112398A (ja) * 1992-09-29 1994-04-22 Mitsubishi Electric Corp 樹脂封止型半導体装置
JP2000040774A (ja) * 1998-07-24 2000-02-08 Kyocera Corp 半導体装置
JP2007250943A (ja) * 2006-03-17 2007-09-27 Hitachi Metals Ltd 半導体装置
JP2007294568A (ja) * 2006-04-24 2007-11-08 Denso Corp 半導体装置
JP2009105362A (ja) * 2007-10-03 2009-05-14 Panasonic Corp 半導体装置とその製造方法および半導体基板
JP2010192930A (ja) * 2010-04-30 2010-09-02 Rohm Co Ltd アイランド露出型半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62183150A (ja) * 1986-02-06 1987-08-11 Nec Corp 半導体装置
JPH06112398A (ja) * 1992-09-29 1994-04-22 Mitsubishi Electric Corp 樹脂封止型半導体装置
JP2000040774A (ja) * 1998-07-24 2000-02-08 Kyocera Corp 半導体装置
JP2007250943A (ja) * 2006-03-17 2007-09-27 Hitachi Metals Ltd 半導体装置
JP2007294568A (ja) * 2006-04-24 2007-11-08 Denso Corp 半導体装置
JP2009105362A (ja) * 2007-10-03 2009-05-14 Panasonic Corp 半導体装置とその製造方法および半導体基板
JP2010192930A (ja) * 2010-04-30 2010-09-02 Rohm Co Ltd アイランド露出型半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016171124A (ja) * 2015-03-11 2016-09-23 株式会社東芝 半導体装置及びその製造方法
CN105977242A (zh) * 2015-03-11 2016-09-28 株式会社东芝 半导体装置及其制造方法
CN105355569A (zh) * 2015-11-05 2016-02-24 南通富士通微电子股份有限公司 封装方法
CN111952203A (zh) * 2020-08-25 2020-11-17 山东砚鼎电子科技有限公司 一种指纹识别封装及其形成方法

Also Published As

Publication number Publication date
JP5772179B2 (ja) 2015-09-02

Similar Documents

Publication Publication Date Title
US9059334B2 (en) Power semiconductor module and method of manufacturing the same
JP4533152B2 (ja) 半導体装置
JP6139330B2 (ja) 電力用半導体装置
CN108735692B (zh) 半导体装置
JP6288254B2 (ja) 半導体モジュールおよびその製造方法
TW201123370A (en) Semiconductor package structures, flip chip packages, and methods for manufacturing semiconductor flip chip package
US9754855B2 (en) Semiconductor module having an embedded metal heat dissipation plate
EP2717310A1 (en) Semiconductor device and wiring substrate
JP2020072106A (ja) 半導体装置
KR20140056071A (ko) 반도체 장치
JP2005191071A (ja) 半導体装置
US20200205292A1 (en) Semiconductor device
JP6813259B2 (ja) 半導体装置
JP5301497B2 (ja) 半導体装置
US20150130042A1 (en) Semiconductor module with radiation fins
JP5772179B2 (ja) 半導体装置
WO2013118275A1 (ja) 半導体装置
WO2013065462A1 (ja) 半導体装置及びその製造方法
JP2012248700A (ja) 半導体装置
JP2009200258A (ja) 半導体モジュール
JPWO2014141346A1 (ja) 半導体装置
JP2012209470A (ja) 半導体装置、半導体装置モジュール及び半導体装置の製造方法
JP7135293B2 (ja) 半導体装置および半導体装置の製造方法
JP6157320B2 (ja) 電力用半導体装置、電力用半導体モジュール、および電力用半導体装置の製造方法
KR20150089618A (ko) 절연성이 향상된 방열기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150615

R151 Written notification of patent or utility model registration

Ref document number: 5772179

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees