JP6139330B2 - 電力用半導体装置 - Google Patents
電力用半導体装置 Download PDFInfo
- Publication number
- JP6139330B2 JP6139330B2 JP2013172873A JP2013172873A JP6139330B2 JP 6139330 B2 JP6139330 B2 JP 6139330B2 JP 2013172873 A JP2013172873 A JP 2013172873A JP 2013172873 A JP2013172873 A JP 2013172873A JP 6139330 B2 JP6139330 B2 JP 6139330B2
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- conductor layer
- semiconductor device
- sealing resin
- frame member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Inverter Devices (AREA)
Description
図1〜図4は、本発明の実施の形態1にかかる電力用半導体装置について説明するためのもので、図1は電力用半導体装置の断面模式図、図2は枠部材の接合部分の構造を説明するための部分断面図、図3は枠部材を回路基板上に設置したときの状態を説明するための部分断面図、図4は電力用半導体装置を製造する工程において、回路基板上に枠部材および回路部材を実装した状態を示す斜視図である。
はじめに、回路基板2の回路面2f側に接合層8aによって電力用半導体素子3を接合する。そして、電力用半導体素子3の表面電極上に接合層8bを形成するためのはんだ材8P(図3)、導体層2aの所定位置に接合層8cを形成するためのはんだ材8P(図3)を載置する。
本実施の形態2にかかる電力用半導体装置では、回路基板と冷却部材との位置決めを容易にするために、冷却部材と枠部材がかみ合う機構を設けたものである。具体的には、冷却部材に凹部を設けるとともに、枠部材に冷却部材の凹部に向かって突出する突出部を設けるようにした。図5は、本発明の実施の形態2にかかる電力用半導体装置の構成を説明するための断面模式図である。図中、実施の形態1と同様のものには同じ符号を付し、詳細な説明は省略する。
本実施の形態3にかかる電力用半導体装置では、実施の形態1あるいは2で説明した第二枠部材を冷却部材に接合する代わりに、冷却部材自体に枠状体となる枠状部を設けるようにした。図6は、本発明の実施の形態3にかかる電力用半導体装置の構成を説明するための断面模式図である。図中、実施の形態1または2と同様のものには同じ符号を付し、詳細な説明は省略する。
本実施の形態4にかかる電力用半導体装置では、回路基板と冷却部材との位置決めを容易にするために、枠部材と冷却部材とがかみ合う機構を設けたものである。ただし、かみ合う部分を冷却部材の吸着面の位置ではなく、回路面の位置に設けたことが、実施の形態2あるいは3とは異なる。図7は、本発明の実施の形態4にかかる電力用半導体装置の構成を説明するための断面模式図である。図中、実施の形態1ないし3と同様のものには同じ符号を付し、詳細な説明は省略する。
本実施の形態5にかかる電力用半導体装置では、上述した実施の形態1〜4にかかる電力用半導体装置と異なり、第二封止樹脂を満たすための枠を設けないようにしたものである。図8は、本発明の実施の形態5にかかる電力用半導体装置の構成を説明するための断面模式図である。図中、実施の形態1ないし4と同様のものには同じ符号を付し、詳細な説明は省略する。
Di:接着剤流出禁止方向。
Claims (7)
- セラミックを基材とし、一方の面に前記基材の所定領域を覆う導体層が形成され、他方の面に冷却部材が接合された回路基板と、
前記所定領域に内包されるように、裏面が前記導体層に接合された電力用半導体素子と、
一端部が前記電力用半導体素子の表面に接合された電極端子と、
前記電力用半導体素子および前記電極端子の少なくとも前記一端部を覆う封止樹脂と、
前記電力用半導体素子を囲むように前記導体層に接合された枠部材と、
を備え、
前記封止樹脂は、熱硬化性樹脂を主体とするとともに、前記基材よりも前記導体層または前記電極端子に近い線膨張係数を有し、かつ前記枠部材で囲まれた領域の前記導体層を覆い、
前記冷却部材と前記枠部材には、互いにかみ合うかみ合い構造が形成されていることを特徴とする電力用半導体装置。 - 前記封止樹脂は、前記枠部材の内側の所定高さまで充填されていることを特徴とする請求項1に記載の電力用半導体装置。
- 前記封止樹脂は、10GPa以上の弾性率を有することを特徴とする請求項1または2に記載の電力用半導体装置。
- 前記基材と前記導体層との境界面の端部が、前記封止樹脂よりも弾性率の低い第二封止樹脂で覆われていることを特徴とする請求項1ないし3のいずれか1項に記載の電力用半導体装置。
- 前記冷却部材には、外周部から前記回路基板を囲むように突出する枠状体が形成され、
前記第二封止樹脂は、前記基材と前記導体層との境界面の端部に達するように、前記枠状体の内側に充填されていることを特徴とする請求項4に記載の電力用半導体装置。 - 前記電力用半導体素子は、ワイドバンドギャップ半導体材料で形成されていることを特徴とする請求項1ないし5のいずれか1項に記載の電力用半導体装置。
- 前記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウム系材料、およびダイヤモンドのうちのいずれかであることを特徴とする請求項6に記載の電力用半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013172873A JP6139330B2 (ja) | 2013-08-23 | 2013-08-23 | 電力用半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013172873A JP6139330B2 (ja) | 2013-08-23 | 2013-08-23 | 電力用半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015041716A JP2015041716A (ja) | 2015-03-02 |
JP6139330B2 true JP6139330B2 (ja) | 2017-05-31 |
Family
ID=52695698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013172873A Expired - Fee Related JP6139330B2 (ja) | 2013-08-23 | 2013-08-23 | 電力用半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6139330B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ITUB20153344A1 (it) * | 2015-09-02 | 2017-03-02 | St Microelectronics Srl | Modulo di potenza elettronico con migliorata dissipazione termica e relativo metodo di fabbricazione |
JP6721329B2 (ja) | 2015-12-21 | 2020-07-15 | 三菱電機株式会社 | パワー半導体装置およびその製造方法 |
DE112016007511T5 (de) * | 2016-12-08 | 2019-09-19 | Mitsubishi Electric Corporation | Halbleitervorrichtung und Leistungswandler |
JP6698879B2 (ja) * | 2017-01-16 | 2020-05-27 | 三菱電機株式会社 | 半導体装置、および半導体装置の製造方法 |
WO2018135465A1 (ja) * | 2017-01-17 | 2018-07-26 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
EP3614550B1 (en) * | 2017-04-20 | 2021-02-17 | Mitsubishi Electric Corporation | Power conversion device |
WO2019049400A1 (ja) * | 2017-09-05 | 2019-03-14 | 三菱電機株式会社 | パワーモジュール及びその製造方法並びに電力変換装置 |
JP7278077B2 (ja) * | 2019-01-10 | 2023-05-19 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
DE112019007415T5 (de) * | 2019-06-03 | 2022-02-24 | Mitsubishi Electric Corporation | Halbleitermodul und stromwandler |
JP7392308B2 (ja) | 2019-07-19 | 2023-12-06 | 富士電機株式会社 | 半導体装置 |
JP7023339B1 (ja) * | 2020-11-04 | 2022-02-21 | 三菱電機株式会社 | 半導体装置 |
WO2023106848A1 (ko) * | 2021-12-10 | 2023-06-15 | 파워마스터반도체 주식회사 | 양면 냉각 반도체 장치 |
WO2024116873A1 (ja) * | 2022-11-29 | 2024-06-06 | ローム株式会社 | 半導体モジュール |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4492448B2 (ja) * | 2005-06-15 | 2010-06-30 | 株式会社日立製作所 | 半導体パワーモジュール |
JP2009130168A (ja) * | 2007-11-26 | 2009-06-11 | Nissan Motor Co Ltd | 半導体装置および半導体装置の絶縁方法 |
JP5638623B2 (ja) * | 2010-11-25 | 2014-12-10 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
2013
- 2013-08-23 JP JP2013172873A patent/JP6139330B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015041716A (ja) | 2015-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6139330B2 (ja) | 電力用半導体装置 | |
JP6234630B2 (ja) | パワーモジュール | |
US7671453B2 (en) | Semiconductor device and method for producing the same | |
JP6300633B2 (ja) | パワーモジュール | |
JP6366857B2 (ja) | 電力用半導体装置 | |
JP6020731B2 (ja) | 半導体モジュール、半導体装置、及び自動車 | |
US9837338B2 (en) | Semiconductor module with mounting case and method for manufacturing the same | |
EP2717310A1 (en) | Semiconductor device and wiring substrate | |
WO2015174158A1 (ja) | パワー半導体モジュールおよび複合モジュール | |
CN108735692B (zh) | 半导体装置 | |
US10163752B2 (en) | Semiconductor device | |
CN108292631B (zh) | 半导体模块 | |
JP5071719B2 (ja) | 電力用半導体装置 | |
JP2016018866A (ja) | パワーモジュール | |
JP6057926B2 (ja) | 半導体装置 | |
JP2008141140A (ja) | 半導体装置 | |
JP2012209470A (ja) | 半導体装置、半導体装置モジュール及び半導体装置の製造方法 | |
JP5368357B2 (ja) | 電極部材およびこれを用いた半導体装置 | |
JP6157320B2 (ja) | 電力用半導体装置、電力用半導体モジュール、および電力用半導体装置の製造方法 | |
JP7439521B2 (ja) | 半導体モジュール及び半導体モジュールの製造方法 | |
JP7131436B2 (ja) | 半導体装置及びその製造方法 | |
CN108735614B (zh) | 半导体装置及半导体装置的制造方法 | |
CN111433910B (zh) | 半导体装置以及半导体装置的制造方法 | |
JP7157783B2 (ja) | 半導体モジュールの製造方法及び半導体モジュール | |
JP6887476B2 (ja) | 半導体パワーモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151002 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170427 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6139330 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |